KR20210028672A - 탄성 표면파 소자용 기판 및 그 제조 방법 - Google Patents

탄성 표면파 소자용 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20210028672A
KR20210028672A KR1020217003282A KR20217003282A KR20210028672A KR 20210028672 A KR20210028672 A KR 20210028672A KR 1020217003282 A KR1020217003282 A KR 1020217003282A KR 20217003282 A KR20217003282 A KR 20217003282A KR 20210028672 A KR20210028672 A KR 20210028672A
Authority
KR
South Korea
Prior art keywords
substrate
acoustic wave
surface acoustic
outer circumferential
wave device
Prior art date
Application number
KR1020217003282A
Other languages
English (en)
Other versions
KR102508006B1 (ko
Inventor
켄이치 니시
요스케 시미즈
Original Assignee
교세라 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 교세라 가부시키가이샤 filed Critical 교세라 가부시키가이샤
Publication of KR20210028672A publication Critical patent/KR20210028672A/ko
Application granted granted Critical
Publication of KR102508006B1 publication Critical patent/KR102508006B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Acoustics & Sound (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

압전 재료로 이루어지며, 외주면에 모따기부를 갖는 표면 탄성파 소자용 기판이며, 상기 외주면의 두께 방향의 거칠기 곡선의 산술 평균 거칠기 Ra1과, 둘레 방향의 거칠기 곡선의 산술 평균 거칠기 Ra2가 모두 1㎛ 이하이며, 또한 Ra1/Ra2가 1.2 이상이다.

Description

탄성 표면파 소자용 기판 및 그 제조 방법
본 개시는 탄성 표면파 필터 등의 탄성 표면파 소자에 사용되는 탄성 표면파 소자용 기판 및 그 제조 방법에 관한 것이다.
탄성 표면파 소자는 전기 신호를 탄성 표면파로 변환해서 신호 처리를 행하는 소자이다. 탄성 표면파 소자용 기판으로서 압전 특성을 갖는 탄탈산 리튬(LT), 니오브산 리튬(LN) 등의 단결정 기판이 사용된다.
탄성 표면파 소자용 기판은 단결정 잉곳의 외형을 소망의 형상으로 가공하고, 각각이 외주면 및 소자 형성면을 갖는 복수의 기판으로 절단하고, 기판을 소망의 두께로 래핑 가공하고, 기판의 외주면을 모따기 가공하고, 기판의 소자 형성면을 연마 가공함으로써 제작된다. 탄성 표면파 소자는 얻어진 기판의 소자 형성면에 알루미늄 등으로 이루어지는 전극을 형성해서 복수의 소자를 형성하고, 소자마다 분할 절단함으로써 제작된다.
LT, LN 등의 압전 재료 기판은 실리콘 등의 반도체 기판에 비해서 갈라짐, 이지러짐이 발생되기 쉽다. 특히, 외주면을 포함하는 외주부를 기점으로 한 갈라짐, 이지러짐이 발생되기 쉽다. 그 때문에 외주면의 표면 거칠기를 작게 함으로써 기판 가공 공정 및 소자화 공정에 있어서의 외주면을 기점으로 한 갈라짐, 이지러짐을 저감하는 시도가 행해져 있다(예를 들면, 특허문헌 1, 2). 특허문헌 3에는 입경이 상이한 2종류의 지립을 함유한 지석을 사용해서 외주면을 모따기함으로써 갈라짐, 이지러짐이 저감되는 것이 기재되어 있다. 특허문헌 4에는 지립의 입경이 상이한 2종류의 지석을 사용해서 기판의 외주면을 모따기함으로써 갈라짐, 이지러짐이 저감되는 것이 기재되어 있다.
요즘 기판의 대구경화, 박형화의 요망에 따라 상기 종래 기술보다 더 갈라짐, 이지러짐이 발생되기 어려운 탄성 표면파 소자용 기판이 요구되어 있다.
특허공개 평 11-306404호 공보 일본 특허공개 2002-167298호 공보 특허공개 평 9-181021호 공보 특허공개 평 11-284469호 공보
본 개시의 표면 탄성파 소자용 기판은 압전 재료로 이루어지며, 외주면에 모따기부를 갖고, 상기 외주면의 두께 방향의 거칠기 곡선의 산술 평균 거칠기 Ra1과 둘레 방향의 거칠기 곡선의 산술 평균 거칠기 Ra2가 모두 1㎛ 이하이며, 또한 Ra1/Ra2가 1.2 이상이다.
본 개시의 표면 탄성파 소자용 기판의 제조 방법은 압전 재료로 이루어지며, 두께 방향 및 둘레 방향으로 연장되는 외주면을 갖는 기판을 준비하는 공정과, 기판을 둘레 방향으로 회전시키면서 기판의 외주면 중 적어도 상기 두께 방향의 양단에 회전 지석을 접촉시켜서 모따기 가공하는 공정과, 모따기한 외주면을 에칭 처리하는 공정을 포함한다.
도 1(a)는 본 개시의 탄성 표면파 소자용 기판의 일례를 나타내는 상면도이며, 도 1(b)는 그 측면도이다.
<탄성 표면파 소자용 기판>
이하, 본 개시의 탄성 표면파 소자용 기판에 대해서 설명한다.
도 1(a), 도 1(b)에 본 개시의 일실시형태의 탄성 표면파 소자용 기판(1)(이하, 간단히 기판(1)이라고도 한다)의 개략도를 나타낸다. 도 1(a)는 상면도, 도 1(b)는 측면도이다. 기판(1)은 상면과, 상단이 상면에 접한 측면을 갖고 있다.
기판(1)으로서는 탄탈산 리튬(LT) 단결정, 니오브산 리튬(LN) 단결정 등의 압전성을 갖는 재료가 사용된다. 36°Y~46°Y-LT 단결정은 탄성 표면파 소자 중에서도 의사 탄성 표면파 소자에 적합하게 사용된다. 본 실시형태에서는 기판(1)으로서 42°Y-LT 단결정으로 이루어지는 의사 탄성 표면파 소자용 기판(1)에 대해서 기재한다.
기판(1)은 탄성 표면파가 전파하는 소자 형성면인 제 1 주면(1a)(상면)과, 제 1 주면(1a)의 반대측의 주면(하면)인 제 2 주면(1b)과, 제 1 주면(1a)과 제 2 주면(1b)을 접속하는 외주면(1c)(측면)을 구비한다. 외주면(1c)은 모따기부를 갖는다.
외주면(1c)에 있어서 두께 방향(D1)의 거칠기 곡선의 산술 평균 거칠기 Ra1과, 외주면(1c)의 둘레 방향(D2)의 거칠기 곡선의 산술 평균 거칠기 Ra2는 모두 1㎛ 이하이며, 또한 Ra1/Ra2가 1.2 이상이다. 즉, 외주면(1c) 전체적으로 표면 거칠기가 비교적 작고, 또한 두께 방향(D1)에서는 표면 거칠기가 둘레 방향(D2)에 대해서 상대적으로 크다.
도 1(b)에 화살표로 나타내는 바와 같이 두께 방향(D1)이란 제 1 주면(1a) 및 제 2 주면(1b)과 수직인 방향이다. 둘레 방향(D2)이란 제 1 주면(1a) 및 제 2 주면(1b)과 평행인 방향이며, 두께 방향(D1)과는 수직인 방향이다.
본 실시형태의 기판(1)은 상기와 같이 외주면(1c)의 산술 평균 거칠기(Ra)가 비교적 작다(1㎛ 이하이다). 그 때문에 갈라짐, 이지러짐의 기점이 저감되어 기판(1)의 갈라짐, 이지러짐이 발생되기 어렵다. 또한, 외주면(1c)의 두께 방향(D1)의 거칠기 곡선의 산술 평균 거칠기 Ra1을 둘레 방향(D2)의 거칠기 곡선의 산술 평균 거칠기 Ra2보다 크게 함으로써 외주면(1c)을 기점으로 하는 크랙이 주면(제 1 주면(1a)과 제 2 주면(1b))의 방향으로 신전되기 어렵게 하는 것에 있어서 유리하다. 그 때문에 상기 구성에 의해 기판(1)의 기판 가공 공정 및 소자화 공정에 있어서의 갈라짐, 이지러짐을 저감하고, 기판 가공 공정 및 소자화 공정의 수율을 향상시킬 수 있다.
산술 평균 거칠기 Ra1이 Ra2보다 큰 점에서 기판(1)을 수평으로 유지할 때 외주부(1c)를 유지하기 쉬워 기판(1)이 낙하되기 어렵다. 그 때문에 기판(1)을 둘레 방향으로 회전시키는 공정, 예를 들면 전극 형성 공정에 앞서는 레지스트 도포 공정에서 회전 시의 충격에 의한 갈라짐이 발생되기 어렵고, 또한 레지스트의 이면으로의 혼입이 발생되기 어렵다. 즉, 신뢰성 및 생산성 향상 등에 대해서도 유효하다.
외주면(1c)의 모따기부는 C 모따기 및 R 모따기 중 어느 것이어도 좋다. R 모따기(원호형상의 모따기)이면 특히 갈라짐, 이지러짐을 저감할 수 있다. 모따기부는 도 1(a)와 같이 외주면(1c)의 전체가 R 모따기(풀 R 모따기)인 것이 바람직하지만 외주면(1c)의 적어도 일부가 R 모따기이어도 좋다.
Ra1/Ra2가 1.4 이상이면 더 좋다. 이 경우에는 외주면(1c)을 기점으로 하는 크랙의 주면 방향으로의 신전을 억제하는 효과를 높이는 것에 있어서 유리하다.
외주면(1c)의 두께 방향의 거칠기 곡선의 요소의 평균 길이 Rsm1과, 둘레 방향의 거칠기 곡선의 요소의 평균 길이 Rsm2의 관계가 Rsm1/Rsm2가 1.1 이상이어도 좋다. 산술 평균 거칠기(Ra)와 마찬가지로 요소의 평균 길이 Rsm이 두께 방향(D1)으로 큰 편이 주면(제 1 주면(1a)과 제 2 주면(1b)) 방향으로의 크랙의 신전을 방해하는 것에 있어서 유리하다.
Rsm1/Ra와 Rsm2/Ra2가 모두 14 이하이어도 좋다.
본 실시형태에 있어서 산술 평균 거칠기(Ra), 요소의 평균 길이(Rsm)는 JIS B 0601: 2001에 준거한 것이다. 산술 평균 거칠기(Ra), 요소의 평균 길이(Rsm)는, 예를 들면 KEYENCE CORPORATION제 레이저 현미경 장치 VK-9510을 사용해서 측정할 수 있다. 측정 조건은, 예를 들면 측정 모드를 컬러 초심도, 측정 배율을 400배, 측정 피치를 0.02㎛, 컷오프 필터 λs를 2.5㎛, 컷오프 필터 λc를 0.08㎜, 측정 길이를 약 30㎛로 해서 외주면(1c)의 거칠기 곡선을 두께 방향(D1), 둘레 방향(D2) 각각을 3개소 이상 측정하고, 평균값을 측정값으로 한다.
<탄성 표면파 소자용 기판의 제조 방법>
본 개시에 의한 탄성 표면파 소자용 기판의 제조 방법으로서 42°Y 탄탈산 리튬 단(LT)결정으로 이루어지는 의사 탄성 표면파 소자용 기판의 제조 방법에 대해서 기재한다. 우선, 초크랄스키(CZ)법에 의해 LT 단결정(이하, 간단히 LT라고도 한다)으로 이루어지는 잉곳을 육성한다. 잉곳의 육성의 인상 방위는 최종적으로 사용하는 기판(1)의 주면(제 1 주면(1a)과 제 2 주면(1b))의 결정 방위와 동일한 것이 특히 바람직하다. 잉곳의 육성의 인상 방위는 38°Y 등 기판(1)의 주면(제 1 주면(1a)과 제 2 주면(1b))의 결정 방위와 가까운 결정 방위이어도 좋다.
잉곳은 필요에 따라 양단면이 소정 결정 방위가 되도록 끝면 연삭하고, 기판(1)의 형상(예를 들면, 오리엔테이션 플랫을 갖는 원판형상)에 맞춰 외형 가공한다. 또한, LT의 퀴리 온도(약 610℃) 이상으로 가열한 상태로 500V 이상의 전압을 인가하고, 각 분극 도메인의 분극 방향을 동일 방향으로 일치시키는 단일 분극 처리를 행한다.
이어서, 소정 결정 방위의 제 1 주면(1a)과, 제 2 주면(1b)과, 외주면(1c)을 갖고, 소정 두께를 갖는 기판(1)이 되도록 멀티 와이어소 등을 사용해서 상기 잉곳을 슬라이스 가공한다.
이어서, 슬라이스 가공에 의해 기판(1)에 발생한 가공 변형 등을 저감한다. 그러기 위해 불화수소산, 질산 또는 이들의 혼산을 에천트로 한 에칭 처리에 의해 가공층을 제거한다.
LT 결정은 초전성을 갖기 때문에 기판(1) 및 탄성 표면파 소자의 제조 공정에서 대전에 의한 스파크에 의해 기판(1)이 파손되는 경우가 있다. 그 때문에 기판(1)의 도전율을 조정해서 대전을 방지하기 위한 도전율 조정 처리를 행하면 좋다. 도전율 조정 처리는 공지의 환원 분위기 처리 등을 실시하면 좋다.
이어서, 외주면(1c)에 모따기부를 형성한다. 모따기부의 형성은 코어 모따기기 등을 사용하고, 입도가 #1000~#2500인 모따기부의 형상에 대응하는 가공면형상을 갖는 회전하는 다이아몬드 지석에 대해서 기판(1)을 외주 방향으로 회전시키면서 접촉시켜서 형성하면 좋다. 여기에서 외주면(1c)의 산술 평균 거칠기(Ra)는 0.5㎛ 이하로 가공하면 좋다. 입도가 상이한 2종류의 지석을 준비하고, 지립경(砥粒徑)이 큰(입도의 번수가 작은) 지석으로 외주면(1c)을 모따기한 후 지립경이 작은(입도의 번수가 큰) 지석으로 외주면(1c)을 연마해도 좋다.
이어서, 여기까지의 공정에서 기판(1)에 발생한 휨을 저감함과 아울러, 제 2 주면(1b)을 조면화하기 위해서 기판(1)을 래핑 가공한다. 래핑 가공에서는 입도가 #1000~#2500인 다이아몬드 지립을 사용하고, 제 2 주면(1b)은 산술 평균 거칠기(Ra)가 0.1~0.5㎛가 되도록 조면화된다. 래핑 가공에는 양면 래핑 장치를 사용해도 좋고, 제 1 주면(1a)과 제 2 주면(1b)을 편면씩 가공해도 좋다.
모따기 가공 후의 외주면(1c)과 래핑 가공 후의 제 1 주면(1a)과 제 2 주면(1b)에는 기판(1)의 갈라짐, 휨의 원인이 되는 마이크로 크랙 등의 결함이나 잔류 응력이 도입된 가공층이 표면에 존재하고 있을 가능성이 있다. 그 때문에 불화수소산, 질산 또는 이들의 혼산을 에천트로 해서 에칭 처리를 행하여 결함이나 잔류 응력이 포함되는 가공층을 제거하도록 해도 좋다.
에칭 조건은, 예를 들면 불화수소산과 질산의 혼합비가 체적비로 1:1인 혼산 을 사용하고, 75℃~85℃에서 50분~120분이다. 또한, 60~90분 에칭하도록 해서 가공층의 제거 효과와 생산성을 함께 높이도록 해도 좋다. 이 에칭 처리에 의해 외주면(1c)의 산술 평균 거칠기(Ra)는 에칭 전보다 커진다. 에칭 처리 후의 기판(1)의 외주면(1c)의 두께 방향의 거칠기 곡선의 산술 평균 거칠기 Ra1과, 둘레 방향의 거칠기 곡선의 산술 평균 거칠기 Ra2는 모두 1㎛ 이하가 된다. 또한, Ra1/Ra2가 1.2 이상이 된다. 또한, 두께 방향의 거칠기 곡선의 요소의 평균 길이 Rsm1과, 둘레 방향의 거칠기 곡선의 요소의 평균 길이 Rsm2의 관계가 Rsm1/Rsm2가 1.1 이상이 된다.
또한, 압전 재료로 이루어지는 기판(1)은 초전성(온도 변화에 의해 전하가 발생되는 성질)을 갖고 있기 때문에 대전하기 쉽고, 또한 대전 상태가 변화되기 쉽다. 대전 상태의 불균일은 에칭 레이트의 불균일의 원인이 될 수 있으므로 에칭 처리 전에 정전기 제거 장치(이오나이저)에 의해 기판(1)의 제전 처리를 행하면 좋다.
이어서, 케미컬 메커니컬 폴리싱(CMP)에 의해 제 1 주면(1a)을 CMP 연마한다. CMP 연마 후의 제 1 주면(1a)의 산술 평균 거칠기 Ra는 1㎚ 이하이다. CMP 연마 전에 제 1 주면(1a)을 황삭 연마해도 좋다.
(실시예)
이하, 본 개시의 실시예에 대해서 설명한다.
CZ법 단결정 육성로를 사용해서 직경 108㎜의 원통형의 탄탈산 리튬 단결정 잉곳을 육성했다. 이것을 원통 연삭 장치에 의해 직경 100㎜로 원통 연삭하고, 단일 분극 처리한 잉곳을 멀티 와이어소를 사용해서 슬라이스 가공하여 결정 방위 42°Y, 두께 400㎛의 기판(1)을 200장 얻었다. 이 기판(1)을 불화수소산과 질산의 혼합비가 체적비로 1:1인 혼산을 사용해서 기판(1)에 발생한 가공 변형의 층을 에칭한 후 환원 분위기 처리를 행했다.
이어서, 코어 모따기기에 의해 입도가 #1000인 다이아몬드 지립을 구비한 메탈 휠을 사용해서 외주면(1c)에 도 1(a)에 나타내는 바와 같은 풀 R의 모따기부를 형성(황삭 가공)했다. 또한, 입도가 #2000~2500인 다이아몬드 지립를 구비한 메탈 휠을 사용해서 외주면(1c)의 연마 가공을 행했다. 외경 치수의 가공량은 황삭 가공이 0.3~0.5㎜, 연마 가공이 0.1㎜ 이하로 했다. 조건 2에서는 조건 1에 대해서 마감 연마의 시간을 단축해서 실시했다.
이어서, 양면 래핑 장치에 의해 입도가 #1000인 다이아몬드 지립를 사용하고, 계속해서 입도가 #2000인 다이아몬드 지립을 사용해서 두께가 약 250㎛가 되도록 제 1 주면(1a)과 제 2 주면(1b)을 래핑 가공했다.
이어서, 기판(1)을 불화수소산과 질산의 혼합비가 체적비로 1:1인 혼산을 사용해서 약 80℃에서 50분~120분 에칭 처리했다. 조건 1, 3, 4에서는 에칭 시간을 조건 4>조건 1>조건 3의 순으로 길게 했다.
비교예로서 조건 5에서는 모따기 공정에 있어서 #2000 상당의 다이아몬드 지석으로 연마 가공을 실시한 후 브러시 연마에 의해 산술 평균 거칠기 Ra가 1㎛ 이하가 되도록 경면 연마 가공을 행했다. 이 비교예에서는 모따기 공정 후의 혼산 에칭은 실시하지 않았다.
또한, 실시예 및 비교예의 기판(1)의 제 1 주면(1a)을 CMP 연마했다. CMP 연마는 입경 30~120㎚의 콜로이달실리카를 연마재로 하는 슬러리와 연마포를 사용해서 행했다. 얻어진 제 1 주면(1a)은 표면 거칠기 Ra가 0.1~0.2㎚인 경면 상태이었다.
이와 같이 해서 얻어진 기판(1)의 외주면(1c)의 산술 평균 거칠기(Ra) 및 요소의 평균 길이(Rsm)를 두께 방향, 둘레 방향 각각에 대해서 KEYENCE CORPORATION제 레이저 현미경 장치 VK-9510을 사용해서 5개소 측정하고, 그 평균값을 측정값으로 했다. 측정 결과를 표 1에 나타낸다.
Figure pct00001
각 조건에서 외주면(1c)의 가공 조건을 바꿔 기판(1)을 제작하고, 각 조건 100장씩의 기판(1)을 소자 형성 공정에 투입하여 갈라짐, 이지러짐에 의한 불량률을 카운트했다. 불량률이 0%인 예를 ○로 하고, 불량률이 0% 초과이며, 또한 5% 이하인 예를 △로 하고, 불량률이 5%를 초과하는 예를 ×로 해서 표 1에 나타내고 있다. 표 1에 나타내는 바와 같이 비교예에 대해서 실시예에서는 불량률이 개선되는 것을 알 수 있었다.
이상, 본 개시의 실시형태에 대해서 설명했지만 본 개시는 상술한 실시형태에 한정되지 않고, 특허 청구범위의 기재를 일탈하지 않는 범위에 있어서 각종 개량 및 개선을 행해도 좋다.
1: 표면 탄성파용 기판(기판) 1a: 제 1 주면
1b: 제 2 주면 1c: 외주면

Claims (10)

  1. 압전 재료로 이루어지며, 외주면에 모따기부를 갖는 표면 탄성파 소자용 기판으로서,
    상기 외주면의 두께 방향의 거칠기 곡선의 산술 평균 거칠기 Ra1과, 둘레 방향의 거칠기 곡선의 산술 평균 거칠기 Ra2가 모두 1㎛ 이하이며, 또한 Ra1/Ra2가 1.2 이상인 표면 탄성파 소자용 기판.
  2. 제 1 항에 있어서,
    Ra1/Ra2가 1.4 이상인 표면 탄성파 소자용 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 외주면의 두께 방향의 거칠기 곡선의 요소의 평균 길이 Rsm1과, 둘레 방향의 거칠기 곡선의 요소의 평균 길이 Rsm2의 관계가 Rsm1/Rsm2가 1.1 이상인 표면 탄성파 소자용 기판.
  4. 제 3 항에 있어서,
    Rsm1/Ra와 Rsm2/Ra2가 모두 14 이하인 표면 탄성파 소자용 기판.
  5. 제 1 항 내지 4 항 중 어느 한 항에 있어서,
    상기 압전 재료가 36°Y~46°Y 탄탈산 리튬 단결정으로 이루어지는 탄성 표면파 소자용 기판.
  6. 압전 재료로 이루어지며, 두께 방향 및 둘레 방향으로 연장되는 외주면을 갖는 기판을 준비하는 공정과,
    상기 기판을 상기 둘레 방향으로 회전시키면서 상기 기판의 외주면 중 적어도 상기 두께 방향의 양단에 회전 지석을 접촉시켜서 모따기 가공하는 공정과,
    모따기한 상기 외주면을 에칭 처리하는 공정을 포함하는 표면 탄성파 소자용 기판의 제조 방법.
  7. 제 6 항에 있어서,
    상기 회전 지석이 지립의 입도가 #1000~#2500인 회전 지석인 표면 탄성파 소자용 기판의 제조 방법.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 모따기 가공하는 공정 후에 상기 외주면을 불화수소산, 질산 또는 불화수소산과 질산의 혼산을 에천트로 해서 에칭 처리하는 공정을 더 포함하는 표면 탄성파 소자용 기판의 제조 방법.
  9. 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 기판이 36°Y~46°Y 탄탈산 리튬 단결정으로 이루어지는 탄성 표면파 소자용 기판의 제조 방법.
  10. 제 6 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 에칭 처리 전에 상기 기판의 제전 처리를 행하는 탄성 표면파 소자용 기판의 제조 방법.
KR1020217003282A 2018-08-21 2019-08-21 탄성 표면파 소자용 기판 및 그 제조 방법 KR102508006B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018154814 2018-08-21
JPJP-P-2018-154814 2018-08-21
PCT/JP2019/032656 WO2020040203A1 (ja) 2018-08-21 2019-08-21 弾性表面波素子用基板及びその製造方法

Publications (2)

Publication Number Publication Date
KR20210028672A true KR20210028672A (ko) 2021-03-12
KR102508006B1 KR102508006B1 (ko) 2023-03-09

Family

ID=69592681

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217003282A KR102508006B1 (ko) 2018-08-21 2019-08-21 탄성 표면파 소자용 기판 및 그 제조 방법

Country Status (3)

Country Link
JP (1) JP7019052B2 (ko)
KR (1) KR102508006B1 (ko)
WO (1) WO2020040203A1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01273368A (ja) * 1988-04-25 1989-11-01 Alps Electric Co Ltd 焦電体材料を取り扱う製造装置
JPH04196803A (ja) * 1990-11-28 1992-07-16 Hitachi Ltd 弾性表面波装置用圧電基板、その製造方法、及びそれを用いた弾性表面波装置
JPH09181021A (ja) 1995-12-22 1997-07-11 Toshiba Corp ウェーハのベベリング加工方法
JPH11284469A (ja) 1998-03-31 1999-10-15 Toshiba Corp 弾性表面波基板の製造方法
JPH11306404A (ja) 1998-04-22 1999-11-05 Mitsubishi Heavy Ind Ltd 車両検出装置
JP2002111420A (ja) * 2000-09-28 2002-04-12 Kyocera Corp 弾性表面波素子用ウエハ及びその作製方法
JP2002167298A (ja) 2000-11-30 2002-06-11 Kyocera Corp 単結晶ウエハ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59140714A (ja) * 1983-01-31 1984-08-13 Murata Mfg Co Ltd 圧電共振子
JPH08125486A (ja) * 1994-10-28 1996-05-17 Kyocera Corp 圧電振動子
JP3866887B2 (ja) * 1999-10-28 2007-01-10 信越化学工業株式会社 圧電性単結晶ウエーハ
JP2001332949A (ja) * 2000-05-19 2001-11-30 Toshiba Corp 弾性表面波素子の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01273368A (ja) * 1988-04-25 1989-11-01 Alps Electric Co Ltd 焦電体材料を取り扱う製造装置
JPH04196803A (ja) * 1990-11-28 1992-07-16 Hitachi Ltd 弾性表面波装置用圧電基板、その製造方法、及びそれを用いた弾性表面波装置
JPH09181021A (ja) 1995-12-22 1997-07-11 Toshiba Corp ウェーハのベベリング加工方法
JPH11284469A (ja) 1998-03-31 1999-10-15 Toshiba Corp 弾性表面波基板の製造方法
JPH11306404A (ja) 1998-04-22 1999-11-05 Mitsubishi Heavy Ind Ltd 車両検出装置
JP2002111420A (ja) * 2000-09-28 2002-04-12 Kyocera Corp 弾性表面波素子用ウエハ及びその作製方法
JP2002167298A (ja) 2000-11-30 2002-06-11 Kyocera Corp 単結晶ウエハ

Also Published As

Publication number Publication date
WO2020040203A1 (ja) 2020-02-27
JP7019052B2 (ja) 2022-02-14
KR102508006B1 (ko) 2023-03-09
JPWO2020040203A1 (ja) 2021-09-02

Similar Documents

Publication Publication Date Title
US11239405B2 (en) Method of producing a composite substrate
JP2007260793A (ja) ウェーハ基板の研磨方法及び圧電性単結晶からなるウェーハ
JP5871282B2 (ja) 圧電性酸化物単結晶ウェーハの製造方法。
JP2014040339A (ja) 圧電性酸化物単結晶ウエハの製造方法
KR102508006B1 (ko) 탄성 표면파 소자용 기판 및 그 제조 방법
JP4224871B2 (ja) 半導体基板の製造方法
JP2021160999A (ja) 半導体基板及びその製造方法
US6211088B1 (en) Manufacturing method for semiconductor gas-phase epitaxial wafer
JP4791694B2 (ja) 半導体エピタキシャルウェーハの製造方法
US20130149941A1 (en) Method Of Machining Semiconductor Substrate And Apparatus For Machining Semiconductor Substrate
JP7271875B2 (ja) 酸化物単結晶基板の製造方法
JP2022068748A (ja) 酸化物単結晶ウエハ、複合基板用ウエハ、複合基板、酸化物単結晶ウエハの加工方法、酸化物単結晶ウエハの製造方法、複合基板用ウエハの製造方法および複合基板の製造方法
JP2022068747A (ja) 酸化物単結晶ウエハ、複合基板用ウエハ、複合基板、酸化物単結晶ウエハの加工方法、酸化物単結晶ウエハの製造方法、複合基板用ウエハの製造方法および複合基板の製造方法
JP2000340571A (ja) 高平坦度ウェーハの製造方法
CN110383684B (zh) 声表面波器件用基板以及伪声表面波元件
JP2002198762A (ja) 単結晶ウエハ及びその製造方法
JP7131378B2 (ja) 単結晶ウエハの製造方法
JP5068511B2 (ja) 弾性表面波素子の製造方法
JP2000211997A (ja) エピタキシャルウェ―ハの製造方法
JP7396199B2 (ja) 圧電性単結晶基板の製造方法
JP2002111420A (ja) 弾性表面波素子用ウエハ及びその作製方法
JP2017226026A (ja) 圧電性単結晶ウエハの製造方法
JP2003110390A (ja) 弾性表面波素子用基板
JP4736622B2 (ja) 単結晶育成用基板
JP2000082931A (ja) 圧電単結晶ウェーハとその製造方法と弾性表面波デバイス

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant