JP5068511B2

JP5068511B2 - 弾性表面波素子の製造方法

Info

Publication number: JP5068511B2
Application number: JP2006301936A
Authority: JP
Inventors: 淳阿部
Original assignee: Shin Etsu Chemical Co Ltd
Current assignee: Shin Etsu Chemical Co Ltd
Priority date: 2006-11-07
Filing date: 2006-11-07
Publication date: 2012-11-07
Anticipated expiration: 2026-11-07
Also published as: JP2008118558A

Description

本発明は、弾性表面波素子の製造方法に関する。

タンタル酸リチウム（ＬｉＴａＯ₃）単結晶、ニオブ酸リチウム（ＬｉＮｂＯ_３）単結晶は、圧電性酸化物単結晶として知られ、弾性表面波フィルタ（ＳＡＷフィルタ）として利用されている。近年、弾性表面波デバイスの低背化への要望から、素子の厚みを薄くすることが行われている。その目的で、デバイス工程に流されるウェーハ厚も薄くなってきているが、ウェーハの割れ、欠け等の問題が顕在化してきた。
従来、弾性表面波素子の製造は、表面が鏡面、裏面が粗面に加工されたウェーハをレジスト塗布し、パターニング後、アルミニウム（Ａｌ）等を蒸着し、レジストをリストオフし、最後にダイシングしてＳＡＷチップとする方法が行われている。

半導体では、先ダンシング法と呼ばれる手法により、素子の厚みを薄くする方法がとられている（例えば、特許文献１参照）。しかし、先ダイシング法の弾性表面波デバイスへの適用は、その素子材料が半導体の素子材料に比べて脆いため、薄くすると割れやすい等の取り扱いに問題があった。また、弾性表面波素子では、裏面粗さがある程度粗いことが特性の安定性に重要であることからも、チップ化の過程で裏面粗さが小さくなってしまう先ダイシング法の適用には問題があった。

このような問題の改善策として、特許文献２には、複数個の弾性表面波素子を配線基板にフリップチップ実装し、この状態で弾性表面波素子の裏面側のみを研削した後、配線基板を切断することで個々のデバイスに分離する方法が開示されている。しかし、この方法は、弾性表面波素子の製造工程ではウェーハの割れ等の発生に対する対策を何ら行っていないため、必ずしも歩留りが高くないという問題がある。また、特許文献２には実際にどれほどの歩留りで弾性表面波デバイスを作製できるのかが開示されていない。

特開２００３−１７４４２号公報特開２００５−３３３５３７号公報

本発明は、上記問題を解決するためになされたものであり、弾性表面波素子を歩留り良く低背化でき、また特性も安定する製造方法を提供することを目的とする。

前記目的を達成するため、本発明では、弾性表面波素子の製造方法であって、少なくとも裏面粗さＲａを０．１５μｍ以下とした圧電単結晶ウェーハを準備し、該ウェーハに電極パターンを形成し、該ウェーハをチップ化した後、裏面研削することにより、所望の厚さでかつ裏面を前記ウェーハの裏面粗さよりも粗くすることを特徴とする弾性表面波素子の製造方法を提供する。

このように、弾性表面波チップの製造の際に、裏面粗さＲａを０．１５μｍ以下に管理した圧電単結晶ウェーハを用いることで、工程中にウェーハ上に発生するマイクロクラックを抑制することができ、ウェーハの割れ等の発生の防止が図れる。また、該ウェーハを薄くする工程である裏面研削をチップ化後に行い、チップ化前のデバイス工程におけるウェーハの抗折強度を保つことができるため、工程中の割れ等の発生を最小限に抑えることができるとともに、チップ化後の裏面研削により所望の厚さでかつ裏面を所望の粗さとすることができるので、低背型弾性表面波素子を歩留り良く生産できる。

この場合、準備するウェーハをタンタル酸リチウムまたはニオブ酸リチウムとすることができ、圧電単結晶ウェーハの準備において、裏面粗さＲａを０．０１μｍ以下とすることが好ましく、またその表面は鏡面とするのが望ましい。

このように、準備するウェーハがタンタル酸リチウムまたはニオブ酸リチウムであれば汎用的に用いられており、低背化における割れ等に対する対策が特に必要であり、本発明が有効である。この場合、デバイス工程に用いるウェーハの裏面粗さＲａを０．０１μｍ以下とすることで、工程中にウェーハ上に発生するマイクロクラックをより効果的に抑制することができ、割れ等の発生を一層抑制することができる。また、デバイスを作製するため、ウェーハの表面は鏡面とするのが好ましい。

本発明に係る弾性表面波素子の製造方法に従えば、裏面粗さの小さいウェーハを用いて表面にパターンを作製し、その後チップ化し、しかる後に裏面研削するので、ウェーハの割れ、欠け等を防止することができ、特性の安定した低背型弾性表面波デバイスを歩留り良く生産することができる。

前述のように、弾性表面波素子の低背化の目的で、半導体素子を薄くする技術である先ダイシング法を適用すると、ＳＡＷチップの素子材料は半導体の素子材料と比べて脆く割れやすいため、その取り扱いに問題があった。その上、先ダイシング法ではチップ化する際に裏面を番手の細かい研削刀を用いて仕上げ研削を行う必要があるので、裏面が平坦化する。弾性表面波デバイスの場合、裏面粗さが小さくなるとバルク波による特性の劣化が起こるという問題もあった。
このような問題に対し、本発明者は、こうした弾性表面波素子の割れや欠け等は、弾性表面波デバイスに必要とされる裏面の粗さを有することにより、ウェーハ裏面に生じるマイクロクラックが原因であると考え、鋭意実験および検討を行った。

以下、図面を参照しながら上記実験の結果および検討結果について説明する。
図３はタンタル酸リチウム単結晶ウェーハ（以下、ウェーハという）厚に対する抗折強度を測定した結果を示すグラフであり、また図４、図５はウェーハの裏面粗さ（ＲａもしくはＲａｍａｘ）と抗折強度の関係を測定した結果を表しているグラフである。
図３から判るように、ウェーハ厚が厚くなればなるほど抗折強度が高くなり、図４，５から判るように、裏面のＲａあるいはＲａｍａｘが大きくなればなるほど、抗折強度が下がる。従って、ウェーハの裏面の粗さによりウェーハの強度が影響されていることがわかった。すなわち、ウェーハ裏面に存在するマイクロクラックが、割れに影響していることが示唆される。
これらの結果、本発明者は、デバイス工程に用いられるウェーハの裏面粗さを小さくし、かつ工程中はできるだけウェーハ厚を厚く保つことができれば、上記問題は基本的には解決できることを見出した。
しかし、前述のように、弾性表面波デバイスにおいてはその裏面の粗さが特性に影響することから、裏面の粗さは素子の特性が劣化しない程度に粗くしなければならない。また、上記できるだけウェーハ厚を厚く保つというのも、低背化という目的に反する。

以上の問題に対し、本発明者は、弾性表面波素子の製造工程において、裏面粗さの小さいウェーハを用いて、該ウェーハをデバイス化し、ダイシングによりチップ化した後、裏面研削することでウェーハの割れを減少させるとともに、所望の厚さでかつ裏面を前記ウェーハ段階の裏面粗さよりも粗くすることができる弾性表面波素子の製造方法を考案し、本発明を完成させた。

以下、本発明の実施の形態について、添付した図面を参照しながら具体的に説明するが、本発明はこれらの記載によって限定されるものではない。
図６は、本発明に係る弾性表面波素子の製造方法を説明するためのフローチャートである。また、図１は、本発明に係る弾性表面波素子の製造方法により製造される弾性表面波素子の例を示す断面図（ａ）および平面図（ｂ）であり、図２はその製造方法の各工程における断面図である。

まず、チョクラルスキー（ＣＺ）法等によって圧電単結晶を育成する。この単結晶に単一分域化処理を施した後、円柱状に加工し、マルチワイヤーソー等でウェーハ面と垂直になるようにウェーハに切断する。従来、こうして得られた圧電単結晶ウェーハに対し、弾性表面波デバイスに必要とされる裏面の粗さを得るのに適した番手の砥粒剤を用いて、両面ラッピングを施し、次いで表面（櫛型電極を形成する面）を鏡面研磨していたが、本発明においては、上記両面ラッピングをする際に、従来用いられてきた砥粒剤よりも高番手の砥粒剤を使用し、該ウェーハの裏面粗さＲａを０．１５μｍ以下、好ましくは０．０１μｍ以下に管理する（図６（Ａ））。
このように、圧電単結晶ウェーハの準備段階において、裏面粗さを予め小さくしておくことで、後のデバイス工程中に該ウェーハ裏面上のマイクロクラックが原因の割れを抑制することができ、歩留りを向上することができる。

上記ウェーハを作成後、その表面にパターンを作製する（図６（Ｂ））。
具体的には、まず、上記圧電単結晶ウェーハ上にフォトリソグラフィーにより櫛型電極１０２およびパッド電極１０３を形成し、機能領域１０７を囲うように、壁部１０９と屋根部１１０を設ける（図２（ａ））。なお、櫛型電極１０２およびパッド電極１０３は図２（ａ）には図示されていない。

次いで、バンプボンダーにより金ワイヤーをパッド電極１０３上にボールボンドし、引きちぎることによりバンプを形成させ、突起電極１０４を設ける（図２（ｂ））。その上から絶縁材料１０６を塗布し、熱処理により硬化させる（図２（ｃ））。次いで、絶縁材料１０６を突起電極１０４が露出するまで研削する（図２（ｄ））。そうして露出させた突起電極１０４の少なくとも一部が交差し、電気的導通が得られるように端子電極１０５を形成させる（図２（ｅ））。
なお、端子電極１０５は、メタルマスクでマスキングを行い、スパッタリング、真空蒸着、イオンプレーティング、または導電性樹脂等のスクリーン印刷、硬化等のいずれの方法で形成させても良い。

このようなパターン形成工程中でも、本発明ではウェーハ裏面粗さが小さいものを用いているので、割れ等を抑制することができる。

次にウェーハ上に作製されたデバイスをダイシングによりチップ化する（図６（Ｃ））。作製されたチップの表面を研削機の回転ステージ上に固定し、水を流しながら自転する研削ホイールを用いて裏面研削することで（図６（Ｄ））、図１（ａ）に示されるように、所望の厚さでかつ裏面が前記ウェーハの裏面粗さよりも粗くした弾性表面波素子を得ることができる。
なお、裏面研削の際、固定砥粒は＃８００以下を用いた方が好ましいが、固定砥粒を粗くしすぎると、研削痕および加工変質層が深くなり、特性が劣化したりウェーハが研削途中で割れてしまう場合がある。従って、固定砥粒は＃１６０以上＃８００以下とすることが望ましい。

また、ラッピングに比べ裏面研削で粗い番手の砥粒を用いるのは、研削の場合、研削痕が周期的に入ってしまうために裏面の反射波がうまく打ち消しあわないためである。後述する実施例１においては、＃６００の研削ホイールを用いて裏面研削し、４０ＭＨｚの通過帯域内の挿入損が−３ｄＢ〜−４ｄＢ以内におさまった。

このように、圧電単結晶ウェーハの準備段階において、裏面粗さを０．１５μｍ以下に管理することで、パターン形成工程中にウェーハの裏面にマイクロクラックが発生するのを抑制することができ、また上記ウェーハをダイシングによりチップ化した後、裏面研削することで、チップ化前のデバイス工程におけるウェーハの抗折強度を保つことができるので、ウェーハの割れおよびチッピング不良による歩留りの低下、また特性の劣化を防ぐことができる。

以下、本発明の実施例及び比較例を示して更に具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
［ウェーハの作製］
Ｘ軸を中心にＹ軸から３６°Ｚ軸方向に回転させた（以下３６°Ｙと呼ぶ）方向が引上げ方向である、直径１０４ｍｍ、長さ１００ｍｍのタンタル酸リチウム（ＬｉＴａＯ_３）単結晶をチョクラルスキー（ＣＺ）法により育成した。この単結晶に単一分域化処理を施した後、直径１００ｍｍの円柱状に加工し、３６°Ｙ方向がウェーハ面と垂直になるようにマルチワイヤーソーによりウェーハにスライスした。その後、平均粒径１２μｍのＳｉＣ砥粒剤を用いて両面ラッピング（ＦＯ＃１２００）し、その後表面をＳｉＯ_２コロイダル研磨液（（株）フジミインコーポレーテッド製、ＣＯＭＰＯＬ−５０）を用いて取り代１０μｍで鏡面研磨した。
そうして作製されたウェーハは、直径１００ｍｍ、厚さ０．２５ｍｍ、また裏面粗さＲａは０．１１μｍであった。

［デバイスの作製］
まず、前記ウェーハ上にフォトリソグラフィーにより櫛型電極１０２およびパッド電極１０３を形成した後、機能領域１０７を囲うように、壁部１０９と屋根部１１０を設けた（図２（ａ））。なお、櫛型電極１０２およびパッド電極１０３は図２（ａ）には図示されていない。
次いで、バンプボンダーにより金ワイヤーをパッド電極１０３上にボールボンドし、引きちぎることによりバンプを形成させ、突起電極１０４を設けた（図２（ｂ））。その上からディスペンサーを用いて絶縁材料１０６を塗布し、熱処理により硬化させた（図２（ｃ））。その後、絶縁材料１０６を突起電極１０４が露出するまで研削し（図２（ｄ））、露出した突起電極１０４の少なくとも一部が交差し、電気的導通が得られるように端子電極１０５を形成させた（図２（ｅ））。

次にウェーハ上に作製されたデバイスをダイシングすることによりチップ化した。作製されたチップの表面を研削機の回転ステージ上に固定し、水を流しながら自転する研削ホイール（＃６００）で厚さ０．２ｍｍとなるように裏面研削した。こうして図１に示される弾性表面波素子を得た。

このようにして弾性表面波素子を製造したところ、工程中でのウェーハの割れおよびチッピング不良はわずか３％であった。このことは、ダイシング前のウェーハの裏面粗さＲａを０．１１μｍとしたことにより、ウェーハそのものの抗折強度が向上したため、上記デバイスパターンを作製する工程で割れが生じなかったためであると考えられる（裏面粗さＲａ、Ｒａｍａｘと抗折強度の関係を示している図４、図５参照）。

（実施例２）
［ウェーハの作製］
実施例１と同様にして両面ラッピングをしたウェーハを作製した後、更に裏面を平面研削機を用い、固定砥粒（ビトリファイドボンド＃４０００）で研削した。
この時点で作製されたウェーハは、直径１００ｍｍ、厚さ０．２５ｍｍであり、裏面粗さＲａは０．００５８μｍであった。

［デバイスの作製］
実施例１と同様の方法で表面にデバイスパターンを作製した。
本実施例２の方法で弾性表面波素子を製造したところ、工程中でのウェーハの割れおよびチッピング不良はわずか１％と、良好であった。これは、ダイシング前のウェーハの裏面粗さＲａを０．００５８μｍと、実施例１の時よりも更に小さくしたため、ウェーハの抗折強度が更に向上したためであると考えられる。

（比較例１）
［ウェーハの作製］
以下に記す一点を除いて、実施例１と同様の方法で表面にデバイスパターンを作製した。すなわち、本比較例１では、マルチワイヤーソーで単結晶ウェーハを切断した後、ＧＣ＃２４０の砥粒剤を用いて両面ラッピングを行った。
そうして作製されたウェーハは、直径１００ｍｍ、厚さ０．２５ｍｍであり、裏面粗さＲａは２．４５μｍであった。

［デバイスの作製］
実施例１と同様の方法で表面にデバイスパターンを作製した。
本比較例１において製造された弾性表面波素子の特性は、実施例１と同様であったが、工程中でのウェーハの割れおよびチッピング不良は３０％であった。

（比較例２）
［ウェーハの作製］
実施例１と同様の条件でウェーハを作製した。

［デバイスの作製］
実施例１との相違点のみについて以下に記述する。
本比較例２ではウェーハをデバイス化し、裏面研削した後にチップ化した。
このようにして製造した弾性表面波素子の工程中の割れおよびチッピング不良は５％であった。実施例１と差が生じたのは、ダイシング時のウェーハ厚と裏面粗さ、すなわちウェーハの抗折強度の差によるものと考えられる（ウェーハ厚および裏面粗さに対する抗折強度を示している図３〜図５参照）。

実施例１、２及び比較例１、２に係るウェーハの裏面粗さＲａ（μｍ）、及びダイシング時のウェーハ厚（ｍｍ）並びにそれぞれの実施例、比較例における歩留りを表１にまとめた。

以上の結果より、本発明における弾性表面波素子の製造方法において、裏面粗さＲａが０．１５μｍ以下、好ましくは０．０１μｍ以下に管理された圧電単結晶ウェーハを用い、前記ウェーハをデバイス化し、チップ化した後に裏面研削することにより、歩留り良く高品質の低背型弾性表面波素子を製造できることが明らかとなった。

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するいかなるものであっても本発明の技術的範囲に包含される。
例えば、上記ではタンタル酸リチウムにつき例を示したが、ニオブ酸リチウムでもほぼ同様の結果が得られ、本発明は脆性材料である圧電性酸化物から弾性表面波素子を製造する場合全般に適用できる。

本発明で製造される弾性表面波素子を示す断面図（ａ）および平面図（ｂ）である。弾性表面波素子を形成する工程を説明するための図である。ウェーハ厚に対する抗折強度の測定結果を示した図である。ウェーハの裏面粗さＲａと抗折強度の関係を測定した結果を示した図である。ウェーハの裏面粗さＲａｍａｘと抗折強度の関係を測定した結果を示した図である。本発明の工程図である。

符号の説明

１０１…基板、１０２…櫛型電極、１０３…パッド電極、１０４…突起電極、
１０５…端子電極、１０６…絶縁材料、１０７…機能領域、１０９…壁部、
１１０…屋根部。

Claims

弾性表面波素子の製造方法であって、少なくとも、裏面粗さＲａを０．０１μｍ以下とした圧電単結晶ウェーハを準備し、該ウェーハの表面に電極パターンを形成し、該ウェーハをチップ化した後、裏面研削することにより、所望の厚さでかつ裏面を前記ウェーハの裏面粗さよりも粗くすることを特徴とする弾性表面波素子の製造方法。
前記準備するウェーハをタンタル酸リチウムまたはニオブ酸リチウムとすることを特徴とする請求項１に記載の弾性表面波素子の製造方法。
前記圧電単結晶ウェーハの準備において、表面を鏡面とすることを特徴とする請求項１または請求項２に記載の弾性表面波素子の製造方法。