JP7396199B2 - 圧電性単結晶基板の製造方法 - Google Patents

圧電性単結晶基板の製造方法 Download PDF

Info

Publication number
JP7396199B2
JP7396199B2 JP2020091454A JP2020091454A JP7396199B2 JP 7396199 B2 JP7396199 B2 JP 7396199B2 JP 2020091454 A JP2020091454 A JP 2020091454A JP 2020091454 A JP2020091454 A JP 2020091454A JP 7396199 B2 JP7396199 B2 JP 7396199B2
Authority
JP
Japan
Prior art keywords
groove
single crystal
crystal substrate
piezoelectric single
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020091454A
Other languages
English (en)
Other versions
JP2021187689A (ja
Inventor
実行 柿本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP2020091454A priority Critical patent/JP7396199B2/ja
Publication of JP2021187689A publication Critical patent/JP2021187689A/ja
Application granted granted Critical
Publication of JP7396199B2 publication Critical patent/JP7396199B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、圧電性単結晶基板の製造方法に関する。
単結晶から得られる基板は、様々な材料として用いられている。例えば、タンタル酸リチウム(LT)単結晶から得られるタンタル酸リチウム単結晶基板(LT単結晶基板)やニオブ酸リチウム(LN)単結晶から得られるニオブ酸リチウム単結晶基板(LN単結晶基板)等の圧電性単結晶基板は、移動体通信機器に用いられる電気信号ノイズ除去用の表面弾性波素子(SAWフィルター)の材料として用いられている。
LT単結晶やLN単結晶は、主にチョクラルスキー法で製造されており、通常、高融点の貴金属ルツボを用い、電気炉中で育成され所定の冷却速度で冷却された後、電気炉から取り出される。育成された単結晶には、熱応力による残留歪みを取り除くため、融点に近い均熱下での熱処理、更に単一分極とするためのポーリング処理、すなわち、単結晶を室温からキュリー温度以上の所定温度まで昇温させ、単結晶に電圧を印加し、電圧を印加したままキュリー温度以下の所定温度まで降温させた後、電圧印加を停止して室温まで冷却する一連の処理が施される。育成された単結晶は、ポーリング処理後、外形を整えるために外表面が研削され、円柱状に加工された単結晶インゴットからウエハ状の単結晶基板へと加工される。
円柱状の単結晶インゴットを加工する手順としては、通常、円筒研削工程、スライス工程、ベベル工程、ラッピング工程、ポリッシュ工程等の機械加工の順に行われる。このような機械加工を経て、単結晶インゴットからウエハ状の単結晶基板が製造される。
従来、直径150mmφ以下のLTやLN単結晶基板では、図9に示すように結晶方位識別のため外周上の所定の位置にオリエンテーションフラット(OF)と呼ばれる直線部分が設けられていた。また、インデックスフラット(IF)と呼ばれるOFよりも短い直線部分が設けられていた。
しかしながら、直径150mmφを超えるLTやLN単結晶基板ではOF、IFを設けると基板からデバイスを切り出す際の有効面積が減少することや、大口径化したLTやLN単結晶基板では必然的に重量が増加し、しかもOFやIFを設けてなるLTやLN単結晶基板をデバイス作製工程でスピンコータ等により高速回転させることにより加工した時に、OFやIFが欠けていることに伴うトラブルが発生することが分かってきた。すなわち、OFやIFを設けて成るLTやLN単結晶基板は、当然ながらその外周が完全な円形でなく、OFやIFが切り欠けられている。このような外周が切り欠けられているLTやLN単結晶基板をスピンコータ等により高速回転させると偏荷重が発生し、それに伴いそのスピンコータのロータへ真空吸着させていたLTやLN単結晶基板が高速回転で離脱したり、飛散したりするというトラブルが発生する。
そこで、OFやIFを設けて成る図9に示す単結晶基板に代えて、V字形状のノッチを設けて成る図10に示すLTやLN単結晶基板が開発された。この単結晶基板は、OFに代わる結晶方位識別法として単結晶基板の外周の一端に切り込み加工をしたノッチを設けたものである。
ノッチを有するLTやLN単結晶基板は、例えば、下記の特許文献1に記載されるような以下の手順で加工される。円筒研削工程でLTやLN単結晶の表面を円筒研削し、円柱状の単結晶インゴット(インゴット)に加工するとともに、インゴットの側面の特定の方向にV字形状の溝を形成する(この溝がインゴットをスライスした時の仮ノッチとなる)。スライス工程でインゴットをワイヤーソーで遊離砥粒を用いて円盤状の基板になるようにスライスする。ベベル工程において、スライス工程で得られた仮ノッチが形成され基板を、回転可能な基板研削用ステージ上に保持させ、基板を回転させたままステージを回転砥石に接近させて基板の外周部の端面の面取りを行う。面取り作業終了後、ステージの回転を停止するとともにステージを回転砥石から離し、回転砥石の代わりにノッチ研削用砥石を回転させるとともに、ステージをノッチ形成位置に接近させてノッチを形成する。ノッチの形成が終了した後、ラッピング工程で表裏両面を遊離砥粒を用いてラッピング加工し、エッチング工程で加工歪を除去し、その後、ポリッシュ工程で表面を片面鏡面研磨する。
特許4151155号公報
ところで、SAWフィルタは、基板主面方位42°RY前後で加工されたLT単結晶基板や主面方位128°RY前後で加工されたLN単結晶基板が用いられている。ここで、例えば、42°RYとは、X軸を回転軸として、Y-Z平面においてY軸からZ軸方向に42°回転させた方向である。図11に示すように、このような方位に対して垂直に加工された基板を、主面方位42°RYの基板と呼ぶ。このようなLTやLNの単結晶基板は、結晶軸に傾きがあり所定の結晶方位の面のみを使用するため、基板の表裏を識別する必要がある。OFやIFを設けた単結晶基板は、OFを基準にIFの位置により表裏を判別することができる。例えば、OFやIFを設けた単結晶基板は、円筒研削工程で目的の結晶方位にベベル工程で設けるOFとほぼ同じ長さの仮OFを、ベベル工程で設けるIFとほぼ同じ長さの仮IFを付け、スライス工程でウエハ状の単結晶基板とした後、ベベル工程で端面の面取り加工を行い、目的の端面形状とするとともに、仮OF、仮IFを基準としてOF、IFを形成することにより製造される。このため、スライス工程以降のウエハ状となった単結晶基板には、常にOFとIFが存在するため、容易に基板の表裏(表の面と裏面)の判別が可能である。
一方、ノッチを有する単結晶基板は、一般に、結晶方位識別のためのOFに相当する断面がV字形状のノッチが1ヶ所形成されることが多い。例えば、表面弾性波素子(SAWフィルター)用に用いるLTやLN単結晶基板は、所定の結晶方位の面のみを使用するため、表の面は鏡面加工面、裏面はラップ面(鏡面加工面よりも表面粗さが大きい面)となっており、基板の表面状態により表裏を判定することが可能である。
しかし、上記のようなLTやLN単結晶から単結晶基板を製造する加工工程では、基板の表裏を識別し加工する必要がある。1ヶ所のみのノッチを設けた単結晶基板の加工工程では、基板の表裏を識別することは難しい。そこで、基板加工中は、OFやIFを設けた単結晶基板と同様に仮OFや仮IFを設けた方法が検討されている。例えば、特許文献1には、基板の表裏の識別を課題とするものではないが、単結晶インゴットに仮OFや仮IFを設けた後、面取り加工で仮OFや仮IFを削除してから所定の位置にノッチを加工する半導体ウエハの製造方法が開示されている。しかし、この特許文献1の製造方法では、仮OFを作成し除去するため、必要とする結晶径を大きくする必要があった。
また、LTやLN単結晶基板は、所定の結晶方位の主面側(表面側)を鏡面加工している。鏡面加工は、面取り加工後の最終加工工程で行うのが一般的である。鏡面加工後に他の加工工程を行うと鏡面加工した鏡面にキズを付ける等不具合を発生させるおそれがあるためである。面取り加工後の最終加工工程で鏡面加工を行う場合、特許文献1の製造方法では、面取り加工後に仮OFや仮IFが削除された状態で鏡面加工を行うことになるため、面取り加工以降の工程において表裏の判別が困難となる。
そこで、本発明は、上記の問題に鑑み、ノッチを有する圧電性単結晶基板の製造工程において、必要な結晶径を大きくすることなく、製造工程中の基板の表裏の判別を確実にできる方法を提供することを目的とする。
本発明の態様によれば、所定の結晶方位の識別に用いるノッチを有する圧電性単結晶基板の製造方法であって、円筒研削が施された圧電性単結晶のインゴットの側面に対して、インゴットの軸方向に延び、ノッチとなる第1の溝と、第1の溝と非対称であり且つ第1の溝よりも外周側に配置される第2の溝又は平坦部と、を形成する溝形成工程と、第1の溝と第2の溝又は平坦部とが形成されたインゴットをスライスし薄板に加工するスライス工程と、インゴットからスライスされた薄板の主面側に、印を形成するマーキング工程と、印を形成した薄板の外周端部を面取りし、第2の溝又は平坦部を除去するベベル工程と、第2の溝又は平坦部が除去された薄板を研磨し、表面形状及び厚さを調整するラッピング工程と、表面形状及び厚さが調整された薄板の主面側を鏡面研磨し、ノッチを有する圧電性単結晶基板を得るポリッシュ工程と、を備える、圧電性単結晶基板の製造方法が提供される。
また、マーキング工程において、印の深さを、ラッピング工程の取り代以上、ラッピング工程の取り代にポリッシュ工程の取り代を加えた量未満とすることが好ましい。また、印の深さは、30μm~50μmであるのが好ましい。また、印を、レーザーマーカー加工又はブラスト加工により形成することが好ましい。また、第1の溝の深さは、0.7mm~1.5mmであるのが好ましい。また、第2の溝の深さ又は平坦部の深さは、0.4mm~1.0mmであるのが好ましい。また、溝形成工程において、断面がV字状の第1の溝と、断面がV字状とは異なる形状の第2の溝と、を形成するのが好ましい。
本発明の態様によれば、ノッチを有する圧電性単結晶基板の製造工程において、必要な結晶径を大きくすることなく、製造工程中の基板の表裏の判別を確実にできる。本発明の態様によれば、スライス工程からベベル工程の前までは、第1の溝と第2の溝又は平坦部(仮OF)との位置関係により基板の表裏の判定が可能であり、ベベル工程で第2の溝又は平坦部が削除された後、ラッピング工程、ポリッシュ工程前までは、基板のマーキングによって表裏の判定が可能である。また、ポリッシュ工程後では鏡面加工された面が主面側(表面側)であり、表裏の判定が可能である。上記のように、本発明の態様によれば、全ての製造工程で、基板の表裏の判定を確実に行うことが可能となり、表面(主面)と裏面とを間違えて、ポリッシュ工程で裏面に鏡面研磨を行ってしてしまうことが無くなり、表面(主面)と裏面とを間違えたことにより、表面弾性波素子として使用できないという問題が無くなる。
実施形態に係る圧電性単結晶基板の製造方法の一例を示すフローチャートである。 円筒研削工程の一例を示す図である。 溝形成工程の一例を示す図であり、(A)は斜視図、(B)は断面図である。 溝形成工程の他の例を示す図である。 スライス工程の一例を示す図である。 マーキング工程の一例を示す図である。 (A)から(C)は、ベベル工程の一例を示す図であり、(A)は、薄板の外周端部の上端をベベル加工する状態を示す図であり(B)及び(C)はベベル加工後の薄板の外周端部の例を示す図であり、(B)は側面図、(C)は平面図である。 ポリッシュ工程の一例を示す図である。 従来のOF付き単結晶基板の一例を示す図である。 従来のノッチ付き単結晶基板の一例を示す図である。 LT単結晶基板の一例を示す図である。
[実施形態]
以下、本発明の実施形態について図を用いて説明する。各図面においては、適宜、一部又は全部が模式的に記載され、縮尺が変更されて記載される。また、以下の説明において、「A~B」との記載は、「A以上B以下」を意味する。
まず、従来のノッチを有する圧電性酸化物単結晶基板の製造方法について、簡単に説明する。従来の製造方法は、例えば、上述のように以下の手順で行われていた。まず、円筒研削工程でLT単結晶やLN単結晶等の圧電性単結晶の表面を円筒研削し、円柱状の単結晶インゴット(インゴット)に加工するとともに、インゴットの側面の特定の方向にV字形状の溝を形成する(この溝がインゴットをスライスした時の仮ノッチとなる)。スライス工程でインゴットをワイヤーソーで遊離砥粒を用いて円盤状の基板になるようにスライスする。ベベル工程において、スライス工程で得られた仮ノッチが形成された基板を、回転可能な基板研削用ステージ上に保持させ、基板を回転させたままステージを回転砥石に接近させて基板の外周部の端面の面取りを行う。面取り作業終了後、ステージの回転を停止するとともにステージを回転砥石から離し、回転砥石の代わりにノッチ研削用砥石を回転させるとともに、ステージをノッチ形成位置に接近させてノッチを形成する。ノッチの形成が終了した後、ラッピング工程で表裏両面を遊離砥粒を用いてラッピング加工し、エッチング工程で加工歪を除去し、その後、ポリッシュ工程で表面を片面鏡面研磨する。LT単結晶基板やLN単結晶基板等の圧電性単結晶基板は、図11に示すように結晶軸に傾きがあり所定の結晶方位の面のみを使用するため、基板の表裏を識別する必要がある。このような従来の製造方法のような1ヶ所のみのノッチを設けた圧電性単結晶基板の製造工程では、上記したように、製造工程中、基板の表裏を識別することが難しく、基板の表裏を誤って使用してしまうことがあった。
そこで、本実施形態の単結晶基板の製造方法では、ノッチとなる第1の溝と、ベベル工程で除去される第2の溝又は平坦部と、が側面に形成された圧電性単結晶のインゴットからスライスされた薄板の主面側に、ポリッシュ工程前まで除去されないようなマーキングをすることを特徴とし、製造工程中の基板の表裏の判別を確実にできる。
以下、本実施形態の圧電性単結晶基板の製造方法(以下、単結晶基板の製造方法と略す)の例について詳細に説明する。図1は、単結晶基板の製造方法の一例を示すフローチャートである。本実施形態に係る単結晶基板の製造方法は、所定の結晶方位の識別に用いるノッチを有する圧電性単結晶基板の製造方法であって、図1に示すように、円筒研削工程S1と、溝形成工程S2と、スライス工程S3と、マーキング工程S4と、ベベル工程S5と、ラッピング工程S6と、ポリッシュ工程S7と、を備える。
本実施形態に用いられる圧電性単結晶は、タンタル酸リチウム(LT)単結晶(LT単結晶)、ニオブ酸リチウム(LN)単結晶(LN単結晶)、四ホウ酸リチウム単結晶から得られる四ホウ酸リチウム単結晶等で、圧電性を有する。圧電性単結晶基板CPXは、例えば携帯電話の信号ノイズ除去用の表面弾性波(以後、SAWと略記する。)フィルタや光学素子などのデバイス材料として用いられる。圧電性単結晶の育成方法は、特に限定されず、例えばチョクラルスキー法(CZ法)などの単結晶育成方法である。
(円筒研削工程S1)
図2は、円筒研削工程S1の一例を示す図である。円筒研削工程S1は、育成された圧電性単結晶のインゴット(以下、インゴットと略す)の側面(円柱側面、外周面)に円筒研削を施し、外径が整えられた単結晶インゴットC1を得る工程である。円筒研削は、公知の方法により実施することができる。なお、本実施形態の単結晶基板の製造方法は、円筒研削工程S1を備えなくてもよい。例えば、本実施形態の単結晶基板の製造方法は、予め製造された円筒研削が施された圧電性単結晶インゴットを用いて実施することができる。
(溝形成工程S2)
図3(A)及び(B)は、溝形成工程S2の一例を示す図であり、(A)は斜視図、(B)は断面図である。図4は、溝形成工程S2の他の例を示す図である。溝形成工程S2は、円筒研削が施されたインゴットC1の側面に対して、所定の第1の溝10と、第2の溝11又は平坦部12と、を形成する工程である。溝形成工程S2では、インゴットC1の側面に対して、図3(A)及び(B)に示すように第2の溝11を形成してもよいし、図4に示すように平坦部12を形成してもよい。溝1の10、第2の溝11、及び平坦部12は、インゴットC1の側面を研削加工することによって溝、OF(IF)を形成する公知の方法により実施することができる。
第1の溝10は、インゴットC1の軸AX1方向に延びるように形成される。第1の溝10は、所定の結晶方位を示す位置に形成され、所定の結晶方位の識別に用いられる。第1の溝10は、ベベル工程S5により除去されずに残り、最終的に所定の結晶方位の識別に用いられるノッチ13となる部分である。ノッチ13は、第1の溝10の形状を元に、ベベル工程S5により最終形状に加工される。第1の溝10の深さL1及びベベル工程S5における取り代は、第1の溝10がベベル工程S5により除去されず、ベベル工程S5の後にノッチ13となるように調整されている。LT単結晶の場合、第1の溝10は、図10に示す+X方向の結晶方位を示すように形成される。
第1の溝10の断面形状は、図3(A)及び(B)に示すように、V字状であるのが好ましい。なお、第1の溝10の断面形状は、V字状に限定されず、例えばU字状等でもよい。
第1の溝10の深さL1(図3(B)参照)は、特に限定はないが、0.7mm~1.5mmであるのが、認識容易性及び加工ロスの等の観点から好ましい。
第2の溝11又は平坦部12は、識別可能であり、ベベル工程S5により除去されるように形成される。第2の溝又は平坦部12は、ベベル工程S5より前工程で、基板の表裏を識別するために用いられる。
第2の溝11又は平坦部12は、第1の溝10の底部よりも外周側に形成されている。第2の溝11の深さL2(図3(B)参照)及び平坦部12の深さL5(図4参照)は、第1の溝10の深さL1よりも小さいように形成される。第2の溝11又は平坦部12は、基板の表裏の判別が可能な位置に形成される。例えば、第2の溝11又は平坦部12は、図3(B)に示す第1の溝10の位置から中心軸AX1周りに回転させた角度をθとしたときに、θが180°となる位置P1以外の位置に配置される。すなわち、第2の溝11又は平坦部12は、インゴットC1の中心軸AX1に対して第1の溝10と非対称な位置に配置される。これにより、第1の溝10と第2の溝11又は平坦部12との相対位置から基板の表裏を判定することが可能となる。θが180°である場合、ベベル工程S5により第2の溝11又は平坦部12が除去された後、基板の表裏の判別が困難になる。第2の溝11又は平坦部12の位置は、第1の溝10から第2の溝11又は平坦部12までの距離L4(図3(B)参照)が1~5cmであると、表裏の判別がし易いため好ましい。例えば、図3(B)に示す例の場合、後述するスライス工程S3後の薄板CP1における第1の溝10に対する第2の溝11又は平坦部12の位置が、時計周り方向の場合は表面、反時計周り方向の場合は裏面となり、基板の表裏の判別が容易となる。なお、第2の溝11又は平坦部12の位置は、基板の表裏を判別可能な位置であれば、限定されない。
第2の溝11の深さL2及び平坦部12の深さL5、長さL3は、ベベル工程S5により除去されれば、特に限定されない。第2の溝11の深さL2及び平坦部12の深さL5、長さL3は、目視で認識可能なサイズであり、例えば、認識容易性及び加工ロスの等の観点から、第2の溝11の深さL2及び平坦部12の深さL5は0.4mm~1mmであるのが好ましく、平坦部12の長さL3は10~20mmが好ましい。第2の溝11の深さL2及び平坦部12の深さL5、長さL3が大きいとベベル加工S5時に削除する量(加工ロス)が多くなり、生産性が低下するとともに、必要とする単結晶の径を大きくする必要がある。
以上のように、本実施形態では、ベベル工程S5までの工程は、第2の溝11又は平坦部12により、基板の表裏の識別が可能となる。
第2の溝11の断面形状は、特に限定されず、V字状でもよいし、U字状でもよいが、第1の溝10の断面形状と異なる形状であるのが、第1の溝10と第2の溝11との識別が容易になるため好ましい。
溝形成工程S2は、第2の溝11を形成するのが、加工ロスを低減することができ、また、第1の溝10と同様の加工法で形成でき、平坦部12よりも容易に形成できるため好ましい。
(スライス工程S3)
図5は、スライス工程S3の一例を示す図である。スライス工程S3は、第1の溝10と第2の溝11又は平坦部12とが形成されたインゴットC2をスライスし、薄板CP1に加工する工程である。スライス工程S3は、公知の方法で実施することができる。スライス工程S3は、例えば、マルチワイヤソー装置等の公知のワイヤソー装置により実施することができる。スライス工程S3により形成される薄板CP1には、第1の溝10と第2の溝11又は平坦部12とが形成されている。これにより、スライス工程S3により形成される薄板CP1は、基板の表裏の識別が可能となる。
(マーキング工程S4)
図6は、マーキング工程S4の一例を示す図である。マーキング工程S4は、インゴットC2からスライスされた薄板CP1の主面F側(表面F側)に印Mを形成する(マーキングする)工程である。マーキング工程S4により、薄板CP1の主面側に印Mが形成された薄板CP2が形成される。マーキング工程S4では、スライス工程S3後、薄板CP1に形成された第1の溝10と第2の溝11又は平坦部12により薄板CP1の主面F側を判別することができ、主面F側にマーキングする。印Mの位置、大きさ、形状は、目視で認識可能であれば、特に限定されない。例えば、5mm角程度の文字又は記号等を用いることができる。
印M(マーキング)の深さは、特に限定されないが、ラッピング工程S6の取り代以上、ラッピング工程S6の取り代にポリッシュ工程S7の取り代を加えた量未満とするのが好ましく、例えば30μm~50μmであるのが好ましい。印Mは、ラッピング工程S6の後ポリッシュ工程S7前まで残り、ポリッシュ工程S7により除去されるように、深さ等が調整されて形成されるのが好ましい。例えば、印Mの深さをラッピング工程S6の取り代以上、ラッピング工程S6の取り代にポリッシュ工程S7の取り代を加えた量未満とすることにより、ポリッシュ工程S7により印Mが研磨除去され、ポリッシュ工程S7により得られる圧電性単結晶基板CPXに、印M及びその痕跡は残らない。このように、印Mが少なくとも後ポリッシュ工程S7前まで残るため、ポリッシュ工程S7まで基板の表裏の識別が可能となる。
印Mを形成する方法は、特に制限されない。例えば、印Mは、レーザーマーカー加工又はブラスト加工(ブラスト法)であるのが、形成容易性の観点から、好ましい。例えば、レーザーマーカー加工の場合、CO2レーザー(λ=10.6μm)、YAGレーザー(λ=1.06μm)、YVO4 SHGレーザー(λ=532nm)、YAG 第四高調波レーザー(λ=265nm)を用いて加工することが好ましい。ブラスト加工の場合、サンドブラスト加工が好ましく、例えば#4000程度のFO砥粒を用いたサンドブラスト加工がより好ましい。
(ベベル工程S5)
図7(A)から(C)は、ベベル工程S5の一例を示す図であり、(A)は、薄板の外周端部の上端をベベル加工(べべリング加工)する状態を示す図であり、(B)及び(C)はベベル加工後の薄板の外周端部の例を示す図であり、(B)は側面図、(C)は平面図である。ベベル工程S5は、印Mを主面F側に形成した薄板CP2の外周端部Eを面取りし、第2の溝11又は平坦部12を除去する工程である。ベベル工程S5により、図7(C)に示す第2の溝11又は平坦部12が除去された薄板CP3を得ることができる。
ベベル工程S5は、従来のべべリング加工に用いる装置と同様の装置を用いて実施することができる。ベベル工程S5は、例えば、図7(A)に示すように、コアディスクの周面の溝にリング状の面取り用砥石32が固着された装置が用いられる。ベベル工程S5では、図7(A)に示すように、基板保持台31に保持された薄板CP2の外周端部Eを、回転する面取り用砥石32の上側の傾斜面に押し当て薄板CP2の上縁の角部を研磨したのち、基板保持台31を所定量だけ下降させて、薄板CP2の下縁の角部を面取り用砥石32の下側の傾斜面に押し当て研磨する。
ベベル工程S5は、上記したように、第2の溝11又は平坦部12を除去するように、取り代が調整される。ベベル工程S5の取り代は、特に制限はないが、加工によるロスを低減させる観点から、取り代が少ないほど好ましく、例えば、0.8mm~2.0mmであるのが好ましく、0.9~1.1mmであるのがより好ましく、0.9~1.0mmであるのがさらに好ましい。
上記したようにベベル工程S5以降の工程については、マーキング工程S4で形成した印Mにて基板の表裏を判別することができる。
(ラッピング工程S6)
ラッピング工程S6は、第2の溝11又は平坦部12が除去された薄板CP3を研磨し、表面形状及び厚さを調整する工程である。上記のようにベベル工程S5以降の工程については、マーキング工程S4で形成した印Mにて基板の表裏を判別することができるので、ラッピング工程S6は、基板の表裏を判別した後に実施する。ラッピング工程S6は、公知の方法により実施することができる。例えば、ラッピング工程S6は、両面ラッピング装置を用いることができる。ラッピング工程S6の条件は、特に制限されないが、上記したように、印Mがポリッシュ工程S7後に削除されるように、取り代を調整するのが好ましく、例えば、ラッピング工程S6の取り代は、20μm~40μmが好ましい。
(ポリッシュ工程S7)
図8はポリッシュ工程S7の一例を示す図である。ポリッシュ工程S7は、ラッピング工程S6により表面形状及び厚さが調整された薄板の主面F側を鏡面研磨し、ノッチ13を有する圧電性単結晶基板CPXを得る工程である。上記のようにベベル工程S5以降の工程については、マーキング工程S4で形成した印Mにて基板の表裏を判別することができるので、ポリッシュ工程S7は、基板の表裏を判別し、主面F側を鏡面研磨する。
ポリッシュ工程S7は、ラッピング工程S6後の薄板の主面F側の面を鏡面研磨(ポリッシュ)する片面ポリッシュする工程である。ポリッシュ工程S7は、公知の片面ポリッシュ装置を用いて実施することができる。片面ポリッシュ装置は、例えば、薄板の裏面を上定盤に固定し、研磨布を貼り付けた下定盤に押し当て、薄板の表面と研磨布との間に研磨液を供給し、薄板と研磨布を回転させて薄板を鏡面加工する装置である。
ポリッシュ工程S7では、印Mを除去するのが好ましい。ポリッシュ工程S7は、上記したように、印Mの深さがラッピング工程S6の取り代以上、ラッピング工程S6の取り代にポリッシュ工程S7の取り代を加えた量未満となるように、取り代が設定されるのが好ましい。ポリッシュ工程S7で印Mを除去する場合、圧電性単結晶基板CPXの主面F側に印Mがないため、圧電性単結晶基板CPXの有効面積を大きくすることができ、印Mを除去する他の工程の追加がないため製造工程を簡便にすることができる。
上記のポリッシュ工程S7により、図8に示すような、主面F側の面に形成された印Mが除去され、主面F側の面が鏡面研磨され、ノッチ13を有する圧電性単結晶基板CPXが得られる。
以上のように、本実施形態の圧電性単結晶基板の製造方法は、所定の結晶方位の識別に用いるノッチ13を有する圧電性単結晶基板の製造方法であって、円筒研削が施された圧電性単結晶のインゴットC1の側面に対して、インゴットC1の軸AX1方向に延び、ノッチ13となる第1の溝10と、基板の表裏の判別が可能となる位置に配置される第2の溝11又は平坦部12と、を形成する溝形成工程S2と、第1の溝10と第2の溝11又は平坦部12とが形成されたインゴットC2をスライスし薄板CP1に加工するスライス工程S3と、インゴットC2からスライスされた薄板CP1の主面F側に、印Mを形成するマーキング工程S4と、印Mを形成した薄板CP2の外周端部Eを面取りし、第2の溝11又は平坦部12を除去するベベル工程S5と、第2の溝11又は平坦部12が除去された薄板CP3を研磨し、表面形状及び厚さを調整するラッピング工程S6と、表面形状及び厚さが調整された薄板の主面F側を鏡面研磨し、ノッチ13を有する圧電性単結晶基板CPXを得るポリッシュ工程S7と、を備える。なお、本実施形態の圧電性単結晶基板の製造方法において、上記以外の構成は任意の構成である。
上記本実施形態の圧電性単結晶基板の製造方法によれば、ノッチを有する圧電性単結晶基板の製造工程において、必要な結晶径を大きくすることなく、製造工程中の基板の表裏の判別を確実にできる。本実施形態の圧電性単結晶基板の製造方法によれば、スライス工程からベベル工程の前までは、第1の溝と第2の溝又は平坦部(仮OF)との位置関係により基板の表裏の判定が可能であり、ベベル工程で第2の溝又は平坦部が削除された後、ラッピング工程、ポリッシュ工程前までは、基板のマーキングによって表裏の判定が可能である。また、ポリッシュ工程後では鏡面加工された面が主面側(表面側)であり、表裏の判定が可能である。上記のように、本実施形態の圧電性単結晶基板の製造方法によれば、全ての製造工程で、基板の表裏の判定を確実に行うことが可能となり、表面(主面)と裏面とを間違えて、ポリッシュ工程で裏面に鏡面研磨を行ってしまうことが無くなり、表面(主面)と裏面とを間違えたことにより、表面弾性波素子として使用できないという問題が無くなる。また、本実施形態の圧電性単結晶基板の製造方法は、ノッチになる第1の溝に加えて、第1の溝よりも小さい第2の溝又は平坦部を形成するため、また、特許文献1の様にOF、IFを形成し除去してからさらにノッチを形成しないので、必要とする結晶径を多くすることなく実施できる。
なお、本実施形態の圧電性単結晶基板の製造方法は、上記工程S1~S7以外の工程を含んでもよい。例えば、基板の表面をエッチングするエッチング工程を含んでもよい。
以下、本発明の実施例を用いて具体的に説明するが、本発明は、これらの実施例によって何ら限定されるものではない。
[実施例1]
圧電性単結晶として直径210mmのタンタル酸リチウム単結晶36°RY育成インゴットを用意した。このインゴットを42°RY面で面出しを行い、直径201mmφに円筒研削した。円筒研削したインゴットに対して、図10の+X方向に相当する位置に、図3(A)に示すような深さ1mmの断面がV字状の第1の溝を設けるとともに、表面から見て第1の溝から時計周り方向に2cm離れた位置に深さ0.5mmの断面がU字状の第2の溝を設けた。スライス工程で、ワイヤーソー切断装置を用いてスライスし580μm厚の基板80枚を得た。スライス後の表面のV溝付近にCO2レーザーマーカー出力20Wにて深さ40μmのマーキングを行った。ベベル工程で直径200.05mmφに研削し、V溝の位置にノッチ加工を行った。ラッピング工程でGC#1000を用いて表裏面をそれぞれ25μm研磨した。エッチング工程で0.5μmエッチングを行い、ポリッシュ工程で表面を30μm鏡面研磨を行った。オシロスコープにより、側面を接触させたときの波形パターンで表裏判定を行ったところ、80枚全てが表面が鏡面研磨されていることを確認した。
[実施例2]
圧電性単結晶として直径210mmのタンタル酸リチウム単結晶36°RY育成インゴットを用意した。このインゴットを42°RY面で面出しを行い、直径201mmφに円筒研削した。円筒研削したインゴットに対して、図10の+X方向に相当する位置に、図4に示すような深さ1mmの断面がV字状の第1の溝を設けるとともに表面(主面)から見て第1の溝から時計方向に2cm離れた位置に幅15mmの平坦部(仮OF)を設けた。スライス工程でワイヤーソー切断装置を用いてスライスし580μm厚の基板80枚を得た。スライス後の表面のV溝付近にCO2レーザーマーカー出力20Wにて深さ40μmのマーキングを行った。ベベル工程で直径200.05mmφに研削し、V溝の位置にノッチ加工を行った。ラッピング工程でGC#1000を用いて表裏面をそれぞれ25μm研磨した。エッチング工程で0.5μmエッチングを行い、ポリッシュ工程で表面を30μm鏡面研磨を行った。オシロスコープにより、側面を接触させたときの波形パターンで表裏判定を行ったところ、80枚全てが表面が鏡面研磨されていることを確認した。
[比較例1]
圧電性単結晶として直径210mmのタンタル酸リチウム単結晶36°RY育成インゴットを用意した。このインゴットを42°RY面で面出しを行い、直径201mmφに円筒研削した。円筒研削したインゴットに対して、図10の+X方向に相当する位置に、図3(B)に示すような深さ1mmV字状の第1の溝を設けるとともに表面(主面)から見て第1の溝から時計方向に2cm離れた位置に深さ0.5mmの断面がU字状の第2の溝を設けた。スライス工程でワイヤーソー切断装置を用いてスライスし580μm厚の基板80枚を得た。ラッピング工程でGC#1000を用いて表裏面をそれぞれ25μm研磨した。エッチング工程で0.5μmエッチングを行い、ポリッシュ工程で表面を30μm鏡面研磨を行った。オシロスコープにより、側面を接触させたときの波形パターンで表裏判定を行ったところ、80枚中5枚で裏面が鏡面研磨されていることを確認した。
[比較例2]
圧電性単結晶として直径210mmのタンタル酸リチウム単結晶36°RY育成インゴットを用意した。このインゴットを42°RY面で面出しを行い、直径201mmφに円筒研削した。円筒研削したインゴットに対して、図10の+X方向に相当する位置に、図3(B)に示す深さ1mmのV字状の第1の溝を設けた。スライス工程でワイヤーソー切断装置を用いてスライスし580μm厚の基板80枚を得た。ラッピング工程でGC#1000を用いて表裏面をそれぞれ25μm研磨した。エッチング工程で0.5μmエッチングを行い、ポリッシュ工程で表面を30μm鏡面研磨を行った。オシロスコープにより、側面を接触させたときの波形パターンで表裏判定を行ったところ、80枚中10枚で裏面が鏡面研磨されていることを確認した。
上記実施例及び比較例の結果から、本実施形態の圧電性単結晶基板の製造方法は、ノッチを有する圧電性単結晶基板の製造工程において、必要な結晶径を大きくすることなく、製造工程中の基板の表裏の判別を確実にできることが確認される。
なお、本発明の技術範囲は、上述の実施形態等で説明した態様に限定されない。上述の実施形態等で説明した要件の1つ以上は、省略されることがある。また、上述の実施形態等で説明した要件は、適宜組み合わせることができる。また、法令で許容される限りにおいて、上述の実施形態等で引用した全ての文献の開示を援用して本文の記載の一部とする。
本実施形態の圧電性単結晶基板の製造方法によれば、全ての製造工程で、基板の表裏の判定を確実に行うことが可能となり、表面(主面)と裏面とを間違えて、ポリッシュ工程で裏面に鏡面研磨を行ってしまうことが無くなり、表面(主面)と裏面とを間違えたことにより、表面弾性波素子として使用できないという問題が無くなる。
CPX :圧電性単結晶基板
10 :第1の溝
11 :第2の溝
12 :平坦部
13 :ノッチ
M :印
S1 :円筒研削工程
S2 :溝形成工程
S3 :スライス工程
S4 :マーキング工程
S5 :ベベル工程
S6 :ラッピング工程
S7 :ポリッシュ工程
AX1 :中心軸

Claims (8)

  1. 所定の結晶方位の識別に用いるノッチを有する圧電性単結晶基板の製造方法であって、
    円筒研削が施された圧電性単結晶のインゴットの側面に対して、前記インゴットの軸方向に延び、前記ノッチとなる第1の溝と、前記インゴットの軸に対して前記第1の溝と非対称であり且つ前記第1の溝よりも外周側に配置される第2の溝又は平坦部と、を形成する溝形成工程と、
    前記第1の溝と前記第2の溝又は前記平坦部とが形成された前記インゴットをスライスし薄板に加工するスライス工程と、
    前記インゴットからスライスされた前記薄板の主面側に、印を形成するマーキング工程と、
    前記印を形成した前記薄板の外周端部を面取りし、前記第2の溝又は前記平坦部を除去するベベル工程と、
    前記第2の溝又は前記平坦部が除去された前記薄板を研磨し、表面形状及び厚さを調整するラッピング工程と、
    前記表面形状及び厚さが調整された前記薄板の主面側を鏡面研磨し、前記ノッチを有する圧電性単結晶基板を得るポリッシュ工程と、を備える、圧電性単結晶基板の製造方法。
  2. 前記ポリッシュ工程は、前記印を除去する、請求項1に記載の圧電性単結晶基板の製造方法。
  3. 前記マーキング工程において、前記印の深さを、前記ラッピング工程の取り代以上、前記ラッピング工程の取り代に前記ポリッシュ工程の取り代を加えた量未満とする、請求項1又は請求項2に記載の圧電性単結晶基板の製造方法。
  4. 前記印の深さは、30μm~50μmである、請求項1から請求項3のいずれか一項に記載の圧電性単結晶基板の製造方法。
  5. 前記印を、レーザーマーカー加工又はブラスト加工により形成する、請求項1から請求項4のいずれか一項に記載の圧電性単結晶基板の製造方法。
  6. 前記第1の溝の深さは、0.7mm~1.5mmである、請求項1から請求項5のいずれか一項に記載の圧電性単結晶基板の製造方法。
  7. 前記第2の溝の深さ又は前記平坦部の深さは、0.4mm~1.0mmである、請求項1から請求項6のいずれか一項に記載の圧電性単結晶基板の製造方法。
  8. 前記溝形成工程において、断面がV字状の前記第1の溝と、断面がV字状とは異なる形状の前記第2の溝と、を形成する請求項1から請求項7のいずれか一項に記載の圧電性単結晶基板の製造方法。
JP2020091454A 2020-05-26 2020-05-26 圧電性単結晶基板の製造方法 Active JP7396199B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020091454A JP7396199B2 (ja) 2020-05-26 2020-05-26 圧電性単結晶基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020091454A JP7396199B2 (ja) 2020-05-26 2020-05-26 圧電性単結晶基板の製造方法

Publications (2)

Publication Number Publication Date
JP2021187689A JP2021187689A (ja) 2021-12-13
JP7396199B2 true JP7396199B2 (ja) 2023-12-12

Family

ID=78848091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020091454A Active JP7396199B2 (ja) 2020-05-26 2020-05-26 圧電性単結晶基板の製造方法

Country Status (1)

Country Link
JP (1) JP7396199B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198762A (ja) 2000-12-27 2002-07-12 Kyocera Corp 単結晶ウエハ及びその製造方法
JP2014216424A (ja) 2013-04-24 2014-11-17 住友金属鉱山株式会社 ウェハーの製造方法、ノッチ加工装置
JP2014232780A (ja) 2013-05-28 2014-12-11 信越半導体株式会社 単結晶ウェーハの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198762A (ja) 2000-12-27 2002-07-12 Kyocera Corp 単結晶ウエハ及びその製造方法
JP2014216424A (ja) 2013-04-24 2014-11-17 住友金属鉱山株式会社 ウェハーの製造方法、ノッチ加工装置
JP2014232780A (ja) 2013-05-28 2014-12-11 信越半導体株式会社 単結晶ウェーハの製造方法

Also Published As

Publication number Publication date
JP2021187689A (ja) 2021-12-13

Similar Documents

Publication Publication Date Title
KR101203410B1 (ko) 접합 웨이퍼의 제조방법 및 접합 웨이퍼의 외주연삭장치
JP5238317B2 (ja) シリコンブロックの研削研磨機及びシリコンウエハの加工方法
TWI564948B (zh) Hard and brittle materials for grinding, grinding processing systems and grinding, grinding methods
TW200300977A (en) Dicing method using cleaved wafer
WO2012164757A1 (ja) 柱状部材の加工装置
TWI786006B (zh) 半導體結晶晶圓的製造方法及製造裝置
KR101645634B1 (ko) 접합 웨이퍼의 제조 방법
JP2000031099A (ja) 半導体ウエーハの製造方法
JP6493253B2 (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JP7396199B2 (ja) 圧電性単結晶基板の製造方法
JP5871282B2 (ja) 圧電性酸化物単結晶ウェーハの製造方法。
JP2007260793A (ja) ウェーハ基板の研磨方法及び圧電性単結晶からなるウェーハ
JPH10209408A (ja) Soi基板の製造方法
JP2014040339A (ja) 圧電性酸化物単結晶ウエハの製造方法
JP2022181230A (ja) 圧電性単結晶基板及びその製造方法
JP2022083515A (ja) 圧電性単結晶基板及びその製造方法
JP2022038464A (ja) 圧電性単結晶基板の製造方法
JP7271875B2 (ja) 酸化物単結晶基板の製造方法
JP2007013012A (ja) 太陽電池用シリコンウェーハの端面の面取り加工方法
KR102508006B1 (ko) 탄성 표면파 소자용 기판 및 그 제조 방법
JP2008036737A (ja) 光学基板の製造方法
JP2015153999A (ja) 半導体ウェーハの製造方法
JP7472546B2 (ja) 圧電性酸化物単結晶基板の製造方法
JP2020015138A (ja) 圧電性酸化物単結晶ウエハの製造方法
JP2018121179A (ja) 圧電性酸化物ウェハの製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20221116

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20221128

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231113

R150 Certificate of patent or registration of utility model

Ref document number: 7396199

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150