JP7017328B2 - Ａｌｄ薄膜形成用アルミニウム化合物 - Google Patents

Ａｌｄ薄膜形成用アルミニウム化合物 Download PDF

Info

Publication number
JP7017328B2
JP7017328B2 JP2017130123A JP2017130123A JP7017328B2 JP 7017328 B2 JP7017328 B2 JP 7017328B2 JP 2017130123 A JP2017130123 A JP 2017130123A JP 2017130123 A JP2017130123 A JP 2017130123A JP 7017328 B2 JP7017328 B2 JP 7017328B2
Authority
JP
Japan
Prior art keywords
film
aluminum
aluminum compound
forming
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017130123A
Other languages
English (en)
Other versions
JP2018011054A (ja
Inventor
圭 熙 朴
載 順 林
侖 廷 ゾ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2018011054A publication Critical patent/JP2018011054A/ja
Application granted granted Critical
Publication of JP7017328B2 publication Critical patent/JP7017328B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07F—ACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
    • C07F5/00—Compounds containing elements of Groups 3 or 13 of the Periodic Table
    • C07F5/06—Aluminium compounds
    • C07F5/061—Aluminium compounds with C-aluminium linkage
    • C07F5/066—Aluminium compounds with C-aluminium linkage compounds with Al linked to an element other than Al, C, H or halogen (this includes Al-cyanide linkage)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07F—ACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
    • C07F5/00—Compounds containing elements of Groups 3 or 13 of the Periodic Table
    • C07F5/06—Aluminium compounds
    • C07F5/061—Aluminium compounds with C-aluminium linkage
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02145—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing aluminium, e.g. AlSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、アルミニウム化合物とそれを利用した薄膜形成方法及び集積回路素子の製造方法に関し、特に、常温で液体であるアルミニウム化合物とそれを利用した薄膜形成方法及び集積回路素子の製造方法に関する。
電子技術の発達によって、最近、半導体素子のダウン・スケーリング（ｄｏｗｎ－ｓｃａｌｉｎｇ）が急速に進んでおり、それによって、電子素子を構成するパターンが微細化されている。このため、アルミニウムを含む薄膜の形成時、熱安定性を確保することにより、薄膜内に不純物が残らないように、比較的高温で薄膜形成工程を遂行することができる薄膜形成用原料化合物の開発が必要である。
本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、アルミニウムを含む薄膜を形成するための原料化合物として、アルミニウムを含む薄膜の形成時、所望しない不純物が含まれることを抑制することができ、優れた熱安定性、工程安定性、及び量産性を有するアルミニウム化合物を提供することにある。
また、本発明の目的は、不純物が含まれることを抑制することができ、優れた工程安定性及び量産性を有するアルミニウム含有薄膜形成方法と、それを利用して優れた電気的特性を有する集積回路素子の製造方法とを提供することにある。
上記目的を達成するためになされた本発明の一態様によるアルミニウム化合物は、下記の一般式１で表されることを特徴とする。
Figure 0007017328000001
一般式１において、Ｒ１及びＲ３は、それぞれ独立して、Ｃ４－Ｃ１０分枝状のアルキル（ａｌｋｙｌ）基、アルケニル（ａｌｋｅｎｙｌ）基、アルキニル（ａｌｋｙｎｙｌ）基、またはＣ４－Ｃ２０置換もしくは非置換の芳香族（ａｒｏｍａｔｉｃ）または脂環式（ａｌｉｃｙｃｌｉｃ）の炭化水素基であり、Ｒ２、Ｒ４、及びＲ５は、それぞれ独立して、Ｃ１－Ｃ１０直鎖または分枝状のアルキル基、アルケニル基、アルキニル基、またはＣ６－Ｃ２０置換もしくは非置換の芳香族または脂環式の炭化水素基である。
上記目的を達成するためになされた本発明の一態様による薄膜形成方法は、前記一般式１で表されるアルミニウム化合物を使用して、基板上にアルミニウム含有膜を形成する段階を含むことを特徴とする。
上記目的を達成するためになされた本発明の一態様による集積回路素子の製造方法は、基板上に下部構造物を形成する段階と、前記一般式１で表わされるアルミニウム化合物を使用して、３００℃～６００℃の温度下で、前記下部構造物上にアルミニウム含有膜を形成する段階と、を含むことを特徴とする。
本発明によるアルミニウム化合物は、常温で液状でありながら、熱的安定性に非常に優れ、取り扱い及び供給が容易であることから、集積回路素子製造のための薄膜形成材料として使用するのに好適である。また、薄膜内に炭素残渣のような所望しない異物（不純物）の残留現象が抑制されて、品質に優れるアルミニウム含有膜を得ることができる。本発明によれば、工程安定性及び量産性の側面で有利な工程条件を利用して、品質に優れるアルミニウム含有膜を形成することができ、これにより、優れた電気的特性を有する集積回路素子を製造することができる。
本発明の一実施形態による薄膜形成方法を説明するためのフローチャートである。 本発明の一実施形態によるアルミニウム含有膜の形成方法の一例を説明するためのフローチャートである。 本発明の一実施形態による集積回路素子の製造方法を示す工程断面図である。 本発明の一実施形態による集積回路素子の製造方法を示す工程断面図である。 本発明の一実施形態による集積回路素子の製造方法を示す工程断面図である。 本発明の一実施形態による集積回路素子の製造方法を示す工程断面図である。 本発明の一実施形態による集積回路素子の製造方法を示す工程断面図である。 本発明の一実施形態による集積回路素子の製造方法を示す工程断面図である。 本発明の一実施形態による集積回路素子の製造方法を示す工程断面図である。 本発明の一実施形態による集積回路素子の製造方法を示す工程断面図である。 本発明の他の実施形態による集積回路素子の製造方法を示す工程断面図である。 本発明の他の実施形態による集積回路素子の製造方法を示す工程断面図である。 本発明の他の実施形態による集積回路素子の製造方法を示す工程断面図である。 本発明の他の実施形態による集積回路素子の製造方法を示す工程断面図である。 本発明の他の実施形態による集積回路素子の製造方法を示す工程断面図である。 本発明の他の実施形態による集積回路素子の製造方法を示す工程断面図である。 本発明の他の実施形態による集積回路素子の製造方法を示す工程断面図である。 本発明の他の実施形態による集積回路素子の製造方法を示す工程断面図である。 本発明の他の実施形態による集積回路素子の製造方法を示す工程断面図である。 本発明の他の実施形態による集積回路素子の製造方法を示す工程断面図である。 本発明のさらに他の実施形態による集積回路素子の製造方法を示す工程断面図である。 本発明のさらに他の実施形態による集積回路素子の製造方法を示す工程断面図である。 本発明のさらに他の実施形態による集積回路素子の製造方法を示す工程断面図である。 本発明のさらに他の実施形態による集積回路素子の製造方法を示す工程断面図である。 本発明のさらに他の実施形態による集積回路素子の製造方法を説明するための図であり、集積回路素子の平面図である。 図６Ａの集積回路素子の斜視図である。 図６ＡのＸ－Ｘ’線断面及びＹ－Ｙ’線断面の構成を示す断面図である。 本発明の一実施形態によるアルミニウム化合物の熱重量分析（ＴＧＡ）結果を示すグラフである。 本発明の一実施形態によるアルミニウム化合物の示差走査熱量測定（ＤＳＣ）結果を示すグラフである。 本発明の一実施形態によるアルミニウム化合物の蒸気圧の温度依存性を示すグラフである。 本発明の他の実施形態によるアルミニウム化合物の熱重量分析（ＴＧＡ）結果を示すグラフである。 本発明の他の実施形態によるアルミニウム化合物の示差走査熱量測定（ＤＳＣ）結果を示すグラフである。 本発明の他の実施形態によるアルミニウム化合物の蒸気圧の温度依存性を示すグラフである。 本発明の一実施形態によるアルミニウム化合物を前駆体として使用して形成されたアルミニウム酸化膜の前駆体供給時間に対する成膜速度を示すグラフである。 本発明の一実施形態によるアルミニウム化合物を前駆体として使用して形成されたアルミニウム酸化膜の基板温度に対する成膜速度を示すグラフである。 本発明の一実施形態によるアルミニウム化合物を前駆体として使用して形成されたアルミニウム酸化膜のＸＰＳによる深さ方向元素分析結果を示すグラフである。 本発明の他の実施形態によるアルミニウム化合物を前駆体として使用して形成されたアルミニウム酸化膜の基板温度に対する成膜速度を示すグラフである。
以下、本発明を実施するための形態の具体例を、図面を参照しながら詳細に説明する。図面上の同一構成要素については、同一参照符号を使用し、それらに関する重複説明を省略する。
本明細書で使用する用語「アルキル基」は、単に炭素原子及び水素原子のみを含む飽和官能基を指す。また、用語「アルキル基」は、直鎖状、分枝状、または環状のアルキル基を指す。直鎖状アルキル基の例としては、メチル基、エチル基、プロピル基、ブチル基などを含むが、これらに限定されるものではない。分枝状アルキル基の例としては、ｔ－ブチル基を含むが、これに限定されるものではない。環状アルキル基の例としては、シクロプロピル基、シクルロペンチル基、シクルロヘキシル基などを含むが、これらに限定されるものではない。「ｉＰｒ」は、イソプロピル基を指し、「ｔＢｕ」は、３級ブチル基（ｔｅｒｔｉａｒｙ ｂｕｔｙｌ ｇｒｏｕｐ）を指す。本明細書で使用する用語「常温」は、約２０℃～２８℃であり、季節によって異なる。
本発明によるアルミニウム化合物は、下記の一般式１で表される。
Figure 0007017328000002
一般式１において、
Ｒ１及びＲ３は、それぞれ独立して、Ｃ４－Ｃ１０分枝状のアルキル基、アルケニル基、アルキニル基、またはＣ４－Ｃ２０置換もしくは非置換の芳香族または脂環式の炭化水素基であり、Ｒ２、Ｒ４、及びＲ５は、それぞれ独立して、Ｃ１－Ｃ１０直鎖または分枝状のアルキル基、アルケニル基、アルキニル基、またはＣ６－Ｃ２０置換もしくは非置換の芳香族または脂環式の炭化水素基である。一般式１のアルミニウム化合物は、熱分解温度が約３５０℃～５００℃である。
一般式１で表されるアルミニウム化合物のＲ１及びＲ３において、Ａｌ原子からベータ（β）位置にある水素原子の数が０個である。一般式１で、中心金属原子であるＡｌ原子からβ位置にある水素原子の数が０個である作用基になるように、Ｒ１及びＲ３を選択することにより、アルミニウム化合物の熱安定性が向上する。例えば、β位置に、水素原子がある場合、温度が上昇することで、β－Ｈ除去（ｅｌｉｍｉｎａｔｉｏｎ）反応が誘導されることにより、中心金属（Ａｌ）とＮリガンドとの結合（Ａｌ－Ｎ）が切れる。その結果、アルミニウム化合物の熱分解温度が低くなる。アルミニウム化合物の熱分解温度が低くなると、アルミニウム化合物の熱安定性が低下するため、アルミニウム化合物を利用した薄膜形成工程時のプロセス温度を比較的低く設定するように制限される。
アルミニウム含有膜は、半導体素子において、多様な用途に利用されており、アルミニウム含有膜の膜特性により、半導体素子の製品信頼性が左右される。例えば、アルミニウム酸化膜を、ＡＬＤ（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）工程で形成する場合、アルミニウム酸化膜を形成するために、アルミニウム前駆体として使用されるアルミニウム化合物を気化させる必要がある。また、優れた薄膜特性を有するアルミニウム酸化膜を形成するために、ＡＬＤ工程時のプロセス温度を比較的高く設定する必要がある。このとき、使用されるアルミニウム化合物の熱安定性が低い場合、比較的高温、例えば、約４００℃以上の温度でＡＬＤ工程を遂行する間、アルミニウム化合物が熱分解される。その結果、ＡＬＤに必要な自己制限的反応（ｓｅｌｆ－ｌｉｍｉｔｉｎｇ ｒｅａｃｔｉｏｎ）の代わりに、ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）反応が主に起きる。このため、所望の膜特性を有するアルミニウム酸化物を得ることができない。このような問題を防止するために、ＡＬＤ工程時のプロセス温度を低く設定すると、不純物を含まない良質な薄膜特性、及び高いアスペクト比（ａｓｐｅｃｔ ｒａｔｉｏ）において必要な段差被覆性（ｓｔｅｐ ｃｏｖｅｒａｇｅ）を満たすことができない。
一方、本発明によるアルミニウム化合物の熱分解温度は、約３５０℃～５００℃と比較的高い。従って、本発明によるアルミニウム化合物を利用して、約４００℃以上の温度でＡＬＤ工程を遂行しても、ＡＬＤ成膜特性を満足させる。また、比較的高温プロセスでアルミニウム含有膜を形成することが可能であり、その結果として得られたアルミニウム含有膜内に、所望しない不純物が残留することを防止することができる。従って、アルミニウム含有膜の膜特性を改善することができ、高いアスペクト比でも、段差被覆性を向上させることができる。
また、本発明によるアルミニウム化合物は、ＡＬＤ工程遂行に十分な揮発性（ｖｏｌａｔｉｌｉｔｙ）を示し、融点が比較的低く、常温で液状である。従って、集積回路素子の製造工程に使用される際に、取り扱いが容易であり、ＡＬＤ法による薄膜形成用原料として好適である。
一実施形態として、Ｒ１及びＲ３は、それぞれ３級アルキル基（ｔｅｒｔｉａｒｙ ａｌｋｙｌ ｇｒｏｕｐ）である。例えば、一般式１で表されるアルミニウム化合物は、化学式１及び化学式２のうちのいずれか一つで表される。
Figure 0007017328000003
Figure 0007017328000004
化学式１及び化学式２に示すように、本発明によるアルミニウム化合物において、β－Ｈの個数を最小化させるために、Ｒ１及びＲ３のそれぞれは３級ブチル基である。この場合、アルミニウム化合物中に、β－Ｈが存在しないので、β－Ｈ除去（ｅｌｉｍｉｎａｔｉｏｎ）反応による熱的安定性の低下現象を防止することができる。
図１は、本発明の一実施形態による薄膜形成方法を説明するためのフローチャートである。
図１を参照すると、工程Ｐ１２で、基板を準備する。
基板は、図３Ａを参照する基板１１０として後述するような構成を有する。
図１の工程Ｐ１４において、一般式１のアルミニウム化合物を含む薄膜形成用原料を使用して、基板上にアルミニウム含有膜を形成する。
本実施形態において、工程Ｐ１４で使用される薄膜形成用原料に含まれるアルミニウム化合物は、常温で液体である。
本実施形態において、工程Ｐ１４で使用されるアルミニウム化合物は、熱分解温度が約３５０℃～５００℃である。アルミニウム化合物は、化学式１及び化学式２で表される構造のうちのいずれか１つの構造を有する。
本実施形態による薄膜形成方法において、薄膜形成用原料は、本発明の実施形態に示したアルミニウム化合物のうちの少なくとも１つのアルミニウム化合物を含む。薄膜形成用原料は、形成する薄膜によって異なる。一例として、薄膜形成用原料は、本発明によるアルミニウム化合物以外に、他の金属化合物及び半金属（ｓｅｍｉｍｅｔａｌ）化合物を含まない。他の例として、２種以上の金属及び／または半金属を含む薄膜を製造する場合、その薄膜形成用原料は、本発明によるアルミニウム化合物に加えて、所望の金属を含む化合物または半金属を含む化合物（以下、「他の前駆体」と呼ぶ）を含む。さらに他の例として、薄膜形成用原料は、本発明によるアルミニウム化合物以外に、有機溶剤または求核試薬を含んでもよい。
本発明による薄膜形成方法で使用される他の前駆体の例を挙げると、水素化物、水酸化物、ハロゲン化物、アザイド、アルキル、アルケニル、シクロアルキル、アリル、アルキニル、アミノ、ジアルキルアミノアルキル、モノアルキルアミノ、ジアルキルアミノ、ジアミノ、ジ（シリル－アルキル）アミノ、ジ（アルキル－シリル）アミノ、ジシリルアミノ、アルコキシ、アルコキシアルキル、ヒドラジド、ホスフィド、ニトリル、ジアルキルアミノアルコキシ、アルコキシアルキルジアルキルアミノ、シロキシ、ジケトネート、シクロペンタジエニル、シリル、ピラゾレート、グアニジネート、ホスホグアニジネート、アミジネート、ホスホアミジネート、ケトイミネート、ジケトイミネート、カルボニル、及びホスホアミジネートをリガンド（ｌｉｇａｎｄ）として有する化合物から選択される１種または２種以上のＳｉまたは金属化合物を挙げることができる。
前駆体に含まれる金属として、Ｔｉ、Ｔａ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ、Ｓｃ、Ｙ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、Ｆｅ、Ｏｓ、Ｃｏ、Ｒｈ、Ｉｒ、Ｎｉ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｚｎ、Ｃｄ、Ｇａ、Ｉｎ、Ｇｅ、Ｓｎ、Ｐｂ、Ｓｂ、Ｂｉ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂなどが使用されるが、本発明は、上述の例示した金属に限定されるものではない。
本発明によるアルミニウム化合物を含む薄膜形成用原料は、ＡＬＤ工程に好適に使用され、本発明によるアルミニウム化合物は、集積回路素子製造に必要な薄膜形成工程において、ＡＬＤ工程に必要なＡｌ前駆体として使用される。
本発明の一実施形態による薄膜形成方法は、一般式１で表される構造を有するアルミニウム化合物を使用して、成膜装置の反応チャンバ内で、アルミニウム含有膜を形成する。例えば、アルミニウム含有膜を形成するために、約３００℃～６００℃の温度に維持された反応チャンバ内に、アルミニウム化合物を供給する。反応チャンバの圧力は、約１０Ｐａないし大気圧に維持される。一実施形態において、アルミニウム含有膜を形成するために、アルミニウム化合物が単独で基板上に供給される。他の実施形態では、アルミニウム含有膜を形成するために、アルミニウムとは異なる金属を含む前駆体化合物、反応性ガス、及び有機溶剤のうちの少なくとも一つと、本アルミニウム化合物との混合物からなる多成分原料が基板上に供給される。供給ガスが反応チャンバ内部に１回供給される時間は、約０．１秒～約１００秒の範囲である。
一実施形態において、アルミニウム窒化膜を形成する場合、反応性ガスは、ＮＨ３、モノアルキルアミン（ｍｏｎｏ－ａｌｋｙｌ ａｍｉｎｅ）、ジアルキルアミン（ｄｉ－ａｌｋｙｌ ａｍｉｎｅ）、トリアルキルアミン（ｔｒｉ－ａｌｋｙｌ ａｍｉｎｅ）、有機アミン化合物、ヒドラジン化合物（ｈｙｄｒａｚｉｎｅ ｃｏｍｐｏｕｎｄ）、及びこれらの組み合わせのうちから選択される。
他の実施形態において、アルミニウム酸化膜を形成する場合、反応性ガスは、Ｏ２、Ｏ３、プラズマＯ２、Ｈ２Ｏ、ＮＯ２、ＮＯ、Ｎ２Ｏ（ｎｉｔｒｏｕｓ ｏｘｉｄｅ）、ＣＯ２、Ｈ２Ｏ２、ＨＣＯＯＨ、ＣＨ３ＣＯＯＨ、（ＣＨ３ＣＯ）２Ｏ、及びそれらの組み合わせのうちから選択される酸化性ガスである。
さらに他の実施形態において、反応性ガスは、還元性ガス、例えばＨ２である。
アルミニウム化合物及び反応性ガスは、基板上に同時にまたは順次に供給される。
本実施形態による薄膜形成方法において、薄膜を形成するための基板は、シリコン基板か、ＳｉＮ、ＴｉＮ、ＴａＮ、ＴｉＯ、ＴｉＮ、ＲｕＯ、ＺｒＯ、ＨｆＯ、ＬａＯなどのセラミックス基板か、ガラス基板か、またはルテニウムなどの金属基板などからなる。
図２は、本発明の一実施形態によるアルミニウム含有膜の形成方法の一例を説明するためのフローチャートである。図２を参照して、図１の工程Ｐ１４で、アルミニウム含有膜をＡＬＤ工程で形成する方法について説明する。
図２を参照すると、工程Ｐ３２で、アルミニウム化合物を含むソースガスを気化させる。アルミニウム化合物は、一般式１で表される構造を有するアルミニウム化合物からなる。
工程Ｐ３３で、チャンバ内部を約３００℃～６００℃の温度に維持しながら、工程Ｐ３２で気化されたソースガスを基板上に供給し、基板上にＡｌソース吸着層を形成する。気化されたソースガスを基板上に供給することにより、基板上に気化されたソースガスの化学吸着層（ｃｈｅｍｉｓｏｒｂｅｄ ｌａｙｅｒ）及び物理吸着層（ｐｈｙｓｉｓｏｒｂｅｄ ｌａｙｅｒ）を含む吸着層が形成される。
工程Ｐ３４で、チャンバ内部を約３００℃～６００℃の温度に維持しながら、基板上にパージ（ｐｕｒｇｅ）ガスを供給し、基板上の不要な副産物を除去する。パージガスには、例えば、Ａｒ、Ｈｅ、Ｎｅなどの不活性ガス、またはＮ２ガスなどを使用する。
工程Ｐ３５で、チャンバ内部を約３００℃～６００℃の温度に維持しながら、基板上に形成されたＡｌソース吸着層上に反応性ガスを供給する。
一実施形態において、アルミニウム窒化膜を形成する場合、反応性ガスは、ＮＨ３、モノアルキルアミン、ジアルキルアミン、トリアルキルアミン、有機アミン化合物、ヒドラジン化合物、及びそれらの組み合わせのうちから選択される。
他の実施形態において、アルミニウム酸化膜を形成する場合、反応性ガスは、Ｏ２、Ｏ３、プラズマＯ２、Ｈ２Ｏ、ＮＯ２、ＮＯ、Ｎ２Ｏ、ＣＯ２、Ｈ２Ｏ２、ＨＣＯＯＨ、ＣＨ３ＣＯＯＨ、（ＣＨ３ＣＯ）２Ｏ、及びそれらの組み合わせのうちから選択される酸化性ガスである。
さらに他の実施形態において、反応性ガスは、還元性ガス、例えばＨ２である。
工程Ｐ３６で、基板上にパージガスを供給し、基板上の不要な副産物を除去する。
工程Ｐ３６を遂行した後、アルミニウム含有膜をアニーリングする工程を遂行する。アニーリングは、工程Ｐ３３～工程Ｐ３６で適用したプロセス温度よりさらに高い温度下で遂行される。例えば、アニーリングは、約５００℃～１１５０℃の範囲内で選択される温度下で行われる。一実施形態において、アニーリングは、窒素雰囲気下で行われる。上述のように、アニーリング工程を遂行することにより、アルミニウム含有膜が緻密化され、膜内の不純物が除去されることにより、膜特性が向上する。例えば、図２の工程によって、アルミニウム酸化膜を形成した場合、アニーリング工程によって、アルミニウム酸化膜が緻密化されて、アルミニウム酸化膜が収縮（ｓｈｒｉｎｋ）するため、アルミニウム酸化膜の密度が増大する。
図２を参照して説明したアルミニウム含有膜の形成方法は、単なる例示に過ぎず、本発明の技術的範囲内で、多様に変形及び変更が可能である。
例えば、基板上にアルミニウム含有膜を形成するために、一般式１で表される構造を有するアルミニウム化合物を、他の前駆体、反応性ガス、キャリアガス、及びパージガスのうちの少なくとも一つと共に、または順次に基板上に供給する。
本実施形態において、ＡＬＤ工程を利用して、アルミニウム含有膜を形成する場合、アルミニウム含有膜を所望の厚みに制御するために、ＡＬＤサイクル回数を調節する。
例えば、ＡＬＤ工程を利用してアルミニウム含有膜を形成する時、プラズマ、光、電圧などのエネルギーを印加する。これらのエネルギーを印加する時点は、多様に選択される。例えば、アルミニウム化合物を含むソースガスを反応チャンバ内部に導入する時、ソースガスを基板上に吸着させる時、パージガスによる排気工程時、反応性ガスを反応チャンバ内部に導入する時、またはそれらのそれぞれの時点間で、プラズマ、光、電圧などのエネルギーを印加する。
本実施形態による薄膜形成方法において、一般式１で表される構造を有するアルミニウム化合物を使用して、アルミニウム含有膜を形成した後、不活性雰囲気下、酸化性雰囲気下、または還元性雰囲気下で、アニーリングする工程をさらに含む。また、アルミニウム含有膜の表面に形成された段差を埋め立てるために、必要によって、アルミニウム含有膜に対して、リフロー（ｒｅｆｌｏｗ）工程を遂行する。アニーリング工程及びリフロー工程は、それぞれ約２００℃～１１５０℃の範囲内で選択される温度条件下で遂行されるが、この温度に限定されるものではない。
本実施形態による薄膜形成方法によれば、本発明によるアルミニウム化合物、このアルミニウム化合物と共に使用される他の前駆体、反応性ガス、及び薄膜形成工程条件を適切に選択することにより、多種のアルミニウム含有膜を形成することができる。
例えば、本実施形態による薄膜形成方法によって形成されたアルミニウム含有膜は、Ａｌ２Ｏ３に代表されるアルミニウム酸化膜、ＡｌＮに代表されるアルミニウム窒化膜、アルミニウム合金膜、アルミニウム合金を含む複合酸化膜などからなる。一実施形態において、複合酸化膜は、炭素原子を含む。複合酸化膜内に含まれる炭素原子は、一般式１で表されるアルミニウム化合物内に含まれる炭素原子に由来する。複合酸化膜は、ＴｉとＡｌとの複合酸化膜、ＴａとＡｌとの複合酸化膜などからなるが、本発明は、これらに限定されるものではない。
本実施形態による薄膜形成方法によって製造されたアルミニウム含有膜は、多様な用途に使用される。例えば、アルミニウム含有膜は、三次元ＣＴＦ（ｃｈａｒｇｅ ｔｒａｐ ｆｌａｓｈ）セルに含まれるゲート誘電膜のトンネルバリア、トランジスタのゲート、銅配線のような金属配線に含まれる導電性バリア膜、キャパシタの誘電膜、液晶用バリア金属膜、薄膜太陽電池用部材、半導体設備用部材、ナノ構造体などに使用されるが、アルミニウム含有膜の用途は、これらに限定されない。
図３Ａ～図３Ｈは、本発明の一実施形態による集積回路素子の製造方法を示す工程断面図である。図３Ａ～図３Ｈを参照して、垂直構造の不揮発性メモリ素子を構成する集積回路素子１００（図３Ｈを参照）のメモリセルアレイの製造方法について説明する。
図３Ａを参照すると、基板１１０上にエッチング停止用絶縁膜１２２を形成し、エッチング停止用絶縁膜１２２上に、複数の犠牲層Ｐ１２４及び複数の絶縁層１２６を、１層ずつ交互に積層する。最上部の絶縁層１２６の厚みは、他の絶縁層１２６の厚みよりも厚くなる。
基板１１０は、Ｓｉ、Ｇｅのような半導体元素、またはＳｉＣ、ＧａＡｓ、ＩｎＡｓ、及びＩｎＰのような化合物半導体を含む。基板１１０は、半導体基板と、半導体基板上に形成された少なくとも１層の絶縁膜または少なくとも１つの導電領域を含む構造と、を含む。導電領域は、例えば、不純物がドーピングされたウェル（ｗｅｌｌ）、または不純物がドーピングされた構造（ｓｔｒｕｃｔｕｒｅ）からなる。一実施形態において、基板１１０は、ＳＴＩ（ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）構造のような多様な素子分離構造を有する。
エッチング停止用絶縁膜１２２及び複数の絶縁層１２６は、絶縁物質、例えばシリコン酸化物からなる。複数の犠牲層Ｐ１２４は、エッチング停止用絶縁膜１２２及び複数の絶縁層１２６に対して、異なるエッチング選択比を有する物質からなる。例えば、複数の犠牲層Ｐ１２４は、シリコン窒化膜、シリコン酸窒化膜、ポリシリコン膜、またはポリシリコンゲルマニウム膜を含む。
図３Ｂを参照すると、複数の絶縁層１２６、複数の犠牲層Ｐ１２４、及びエッチング停止用絶縁膜１２２を貫通して基板１１０を露出させる複数のチャネルホール１３０を形成する。
図３Ｃを参照すると、複数のチャネルホール１３０のそれぞれの内壁を順に覆う電荷保存膜１３２及びトンネル絶縁膜１３４を形成し、トンネル絶縁膜１３４を覆うチャネル領域１４０を形成する。
より具体的に説明すると、複数のチャネルホール１３０内に、電荷保存膜１３２及びトンネル絶縁膜１３４を形成する。その後、複数のチャネルホール１３０内において、トンネル絶縁膜１３４上にチャネル領域形成用半導体膜を形成した後、この半導体膜を異方性エッチングして、複数のチャネルホール１３０内で、それぞれ基板１１０を露出させる。半導体膜は、複数のチャネルホール１３０内において、トンネル絶縁膜１３４の側壁を覆うスペーサ形状のチャネル領域１４０として残る。本実施形態において、電荷保存膜１３２は、シリコン窒化膜からなる。トンネル絶縁膜１３４は、シリコン酸化膜からなる。
チャネル領域１４０は、チャネルホール１３０内部を完全に充填しないこともある。チャネルホール１３０において、チャネル領域１４０上に残っている空間は、絶縁膜１４２で充填される。
その後、複数のチャネルホール１３０内において、電荷保存膜１３２、トンネル絶縁膜１３４、チャネル領域１４０、及び絶縁膜１４２の一部を除去し、複数のチャネルホール１３０にそれぞれ上部空間を設けて、上部空間を導電パターン１５０で充填する。導電パターン１５０は、ドーピングされたポリシリコンまたは金属からなる。導電パターン１５０は、ドレイン領域として利用される。
図３Ｄを参照すると、複数の絶縁層１２６、複数の犠牲層Ｐ１２４、及びエッチング停止用絶縁膜１２２を貫通して基板１１０を露出させる複数の開口１６０を形成する。
複数の開口１６０は、それぞれワードラインカット領域である。
図３Ｅを参照すると、複数の開口１６０から、複数の犠牲層Ｐ１２４を除去し、複数の絶縁層１２６のそれぞれの間に一つずつ配置される複数のゲート空間ＧＳを設ける。複数のゲート空間ＧＳを介して、電荷保存膜１３２が露出される。
図３Ｆを参照すると、複数のゲート空間ＧＳの内壁を覆うブロッキング絶縁膜１３６を形成する。
ブロッキング絶縁膜１３６は、アルミニウム酸化膜からなる。ブロッキング絶縁膜１３６を形成するために、図１または図２を参照して説明した薄膜形成方法を利用する。本実施形態において、ブロッキング絶縁膜１３６を形成するために、ＡＬＤ工程を利用する。このとき、Ａｌソースとして、本発明によるアルミニウム化合物、例えば化学式１または化学式２で表されるアルミニウム化合物を、複数の開口１６０を介して供給する。ＡＬＤ工程は、約３００℃～６００℃の範囲内で選択される第１温度下で遂行される。アルミニウム酸化膜を形成した後、第１温度より高い第２温度下で、アルミニウム酸化膜をアニーリングして、アルミニウム酸化膜を緻密化させる。第２温度は、約５００℃～１１５０℃の範囲内で選択される。
図３Ｇを参照すると、複数のゲート空間ＧＳにおいて、ブロッキング絶縁膜１３６によって包囲された残りの空間を充填するゲート電極用導電層を形成した後、複数の開口１６０内において、複数の絶縁層１２６のそれぞれの側壁が露出されるように、ブロッキング絶縁膜１３６及びゲート電極用導電層を一部除去し、複数のゲート空間ＧＳ内に、ブロッキング絶縁膜１３６及びゲート電極１６４が残るようにする。
本実施形態において、ゲート電極１６４は、ブロッキング絶縁膜１３６に接する第１導電性バリア膜と、第１導電性バリア膜上に形成された第１導電膜とを含む。第１導電性バリア膜は、導電性金属窒化物、例えばＴｉＮまたはＴａＮからなる。第１導電膜は、導電性ポリシリコン、金属、金属シリサイド、またはそれらの組み合わせからなる。
ブロッキング絶縁膜１３６は、炭素残渣のような所望しない異物（不純物）がないアルミニウム酸化膜からなる。図３Ｆを参照して説明したように、アルミニウム酸化膜をアニーリングして緻密化させることにより、図３Ｇの工程において、複数の絶縁層１２６のそれぞれの側壁が露出されるように、ブロッキング絶縁膜１３６の一部、及びゲート電極用導電層の一部を除去する間、ブロッキング絶縁膜１３６がエッチング液によって過剰に消費されるか、あるいは複数のゲート空間ＧＳの入口側において、ブロッキング絶縁膜１３６がエッチング液による所望しない除去を受けて、ゲート空間ＧＳを充填するゲート電極１６４構成物質の損傷を引き起こすような問題を防止することができる。
このように、複数のゲート空間ＧＳ内に、ブロッキング絶縁膜１３６及びゲート電極１６４を形成した後、複数の開口１６０を介して基板１１０が露出される。複数の開口１６０を介して露出された基板１１０に不純物を注入し、基板１１０に複数の共通ソース領域１６８を形成する。
図３Ｈを参照すると、複数の開口１６０の内部側壁に絶縁スペーサ１７２を形成し、複数の開口１６０の内部空間を導電性プラグ１７４で充填する。
本実施形態において、絶縁スペーサ１７２は、シリコン酸化膜、シリコン窒化膜、またはそれらの組み合わせからなる。導電性プラグ１７４は、絶縁スペーサ１７２に接する第２導電性バリア膜と、複数の開口１６０内において、第２導電性バリア膜に包囲される空間を充填する第２導電膜とを含む。第２導電性バリア膜は、導電性金属窒化物、例えばＴｉＮまたはＴａＮからなる。第２導電膜は、金属、例えばタングステンからなる。
複数の導電性プラグ１７４上に複数の第１コンタクト１８２を形成し、複数の第１コンタクト１８２上に複数の第１導電層１８４を形成する。複数の第１コンタクト１８２及び複数の第１導電層１８４は、それぞれ金属、金属窒化物、またはそれらの組み合わせからなる。
複数の導電パターン１５０上に、複数の第２コンタクト１９２及び複数のビットライン１９４が形成される。複数の第２コンタクト１９２及び複数のビットライン１９４は、それぞれ金属、金属窒化物、またはそれらの組み合わせからなる。
図３Ａ～図３Ｈを参照して説明した本発明の一実施形態による集積回路素子の製造方法によれば、アルミニウム酸化物からなるブロッキング絶縁膜１３６を形成するためのＡＬＤ工程において、本発明によるアルミニウム化合物を使用することにより、ＡＬＤ工程時、原料化合物として要求される特性、例えば、高い熱安定性、低い融点、高い蒸気圧、液状での輸送可能性、気化容易性などを確保することができる。従って、本発明によるアルミニウム化合物を使用して、ブロッキング絶縁膜１３６を容易に形成することができる。また、比較的大きいアスペクト比を有するホールの深さに沿って、均一なステップカバレージを有するブロッキング絶縁膜１３６が得られる。
図４Ａ～図４Ｊは、本発明の他の実施形態による集積回路素子の製造方法を示す工程断面図である。より具体的には、図４Ｊに示す集積回路素子２００の製造方法を説明するために、工程手順に従って図示した断面図である。
図４Ａを参照すると、複数の活性領域ＡＣを含む基板１１０上に、層間絶縁膜２２０を形成した後、層間絶縁膜２２０を貫通して、複数の活性領域ＡＣに連結される複数の導電領域２２４を形成する。
複数の活性領域ＡＣは、複数の素子分離領域２１２によって定義される。素子分離領域２１２は、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、またはそれらの組み合わせからなる。層間絶縁膜２２０は、シリコン酸化膜を含む。
複数の導電領域２２４は、ポリシリコン、金属、導電性金属窒化物、金属シリサイド、またはそれらの組み合わせからなる。
図４Ｂを参照すると、層間絶縁膜２２０及び複数の導電領域２２４を覆う絶縁層２２８を形成する。絶縁層２２８は、エッチング停止層として使用される。
絶縁層２２８は、層間絶縁膜２２０及び後続工程で形成されるモールド膜２３０（図４Ｃを参照）に対して、エッチング選択比を有する絶縁物質からなる。例えば、絶縁層２２８は、シリコン窒化物、シリコン酸窒化物、またはそれらの組み合わせからなる。
図４Ｃを参照すると、絶縁層２２８上にモールド膜２３０を形成する。モールド膜２３０は、酸化膜からなる。一例として、モールド膜２３０は、支持膜（図示せず）を含む。支持膜は、モールド膜２３０に対してエッチング選択比を有する物質によって形成される。
図４Ｄを参照すると、モールド膜２３０上に、犠牲膜２４２及びマスクパターン２４４を順に形成する。
犠牲膜２４２は、酸化膜からなる。犠牲膜２４２は、モールド膜２３０に含まれる支持膜を保護する役割を担う。
マスクパターン２４４は、酸化膜、窒化膜、ポリシリコン膜、フォトレジスト膜、またはそれらの組み合わせからなる。マスクパターン２４４によって、キャパシタの下部電極が形成される領域が定義される。
図４Ｅを参照すると、マスクパターン２４４をエッチングマスクとして利用し、また絶縁層２２８をエッチング停止層として利用して、犠牲膜２４２及びモールド膜２３０をドライエッチングし、複数のホールＨ１を限定する犠牲パターン２４２Ｐ及びモールドパターン２３０Ｐを形成する。このとき、オーバーエッチングによって、絶縁層２２８もエッチングされ、複数の導電領域２２４を露出させる絶縁パターン２２８Ｐが形成される。
図４Ｆを参照すると、図４Ｅの結果物からマスクパターン２４４を除去した後、複数のホールＨ１のそれぞれの内部側壁と、絶縁パターン２２８Ｐの露出表面と、複数のホールＨ１のそれぞれの内部に露出された複数の導電領域２２４の表面と、犠牲パターン２４２Ｐの露出表面と、を覆う下部電極形成用導電膜２５０を形成する。
下部電極形成用導電膜２５０は、複数のホールＨ１のそれぞれの内部空間が一部残るように、複数のホールＨ１の側壁にコンフォーマル（ｃｏｎｆｏｒｍａｌ）に形成される。
本実施形態において、下部電極形成用導電膜２５０は、ドーピングされた半導体、導電性金属窒化物、金属、金属シリサイド、導電性酸化物、またはそれらの組み合わせからなる。例えば、下部電極形成用導電膜２５０は、ＴｉＮ、ＴｉＡｌＮ、ＴａＮ、ＴａＡｌＮ、Ｗ、ＷＮ、Ｒｕ、ＲｕＯ２、ＳｒＲｕＯ３、Ｉｒ、ＩｒＯ２、Ｐｔ、ＰｔＯ、ＳＲＯ（ＳｒＲｕＯ３）、ＢＳＲＯ（Ｂａ，Ｓｒ）ＲｕＯ３）、ＣＲＯ（ＣａＲｕＯ３）、ＬＳＣｏ（（Ｌａ，Ｓｒ）ＣｏＯ３）、またはそれらの組み合わせからなる。下部電極形成用導電膜２５０を形成するために、ＣＶＤ工程、ＭＯＣＶＤ（ｍｅｔａｌ ｏｒｇａｎｉｃ ＣＶＤ）工程またはＡＬＤ工程を利用する。
図４Ｇを参照すると、下部電極形成用導電膜２５０の上部を部分的に除去し、下部電極形成用導電膜２５０を複数の下部電極ＬＥに分離する。
複数の下部電極ＬＥを形成するために、モールドパターン２３０Ｐの上面が露出されるまで、エッチバック工程またはＣＭＰ工程を利用して、下部電極形成用導電膜２５０の上部側の一部と、犠牲パターン２４２Ｐ（図４Ｆ参照）とを除去する。
図４Ｈを参照すると、モールドパターン２３０Ｐを除去し、シリンダ形状の複数の下部電極ＬＥの外壁面を露出させる。
モールドパターン２３０Ｐは、ＬＡＬ（ａｍｍｏｎｉｕｍ ｆｌｕｏｒｉｄｅ， ｈｙｄｒｏｆｌｕｏｒｉｃ ａｃｉｄ， ａｎｄ ｗａｔｅｒ）またはフッ酸を利用したリフト－オフ工程によって除去される。
図４Ｉを参照すると、複数の下部電極ＬＥ上に、誘電膜２６０を形成する。
誘電膜２６０は、複数の下部電極ＬＥの露出表面をコンフォーマルに覆うように形成される。誘電膜２６０は、アルミニウム酸化膜を含むように形成される。誘電膜２６０は、ＡＬＤ工程によって形成される。誘電膜２６０を形成するために、図１または図２を参照して説明した本発明による薄膜形成方法を利用する。
本実施形態において、誘電膜２６０は、アルミニウム酸化膜の単一膜からなる。他の実施形態において、誘電膜２６０は、少なくとも１層のアルミニウム酸化膜と、タンタル酸化膜及びジルコニウム酸化膜のうちから選択される少なくとも１層の高誘電膜との組み合わせからなる。
本実施形態において、誘電膜２６０を構成するアルミニウム酸化膜をＡＬＤ工程によって形成するために、Ａｌソースとして、本発明によるアルミニウム化合物、例えば化学式１または化学式２で表されるアルミニウム化合物を使用する。誘電膜２６０を形成するためのＡＬＤ工程は、約３００℃～６００℃の範囲内で遂行される。誘電膜２６０を形成した後、約５００℃～１１５０℃の温度下で、誘電膜２６０をアニーリングする。
図４Ｊを参照すると、誘電膜２６０上に上部電極ＵＥを形成する。
下部電極ＬＥ、誘電膜２６０、及び上部電極ＵＥによって、キャパシタ２７０が構成される。
上部電極ＵＥは、ドーピングされた半導体、導電性金属窒化物、金属、金属シリサイド、導電性酸化物、またはそれらの組み合わせからなる。上部電極ＵＥを形成するために、ＣＶＤ工程、ＭＯＣＶＤ工程、ＰＶＤ工程、またはＡＬＤ工程を利用する。
以上、図４Ａ～図４Ｊを参照して、キャパシタ２７０の誘電膜２６０を形成する工程を含む集積回路素子２００の製造方法について説明したが、本発明は、上述した実施形態に限定されるものではない。例えば、シリンダ型下部電極ＬＥの代わりに、内部空間がないピラー（ｐｉｌｌａｒ）型下部電極を形成することもでき、誘電膜２６０は、ピラー型下部電極上に形成されてもよい。
図４Ａ～図４Ｊを参照して説明した本発明の一実施形態による集積回路素子の製造方法によって形成された集積回路素子２００のキャパシタ２７０は、キャパシタンスを増大させるために、三次元電極構造を有する下部電極ＬＥを含む。デザインルールの縮小によるキャパシタンス低下を補償するために、三次元構造の下部電極ＬＥのアスペクト比は、増大している。ＡＬＤ工程によって、下部電極ＬＥ上に誘電膜２６０を形成することで、誘電膜２６０形成に必要なアルミニウム化合物を、比較的大きいアスペクト比を有する三次元構造物の下部まで容易に供給することができ、それによって、比較的大きいアスペクト比を有する下部電極ＬＥ上に、良好なステップカバレージを有する誘電膜２６０を形成することができる。
図５Ａ～図５Ｄは、本発明のさらに他の実施形態による集積回路素子の製造方法を示す工程断面図である。より具体的には、図５Ｄに示す集積回路素子３００の製造方法を説明するために、工程手順に従って図示した
断面図である。
図５Ａを参照すると、基板１１０上に導電パターン３１２を形成し、導電パターン３１２上に、ホール３１４Ｈが形成された層間絶縁膜パターン３１４を形成する。ホール３１４Ｈを介して、導電パターン３１２の一部が露出される。
導電パターン３１２は、ソース／ドレイン領域、ゲート電極、または配線層である。層間絶縁膜パターン３１４は、単一層または多重層で形成される。層間絶縁膜パターン３１４は、シリコン酸化膜、シリコン窒化膜、またはそれらの組み合わせからなる。
図５Ｂを参照すると、ホール３１４Ｈの内壁を覆うように、導電パターン３１２の露出表面上、及び層間絶縁膜パターン３１４の露出表面上に、導電性バリア膜３２０を形成する。
導電性バリア膜３２０は、アルミニウム窒化膜からなる。導電性バリア膜３２０を形成するために、ＡＬＤ工程を利用する。導電性バリア膜３２０を形成するために、図１または図２を参照して説明した本発明による薄膜形成方法を利用する。導電性バリア膜３２０を構成するアルミニウム窒化膜をＡＬＤ工程によって形成するために、Ａｌソースとして、本発明によるアルミニウム化合物、例えば化学式１または化学式２で表されるアルミニウム化合物を使用する。導電性バリア膜３２０を形成するためのＡＬＤ工程は、約３００℃～６００℃の範囲内で遂行される。導電性バリア膜３２０を形成した後、約５００℃～１１５０℃の温度下で、導電性バリア膜３２０をアニーリングする。
図５Ｃを参照すると、導電性バリア膜３２０上に、ホール３１４Ｈ（図５Ｂを参照）を充填するのに十分な厚みの配線層３３０を形成する。
配線層３３０は、金属、例えばタングステンまたは銅からなる。
図５Ｄを参照すると、エッチバック、ＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）、またはそれらの組み合わせを利用して、導電性バリア膜３２０及び配線層３３０における不要な部分を除去し、ホール３１４Ｈ（図５Ｂを参照）内に、導電性バリア膜３２０及び配線層３３０を残す。
図５Ａ～図５Ｄを参照して説明した集積回路素子３００の製造方法によれば、導電性バリア膜３２０を構成するアルミニウム窒化膜中の不純物含量を顕著に少なくし、膜質に優れる導電性バリア膜３２０を提供することにより、集積回路素子３００の信頼性を向上させることができる。
図６Ａ～図６Ｃは、本発明のさらに他の実施形態による集積回路素子の製造方法を説明するための図であり、図６Ａは、集積回路素子の平面図であり、図６Ｂは、図６Ａの集積回路素子の斜視図であり、図６Ｃは、図６ＡのＸ－Ｘ’線断面及びＹ－Ｙ’線断面の構成を示す断面図である。
図６Ａ～図６Ｃを参照すると、集積回路素子４００は、基板１１０から突出したフィン型（ｆｉｎ－ｔｙｐｅ）活性領域ＦＡを含む。
フィン型活性領域ＦＡは、一方向（図６Ａ及び図６Ｂにおいて、Ｙ方向）に沿って延長される。基板１１０上には、フィン型活性領域ＦＡの下部側壁を覆う素子分離膜４０２が形成される。フィン型活性領域ＦＡは、素子分離膜４０２上でフィン形状に突出する。本実施形態において、素子分離膜４０２は、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、またはそれらの組み合わせからなるが、これらに限定されるものではない。
基板１１０上で、フィン型活性領域ＦＡ上には、ゲート構造体４２０が、フィン型活性領域ＦＡの延長方向に交差する方向（Ｘ方向）に延長される。フィン型活性領域ＦＡには、ゲート構造体４２０の両側に、１対のソース／ドレイン領域４３０が形成される。
１対のソース／ドレイン領域４３０は、フィン型活性領域ＦＡからエピタキシャル成長された半導体層を含む。１対のソース／ドレイン領域４３０は、それぞれエピタキシャル成長された複数のＳｉＧｅ層を含む埋め込みＳｉＧｅ構造、エピタキシャル成長されたＳｉ層、またはエピタキシャル成長されたＳｉＣ層からなる。１対のソース／ドレイン領域４３０の形状は、図６Ｂに示すものに限定されず、多様な形状を有する。
フィン型活性領域ＦＡとゲート構造体４２０とが交差する部分に、ＭＯＳトランジスタＴＲが形成される。ＭＯＳトランジスタＴＲは、フィン型活性領域ＦＡの上面及び両側面に、チャネルが形成される三次元構造のＭＯＳトランジスタからなる。ＭＯＳトランジスタＴＲは、ＮＭＯＳトランジスタまたはＰＭＯＳトランジスタを構成する。
図６Ｃに示すように、ゲート構造体４２０は、フィン型活性領域ＦＡの表面から順に形成されたインターフェース層４１２、高誘電膜４１４、第１金属含有層４２６Ａ、第２金属含有層４２６Ｂ、及びギャップフィル金属層４２８を含む。ゲート構造体４２０において、第１金属含有層４２６Ａ、第２金属含有層４２６Ｂ、及びギャップフィル金属層４２８は、ゲート電極４２０Ｇを構成する。
ゲート構造体４２０の両側面には、絶縁スペーサ４４２が形成される。絶縁スペーサ４４２は、層間絶縁膜４４４によって覆われる。
インターフェース層４１２は、フィン型活性領域ＦＡの表面上に形成される。インターフェース層４１２は、酸化膜、窒化膜、または酸窒化膜のような絶縁物質で形成される。
高誘電膜４１４は、シリコン酸化膜より誘電率がさらに大きい物質からなる。例えば、高誘電膜４１４は、約１０～２５の誘電率を有する。高誘電膜４１４は、金属酸化物または金属酸窒化物からなる。
本実施形態において、第１金属含有層４２６Ａは、Ｐ型仕事関数の導電物質、例えばＴｉＮからなる。第２金属含有層４２６Ｂは、Ｎ型仕事関数の導電物質、例えばＴｉまたはＴａを含んだＡｌ化合物を含むＮＭＯＳトランジスタに必要なＮ型金属含有層からなる。本実施形態において、第２金属含有層４２６Ｂは、炭素原子を含むＡｌ含有膜を含む。例えば、第２金属含有層４２６Ｂは、ＴｉＡｌＣ、ＴｉＡｌＣＮ、ＴａＡｌＣ、ＴａＡｌＣＮ、またはそれらの組み合わせを含む。他の例において、第２金属含有層４２６Ｂは、ＴｉＡｌ、ＴｉＡｌＮ、ＴａＡｌＮ、またはそれらの組み合わせを含む。
第２金属含有層４２６Ｂを形成するために、図１または図２を参照して説明した本発明による薄膜形成方法を利用する。第２金属含有層４２６Ｂを形成するために、ＡＬＤ工程を利用する。このとき、Ａｌソースとして、本発明によるアルミニウム化合物、例えば化学式１または化学式２で表されるアルミニウム化合物を使用する。第２金属含有層４２６Ｂを形成するためのＡＬＤ工程は、約３００℃～６００℃の範囲内で遂行される。本実施形態において、第２金属含有層４２６Ｂを形成した後、第２金属含有層４２６Ｂをアニーリングする。アニーリングは、約５００℃～１１５０℃の範囲内で行われる。
第２金属含有層４２６Ｂは、第１金属含有層４２６Ａと共に、ゲート構造体４２０の仕事関数を調節する役割を担う。第１金属含有層４２６Ａ及び第２金属含有層４２６Ｂの仕事関数の調節によって、ゲート構造体４２０のスレッショルド電圧が調節される。
ギャップフィル金属層４２８は、ＲＭＧ（ｒｅｐｌａｃｅｍｅｎｔ ｍｅｔａｌ ｇａｔｅ）工程によって、ゲート構造体４２０を形成するとき、第２金属含有層４２６Ｂ上に残るゲート空間を充填するように形成される。第２金属含有層４２６Ｂを形成した後、第２金属含有層４２６Ｂの上部に残っているゲート空間がない場合、第２金属含有層４２６Ｂ上にギャップフィル金属層４２８を形成せずに、省略してもよい。ギャップフィル金属層４２８は、Ｗ、ＴｉＮまたはＴａＮなどの金属窒化物、Ａｌ、金属炭化物、金属シリサイド、金属アルミニウム炭化物、金属アルミニウム窒化物、または金属シリコン窒化物を含む。
図６Ａ～図６Ｃを参照して説明した本発明のさらに他の実施形態による集積回路素子４００の製造にあたり、第２金属含有層４２６Ｂを形成するために、本発明によるアルミニウム化合物を利用するＡＬＤ工程を遂行することにより、集積回路素子４００の信頼性を向上させることができる。
次に、本発明の一実施形態によるアルミニウム化合物の具体的な合成例及び薄膜形成方法について説明する。しかし、本発明の技術的範囲は、以下の例に限定されるものではない。
＜例１＞
（化学式１で表される化合物の合成）
アルゴン雰囲気下で、反応フラスコ内にエーテル中のメチルリチウム（１．０８Ｍ、２９．７ｍｍｏｌ）の溶液１００ｍＬを入れて、反応フラスコを冷却し、０℃～６℃の温度を維持しながら、４．５ｇ（２９．２ｍｍｏｌ）のジ－ｔ－ブチルカルボジイミド（ｄｉ－ｔｅｒｔ－ｂｕｔｙｌ ｃａｒｂｏｄｉｉｍｉｄｅ）を徐々に滴下しながら、１時間撹拌した。その後、３．５ｇ（２９．０ｍｍｏｌ）の塩化ジエチルアルミニウムを徐々に滴下し、１５分間撹拌し、液状の生成物を得た。得られた生成物を、濾過器（ｃｅｌｉｔｅ ｆｉｌｔｅｒ）で濾過した後、１３３．３Ｐａ減圧下で精製し、６．２９ｇ（収率８５％）の無色液状の（ジ－ｔ－ブチル（メチル）アミジネート）ジエチルアルミニウム（（ｄｉ－ｔｅｒｔ－ｂｕｔｙｌ（ｍｅｔｈｙｌ）ａｍｉｄｉｎａｔｅ）ｄｉｅｔｈｙｌａｌｕｍｉｎｕｍ）を得た。
（分析値）
１Ｈ－ＮＭＲ（Ｃ６Ｄ６、δ（ｐｐｍ））
０．３５（４Ｈ，ｑ）、１．１０（１８Ｈ，ｓ）、１．４１（６Ｈ，ｔ）、１．７０（３Ｈ，ｓ）
図７は、本発明の一実施形態によるアルミニウム化合物の熱重量分析（ＴＧＡ）結果を示すグラフである。より具体的には、例１で得られた化学式１で表される化合物１０ｍｇを、アルゴン雰囲気で、１０℃／ｍｉｎの昇温条件で、熱重量分析（ＴＧＡ：ｔｈｅｒｍｏｇｒａｖｉｍｅｔｒｉｃ ａｎａｌｙｓｉｓ）した結果を示すグラフである。
図７において、温度上昇による重量損失百分率（ｗｅｉｇｈｔ ｌｏｓｓ ｐｅｒｃｅｎｔａｇ）を示す。図７から分かるように、化学式１で表される化合物は、迅速な気化特性を有し、約１７０℃近傍で、熱分解による残留物質なしに、９９％以上気化された。
図８は、本発明の一実施形態によるアルミニウム化合物の示差走査熱量測定（ＤＳＣ）結果を示すグラフである。より具体的には、例１で得られた化学式１で表される化合物のＤＳＣ（ｄｉｆｆｅｒｅｎｔｉａｌ ｓｃａｎｎｉｎｇ ｃａｌｏｒｉｍｅｔｒｙ）の分析結果を示すグラフである。
図８の評価のために、化学式１で表される化合物２ｍｇを、１０℃／ｍｉｎの速度で、５００℃まで昇温させた。このとき、４００℃まで、熱分解ピークは、観察されなかった。
図９は、本発明の一実施形態によるアルミニウム化合物の蒸気圧の温度依存性を示すグラフである。より具体的には、例１で得られた化学式１で表される化合物の温度変化に対する蒸気圧を測定した結果を示すグラフである。
図９の結果において、７０℃の条件で、約１Ｔｏｒｒレベルの蒸気圧が確認された。
＜例２＞
（化学式２で表される化合物の合成）
アルゴン雰囲気下で、反応フラスコ内に、トリエチルアルミニウム錯体２．００ｇ（１７．５ｍｍｏｌ）と、有機溶媒（ヘキサン）５０ｍＬとを入れて、反応フラスコを冷却し、０℃～６℃の温度を維持しながら、ジ－ｔ－ブチルカルボジイミド２．７３ｇ（１７．５ｍｍｏｌ）を徐々に滴下しながら、１５時間撹拌した。得られた生成物を、１３３．３Ｐａ減圧下で精製し、４．４３ｇ（収率９４％）の無色液体である（ジ－ｔ－ブチル（エチル）アミジネート）ジエチルアルミニウム（（ｄｉ－ｔｅｒｔ－ｂｕｔｙｌ（ｅｔｈｙｌ）ａｍｉｄｉｎａｔｅ）ｄｉｅｔｈｙｌ ａｌｕｍｉｎｕｍ）を得た。
（分析値）
１Ｈ－ＮＭＲ（Ｃ６Ｄ６、δ（ｐｐｍ））
０．３５（４Ｈ，ｑ）、０．９８（３Ｈ，ｔ）、１．１４（１８Ｈ，ｓ）、１．４０（６Ｈ，ｔ）、２．１４（２Ｈ，ｑ）
図１０は、本発明の他の実施形態によるアルミニウム化合物の熱重量分析（ＴＧＡ）結果を示すグラフである。より具体的には、例２で得られた化学式２で表される化合物１０ｍｇを、アルゴン雰囲気で１０℃／ｍｉｎの昇温条件で分析したＴＧＡグラフである。
図１０から分かるように、化学式２で表される化合物は、迅速な気化特性を有し、約１７０℃近傍で、熱分解による残留物質なしに、９９％以上気化された。
図１１は、本発明の他の実施形態によるアルミニウム化合物の示差走査熱量測定（ＤＳＣ）結果を示すグラフである。より具体的には、例２で得られた化学式２で表される化合物のＤＳＣ分析結果を示したグラフである。
図１１の評価のために、化学式２の化合物２ｍｇを、１０℃／ｍｉｎの速度で、５００℃まで昇温させた。このとき、４００℃まで、熱分解ピークは、観察されなかった。
図１２は、本発明の他の実施形態によるアルミニウム化合物の蒸気圧の温度依存性を示すグラフである。より具体的には、例２で得られた化学式２の化合物の温度変化による蒸気圧を測定した結果を示すグラフである。
図１２の結果において、７０℃の条件で、約１Ｔｏｒｒレベルの蒸気圧が確認された。
＜例３＞
（アルミニウム酸化膜の形成）
例１及び例２で合成した化学式１及び化学式２で表されるアルミニウム化合物を原料にし、ＡＬＤ工程によって、シリコン基板上にそれぞれアルミニウム酸化膜を形成した。アルミニウム酸化膜を形成するためのＡＬＤ工程条件は、以下の通りであった。
反応温度（基板温度）：２００℃～５００℃
反応性ガス：Ｈ２Ｏ（ｗａｔｅｒ ｇａｓ）
（工程）
上述の条件で、下記の一連の工程（１）～工程（４）を１サイクルとして、５００サイクルを反復した。
工程（１）：原料容器加熱温度７０℃、原料容器内圧力１００Ｐａの条件で気化させたアルミニウム化合物の蒸気を、２ｈＰａの圧力で、０．１秒～１秒間、反応チャンバ内に導入して基板上に堆積させる工程
工程（２）：４秒間Ａｒパージによって、未反応原料を除去する工程
工程（３）：反応チャンバ内に反応性ガスを導入し、２ｈＰａの圧力で、０．１秒間反応させる工程
工程（４）：５秒間Ａｒパージによって、未反応原料を除去する工程
図１３は、本発明の一実施形態によるアルミニウム化合物を前駆体として使用して形成されたアルミニウム酸化膜の前駆体供給時間に対する成膜速度を示すグラフである。より具体的には、例３において、化学式１で表されるアルミニウム化合物を前駆体として使用し、基板温度５００℃で、アルミニウム酸化膜を形成したとき、得られたアルミニウム酸化膜の前駆体供給時間による成膜速度を確認した結果を示すグラフである。
図１３の評価のために、反応チャンバ内に、化学式１で表されるアルミニウム化合物を供給する時間による成膜速度を評価した。その結果、化学式１のアルミニウム化合物は、約０．３秒時点で、薄膜成長速度が飽和され、その後、一定ＡＬＤ成膜速度区間を有する理想的なＡＬＤ挙動を示した。
図１４は、本発明の一実施形態によるアルミニウム化合物を前駆体として使用して形成されたアルミニウム酸化膜の基板温度に対する成膜速度を示すグラフである。より具体的に、例３において、化学式１のアルミニウム化合物を前駆体として使用し、アルミニウム酸化膜を形成するとき、基板温度による成膜速度を評価した結果を示すグラフである。
図１４から分かるように、基板温度が、それぞれ３００℃、４５０℃、及び５００℃であるとき、類似した成膜速度を示している。化学式１で表されるアルミニウム化合物を前駆体として使用して、アルミニウム酸化膜を形成するとき、基板温度に関わりなく、成膜速度が一定である区間が存在することが確認され、５００℃の比較的高温条件下でも、アルミニウム化合物の熱分解による成膜速度の上昇は、観察されなかった。
図１５は、本発明の一実施形態によるアルミニウム化合物を前駆体として使用して形成されたアルミニウム酸化膜のＸＰＳによる深さ方向元素分析結果を示すグラフである。より具体的には、例３において、化学式１で表されるアルミニウム化合物を前駆体として使用し、基板温度５００℃で、アルミニウム酸化膜を形成したとき、得られたアルミニウム酸化膜の濃度組成分析のためのＸＰＳ（Ｘ－ｒａｙ ｐｈｏｔｏｅｌｅｃｔｒｏｎ ｓｐｅｃｔｒｏｓｃｏｐｙ）による深さ方向元素分析（ｄｅｐｔｈ ｐｒｏｆｉｌｅ）結果を示すグラフである。
化学式１で表されるアルミニウム化合物を前駆体として使用して得られたアルミニウム酸化膜中の炭素原子は、約３原子％未満として検出され、前駆体分解による不純物が発生していないことを確認した。
図１６は、本発明の他の実施形態によるアルミニウム化合物を前駆体として使用して形成されたアルミニウム酸化膜の基板温度に対する成膜速度を示すグラフである。より具体的には、例３において、化学式２で表されるアルミニウム化合物を前駆体として使用して、アルミニウム酸化膜を形成するとき、基板温度による成膜速度を評価した結果を示すグラフである。
図１６から分かるように、基板温度が、それぞれ２００℃、３００℃、４００℃、４５０℃、及び５００℃であるとき、類似した成膜速度を示す。従って、化学式２で表されるアルミニウム化合物を前駆体として使用して、アルミニウム酸化膜を形成するとき、基板温度と関わりなく、成膜速度が一定である区間が存在するということを確認し、５００℃の比較的高温条件下でも、アルミニウム化合物の熱分解による成膜速度の上昇は、観察されなかった。
＜例４＞
（アルミニウム化合物の熱分解温度評価）
例１で得られた化学式１で表されるアルミニウム化合物、及び例２で得られた化学式２で表されるアルミニウム化合物のそれぞれの熱分解温度を、化学式３で表される比較化合物（ｄｉ－ｉｓｏ－ｐｒｏｐｙｌ（ｍｅｔｈｙｌ）ａｍｉｄｉｎａｔｅ）ｄｉｅｔｈｙｌ ａｌｕｍｉｎｕｍ）の熱分解温度と比較して評価した。
Figure 0007017328000005
熱分解温度評価のために、図７の分析と同一方法で、化学式１で表されるアルミニウム化合物と、化学式２で表されるアルミニウム化合物と、化学式３で表される比較化合物とをＤＳＣ分析した結果、化学式１及び化学式２で表されるアルミニウム化合物の熱分解温度（ｅｘｏｔｈｅｒｍａｌ ｐｏｉｎｔ）は、それぞれ３９６℃及び４０３℃の比較的高温である一方、化学式３で表される比較化合物の熱分解温度は、３５３℃と比較的低かった。
化学式３で表される比較化合物は、ｉＰｒ基を含むことにより、Ａｌ原子からベータ（β）位置にある水素原子の数が１個存在する。β位置にある水素原子（β－Ｈ）は、温度が上昇するにつれ、β－Ｈ除去（ｅｌｉｍｉｎａｔｉｏｎ）反応を誘導することにより、中心金属とＮリガンドとの結合（Ａｌ－Ｎ）が切れる。その結果、比較化合物の熱的安定性が低下し、比較化合物の熱分解温度が低くなる。
一方、化学式１で表されるアルミニウム化合物と、化学式２で表されるアルミニウム化合物は、ベータ（β）位置にある水素原子の数が０個である。従って、アルミニウム化合物の熱分解温度が、比較化合物に比べて高い。従って、本発明によるアルミニウム化合物を利用して、約４００℃以上の温度でＡＬＤ工程を遂行しても、ＡＬＤ成膜特性を満足させることができる。また、比較的高温工程において、アルミニウム含有膜を形成することが可能であり、その結果として得られたアルミニウム含有膜内において、所望しない不純物量を少なくすることができる。従って、アルミニウム含有膜の膜特性を改善することができ、高いアスペクト比においても、段差被覆特性を向上させることができる。
以上、本発明の実施形態について詳細に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
本発明の、アルミニウム化合物とそれを利用した薄膜形成方法及び集積回路素子の製造方法は、例えば、半導体素子関連の技術分野に効果的に適用可能である。
１００、２００、３００、４００ 集積回路素子
１１０ 基板
１２２ エッチング停止用絶縁膜
１２６、２２８ 絶縁層
１３０ チャネルホール
１３２ 電荷保存膜
１３４ トンネル絶縁膜
１３６ ブロッキング絶縁膜
１４０ チャネル領域
１４２ 絶縁膜
１５０、３１２ 導電パターン
１６０ 開口
１６４、４２０Ｇ ゲート電極
１６８ 共通ソース領域
１７２ 絶縁スペーサ
１７４ 導電性プラグ
１８２ 第１コンタクト
１８４ 第１導電層
１９２ 第２コンタクト
１９４ ビットライン
２１２ 素子分離領域
２２０、４４４ 層間絶縁膜
２２４ 導電領域
２２８Ｐ 絶縁パターン
２３０ モールド膜
２３０Ｐ モールドパターン
２４２ 犠牲膜
２４２Ｐ 犠牲パターン
２４４ マスクパターン
２５０ 下部電極形成用導電膜
２６０ 誘電膜
２７０ キャパシタ
３１４ 層間絶縁膜パターン
３２０ 導電性バリア膜
３３０ 配線層
４０２ 素子分離膜
４１２ インターフェース層
４１４ 高誘電膜
４２０ ゲート構造体
４２６Ａ 第１金属含有層
４２６Ｂ 第２金属含有層
４２８ ギャップフィル金属層
４３０ ソース／ドレイン領域
４４２ 絶縁スペーサ
Ｐ１２４ 犠牲層
ＡＣ 活性領域
ＦＡ フィン型活性領域
ＧＳ ゲート空間
Ｈ１、３１４Ｈ ホール
ＬＥ 下部電極
ＴＲ ＭＯＳトランジスタ
ＵＥ 上部電極

Claims (4)

  1. 下記の一般式１で表され、熱分解温度が３５０℃～５００℃であることを特徴とするＡＬＤ（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）工程に使用される薄膜形成用アルミニウム化合物。
    Figure 0007017328000006
     一般式１において、
    Ｒ１及びＲ３は、それぞれ独立して、Ｃ４－Ｃ１０分枝状のアルキル基、アルケニル基、アルキニル基、またはＣ４－Ｃ２０置換もしくは非置換の芳香族または脂環式の炭化水素基であり、
    Ｒ２、Ｒ４、及びＲ５は、それぞれ独立して、Ｃ ２ －Ｃ１０直鎖または分枝状のアルキル基、アルケニル基、アルキニル基、またはＣ６－Ｃ２０置換もしくは非置換の芳香族または脂環式の炭化水素基である。
  2. 前記Ｒ１及びＲ３において、Ａｌ原子からベータ（β）位置にある水素原子の数が０個であることを特徴とする請求項１に記載のＡＬＤ（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）工程に使用される薄膜形成用アルミニウム化合物。
  3. 前記Ｒ１及びＲ３は、それぞれ３級アルキル基であることを特徴とする請求項１に記載のＡＬＤ（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）工程に使用される薄膜形成用アルミニウム化合物。
  4. 下記の化学式２で表されることを特徴とする請求項１に記載のＡＬＤ（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）工程に使用される薄膜形成用アルミニウム化合物。
    Figure 0007017328000007
JP2017130123A 2016-07-14 2017-07-03 Ａｌｄ薄膜形成用アルミニウム化合物 Active JP7017328B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0089206 2016-07-14
KR1020160089206A KR102592325B1 (ko) 2016-07-14 2016-07-14 알루미늄 화합물과 이를 이용한 박막 형성 방법 및 집적회로 소자의 제조 방법

Publications (2)

Publication Number Publication Date
JP2018011054A JP2018011054A (ja) 2018-01-18
JP7017328B2 true JP7017328B2 (ja) 2022-02-08

Family

ID=60940262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017130123A Active JP7017328B2 (ja) 2016-07-14 2017-07-03 Ａｌｄ薄膜形成用アルミニウム化合物

Country Status (5)

Country Link
US (1) US10242877B2 (ja)
JP (1) JP7017328B2 (ja)
KR (1) KR102592325B1 (ja)
CN (1) CN107619419B (ja)
TW (1) TWI737746B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102384865B1 (ko) * 2018-01-31 2022-04-08 삼성전자주식회사 반도체 소자 제조 방법
JP7124098B2 (ja) * 2018-02-14 2022-08-23 エーエスエム・アイピー・ホールディング・ベー・フェー 周期的堆積プロセスにより基材上にルテニウム含有膜を堆積させる方法
KR102681206B1 (ko) 2018-12-26 2024-07-03 삼성전자주식회사 알루미늄 화합물 및 이를 이용한 반도체 소자의 제조 방법
JP7362911B2 (ja) * 2019-09-26 2023-10-17 アプライド マテリアルズ インコーポレイテッド 選択的自己制限式タングステンエッチングプロセス
WO2021086006A1 (ko) * 2019-10-30 2021-05-06 솔브레인 주식회사 인듐 전구체 화합물, 이를 이용한 박막의 제조 방법 및 이로부터 제조된 기판
WO2021172867A1 (ko) * 2020-02-24 2021-09-02 주식회사 유피케미칼 알루미늄 전구체 화합물 및 이의 제조 방법, 이를 이용한 알루미늄 함유 막 형성 방법
JP2021150486A (ja) 2020-03-19 2021-09-27 キオクシア株式会社 半導体記憶装置
CN113161484A (zh) * 2021-04-19 2021-07-23 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001515532A (ja) 1997-03-14 2001-09-18 ユニヴァーシティ オブ アイオワ リサーチ ファウンディション 重合触媒としての二座配位子を含む陽イオン性グループ１３錯体
JP2007153869A (ja) 2005-08-04 2007-06-21 Tosoh Corp 金属含有化合物、その製造方法、金属含有薄膜及びその形成方法
JP2008521249A (ja) 2004-11-23 2008-06-19 マイクロン テクノロジー， インク． スケーラブル集積論理および不揮発性メモリ
JP2009035539A (ja) 2007-07-20 2009-02-19 Rohm & Haas Co 有機金属化合物の調製方法
CN101418009A (zh) 2008-12-01 2009-04-29 华东理工大学 新型不对称脒基铝化合物及其制备方法和应用
JP2011249803A (ja) 2010-05-24 2011-12-08 Samsung Electronics Co Ltd 不揮発性メモリ素子及びその製造方法、並びにそれを含むメモリ・モジュール及びシステム
US20130078454A1 (en) 2011-09-23 2013-03-28 Applied Materials, Inc. Metal-Aluminum Alloy Films From Metal Amidinate Precursors And Aluminum Precursors
JP2013166965A (ja) 2012-02-14 2013-08-29 Adeka Corp 窒化アルミニウム系薄膜形成用原料及び該薄膜の製造方法
US20150008536A1 (en) 2013-07-08 2015-01-08 Globalfoundries Inc. Semiconductor device structure and method for forming a semiconductor device structure
JP2015205837A (ja) 2014-04-21 2015-11-19 株式会社Adeka アルコキシド化合物、薄膜形成用原料及び薄膜の製造方法及びアルコール化合物

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI118014B (fi) 2000-10-23 2007-05-31 Asm Int Menetelmä alumiinioksidiohutkalvojen valmistamiseksi matalissa lämpötiloissa
EP2182088B1 (en) 2002-11-15 2013-07-17 President and Fellows of Harvard College Atomic layer deposition using metal amidinates
WO2005034195A2 (en) 2003-09-30 2005-04-14 Aviza Technology, Inc. Growth of high-k dielectrics by atomic layer deposition
US7300873B2 (en) 2004-08-13 2007-11-27 Micron Technology, Inc. Systems and methods for forming metal-containing layers using vapor deposition processes
US7374964B2 (en) 2005-02-10 2008-05-20 Micron Technology, Inc. Atomic layer deposition of CeO2/Al2O3 films as gate dielectrics
US7348445B2 (en) 2005-02-14 2008-03-25 Praxair Technology, Inc. Organoaluminum precursor compounds
CN101238095B (zh) * 2005-08-04 2011-08-10 东曹株式会社 含有金属的化合物,其制备方法、含有金属的薄膜和其形成方法
KR100863063B1 (ko) 2007-04-06 2008-10-10 주식회사 유피케미칼 화학 증착용 유기 알루미늄 전구체 용액 및 그 제조 방법
JP2011162542A (ja) * 2010-02-05 2011-08-25 Rohm & Haas Co 有機金属化合物を製造する方法
US8455940B2 (en) * 2010-05-24 2013-06-04 Samsung Electronics Co., Ltd. Nonvolatile memory device, method of manufacturing the nonvolatile memory device, and memory module and system including the nonvolatile memory device
DE102011012515A1 (de) * 2011-02-25 2012-08-30 Umicore Ag & Co. Kg Metallkomplexe mit N-Amino-Amidinat-Liganden
KR101221861B1 (ko) * 2012-03-26 2013-01-14 솔브레인 주식회사 금속 전구체 및 이를 이용하여 제조된 금속 함유 박막
TWI554636B (zh) 2012-04-25 2016-10-21 應用材料股份有限公司 由金屬脒鹽前驅物製造介電膜的方法
US8835273B2 (en) 2012-09-19 2014-09-16 Intermolecular, Inc. High temperature ALD process of metal oxide for DRAM applications
US20150146341A1 (en) 2013-11-27 2015-05-28 GlobalFoundries, Inc. ALD dielectric films with leakage-reducing impurity layers
WO2016108398A1 (ko) * 2014-12-31 2016-07-07 주식회사 유진테크 머티리얼즈 유기 13족 전구체 및 이를 이용한 박막 증착 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001515532A (ja) 1997-03-14 2001-09-18 ユニヴァーシティ オブ アイオワ リサーチ ファウンディション 重合触媒としての二座配位子を含む陽イオン性グループ１３錯体
JP2008521249A (ja) 2004-11-23 2008-06-19 マイクロン テクノロジー， インク． スケーラブル集積論理および不揮発性メモリ
JP2007153869A (ja) 2005-08-04 2007-06-21 Tosoh Corp 金属含有化合物、その製造方法、金属含有薄膜及びその形成方法
JP2009035539A (ja) 2007-07-20 2009-02-19 Rohm & Haas Co 有機金属化合物の調製方法
CN101418009A (zh) 2008-12-01 2009-04-29 华东理工大学 新型不对称脒基铝化合物及其制备方法和应用
JP2011249803A (ja) 2010-05-24 2011-12-08 Samsung Electronics Co Ltd 不揮発性メモリ素子及びその製造方法、並びにそれを含むメモリ・モジュール及びシステム
US20130078454A1 (en) 2011-09-23 2013-03-28 Applied Materials, Inc. Metal-Aluminum Alloy Films From Metal Amidinate Precursors And Aluminum Precursors
JP2013166965A (ja) 2012-02-14 2013-08-29 Adeka Corp 窒化アルミニウム系薄膜形成用原料及び該薄膜の製造方法
US20150008536A1 (en) 2013-07-08 2015-01-08 Globalfoundries Inc. Semiconductor device structure and method for forming a semiconductor device structure
JP2015205837A (ja) 2014-04-21 2015-11-19 株式会社Adeka アルコキシド化合物、薄膜形成用原料及び薄膜の製造方法及びアルコール化合物

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DAGORNE, S. et al.，Synthesis and Structures of Cationic Aluminum and GalliumAmidinate Complexes，Journal of the American Chamical Society，米国，American Chamical Society，2000年，Vol. 122, Issue 2，pp. 274-289

Also Published As

Publication number Publication date
KR20180007815A (ko) 2018-01-24
KR102592325B1 (ko) 2023-10-20
CN107619419B (zh) 2021-08-10
TW201823254A (zh) 2018-07-01
TWI737746B (zh) 2021-09-01
JP2018011054A (ja) 2018-01-18
CN107619419A (zh) 2018-01-23
US20180019135A1 (en) 2018-01-18
US10242877B2 (en) 2019-03-26

Similar Documents

Publication Publication Date Title
JP7017328B2 (ja) Ａｌｄ薄膜形成用アルミニウム化合物
JP7140476B2 (ja) アルミニウム化合物を利用した薄膜形成方法、並びに集積回路素子の製造方法
US10651031B2 (en) Tantalum compound
CN107026072B (zh) 形成薄膜的方法、制造集成电路器件的方法和形成半导体器件的方法
US20210388010A1 (en) Organometallic compound and method of manufacturing integrated circuit using the same
KR20210104123A (ko) 550℃ 이상의 온도에서 ald를 사용하여 si-함유 막을 증착시키기 위한 전구체 및 방법
US11466043B2 (en) Niobium compound and method of forming thin film
KR102523420B1 (ko) 유기금속 화합물 및 이를 이용한 집적회로 소자의 제조 방법
TWI808246B (zh) 鋁化合物以及使用其製造半導體元件之方法
KR102665411B1 (ko) 유기금속 부가 화합물 및 이를 이용한 집적회로 소자의 제조 방법
KR20220137522A (ko) 유기금속 부가 화합물 및 이를 이용한 집적회로 소자의 제조 방법
KR20220116268A (ko) 고 품질 Si-함유 필름을 형성하기 위한 초저온 ALD

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200508

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220127

R150 Certificate of patent or registration of utility model

Ref document number: 7017328

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150