JP6962332B2 - 非貫通孔を有する基板 - Google Patents
非貫通孔を有する基板 Download PDFInfo
- Publication number
- JP6962332B2 JP6962332B2 JP2018550248A JP2018550248A JP6962332B2 JP 6962332 B2 JP6962332 B2 JP 6962332B2 JP 2018550248 A JP2018550248 A JP 2018550248A JP 2018550248 A JP2018550248 A JP 2018550248A JP 6962332 B2 JP6962332 B2 JP 6962332B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- substrate
- holes
- cross
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 141
- 239000011521 glass Substances 0.000 claims description 35
- 239000004020 conductor Substances 0.000 claims description 28
- 238000005192 partition Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 description 30
- 239000002184 metal Substances 0.000 description 26
- 238000004519 manufacturing process Methods 0.000 description 24
- 238000004544 sputter deposition Methods 0.000 description 17
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 14
- 238000005530 etching Methods 0.000 description 13
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 12
- 238000009713 electroplating Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000005498 polishing Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 239000002253 acid Substances 0.000 description 4
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000003513 alkali Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005352 clarification Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000002659 electrodeposit Substances 0.000 description 1
- IXCSERBJSXMMFS-UHFFFAOYSA-N hcl hcl Chemical compound Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 238000000879 optical micrograph Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Chemical & Material Sciences (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
(1)基板に非貫通孔を形成する工程(非貫通孔形成工程)、
(2)スパッタ法により、非貫通孔に金属層を設置する工程(スパッタ工程)、
(3)電気めっき法により、非貫通孔に導電性材料を充填する工程(電気めっき工程)、および
(4)基板の非貫通孔が形成された表面の導電性材料をCMP(Chemical Mechanical Polishing:化学的機械研磨)法で除去し、反対側の表面を研磨して、貫通孔を形成する工程(貫通孔形成工程)、
の各工程を経て、製造することができる。
前記非貫通孔は、開口部の直径φ1が5μm〜200μmの範囲であり、深さdが30μm以上であり、
前記非貫通孔は、先端部が丸くなっており、前記非貫通孔の延伸軸に沿った前記開口部の直径を通る断面において、前記先端部の形状は円で近似でき、該円の直径をφ2としたとき、比φ2/φ1は、0.03〜0.9の範囲であり、
前記断面には、前記非貫通孔の側部を区画する、延伸軸に対して略対称な第1の側壁および第2の側壁が認められ、
前記延伸軸に沿って、前記開口部から深さ方向にd1(d1=0.1×d)の距離にある前記第1の側壁上の点をAとし、前記開口部から深さ方向にd2(d2=0.5×d)の距離にある前記第1の側壁上の点をBとし、点Aおよび点Bを結ぶ直線をLとし、直線Lと前記延伸軸とのなす角をテーパ角αとしたとき、
前記テーパ角αは、2゜〜80゜の範囲にある、基板が提供される。
まず、本発明の特徴をより良く理解するため、図1〜図7を参照して、従来の貫通電極付き基板の製造方法について、簡単に説明する。
(1)基板に非貫通孔を形成する工程(非貫通孔形成工程:工程S10)、
(2)スパッタ法により、非貫通孔に金属層を設置する工程(スパッタ工程:工程S20)、
(3)電気めっき法により、非貫通孔に導電性材料を充填する工程(電気めっき工程:工程S30)、および
(4)基板の非貫通孔が形成された表面の導電性材料をCMP(Chemical Mechanical Polishing:化学的機械研磨)法で除去し、その後反対側の表面を研磨して、貫通孔を形成する工程(貫通孔形成工程:工程S40)、
を有する。
まず、被加工用の基板が準備される。基板は、相互に対向する第1の表面および第2の表面を有する。基板は、例えば、ガラス基板または半導体基板である。
次に、工程S10で形成された非貫通孔20内に、金属層がスパッタ成膜される。
次に、電気めっき法により、非貫通孔20内に導電性材料が充填される。前述のように、非貫通孔20内には、予め金属層40が設置されている。このため、例えば基板10がガラスのような非導電性材料で構成されている場合であっても、電気めっき法により、非貫通孔20内に導電性材料を電析させ、これを非貫通孔20内に充填することができる。
次に、基板10の第1の表面12の導電性材料をCMPにて除去し、第2の表面14が非貫通孔20の先端に到達するまで、基板10が第2の表面14の側から研磨される。
次に、図8〜図10を参照して、本発明の一実施形態による非貫通孔を有する基板について説明する。
まず、光学顕微鏡または走査型電子顕微鏡により、ガラス基板の非貫通孔が形成された表面の二次元画像を撮影する。
カッターなどの切断器具を用いて、非貫通孔120を傷つけないようにして、非貫通孔120の10〜100μm手前で基板110を分断する。基板110の分断面を透過型光学顕微鏡で観察することにより、「第1の断面」を観察することができる。なお、この方法では、基板110は、第1の表面112に対して垂直な方向に分断することが好ましい。
次に、本発明の一実施形態による非貫通孔を有する基板の製造方法について、簡単に説明する。
(i)基板にレーザ光を照射し、非貫通孔を形成する工程(工程S110)、および
(ii)非貫通孔が形成された前記基板をエッチングする工程(工程S120)
を有する。
まず、被加工用の基板110が準備される。前述のように、基板110は、ガラス基板または半導体基板(例えばシリコン基板)であっても良い。
次に、非貫通孔120を有する基板110がエッチング処理される。基板110をエッチングすることにより、工程S110において形成された非貫通孔120を、所望の形状に整えることができる。すなわち、前述のような丸い先端部129を有し、所定の範囲の開口部122の直径φ1、比φ2/φ1、およびテーパ角αを有する非貫通孔120を形成することができる。
なお、製造された第1の部材100に対して、さらに、
(iii)スパッタ法により、非貫通孔に金属層を設置する工程、
(iv)電気めっき法により、非貫通孔に導電性材料を充填する工程、および
(v)基板の非貫通孔が形成された表面の導電性材料をCMP法等の研磨により除去し、その後反対側の表面を研磨して、貫通孔を形成する工程
を実施しても良い。
以下の方法により、非貫通孔を有する基板を製造した。
例1と同様の方法により、非貫通孔を有する基板を製造した。ただし、この例2では、レーザ光のショット数を200回に変更した。
例1と同様の方法により、非貫通孔を有する基板を製造した。ただし、この例3では、レーザ光のショット数を400回に変更した。
以下の方法により、非貫通孔を有する基板を製造した。
以下の方法により、非貫通孔を有する基板を製造した。
以下の方法により、非貫通孔を有する基板を製造した。
表1から、サンプル1〜サンプル4では、開口部の直径φ1が5μm〜200μmの範囲にあり、深さdが30μm以上であることがわかった。また、サンプル1〜サンプル4では、非貫通孔の先端部の形状は円で近似でき、開口部の直径φ1に対する先端部の近似円の直径φ2の比、すなわち比φ2/φ1は、0.03〜0.9の範囲であることがわかった。さらに、テーパ角αが2゜〜15゜の範囲にあることがわかった。
12 第1の表面
14 第2の表面
20 非貫通孔
22 開口
24 側壁
26 底部壁
27 境界領域
28 近傍領域
40 金属層
60 導電性材料
70 貫通孔
80 貫通電極付き基板
100 第1の部材(本発明の一実施形態による非貫通孔を有する基板)
110 基板
112 第1の表面
114 第2の表面
120 非貫通孔
122 開口部
123 側部
129 先端部
131 近似円
135 第1の側壁
137 第2の側壁
Claims (6)
- 非貫通孔を有するガラス製の基板であって、
前記非貫通孔は、開口部の直径φ1が5μm〜200μmの範囲であり、深さdが30μm以上であり、
前記非貫通孔は、先端部が丸くなっており、前記非貫通孔の延伸軸に沿った前記開口部の直径を通る断面において、前記先端部の形状は円で近似でき、該円の直径をφ2としたとき、比φ2/φ1は、0.03〜0.9の範囲であり、
前記断面には、前記非貫通孔の側部を区画する、延伸軸に対して略対称な第1の側壁および第2の側壁が認められ、
前記延伸軸に沿って、前記開口部から深さ方向にd1(d1=0.1×d)の距離にある前記第1の側壁上の点をAとし、前記開口部から深さ方向にd2(d2=0.5×d)の距離にある前記第1の側壁上の点をBとし、点Aおよび点Bを結ぶ直線をLとし、直線Lと前記延伸軸とのなす角をテーパ角αとしたとき、
前記テーパ角αは、2゜〜15゜(ただし、5゜以上の範囲を除く)の範囲にある、基板。 - 前記非貫通孔には導電性材料が充填されている、請求項1に記載の基板。
- 前記非貫通孔の開口部は、前記非貫通孔が形成された面と曲線で接続された形状である、請求項1または2に記載の基板。
- 前記非貫通孔の開口部は、前記非貫通孔が形成された面と非曲線で接続された形状である、請求項1または2に記載の基板。
- 前記比φ2/φ1は、0.05〜0.45の範囲である、請求項1乃至4のいずれか一つに記載の基板。
- 当該基板はガラスコア基板用の基板である、請求項1乃至5のいずれか一項に記載の基板。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016221890 | 2016-11-14 | ||
JP2016221890 | 2016-11-14 | ||
PCT/JP2017/040411 WO2018088468A1 (ja) | 2016-11-14 | 2017-11-09 | 非貫通孔を有する基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018088468A1 JPWO2018088468A1 (ja) | 2019-10-03 |
JP6962332B2 true JP6962332B2 (ja) | 2021-11-05 |
Family
ID=62109309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018550248A Active JP6962332B2 (ja) | 2016-11-14 | 2017-11-09 | 非貫通孔を有する基板 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20190267317A1 (ja) |
JP (1) | JP6962332B2 (ja) |
TW (1) | TWI759353B (ja) |
WO (1) | WO2018088468A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190116123A (ko) * | 2019-07-04 | 2019-10-14 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09283934A (ja) * | 1996-04-10 | 1997-10-31 | Cmk Corp | プリント配線板 |
US8129822B2 (en) * | 2006-10-09 | 2012-03-06 | Solexel, Inc. | Template for three-dimensional thin-film solar cell manufacturing and methods of use |
JP2011066251A (ja) * | 2009-09-18 | 2011-03-31 | Panasonic Corp | 半導体基板の製造方法 |
JP2012190900A (ja) * | 2011-03-09 | 2012-10-04 | Sony Corp | 半導体装置及びその製造方法 |
JP2013058525A (ja) * | 2011-09-07 | 2013-03-28 | Seiko Epson Corp | 半導体装置、及びその製造方法 |
JP2014072502A (ja) * | 2012-10-02 | 2014-04-21 | Canon Inc | マイクロ構造体、貫通電極付基板の製造方法 |
JP6142996B2 (ja) * | 2013-06-26 | 2017-06-07 | レーザーテック株式会社 | ビア形状測定装置及びビア検査装置 |
JP6458429B2 (ja) * | 2014-09-30 | 2019-01-30 | 大日本印刷株式会社 | 導電材充填貫通電極基板及びその製造方法 |
-
2017
- 2017-11-09 WO PCT/JP2017/040411 patent/WO2018088468A1/ja active Application Filing
- 2017-11-09 JP JP2018550248A patent/JP6962332B2/ja active Active
- 2017-11-13 TW TW106139105A patent/TWI759353B/zh active
-
2019
- 2019-05-10 US US16/409,178 patent/US20190267317A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20190267317A1 (en) | 2019-08-29 |
WO2018088468A1 (ja) | 2018-05-17 |
TWI759353B (zh) | 2022-04-01 |
TW201830589A (zh) | 2018-08-16 |
JPWO2018088468A1 (ja) | 2019-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20180339936A1 (en) | Manufacturing method of glass substrate and glass substrate | |
KR101940334B1 (ko) | 레이저 가공 방법 | |
US8961806B2 (en) | Laser processing method | |
TWI751978B (zh) | 玻璃板之製造方法、玻璃板、玻璃物品之製造方法、玻璃物品、及玻璃物品之製造裝置 | |
TWI716577B (zh) | 製造具有貫通孔之玻璃基板之方法以及系統、與於玻璃基板形成貫通孔之方法 | |
JP2017525155A (ja) | 超音波槽及び一様ガラス基板エッチングのための方法 | |
JP2017071074A (ja) | 内部加工層形成単結晶基板の製造方法、および、単結晶基板の製造方法 | |
US20180037489A1 (en) | Manufacturing method of glass substrate with hole | |
JP4570980B2 (ja) | 試料台及び試料加工方法 | |
US20230192535A1 (en) | Method for introducing a recess into a substrate | |
TW200948523A (en) | Processing of multilayer semiconductor wafers | |
JP6962332B2 (ja) | 非貫通孔を有する基板 | |
JP4967777B2 (ja) | インクジェットヘッドの製造方法 | |
CN104755441B (zh) | 蚀刻方法、掩膜、功能部件以及功能部件的制造方法 | |
JP2002174571A (ja) | Tem試料薄片化加工 | |
JP7116926B2 (ja) | ガラス板の製造方法、及びガラス板、並びにガラス板集合体 | |
JP6963023B2 (ja) | 技術的マスクの製造方法 | |
JP4801432B2 (ja) | 集束イオンビーム加工方法およびそれを用いた透過型電子顕微鏡試料の作製方法 | |
KR102491093B1 (ko) | 패턴 형성 방법 | |
JP2007163160A5 (ja) | ||
JP2016018838A (ja) | シリコン基板の加工方法 | |
JP2019108243A (ja) | 貫通孔形成方法及び貫通孔を有するガラス基板の製造方法 | |
WO2016067728A1 (ja) | 脆性基板の分断方法 | |
KR20200055414A (ko) | 쉐도우 마스크의 제조방법 및 이 제조방법에 의해 제조된 쉐도우 마스크 | |
JP2009074933A (ja) | 断面観察試料の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210811 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210914 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210927 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6962332 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |