JP6960908B2 - アレイ基板、アレイ基板の製造方法及び表示装置 - Google Patents

アレイ基板、アレイ基板の製造方法及び表示装置 Download PDF

Info

Publication number
JP6960908B2
JP6960908B2 JP2018512890A JP2018512890A JP6960908B2 JP 6960908 B2 JP6960908 B2 JP 6960908B2 JP 2018512890 A JP2018512890 A JP 2018512890A JP 2018512890 A JP2018512890 A JP 2018512890A JP 6960908 B2 JP6960908 B2 JP 6960908B2
Authority
JP
Japan
Prior art keywords
signal line
substrate
array substrate
display device
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018512890A
Other languages
English (en)
Other versions
JP2020512602A (ja
Inventor
チョン・リュウ
ハイシェン・ジャオ
ジリエン・シャオ
ホンシ・シャオ
ウェイ・ワン
シャオグアン・ペイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2020512602A publication Critical patent/JP2020512602A/ja
Application granted granted Critical
Publication of JP6960908B2 publication Critical patent/JP6960908B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/047—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using sets of wires, e.g. crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Description

本願は出願日２０１７年０３月０３日、出願番号２０１７１０１２３３７４.６の中国特許出願の優先権を主張し、その内容は全体として本明細書に引用される。
本発明は、表示技術に関し、特に、アレイ基板、アレイ基板の製造方法及びアレイ基板を備える表示装置に関するものである。
自己容量方式の埋込型タッチパネルのようなタッチパネルは、複数のブロック状のタッチ電極を備えている。各タッチ電極は、タッチ信号線を介して駆動回路に連結される。駆動回路は各タッチ信号線と各タッチ電極の座標位置を介して信号の変化を受信することにより、タッチ位置を決定する。
一般的に、従来の技術においては、パラレル信号線は、タッチパネルのアレイ基板においてタッチ信号線と並列に連結される。しかしながら、パターニング工程において、ダストなどの異物の影響により、パラレル信号線とデータ線の間に導電性残留物が発生し、この結果、タッチパネルにサブピクセルを正しく表示することができない。
一の態様においてアレイ基板を提供し、本発明のアレイ基板は、基板と、基板に配置される第１信号線および第２信号線と、第１信号線および第２信号線を覆う絶縁層と、絶縁層を貫通する溝を備える。第１信号線および第２信号線は、お互いに分離するように同一の層に配置される。溝は第１信号線と第２信号線の間に位置する。
他の態様においてアレイ基板の製造方法を提供し、本発明のアレイ基板の製造方法は、基板を用意するステップと、基板に配置される第１信号線および第２信号線を含むパターンを形成するステップとを含む。第１信号線および第２信号線は、お互いに分離するように同一の層に配置される。アレイ基板の製造方法は、第１信号線および第２信号線を覆う絶縁層を形成するステップと、第１信号線と第２信号線の間に位置し絶縁層を貫通する溝を形成するステップとを含む。
従来の技術に係るアレイ基板を示す概略図である。 本発明の実施形態に係るアレイ基板の一例を示す概略図である。 本発明の実施形態に係る図２に示したアレイ基板の一例における第１信号線および第２信号線の分布の一例を示す平面図である。 本発明の実施形態に係るアレイ基板の製造方法のフローチャートである。 本発明の実施形態に係るアレイ基板の製造方法の他のフローチャートである。 本発明の実施形態に係る表示装置の一例を示す概略図である。
図面は本発明の実施形態を説明するためのものであり、本発明の範囲を限定するものではない。
本発明の実施例を、添付図面を参照して詳細に説明する。ここで、実施形態についての記述は本発明を説明するためのものであり、本発明の範囲を限定するものではない。
図１は従来の技術に係るアレイ基板１００を示す概略図である。タッチ位置決めの精度を向上させるために、パラレル信号線１２とタッチ信号線１１は並列に連結され、この結果、駆動回路とタッチ電極１３の間の接続抵抗、すなわち、タッチ信号線１１とパラレル信号線１２の全抵抗を低減する。パラレル信号線１２とタッチ信号線１１は非表示領域において並列に連結される。図１では、パラレル信号線１２とタッチ信号線１１の間の接続を示さないが、表示領域の断面図を示している。工程数を減らすために、パラレル信号線１２とデータ線１４は同一のパターニング工程により作製される。データ線１４とパラレル信号線１２がパターニング工程において形成されると、ダスト等の異物の影響によりデータ線１４とパラレル信号線１２の間に導電性残留物１５が発生する恐れが生じる。この結果、データ線１４とパラレル信号線１２の間に短絡が発生する恐れが生じる。
表示段階において、タッチ電極１３は共通電極として機能する。つまり、表示段階において、パラレル信号線１２は共通の電圧信号により負荷される。したがって、データ線１４とパラレル信号線１２が短絡した場合に、データ線１４における電圧はパラレル信号線１２における共通電圧まで引き下げられる。このように、データ線１４は、表示段階においてサブピクセルに対し所望のデータ電圧を提供することができなく、またサブピクセルを正しく表示することができなく、表示欠陥の原因になっている。
図２は本発明の実施形態に係るアレイ基板２００の一例を示す概略図である。図２に示したように、アレイ基板２００は、基板２０と第１信号線２１および第２信号線２２と基板２０の上に配置された絶縁層２４を備えている。第１信号線２１と第２信号線２２は同一の層に配置される。つまり、第１信号線２１が位置する層は、第２信号線２２が位置する層と一致する。第１信号線２１は第２信号線２２から分離される。絶縁層２４は、第１信号線２１および第２信号線２を覆っている。溝２４１は絶縁層２４に形成され、かつ絶縁層２４を貫通する。溝２４１の位置は第１信号線２１と第２信号線２２の間の空間領域に対応する。つまり、溝２４１は第１信号線２１と第２信号線２２の間に位置する。溝２４１は第１信号線２１と第２信号線２２が位置する層の底面まで延在することにより、第１信号線２１と第２信号線２２を分離することができる。従って、第１信号線２１と第２信号線２２は互いに電気的に絶縁される。本発明において、第１信号線２１と第２信号線２２が位置する層は信号線層と呼ばれる場合もある。
第１信号線２１と第２信号線２２を同一の層に配置することができる。このようにすれば、第１信号線２１と第２信号線２２は同一のパターニング工程によって形成される。幾つかの実施形態では、パターニング工程は、金属層およびフォトレジスト層を形成するステップと、フォトレジスト層を露光・現像することにより、第１領域と第２領域にフォトレジストを保持し、他の領域のフォトレジストを除去するステップと、金属層をエッチングすることにより、フォトレジストで覆われていない金属を除去し、第１領域には第１信号線２１を形成し、第２領域には第２信号線２２を形成するステップと、残ったフォトレジストを除去するステップとを含む。製造工程において、ダスト等の不純物が金属層や第１領域と第２領域の間の領域のフォトレジストに付着することにより、ダストの位置にフォトレジストが残る恐れが生じる。このため、金属層をエッチングする期間において、対応する金属部分が完全にエッチングされない。このように、第１信号線２１と第２信号線２２の間に金属残留物が生成され（図１に示される導電性残留物１５など）、第１信号線２１と第２信号線２２の間に短絡が生じた。
本発明において、溝２４１は絶縁層２４に配置され、かつ絶縁層２４を貫通する。溝２４１は第１信号線２１と第２信号線２２の間の空間領域に位置し、第１信号線２１と第２信号線２２が位置する層の底面まで延在する。製造工程において、溝２４１は、ダスト等の不純物により形成された導電性残留物に対応した位置に配置されることがあり、導電性残留物は溝２４１を介して露出する（ダストと他の不純物は、フォトレジストの除去時には既に除去されている）。溝２４１における導電性残留物はその後エッチングされて除去され、又は、他の信号線が後に形成された時に溝２４１における導電性残留物はエッチングされ得る。溝２４１を採用することにより、第１信号線２１と第２信号線２２の間の電気絶縁性を確保することができる。したがって、第１信号線２１と第２信号線２２の間の短絡を抑制することができ、アレイ基板の品質を向上させることができる。
図２に示したように、アレイ基板２００は、基板２０の上に配置された薄膜トランジスタ及び画素電極２８と、他の適切な構造をさらに含む。幾つかの実施形態では、図２に示したように、薄膜トランジスタはゲート電極２５１とゲート絶縁層２５２と能動層２５３を含む。ゲート絶縁層２５２はゲート電極２５１と能動層２５３の間に配置されている。幾つかの実施形態では、ゲート絶縁層２５２は基板２０全体をカバーする。画素電極２８と第２信号線２２はゲート絶縁層２５２の上に配置されている。これらの実施形態では、第１信号線２１と第２信号線２２が位置する層の底面はゲート絶縁層２５２の上面に対応する。幾つかの他の実施形態では、ゲート絶縁層２５２はゲート電極２５１のみをカバーし、基板２０を完全にカバーしないことになる。さらに、第１信号線２１と第２信号線２２を基板２０の上面に直接配置してもよい。これらの実施形態では、第１信号線２１と第２信号線２２が位置する層の底面は基板２０の上面に対応する。
さらに、図２に示したように、アレイ基板２００は、絶縁層２４の上に配置された第３信号線２３をさらに備えている。第３信号線２３の位置は第１信号線２１の位置に対応する。つまり、基板における第３信号線２３の正投影は、基板における第１信号線２１の正投影と少なくとも部分的に重なっている。導電性材料層を形成し、パターニング工程において導電性材料層をパターニングすることにより、第３信号線２３が形成される。パターニング工程において導電性材料層をパターニングすることにより第３信号線２３を形成すると、第３信号線２３に対応する領域以外の領域における導電性材料層の部分に加えて、第１領域と第２領域の間の空間領域に対応する部分を含む部分についてエッチングする必要がある。これは、第３信号線２３の位置は第１信号線２１の位置に対応し、第１信号線２１の外側に位置した導電性残留物は一緒に除去されるからである。このように、導電性残留物を付加ステップなしで除去することができる。よって、第１信号線２１と第２信号線２２の間の短絡を抑制することができる。
本実施形態では、様々な適用環境に基づいて溝２４１の数量、形状やサイズを選ぶことができる。幾つかの実施形態では、例えば、複数の円柱状や四角柱状の溝を第１信号線２１の長さ方向に沿って配置することができる。また、基板２０における溝２４１の投影をストリップ状にする。前記ストリップの延在方向は、第１信号線２１と第２信号線２２の間の空間領域の延在方向と同じまたは略同じである。幾つかの実施形態では、ストリップの長さは、第１信号線２１と第２信号線２２の間の空間領域の長さと同じまたは略同じである。ストリップの幅は任意であるが、必要に応じて選ぶこともできる。このように、パターニングすることによって第１信号線２１と第２信号線２２が形成された後、第１信号線２１と第２信号線２２の間の空間領域には第１信号線２１を第２信号線２２に連結させた導電性残留物が存在すれば、絶縁層２４における溝２４１は導電性残留物の少なくとも一部を露出させる。そこで、後のエッチングによって第３信号線２３が形成された際に、露出した導電性残留物を除去することができる。導電性残留物の位置を検出することなしに、第１信号線２１と第２信号線２２の間の電気絶縁性を確保することができる。
幾つかの実施形態では、第１信号線２１と第２信号線２２は並列に配置されている。これらの実施形態では、溝２４１も第１信号線２１及び第２信号線２２と並列に配置されてもよい。
本実施形態にかかるアレイ基板は表示装置に用いられ得る。幾つかの実施形態では、図２に示したように、アレイ基板２００はタッチ電極２６をさらに備えている。第３信号線２３はタッチ電極２６に連結されたタッチ信号線であってもよく、第２信号線２２はデータ線であってもよい。第３信号線２３と第１信号線２１は並列に連結されてもよい。駆動回路はタッチ電極２６における信号に従ってタッチ位置を決定するように、第３信号線２３は駆動回路（図示せず）に連結されてもよい。タッチ電極２６と駆動回路の間の接続抵抗を低減するように、第１信号線２１と第３信号線２３は並列に連結されてもよいので、タッチ検出の精度を向上させることができる。
幾つかの実施形態では、図２に示したように、アレイ基板２００は第３信号線２３の上に配置された不活性化層２７をさらに備えている。タッチ電極２６は不活性化層２７の上に配置され、不活性化層２７を貫通した少なくとも一つの第１貫通孔（図示せず）を介して第３信号線２３に連結される。少なくとも二つのコネクタ、例えば第１コネクタと第２コネクタは不活性化層２７の上に配置され、且つ同一の層にタッチ電極２６として機能する。第１コネクタの第１端部は不活性化層２７を貫通した複数の第２貫通孔の少なくとも一つを介して第３信号線２３の第１端部に連結される。第１コネクタの第２端部は不活性化層２７と絶縁層２４を貫通した複数の第３貫通孔の少なくとも一つを介して第１信号線２１の第１端部に連結される。第２コネクタの第１端部は不活性化層２７を貫通した複数の第２貫通孔の少なくとももう一つを介して第３信号線２３の第２端部に連結される。第２コネクタの第２端部は不活性化層２７と絶縁層２４を貫通した複数の第３貫通孔の少なくとももう一つを介して第１信号線２１の第２端部に連結される。
幾つかの実施形態では、第１貫通孔、第２貫通孔、第３貫通孔は非表示領域に位置する。つまり、タッチ電極２６と第３信号線２３の接続位置及び第３信号線２３と第１信号線２１の接続位置は非表示領域に位置する。このように、図２はアレイ基板２００の表示領域の断面図を示すので、図２には上記の貫通孔が示されていない。
幾つかの実施形態では、本実施形態にかかるアレイ基板は複数の第１信号線２１および複数の第２信号線２２を備え、そして、第２信号線２２の数と第１信号線２１の数は異なっている。図３は、本実施形態に係るアレイ基板２００における第１信号線２１および第２信号線２２の分布を示す平面図である。図３に示したように、アレイ基板２００は、複数の行および複数の列に配置された複数の画素領域に分けられる。各画素領域は、行方向に配置された複数のサブピクセル領域を含む（図３にはP１、P２、P３）。本発明において、画素領域の列は画素領域列と呼ばれ、第１信号線２１の一つに対応する。
第１信号線２１と第１信号線２１から離れた第２信号線２２の間よりも、第１信号線２１と第１信号線２１に近い第２信号線２２の間に短絡が発生しやすくなっている。そこで、溝２４１が絶縁層２４に形成されたときに、溝２４１は二つの隣接する画素領域の間には、第１信号線２１と第２信号線２２の間の対応する領域のみに形成されている。つまり、溝２４１は少なくとも一つのサブピクセル領域によりお互いに離れられた第１信号線２１と第２信号線２２の間に形成される必要がない。
タッチ電極２６はタッチ段階でタッチ電極として使用され、表示段階で共通電極として使用されている。本発明において、第１信号線２１と第２信号線２２の間の短絡を抑制することができる。このように、本発明のアレイ基板を含む表示装置において、表示段階でタッチが発生した場合に、タッチ電極２６における共通信号は第２信号線２２に影響しないので、従来の技術と比較して表示欠陥を低減する。
本発明はアレイ基板の製造方法も提供する。図４は本発明の実施形態に係るアレイ基板の製造方法４００の一例を示すフローチャートである。図２と図３を参照し、アレイ基板の製造方法４００の一例について詳細に説明する。
Ｓ１において、基板２０を用意する。
Ｓ２において、基板２０に第１信号線２１と第２信号線２２を含むパターンを形成する。第１信号線２１と第２信号線２２は互いに分離するように同一の層に配置される。
Ｓ３において、第１信号線２１と第２信号線２２を覆う絶縁層２４を形成する。
Ｓ４において、絶縁層２４を貫通する溝２４１を形成する。溝２４１の位置は第１信号線２１と第２信号線２２の間の空間領域に対応する。つまり、溝２４１は第１信号線２１と第２信号線２２の間に位置する。
Ｓ５において、溝２４１を第１信号線２１と第２信号線２２が位置する層の底面に到達させるように、溝２４を介し導電性残留物をエッチングすることにより第１信号線２１と第２信号線２２の間にある導電性残留物を除去する。
本実施形態の製造方法によれば、第１信号線２１と第２信号線２２を形成するパターニング工程では、溝２４１は第１信号線２１と第２信号線２２の間の導電性残留物を完全に除去しなくても、導電性残留物の位置で絶縁層２４を貫通した溝２４１を介して導電性残留物を露出させることができる（ダストと他の不純物は、フォトレジストの除去時には既に除去されている）。このように、溝２４１における導電性残留物がＳ５のエッチングにより除去されるので、第１信号線２１と第２信号線２２が電気的に絶縁されることを確保する。したがって、第１信号線２１と第２信号線２２の間の短絡を防止することができるので、アレイ基板の品質を改善する。
幾つかの実施形態では、溝２４１による導電性残留物のエッチングは、個別に導電性残留物のエッチングを含んでもよい。幾つかの他の実施形態では、他の信号線が形成されたときに導電性残留物を一括してエッチングすることにより、導電性残留物が存在するか否かを問わず、第１信号線２１と第２信号線２２の間の電気絶縁性を確保することができる。
図５は本発明の実施形態に係るアレイ基板の製造方法５００の一例を示す他のフローチャートである。図２と図５を参照し、アレイ基板の製造方法５００の一例について詳細に説明する。
Ｓ１において、基板２０を用意する。
Ｓ１１において、基板２０に薄膜トランジスタのゲート電極２５１を含むパターンを形成する。
Ｓ１２において、ゲート電極２５１にゲート絶縁層２５２を形成する。
Ｓ１３において、ゲート絶縁層２５２に薄膜トランジスタの能動層２５３を含むパターンを形成する。
Ｓ１４において、画素電極を含むパターンを形成する。
Ｓ２において、第１信号線２１と第２信号線２２を含むパターンを形成する。幾つかの実施形態では、ゲート絶縁層２５２に第１信号線２１と第２信号線２２と薄膜トランジスタのソース電極２５４と薄膜トランジスタのドレイン電極とを含むパターンを形成する。第１信号線２１と第２信号線２２は互いに分離して同一の層に配置される。第２信号線２２はデータ線である。第１信号線２１と第２信号線２２は互いに並列に配置されている。
Ｓ３において、第１信号線２１と第２信号線２２を覆う絶縁層２４を形成する。
Ｓ４において、絶縁層２４を貫通する溝２４１を形成する。溝２４１の位置は第１信号線２１と第２信号線２２の間の空間領域に対応する。幾つかの実施形態では、基板２０における溝２４１の投影はストリップ状で、ストリップの延在方向は、第１信号線２１と第２信号線２２の間の空間領域の延在方向と同じまたは略同じで、ストリップの長さは、第１信号線２１と第２信号線２２の間の空間領域の長さと同じまたは略同じである。
Ｓ４１において、導電性材料層を形成する。幾つかの実施形態では、導電性材料層は金属材料層である。
Ｓ５において、エッチングは溝２４１を介して行われる。当該エッチングにより第１信号線２１と第２信号線２２の間にある導電性残留物を除去することができる。幾つかの実施形態では、導電性材料層をパターニングすることにより、第１信号線２１に対応する位置に導電性材料を保持し、他の領域における導電性材料はエッチングにより除去された。第１信号線２１に対応する位置における導電性材料は、基板における正投影が基板における第１信号線２１の正投影と少なくとも部分的に重なっている導電性材料層の部分における導電性材料であってもよい。これにより、第１信号線２１に対応する第３信号線２３が形成される。基板における第３信号線２３の正投影は基板における第１信号線２１の正投影と少なくとも部分的に重なっている。第１信号線２１と第２信号線２２の間の電気絶縁性を確保するために、このエッチングは溝２４１における導電性残留物を除去することにより、溝２４１を第１信号線２１と第２信号線２２が位置する層の底面に到達させる。この結果、第１信号線２１と第２信号線２２が位置する層における溝２４１に対応する領域が露出する。幾つかの実施形態では、第１信号線２１と第２信号線２２が位置する層の底面はゲート絶縁層２５２の上面であってもよい。
第３信号線を形成するための導電性材料層の材料は、第１信号線２１と第２信号線２２を形成するための材料と同じであってもよい。第１信号線２１と第２信号線２２の間に導電性残留物がある場合には、絶縁層２４における溝２４１は絶縁層２４を貫通するので、少なくとも一部の導電性材料は溝２４１により露出されている。従って、Ｓ４１で形成された導電性材料層が露出した導電性残留物をカバーする。Ｓ５において導電性材料層がエッチングされた場合に、溝２４１の位置にある導電性材料層がエッチングされて除去され、かつ第１信号線２１と第２信号線２２の間の導電性残留物もエッチングされて除去された。従って、第１信号線２１と第２信号線２２の間の短絡を付加ステップなしで抑制することができる。
Ｓ６において、不活性化層２７を形成する。
Ｓ７において、タッチ電極２６を含むパターンを形成する。
Ｓ５で形成された第３信号線２３はタッチ電極２６に連結されたタッチ信号線であってもよい。第１信号線２１と第３信号線２３は並列に連結されてもよい。幾つかの実施形態では、タッチ電極２６を第３信号線２３に連結し、かつ第３信号線２３と第１信号線２１を並列に連結するために、不活性化層２７を形成した後、かつタッチ電極２６を含むパターンを形成する前に、少なくとも一つの不活性化層２７を貫通した第１貫通孔、不活性化層２７を貫通した第２貫通孔、不活性化層２７を貫通した第３貫通孔は、絶縁層２４を形成してもよい。第２貫通孔と第３貫通孔を第１信号線２１の両端に配置してもよい。
Ｓ７で形成されたタッチ電極２６を含むパターンは二つのコネクタ即ち第１コネクタと第２コネクタを含むことができる。二つのコネクタは、第３信号線２３の両端にそれぞれ対応する。第１コネクタの第１端部は不活性化層２７を貫通した複数の第２貫通孔の少なくとも一つを介して第３信号線２３の第１端部に連結される。第１コネクタの第２端部は不活性化層２７と絶縁層２４を貫通した複数の第３貫通孔の少なくとも一つを介して第１信号線２１の第１端部に連結される。第２コネクタの第１端部は不活性化層２７を貫通した複数の第２貫通孔の少なくとももう一つを介して第３信号線２３の第２端部に連結される。第２コネクタの第２端部は不活性化層２７と絶縁層２４を貫通した複数の第３貫通孔の少なくとももう一つを介して第１信号線２１の第２端部に連結される。
本発明はアレイ基板を含む表示装置も提供する。図６は本発明の実施形態に係る表示装置６００の一例を示す概略図である。図６に示すように、表示装置６００は本発明のアレイ基板６０１を備えている。アレイ基板６０１は、例えば、上記のいずれかの一例に記載されたアレイ基板である。アレイ基板６０１に加えて、表示装置６００は他の適切な構造を更に含むことができる。例えば、アレイ基板６０１を更に含む表示装置６００は表示パネルを含む。ディスプレイ装置６００は、例えば、タブレットコンピュータ、携帯電話、車のモニターやテレビである。本発明のアレイ基板を含むいずれの表示装置は、本発明の範囲内である。アレイ基板においてデータ線とタッチ信号線の間の短絡が抑制されたので、表示装置において表示段階でのタッチコントロールの影響による表示欠陥を低減することができる。したがって、表示性能を向上させることができる。
本発明は、アレイ基板、アレイ基板の製造方法及びアレイ基板を備える表示装置を提供する。本発明によれば、絶縁層を貫通した溝は絶縁層に配置してもよいし、第１信号線と第２信号線の間の空間領域に対応してもよい。また、溝は第１信号線と第２信号線が位置する層の底面に延在し、第１信号線を第２信号線から離せる。従って、第１信号線と第２信号線は互いに電気的に絶縁し、かつ第１信号線と第２信号線の間の短絡を抑制することができる。このように、埋め込まれた表示装置において、表示段階はタッチコントロールに影響されていないので、表示欠陥を低減し、表示性能を改善することができる。また、エッチングによって第３信号線が後に形成されたときに溝内の導電性残留物を一括してエッチングすることにより、溝内に露出した導電性残留物は除去される。従って、第１信号線と第２信号線の間の短絡を付加ステップなしで防止することができる。
本発明はアレイ基板を提供する。当該アレイ基板は基板と、基板の上に位置し、お互いに分離するように同一の層に配置される第１信号線および第２信号線と、第１信号線および第２信号線を覆う絶縁層と、絶縁層に形成し貫通する溝とを備える。溝は第１信号線と第２信号線が位置する層の底面まで延在し、第１信号線と第２信号線を分離して、第１信号線を第２信号線から電気的に絶縁させる。本発明のアレイ基板は表示欠陥を低減し、表示性能を向上させることができる。
本発明の実施例についての記述は本発明を説明するためのものである。以上の内容は本発明を具体的な実施例や開示した実施例に限定するものではない。従って、上記の説明は本発明を限定するものではなく、本発明を説明するためのものと見なされるべきである。多くの修正および変更は当業者にとって明らかである。実施例を選びまたは説明するのは本発明の原理や最適の応用を説明するためであり、これにより、当業者は、本発明の様々な実施例や特定の使用または実行に適している種々の変形を理解すべきである。本発明の範囲は請求の範囲またはそれと等価な内容により限定され、特に明記しない限り、すべての用語は最も広く合理的な意味を有する。したがって、「当該発明」、「本発明」という用語が必ず請求の範囲を特定の実施例に制限せず、また、本発明の典型的な実施例を参照することは、本発明に対する制限を意味しない。このような制限を推測もできない。これらの請求の範囲において、「第１」、「第２」などは名詞または要素とともに使われている。このような用語は命名するためのものであることを理解すべきで、具体的な番号が与えられていない限り、このような命名を付けた要素の番号に制限を与えることと解釈してはならない。いずれの述べた長所と利点は、本発明のすべての実施例に適用されない可能性がある。本発明は、その趣旨を逸脱しない限り、変更、改良され得ることはいうまでもない。なお、以下の請求の範囲において要素や構成が明確に記載されているかどうかにかかわらず、本公開の要素と構成は、公衆に対する目的ではない。
１１ タッチ信号線
１２ パラレル信号線
１３ タッチ電極
１４ データ線
１５ 導電性残留物
２０ 基板
２１ 第１信号線
２２ 第２信号線
２３ 第３信号線
２４ 絶縁層
２４１ 溝
２５１ ゲート電極
２５２ ゲート絶縁層
２５３ 能動層
２５４ ソース電極
２５５ ドレイン電極
２６ タッチ電極
２７ 不活性化層
２８ 画素電極
１００ アレイ基板
２００ アレイ基板
４００ 製造方法
５００ 製造方法
６００ 表示装置

Claims (9)

  1. タッチ表示装置用のアレイ基板であって、
    基板と、
    前記基板において、互いに分離して同一の層に配置される第１信号線および第２信号線と、
    前記第１信号線および前記第２信号線を覆う絶縁層と、
    前記第１信号線と前記第２信号線との間に位置し前記絶縁層を貫通する溝と、
    前記絶縁層の上に配置された第３信号線と、
    前記第３信号線の上に形成され、前記第３信号線に連結されるタッチ電極と、
    を備えた、タッチ表示装置用のアレイ基板において、
    前記基板における前記第３信号線の正投影が、前記基板における前記第１信号線の正投影と少なくとも部分的に重なって、前記第３信号線と前記第１信号線とは並列に連結されていることを特徴とする、タッチ表示装置用のアレイ基板。
  2. 前記基板における前記溝の投影はストリップで、
    前記ストリップの延在方向は、前記第１信号線と前記第２信号線との間の空間領域の延在方向と同じまたは略同じで、
    前記ストリップの延在方向に沿った前記ストリップの長さは、前記空間領域の延在方向に沿った前記空間領域の長さと同じまたは略同じであることを特徴とする請求項１に記載のタッチ表示装置用のアレイ基板。
  3. 前記第１信号線は前記第２信号線と並列に配置されることを特徴とする請求項１または２に記載のタッチ表示装置用のアレイ基板。
  4. 前記第２信号線はデータ線を含むことを特徴とする請求項３に記載のタッチ表示装置用のアレイ基板。
  5. タッチ表示装置用のアレイ基板の製造方法であって、
    基板を用意するステップと、
    前記基板において、互いに分離して同一の層に配置される第１信号線および第２信号線を含むパターンを形成するステップと、
    前記第１信号線および前記第２信号線を覆う絶縁層を形成するステップと、
    前記第１信号線と前記第２信号線との間に位置し前記絶縁層を貫通する溝を形成するステップと、を含み、
    前記基板に前記第１信号線と前記第２信号線を含む前記パターンを形成した後に、前記第１信号線と前記第２信号線の間に導電性残留物が存在し、
    当該製造方法は、前記溝を介しエッチングすることにより前記第１信号線と前記第２信号線の間にある前記導電性残留物を除去するステップと、
    前記溝を形成した後、導電性材料層を形成するステップと、をさらに含み、
    前記溝を介しエッチングすることにより前記導電性残留物を除去するステップが、
    前記基板上の正投影が前記基板上の前記第１信号線の正投影と少なくとも部分的に重なるように導電性材料を前記導電性材料層の部分に保持し、第３信号線が形成されて前記導電性残留物が除去されるまで前記導電性材料層の他の部分の前記導電性材料をエッチングし、前記基板上の前記第３信号線の正投影が前記基板上の前記第１信号線の正投影と少なくとも部分的に重なるように、前記導電性材料層をパターニングするステップを含み、
    当該製造方法は、前記導電性材料層をパターニングした後に、前記第３信号線の上にタッチ電極を含むパターンを形成するステップをさらに含み、
    前記第３信号線は前記タッチ電極に連結され、
    前記第３信号線と前記第１信号線とは並列に連結されていることを特徴とする、タッチ表示装置用のアレイ基板の製造方法。
  6. 前記溝を形成するステップは、前記基板における投影がストリップである溝を形成することを含み、
    前記ストリップの延在方向は、前記第１信号線と前記第２信号線との間の空間領域の延長方向と同じまたは略同じで、
    前記ストリップの延在方向に沿った前記ストリップの長さは、前記空間領域の延在方向に沿った前記空間領域の長さと同じまたは略同じであることを特徴とする請求項５に記載のタッチ表示装置用のアレイ基板の製造方法。
  7. 前記第１信号線は前記第２信号線と並列に形成されることを特徴とする請求項５に記載のタッチ表示装置用のアレイ基板の製造方法。
  8. 前記第２信号線はデータ線を含むことを特徴とする請求項７に記載のタッチ表示装置用のアレイ基板の製造方法。
  9. 請求項１に記載のタッチ表示装置用のアレイ基板を備えていることを特徴とする表示装置。
JP2018512890A 2017-03-03 2017-08-15 アレイ基板、アレイ基板の製造方法及び表示装置 Active JP6960908B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710123374.6 2017-03-03
CN201710123374.6A CN108536324B (zh) 2017-03-03 2017-03-03 阵列基板及其制作方法、显示装置
PCT/CN2017/097471 WO2018157563A1 (en) 2017-03-03 2017-08-15 Array substrate, fabrication method and display device

Publications (2)

Publication Number Publication Date
JP2020512602A JP2020512602A (ja) 2020-04-23
JP6960908B2 true JP6960908B2 (ja) 2021-11-05

Family

ID=63369732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018512890A Active JP6960908B2 (ja) 2017-03-03 2017-08-15 アレイ基板、アレイ基板の製造方法及び表示装置

Country Status (5)

Country Link
US (1) US10545594B2 (ja)
EP (1) EP3590030A4 (ja)
JP (1) JP6960908B2 (ja)
CN (1) CN108536324B (ja)
WO (1) WO2018157563A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109460162B (zh) * 2018-10-31 2022-05-24 上海天马微电子有限公司 一种触控显示面板以及电子设备
CN113744629B (zh) * 2020-05-27 2023-01-31 群创光电股份有限公司 显示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100276225B1 (ko) * 1998-06-01 2000-12-15 구본준 액정표시장치의 패드 단락 방지구조 및 그 방법
JP2002156755A (ja) * 2000-11-20 2002-05-31 Fuji Photo Film Co Ltd 平版印刷版原版
JP3806629B2 (ja) * 2001-09-28 2006-08-09 三洋電機株式会社 液晶表示装置
KR20070117738A (ko) * 2006-06-09 2007-12-13 삼성전자주식회사 표시기판의 리페어 방법 및 이에 의해 리페어된 표시기판
WO2009078200A1 (ja) * 2007-12-19 2009-06-25 Sharp Kabushiki Kaisha アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
US8388852B2 (en) * 2010-07-30 2013-03-05 Apple Inc. Method for fabricating touch sensor panels
CN201886234U (zh) * 2010-11-29 2011-06-29 北京京东方光电科技有限公司 液晶显示基板和液晶显示器
WO2012077321A1 (ja) * 2010-12-09 2012-06-14 シャープ株式会社 タッチパネル及びそれを備えた表示装置並びにタッチパネルの製造方法
JP2012155198A (ja) * 2011-01-27 2012-08-16 Seiko Epson Corp 電気光学装置及び電子機器
CN103293803B (zh) * 2012-12-26 2016-08-03 成都天马微电子有限公司 用于ffs模式液晶显示器的阵列基板及其制造方法
CN103186287B (zh) * 2013-03-28 2015-12-23 合肥京东方光电科技有限公司 一种触控显示屏及触控显示装置
CN103927038B (zh) * 2013-06-09 2017-08-29 上海天马微电子有限公司 一种内嵌式触摸屏及其电压检测方法
JP6375223B2 (ja) * 2014-01-31 2018-08-15 株式会社ジャパンディスプレイ センサ付表示装置及びその駆動方法
KR101633175B1 (ko) 2014-04-29 2016-06-24 엘지디스플레이 주식회사 터치 센서 일체형 표시장치
CN104020913A (zh) * 2014-05-30 2014-09-03 京东方科技集团股份有限公司 一种内嵌式触摸屏及显示装置
CN203858617U (zh) * 2014-05-30 2014-10-01 京东方科技集团股份有限公司 一种阵列基板、电容式内嵌触摸屏
CN104951143B (zh) * 2015-07-27 2020-05-08 京东方科技集团股份有限公司 一种阵列基板、触控面板及显示装置
CN105629613A (zh) * 2016-03-17 2016-06-01 深圳市华星光电技术有限公司 显示面板的信号线制作方法
CN106057823B (zh) * 2016-07-29 2019-05-10 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN106231787B (zh) * 2016-09-22 2019-03-08 深圳市迅捷兴科技股份有限公司 电磁局部屏蔽的印制电路板结构及其制作方法

Also Published As

Publication number Publication date
CN108536324B (zh) 2020-07-17
EP3590030A4 (en) 2020-12-30
CN108536324A (zh) 2018-09-14
US20190012023A1 (en) 2019-01-10
JP2020512602A (ja) 2020-04-23
EP3590030A1 (en) 2020-01-08
US10545594B2 (en) 2020-01-28
WO2018157563A1 (en) 2018-09-07

Similar Documents

Publication Publication Date Title
US10573595B2 (en) Array substrate, fabricating method thereof, and display device
US8772780B2 (en) Array substrate structure of display panel and method of making the same
JP4336341B2 (ja) 薄膜トランジスタ液晶ディスプレイ、積層蓄積コンデンサ構造及びその形成方法
KR101484022B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
US8482006B2 (en) Mother substrate, array substrate and method for manufacturing the same
US9627416B2 (en) Array substrate and method for manufacturing the same, display device
CN103904087B (zh) 薄膜晶体管阵列基板及其制造方法
US7768015B2 (en) Pixel structure of display panel and method of making the same
JP6960908B2 (ja) アレイ基板、アレイ基板の製造方法及び表示装置
JP6472619B2 (ja) 薄膜トランジスタ表示板の製造方法
KR101069632B1 (ko) 박막 트랜지스터의 마더보드 테스트 라인 및 그 제조방법
JP5113609B2 (ja) 表示装置及びその製造方法
JP2018531403A (ja) アレイ基板、その製造方法、対応する表示パネル及び電子装置
CN109270754B (zh) 阵列基板和显示装置
US10510782B2 (en) Array substrate and manufacturing method thereof, and display device
CN101562152B (zh) 主动元件阵列基板的制造方法
JP2011186216A (ja) 液晶表示装置及びその製造方法
US11521992B2 (en) Method for manufacturing array substrate, intermediate array substrate product, and array substrate
US9153603B2 (en) Thin film transistor array panel and method of manufacturing the same
US10126610B2 (en) Array substrate, manufacturing method thereof and display device
KR102444782B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
CN105810689B (zh) 阵列基板及其制造方法、显示装置
CN110544672B (zh) 一种显示面板及其制造方法
KR101385244B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
JP5346494B2 (ja) 表示装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210322

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211012

R150 Certificate of patent or registration of utility model

Ref document number: 6960908

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150