JP6945770B2

JP6945770B2 - 誤差検出回路

Info

Publication number: JP6945770B2
Application number: JP2021525445A
Authority: JP
Inventors: 浩之水谷; 平和田; 龍也上村
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2019-06-11
Filing date: 2019-06-11
Publication date: 2021-10-06
Anticipated expiration: 2039-06-11
Also published as: WO2020250309A1; JPWO2020250309A1

Description

この発明は、誤差検出回路に関するものである。

Ｄ／Ａ変換器は、入力されたデジタルコードに対応するアナログ電圧を出力する。Ｄ／Ａ変換器は、例えば、マイコン等の処理回路を備えたデジタル信号を出力する制御装置と、アナログ電圧により制御される制御対象との間に配置される。Ｄ／Ａ変換器は、制御装置と制御対象との間に配置され、制御装置と制御対象とに接続されることにより、制御装置は、Ｄ／Ａ変換器を介して、制御対象を制御することができる。
Ｄ／Ａ変換器から出力されるアナログ電圧は、デジタルコードに対応した離散的な電圧値を示す。Ｄ／Ａ変換器から出力されるアナログ電圧の離散的な電圧値の間隔は、理想的には一定間隔となる。例えば、Ｄ／Ａ変換器の分解能が、３ビットであれる場合、Ｄ／Ａ変換器は、２の３乗にあたる８段階の電圧値をアナログ電圧として出力することができる。Ｄ／Ａ変換器の分解能が３ビットであり、且つ、Ｄ／Ａ変換器に入力される基準電圧が５ボルト（以下「Ｖ」と表記する。）である場合、Ｄ／Ａ変換器から出力されるアナログ電圧の理想的な電圧値の間隔は、５Ｖを８で除した０．６２５Ｖ間隔となる。

しかしながら、実際は、Ｄ／Ａ変換器から出力されるアナログ電圧の電圧値の間隔は、Ｄ／Ａ変換器を構成する抵抗のばらつき等により誤差を生じる。このような誤差は、微分非直線性誤差（以下「ＤＮＬ（ＤｉｆｆｅｒｅｎｔｉａｌＮｏｎ−Ｌｉｎｅａｒｉｔｙ）」という。）と呼ばれている。Ｄ／Ａ変換器から出力されるアナログ電圧は、ＤＮＬにより精度が劣化するため、制御対象を精度よく制御することができない。

例えば、特許文献１には、Ｄ／Ａ変換器を適用した電圧制御発振器を制御対象として備えたレーダ装置が開示されている。
レーダ装置は、出力する信号の周波数を時間に対して線形に変化させた信号を出力する。レーダ装置は、出力する信号における時間に対して変化させた周波数の線形性が高いほど、距離又は相対速度等を高精度で測定できる。しかしながら、Ｄ／Ａ変換器が出力するアナログ電圧にＤＮＬが含まれると、所望の制御電圧に対してＤＮＬの分だけ異なるアナログ電圧が電圧制御発振器に入力される。そのため、レーダ装置が出力する信号における時間に対して変化させた周波数の線形性が劣化し、結果として、レーダ装置が測定する距離又は相対速度等の精度が劣化してしまう。したがって、制御対象を精度よく制御するためには、Ｄ／Ａ変換器が出力するアナログ電圧に含まれるＤＮＬを検出する必要がある。
特許文献１に記載されたレーダ装置は、Ｄ／Ａ変換器が出力したアナログ電圧の電圧値を、Ａ／Ｄ変換器により構成された電圧計により測定し、測定した電圧値と、所望の電圧値とを比較することによりＤＮＬを検出している。

国際公開第２０１８／０２５３４２号

しかしながら、Ａ／Ｄ変換器は、入力されたアナログ電圧に対応するデジタルコードを出力する。Ａ／Ｄ変換器は連続的なアナログ電圧を離散的なデジタルコードに変換するため、Ａ／Ｄ変換器に入力されるアナログ電圧の電圧値が、Ａ／Ｄ変換器の分解能により決定される所定の電圧値の範囲内である場合、Ａ／Ｄ変換器に入力されるアナログ電圧の電圧値は同一のデジタルコードに変換されてしまう。
したがって、特許文献１に記載されたレーダ装置のように、Ｄ／Ａ変換器が出力したアナログ電圧を、直接Ａ／Ｄ変換器に入力する場合、Ｄ／Ａ変換器が出力したアナログ電圧のＤＮＬを精度良く検出するためには、Ａ／Ｄ変換器は、Ｄ／Ａ変換器の分解能より高い分解能を有するＡ／Ｄ変換器であることが求められる。しかしながら、Ａ／Ｄ変換器の分解能には限界があるため、検出したいＤＮＬの精度を満足する分解能をＡ／Ｄ変換器が有さない場合、ＤＮＬを所望の検出精度で得ることができない。

この発明は、上述の問題点を解決するためのもので、高い分解能を有していないＡ／Ｄ変換器であっても、Ｄ／Ａ変換器が出力するアナログ電圧の電圧値の間隔に含まれるＤＮＬを高い精度で検出できる誤差検出回路を提供することを目的としている。

この発明に係る誤差検出回路は、出力電圧値を示す第１デジタルコードを出力するコード出力部と、コード出力部が出力した第１デジタルコードを受けて、第１デジタルコードに対応するアナログ電圧を出力するＤ／Ａ変換器と、制御信号を出力する制御出力部と、制御出力部が出力した制御信号を受けて、制御信号に対応する基準電圧を出力する電圧源と、Ｄ／Ａ変換器が出力したアナログ電圧と、電圧源が出力した基準電圧とを受けて、アナログ電圧と基準電圧との差電圧を増幅して、増幅後の差電圧を出力する差動増幅器と、差動増幅器が出力した増幅後の差電圧を受けて、増幅後の差電圧に対応する第２デジタルコードを出力するＡ／Ｄ変換器と、Ａ／Ｄ変換器が出力した第２デジタルコードを受けて、第１コード値を有する第１デジタルコードに対応してＤ／Ａ変換器が出力した第１アナログ電圧に対応する第２デジタルコードと、第１コード値に隣接する値である第２コード値を有する第１デジタルコードに対応してＤ／Ａ変換器が出力した第２アナログ電圧に対応する第２デジタルコードとに基づいて、Ｄ／Ａ変換器が出力した第１アナログ電圧と第２アナログ電圧との電圧差を出力電圧差として算出する電圧差算出部と、第１コード値を有する第１デジタルコードが示す出力電圧値と、第２コード値を有する第１デジタルコードが示す出力電圧値との電圧差に基づいて、電圧差算出部が算出した出力電圧差の誤差を算出する誤差算出部と、を備え、制御出力部は、電圧差算出部が、第１コード値を有する第１デジタルコードに対応する第２デジタルコードと、第２コード値に対応する第２デジタルコードとを受けるまでの期間において、電圧源が出力する基準電圧を一定に保つ制御信号を出力するように構成した。

この発明によれば、高い分解能を有していないＡ／Ｄ変換器であっても、Ｄ／Ａ変換器が出力するアナログ電圧の電圧値の間隔に含まれるＤＮＬを高い精度で検出できる。

図１は、実施の形態１に係る誤差検出回路の要部の構成の一例を示すブロック図である。図２は、実施の形態１に係る誤差検出回路におけるＤ／Ａ変換器が出力するアナログ電圧の電圧値、及び、電圧源が出力する基準電圧の電圧値の時間変化を示す図である。図３は、実施の形態１に係る誤差検出回路における差動増幅器が出力する増幅差電圧の電圧値の時間変化の一例を示す図である。

以下、この発明の実施の形態について、図面を参照しながら詳細に説明する。

実施の形態１．
図１から図３を参照して実施の形態１に係る誤差検出回路１００について説明する。

図１を参照して、実施の形態１に係る誤差検出回路１００の要部の構成について説明する。
図１は、実施の形態１に係る誤差検出回路１００の要部の構成の一例を示すブロック図である。
誤差検出回路１００は、コード出力部１１０、Ｄ／Ａ変換器１２０、制御出力部１３０、電圧源１４０、差動増幅器１５０、Ａ／Ｄ変換器１６０、電圧差算出部１７０、誤差算出部１８０、及び出力端子１９９を備える。誤差検出回路１００は、上述の構成に加えて、ローパスフィルタ１９０を備えるものであっても良い。図１は、誤差検出回路１００が、コード出力部１１０、Ｄ／Ａ変換器１２０、制御出力部１３０、電圧源１４０、差動増幅器１５０、Ａ／Ｄ変換器１６０、電圧差算出部１７０、誤差算出部１８０、及び出力端子１９９、並びに、ローパスフィルタ１９０を備えたものを示している。

コード出力部１１０は、出力電圧値を示す第１デジタルコードを出力する。
Ｄ／Ａ変換器１２０は、コード出力部１１０が出力した第１デジタルコードを受けて、第１デジタルコードに対応するアナログ電圧を出力する。具体的には、Ｄ／Ａ変換器１２０は、複数の離散的な電圧値のうち、第１デジタルコードに対応する電圧値を有するアナログ電圧を出力する。図１に示すように、誤差検出回路１００がローパスフィルタ１９０を備える場合、Ｄ／Ａ変換器１２０は、アナログ電圧を、ローパスフィルタ１９０を介して、出力端子１９９及び差動増幅器１５０に出力する。
出力端子１９９は、制御対象（不図示）と、Ｄ／Ａ変換器１２０とを接続するための端子である。制御対象は、Ｄ／Ａ変換器１２０が出力したアナログ電圧を受けて、当該アナログ電圧により制御される。
ローパスフィルタ１９０は、Ｄ／Ａ変換器１２０が出力したアナログ電圧を受けて、当該アナログ電圧のうち、予め定められた遮断周波数より高い周波数成分のアナログ電圧を減衰させ、当該遮断周波数より低い周波数成分のアナログ電圧を通過させる。

制御出力部１３０は、制御信号を電圧源１４０に出力する。具体的には、例えば、制御出力部１３０は、コード出力部１１０が出力した第１デジタルコードに対応する制御信号を電圧源１４０に出力する。
電圧源１４０は、制御出力部１３０が出力した制御信号を受けて、制御信号に対応する基準電圧を差動増幅器１５０に出力する。具体的には、例えば、電圧源１４０は、制御信号に対応する第１デジタルコードが示す出力電圧値に相当する基準電圧を差動増幅器１５０に出力する。ここで、第１デジタルコードが示す出力電圧値に相当する値は、例えば、第１デジタルコードが示す出力電圧値に略等しい電圧値であり、第１デジタルコードが示す理想的な電圧値に略等しい電圧値である。電圧源１４０は、例えば、上述の第１デジタルコードに対応するアナログ電圧を出力するＤ／Ａ変換器１２０とは異なる、第２のＤ／Ａ変換器により構成される。実施の形態１では、電圧源１４０は、第２のＤ／Ａ変換器により構成されるものとして説明するが、電圧源１４０は、汎用の直流電源により構成されたものであっても良い。

差動増幅器１５０は、２つの入力端子を有し、一方の入力端子には、Ｄ／Ａ変換器１２０が出力したアナログ電圧が入力され、他方の入力端子には、電圧源１４０が出力した基準電圧が入力される。差動増幅器１５０は、Ｄ／Ａ変換器１２０が出力したアナログ電圧と、電圧源１４０が出力した基準電圧とを受けて、アナログ電圧と基準電圧との差電圧を増幅して、増幅後の差電圧をＡ／Ｄ変換器１６０に出力する。
Ａ／Ｄ変換器１６０は、差動増幅器１５０が出力した増幅後の差電圧を受けて、増幅後の差電圧に対応する第２デジタルコードを電圧差算出部１７０に出力する。実施の形態１に係る誤差検出回路１００は、Ａ／Ｄ変換器１６０を備えるものとして説明するが、誤差検出回路１００は、Ａ／Ｄ変換器１６０に換えて汎用の電圧計（不図示）を備えたものであっても良い。

電圧差算出部１７０は、Ａ／Ｄ変換器１６０が出力した第２デジタルコードを受ける。
より具体的には、電圧差算出部１７０は、第１コード値を有する第１デジタルコードに対応してＤ／Ａ変換器１２０が出力した第１アナログ電圧に対応する第２デジタルコードを受ける。また、電圧差算出部１７０は、第１コード値に隣接する値である第２コード値を有する第１デジタルコードに対応してＤ／Ａ変換器１２０が出力した第２アナログ電圧に対応する第２デジタルコードを受ける。

ここで、第１コード値に隣接する値とは、Ｄ／Ａ変換器１２０が第１デジタルコードに対応して出力するアナログ電圧の離散的な電圧値のうち、Ｄ／Ａ変換器１２０が第１コード値を有する第１デジタルコードに対応して出力するアナログ電圧の電圧値に隣接する電圧値のアナログ電圧を、Ｄ／Ａ変換器１２０が出力するための第１デジタルコードの値である。より具体的には、例えば、Ｄ／Ａ変換器１２０が、第１デジタルコードに対応して０．６２５Ｖ間隔の離散的な電圧値を有するアナログ電圧を出力するものであって、Ｄ／Ａ変換器１２０が、第１コード値を有する第１デジタルコードを受けた際に電圧値が２．５Ｖであるアナログ信号を出力する場合、Ｄ／Ａ変換器１２０は、第１コード値に隣接する値である第２コード値を有する第１デジタルコードを受けた際に電圧値が３．１２５Ｖ（＝２．５Ｖ＋０．６２５Ｖ）又は１．８７５Ｖ（＝２．５−０．６２５Ｖ）であるアナログ信号を出力する。

電圧差算出部１７０は、第１コード値を有する第１デジタルコードに対応してＤ／Ａ変換器１２０が出力した第１アナログ電圧に対応する第２デジタルコードと、第１コード値に隣接する値である第２コード値を有する第１デジタルコードに対応してＤ／Ａ変換器１２０が出力した第２アナログ電圧に対応する第２デジタルコードとに基づいて、Ｄ／Ａ変換器１２０が出力した第１アナログ電圧と第２アナログ電圧との電圧差を出力電圧差として算出する。
より具体的には、電圧差算出部１７０は、第１コード値を有する第１デジタルコードに対応してＤ／Ａ変換器１２０が出力した第１アナログ電圧に対応する第２デジタルコードに基づいて、当該第２デジタルコードが示す電圧値を取得する。また、第１コード値に隣接する値である第２コード値を有する第１デジタルコードに対応してＤ／Ａ変換器１２０が出力した第２アナログ電圧に対応する第２デジタルコードに基づいて、当該第２デジタルコードが示す電圧値を取得する。電圧差算出部１７０は、取得した上述の２つの電圧値の差を算出することにより、Ｄ／Ａ変換器１２０が出力した第１アナログ電圧と第２アナログ電圧との電圧差を出力電圧差として算出する。

誤差算出部１８０は、第１コード値を有する第１デジタルコードが示す出力電圧値と、第２コード値を有する第１デジタルコードが示す出力電圧値との電圧差に基づいて、電圧差算出部１７０が算出した出力電圧差の誤差を算出する。

具体的には、例えば、誤差算出部１８０は、コード出力部１１０から第１デジタルコードを取得し、取得した第１デジタルコードに基づいて、第１デジタルコードが示す出力電圧値を取得する。より具体的には、誤差算出部１８０は、取得した第１コード値を有する第１デジタルコードに基づいて、第１コード値を有する第１デジタルコードが示す出力電圧値を取得する。また、誤差算出部１８０は、取得した第２コード値を有する第１デジタルコードに基づいて、第２コード値を有する第１デジタルコードが示す出力電圧値を取得する。誤差算出部１８０は、取得した上述の２つの電圧値の差を算出することにより、第１コード値を有する第１デジタルコードが示す出力電圧値と、第２コード値を有する第１デジタルコードが示す出力電圧値との電圧差を算出する。誤差算出部１８０は、算出した第１コード値を有する第１デジタルコードが示す出力電圧値と、第２コード値を有する第１デジタルコードが示す出力電圧値との電圧差と、電圧差算出部１７０が算出した出力電圧差とを比較することにより、電圧差算出部１７０が算出した出力電圧差の誤差を算出する。

制御出力部１３０は、電圧差算出部１７０が、第１コード値を有する第１デジタルコードに対応する第２デジタルコードと、第２コード値に対応する第２デジタルコードとを受けるまでの期間において、電圧源１４０が出力する基準電圧を一定に保つ制御信号を出力する。

なお、コード出力部１１０、制御出力部１３０、電圧差算出部１７０、及び誤差算出部１８０は、マイクロコンピュータ等のコンピュータ（不図示）により構成される。コンピュータは、ＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）、ＧＰＵ（ＧｒａｐｈｉｃｓＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）、マイクロプロセッサ、マイクロコントローラ、又はＤＳＰ（ＤｉｇｉｔａｌＳｉｇｎａｌＰｒｏｃｅｓｓｏｒ）等により構成されたプロセッサ（不図示）と、ＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ―ＯｎｌｙＭｅｍｏｒｙ）、フラッシュメモリ、ＥＰＲＯＭ（ＥｒａｓａｂｌｅＰｒｏｇｒａｍｍａｂｌｅＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、ＥＥＰＲＯＭ（ＥｌｅｃｔｒｉｃａｌｌｙＥｒａｓａｂｌｅＰｒｏｇｒａｍｍａｂｌｅＲｅａｄ−ＯｎｌｙＭｅｍｏｒｙ）、若しくは、ＳＳＤ（ＳｏｌｉｄＳｔａｔｅＤｒｉｖｅ）等の半導体メモリ、又は、ＨＤＤ（ＨａｒｄＤｉｓｋＤｒｉｖｅ）等の半導体メモリ等の磁気ディスク等により構成されたメモリ（不図示）とを有する。

メモリには、当該コンピュータをコード出力部１１０、制御出力部１３０、電圧差算出部１７０、及び誤差算出部１８０として機能させるためのプログラムが記憶されている。メモリに記憶されているプログラムをプロセッサが読み出して実行することにより、コード出力部１１０、制御出力部１３０、電圧差算出部１７０、及び誤差算出部１８０の機能が実現される。

また、コード出力部１１０、制御出力部１３０、電圧差算出部１７０、及び誤差算出部１８０は、ＡＳＩＣ（ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）、ＰＬＤ（ＰｒｏｇｒａｍｍａｂｌｅＬｏｇｉｃＤｅｖｉｃｅ）、ＦＰＧＡ（Ｆｉｅｌｄ−ＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ）、ＳｏＣ（Ｓｙｓｔｅｍ−ｏｎ−ａ−Ｃｈｉｐ）、又はシステムＬＳＩ（Ｌａｒｇｅ−ＳｃａｌｅＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）等の処理回路（不図示）により構成されても良い。
また、コード出力部１１０、制御出力部１３０、電圧差算出部１７０、及び誤差算出部１８０は、コード出力部１１０、制御出力部１３０、電圧差算出部１７０、及び誤差算出部１８０の機能のうちの一部の機能がプロセッサ及びメモリにより実現され、残余の機能が処理回路により実現されるものであっても良い。

図２及び図３を参照して、実施の形態１に係る誤差検出回路１００動作について説明する。
図２は、実施の形態１に係る誤差検出回路１００におけるＤ／Ａ変換器１２０が出力するアナログ電圧の電圧値、及び、電圧源１４０が出力する基準電圧の電圧値の時間変化を示す図である。
図２において、横軸は時間を示し、縦軸は電圧値を示している。
また、図２において、細い実線は、Ｄ／Ａ変換器１２０が出力するアナログ電圧の電圧値の時間変化を示し、太い実線は、電圧源１４０が出力する基準電圧の電圧値の時間変化を示している。なお、図２において、破線は、Ｄ／Ａ変換器１２０が出力するアナログ電圧がＤＮＬを含まない理想的なアナログ電圧を出力する場合の当該アナログ電圧の電圧値の時間変化である。

また、図２において、横軸の下に示す数字は、コード出力部１１０が出力する第１デジタルコードのコード値を示している。図２は、一例として、コード出力部１１０から出力される第１デジタルコードが、Ｎ（Ｎは１以上の自然数）ビットにより構成される任意のコード値を有する場合を示している。すなわち、図２は、コード出力部１１０から出力される第１デジタルコードが、コード値として、０から２^Ｎ−１までの任意の値を有する場合を示すものである。
コード出力部１１０は、コード値が０から２^Ｎ−１までの第１デジタルコードを順次出力する。以下、図２に示すように、コード出力部１１０は、第１デジタルコードのコード値が０，１，２，・・・，２^Ｎ−２，２^Ｎ−１の順になるように、第１デジタルコードを出力するものとして説明する。なお、コード出力部１１０が出力する第１デジタルコードのコード値の順序は、０，１，２，・・・，２^Ｎ−２，２^Ｎ−１に限らず、例えば、２^Ｎ−１，２^Ｎ−２，・・・，２，１，０の順であっても良い。

コード出力部１１０から第１デジタルコードが出力されると、第１デジタルコードを受けたＤ／Ａ変換器１２０は、当該第１デジタルコードに対応する電圧値のアナログ電圧を出力する。
Ｄ／Ａ変換器１２０が出力するアナログ電圧に含まれるＤＮＬは、Ｄ／Ａ変換器１２０が第１コード値を有する第１デジタルコードを受けた際にＤ／Ａ変換器１２０が出力するアナログ電圧の電圧値と、Ｄ／Ａ変換器１２０が第１コード値に隣接する第２コード値を有する第１デジタルコードを受けた際にＤ／Ａ変換器１２０が出力するアナログ電圧の電圧値とを用いて求める。
以下、第１コード値がｎ（ｎは０以上２^Ｎ−２以下の自然数）であり、第２コード値がｎ＋１である場合について説明する。

まず、コード出力部１１０は、図２に示す期間ａにおいて、コード値がｎである第１デジタルコードをＤ／Ａ変換器１２０に出力する。具体的には、例えば、コード出力部１１０は、図２に示す期間ａの始期において、コード値がｎである第１デジタルコードを出力する。コード出力部１１０が、コード値がｎである第１デジタルコードを出力する時点は、期間ａの始期より前であっても良い。
Ｄ／Ａ変換器１２０は、コード値がｎである第１デジタルコードを受けて、当該第１デジタルコードに対応する電圧値のアナログ電圧、すなわち、上述の第１アナログ電圧を差動増幅器１５０に出力する。Ｄ／Ａ変換器１２０から出力される第１アナログ電圧は、所望の電圧値、すなわち、理想的な電圧値に対して誤差を含んでいる。
以下、Ｄ／Ａ変換器１２０が、コード値がｎである第１デジタルコードを受けた際に出力するアナログ電圧の電圧値をＶｏｕｔ［ｎ］と表記し、理想的な電圧値である所望の電圧値をＶｉｄｅａｌ［ｎ］と表記する。

一方、制御出力部１３０は、図２に示す期間ａにおいて、制御信号を電圧源１４０に出力する。具体的には、例えば、コード出力部１１０は、図２に示す期間ａの始期において、制御信号を出力する。コード出力部１１０が制御信号を出力する時点は、期間ａの始期より前であっても良い。
電圧源１４０は、制御出力部１３０が出力した制御信号を受けて、図２に示す期間ａにおいて、当該制御信号に対応する電圧値の基準電圧を差動増幅器１５０に出力する。
制御出力部１３０が出力する制御信号は、Ｄ／Ａ変換器１２０から出力されるアナログ電圧の電圧値に近い電圧値の基準電圧が電圧源１４０から出力されるように選択されることが望ましい。例えば、制御出力部１３０は、コード出力部１１０が出力する第１デジタルコードを受けて、当該第１デジタルコードに対応する電圧値の基準電圧を出力することにより、基準電圧の電圧値をＤ／Ａ変換器１２０から出力されるアナログ電圧の電圧値に近い電圧値にすることができる。以下、電圧源１４０が、コード値がｎである第１デジタルコードを受けた際に出力する基準電圧の電圧値をＶｒｅｆ［ｎ］と表記する。

差動増幅器１５０は、Ｄ／Ａ変換器１２０から出力される電圧値がＶｏｕｔ［ｎ］であるアナログ電圧と、電圧源１４０から出力される電圧値がＶｒｅｆ［ｎ］の基準電圧とを受けて、当該アナログ電圧と当該基準電圧との差電圧を増幅し、増幅後の差電圧（以下「増幅差電圧」という。）をＡ／Ｄ変換器１６０に出力する。差動増幅器１５０の増幅率をＡと表記し、コード値がｎである第１デジタルコードに対応する差動増幅器１５０が出力する増幅差電圧の電圧値をＶａｍｐ［ｎ］と表記すると、Ｖａｍｐ［ｎ］は、次式（１）で表すことができる。
Ｖａｍｐ［ｎ］＝Ａ×（Ｖｏｕｔ［ｎ］−Ｖｒｅｆ［ｎ］）・・・式（１）

Ａ／Ｄ変換器１６０は、差動増幅器１５０が出力した電圧値がＶａｍｐ［ｎ］である増幅差電圧を受けて、電圧値がＶａｍｐ［ｎ］である増幅差電圧に対応する第２デジタルコードを電圧差算出部１７０に出力する。
電圧差算出部１７０は、Ｖａｍｐ［ｎ］に対応する第２デジタルコードを受けて、当該第２デジタルコードに対応する電圧値を取得することにより、Ｖａｍｐ［ｎ］の値を取得する。

次に、コード出力部１１０は、図２に示す期間ｂにおいて、コード値がｎ＋１である第１デジタルコードをＤ／Ａ変換器１２０に出力する。具体的には、例えば、コード出力部１１０は、図２に示す期間ｂの始期において、コード値がｎ＋１である第１デジタルコードを出力する。
Ｄ／Ａ変換器１２０は、コード値がｎ＋１である第１デジタルコードを受けて、当該第１デジタルコードに対応する電圧値のアナログ電圧、すなわち、上述の第２アナログ電圧を差動増幅器１５０に出力する。Ｄ／Ａ変換器１２０から出力される第２アナログ電圧は、所望の電圧値、すなわち、理想的な電圧値に対して誤差を含んでいる。
以下、Ｄ／Ａ変換器１２０が、コード値がｎ＋１である第１デジタルコードを受けた際に出力するアナログ電圧の電圧値をＶｏｕｔ［ｎ＋１］と表記し、理想的な電圧値である所望の電圧値をＶｉｄｅａｌ［ｎ＋１］と表記する。

電圧源１４０は、図２に示す期間ｂにおいて、図２に示す期間ａに出力していた電圧値に等しい電圧値の基準電圧を差動増幅器１５０に出力する。すなわち、電圧源１４０は、図２に示す期間ｂにおいて、電圧値をＶｒｅｆ［ｎ］である基準電圧を出力する。

差動増幅器１５０は、Ｄ／Ａ変換器１２０から出力される電圧値がＶｏｕｔ［ｎ＋１］であるアナログ電圧と、電圧源１４０から出力される電圧値がＶｒｅｆ［ｎ］の基準電圧とを受けて、当該アナログ電圧と当該基準電圧との差電圧を増幅し、増幅差電圧をＡ／Ｄ変換器１６０に出力する。コード値がｎ＋１である第１デジタルコードに対応する差動増幅器１５０が出力する増幅差電圧の電圧値をＶａｍｐ［ｎ＋１］と表記すると、Ｖａｍｐ［ｎ＋１］は、次式（２）で表すことができる。なお、上述のとおり、差動増幅器１５０の増幅率は、Ａであるものとする。
Ｖａｍｐ［ｎ＋１］＝Ａ×（Ｖｏｕｔ［ｎ＋１］−Ｖｒｅｆ［ｎ］）・・・式（２）

Ａ／Ｄ変換器１６０は、差動増幅器１５０が出力した電圧値がＶａｍｐ［ｎ＋１］である増幅差電圧を受けて、Ｖａｍｐ［ｎ＋１］に対応する第２デジタルコードを電圧差算出部１７０に出力する。
電圧差算出部１７０は、Ｖａｍｐ［ｎ＋１］に対応する第２デジタルコードを受けて、当該第２デジタルコードに対応する電圧値を取得することにより、Ｖａｍｐ［ｎ＋１］の値を取得する。

次に、電圧差算出部１７０は、取得したＶａｍｐ［ｎ］の値と、Ｖａｍｐ［ｎ＋１］の値との差を差動増幅器１５０の増幅率であるＡで除することにより、Ｄ／Ａ変換器１２０が出力したコード値がｎである第１デジタルコードに対応する電圧値を有するアナログ電圧と、コード値がｎ＋１である第１デジタルコードに対応する電圧値を有するアナログ電圧との電圧差を出力電圧差として取得する。出力電圧差をΔＶｏｕｔ［ｎ］と表記すると、出力電圧差は、次式（３）で表すことができる。
ΔＶｏｕｔ［ｎ］＝（Ｖａｍｐ［ｎ＋１］−Ｖａｍｐ［ｎ］）／Ａ・・・式（３）

次に、誤差算出部１８０は、Ｖｉｄｅａｌ［ｎ］の値と、Ｖｉｄｅａｌ［ｎ＋１］の値との差を算出することにより、コード出力部１１０が、コード値がｎである第１デジタルコードを出力した際にＤ／Ａ変換器１２０が出力するアナログ信号の理想的な電圧値と、コード値がｎ＋１である第１デジタルコードを出力した際にＤ／Ａ変換器１２０が出力するアナログ信号の理想的な電圧値との電圧差（以下「理想電圧差」という。）を算出する。理想電圧差をΔＶｉｄｅａｌ［ｎ］と表記すると、理想電圧差は、次式（４）で表すことができる。
ΔＶｉｄｅａｌ［ｎ］＝Ｖｉｄｅａｌ［ｎ＋１］−Ｖｉｄｅａｌ［ｎ］・・・式（４）

次に、誤差算出部１８０は、出力電圧差と理想電圧差との電圧差を算出することにより、コード出力部１１０が、コード値がｎである第１デジタルコードを出力した際と、コード値がｎ＋１である第１デジタルコードを出力した際との間に生じるＤＮＬを算出する。コード出力部１１０が、コード値がｎである第１デジタルコードを出力した際と、コード値がｎ＋１である第１デジタルコードを出力した際との間に生じるＤＮＬをＤＮＬ［ｎ］と表記すると、ＤＮＬ［ｎ］は、次式（５）で表すことができる。
ＤＮＬ［ｎ］＝ ΔＶｏｕｔ［ｎ］−ΔＶｉｄｅａｌ［ｎ］・・・式（５）

図３は、実施の形態１に係る誤差検出回路１００における差動増幅器１５０が出力する増幅差電圧の電圧値の時間変化の一例を示す図である。
図３において、横軸は時間を示し、縦軸は増幅差電圧の電圧値を示している。
また、図３において、実線は、Ｄ／Ａ変換器１２０が出力したＤＮＬを含むアナログ電圧を受けて、差動増幅器１５０が出力する増幅差電圧の電圧値の時間変化を示したものである。
また、図３において、破線は、Ｄ／Ａ変換器１２０がＤＮＬを含まない理想的なアナログ電圧を受けて、差動増幅器１５０が増幅差電圧を出力する場合の理想的な増幅差電圧の電圧値の時間変化を示したものである。
また、図３において、横軸の下に示す数字は、コード出力部１１０が出力する第１デジタルコードのコード値を示している。

Ｄ／Ａ変換器１２０が実際に出力するアナログ電圧の電圧値を示すＶｏｕｔ［ｎ］は、理想的なアナログ電圧の電圧値であるＶｉｄｅａｌ［ｎ］と比較して、ＤＮＬを含むため、差動増幅器１５０が出力する増幅差電圧の電圧値であるＶａｍｐ［ｎ］も、ＤＮＬを含むものとなる。増幅差電圧は、Ｄ／Ａ変換器１２０が出力するアナログ電圧と基準電圧との差電圧が、差動増幅器１５０により十分に増幅されたものであるため、Ｖａｍｐ［ｎ］に含まれるＤＮＬは、Ｖｏｕｔ［ｎ］に含まれるＤＮＬと比較して大きな値を示す。そのため、Ｖｏｕｔ［ｎ］に含まれるＤＮＬがＡ／Ｄ変換器１６０の分解能より小さくＤＮＬが検知できない場合であっても、Ｖｏｕｔ［ｎ］に含まれるＤＮＬより大きな値を示すＶａｍｐ［ｎ］に含まれるＤＮＬは、Ｖａｍｐ［ｎ］に含まれるＤＮＬが当該Ａ／Ｄ変換器１６０の分解能より大きい場合、ＤＮＬを検知できるようになる。

式（５）に式（１）から式（３）を代入すると、式（５）に示すＤＮＬ［ｎ］は、次式（６）で表すことができる。
ＤＮＬ［ｎ］＝（Ｖａｍｐ［ｎ＋１］−Ｖａｍｐ［ｎ］）／Ａ
−Ｖｉｄｅａｌ［ｎ］
＝｛Ａ×（Ｖｏｕｔ［ｎ＋１］−Ｖｒｅｆ［ｎ］）
−Ａ×（Ｖｏｕｔ［ｎ］−Ｖｒｅｆ［ｎ］）｝／Ａ
−Ｖｉｄｅａｌ［ｎ］
＝（Ｖｏｕｔ［ｎ＋１］−Ｖｏｕｔ［ｎ］）
−Ｖｉｄｅａｌ［ｎ］・・・式（６）

式（６）に示すように、ＤＮＬ［ｎ］の計算の過程において、基準電圧の電圧値を示すＶｒｅｆ[ｎ]の項が消えるため、ＤＮＬ［ｎ］の値は、基準電圧の影響を受けないことが分かる。すなわち、誤差検出回路１００は、コード出力部１１０が、コード値がｎである第１デジタルコードをＤ／Ａ変換器１２０に出力する際と、コード出力部１１０が、コード値がｎ＋１である第１デジタルコードをＤ／Ａ変換器１２０に出力する際とにおいて、電圧源１４０が出力する基準電圧の電圧値を一定にするように制御することにより、電圧源１４０が出力する基準電圧の精度に依存することなく、ＤＮＬ［ｎ］を検出することができる。

これまで、コード出力部１１０が、コード値がｎである第１デジタルコードを出力した際と、コード値がｎ＋１である第１デジタルコードを出力した際との間に生じるＤＮＬ［ｎ］を検出する一連の動作について説明した。誤差検出回路１００は、上述の動作と同様の動作を行うことにより、コード出力部１１０が、任意の第１コードを有する第１デジタルコードを出力した際と、当該第１コードに隣接する第２コードを有する第１デジタルコードを出力した際との間に生じるＤＮＬを検出することができる。

以上のように、誤差検出回路１００は、出力電圧値を示す第１デジタルコードを出力するコード出力部１１０と、コード出力部１１０が出力した第１デジタルコードを受けて、第１デジタルコードに対応するアナログ電圧を出力するＤ／Ａ変換器１２０と、制御信号を出力する制御出力部１３０と、制御出力部１３０が出力した制御信号を受けて、制御信号に対応する基準電圧を出力する電圧源１４０と、Ｄ／Ａ変換器１２０が出力したアナログ電圧と、電圧源１４０が出力した基準電圧とを受けて、アナログ電圧と基準電圧との差電圧を増幅して、増幅後の差電圧を出力する差動増幅器１５０と、差動増幅器１５０が出力した増幅後の差電圧を受けて、増幅後の差電圧に対応する第２デジタルコードを出力するＡ／Ｄ変換器１６０と、Ａ／Ｄ変換器１６０が出力した第２デジタルコードを受けて、第１コード値を有する第１デジタルコードに対応してＤ／Ａ変換器１２０が出力した第１アナログ電圧に対応する第２デジタルコードと、第１コード値に隣接する値である第２コード値を有する第１デジタルコードに対応してＤ／Ａ変換器１２０が出力した第２アナログ電圧に対応する第２デジタルコードとに基づいて、Ｄ／Ａ変換器１２０が出力した第１アナログ電圧と第２アナログ電圧との電圧差を出力電圧差として算出する電圧差算出部１７０と、第１コード値を有する第１デジタルコードが示す出力電圧値と、第２コード値を有する第１デジタルコードが示す出力電圧値との電圧差に基づいて、電圧差算出部１７０が算出した出力電圧差の誤差を算出する誤差算出部１８０と、を備え、制御出力部１３０は、電圧差算出部１７０が、第１コード値を有する第１デジタルコードに対応する第２デジタルコードと、第２コード値に対応する第２デジタルコードとを受けるまでの期間において、電圧源１４０が出力する基準電圧を一定に保つ制御信号を出力するように構成した。

このように構成することにより、誤差検出回路１００は、高い分解能を有していないＡ／Ｄ変換器１６０であっても、Ｄ／Ａ変換器１２０が出力するアナログ電圧の電圧値の間隔に含まれるＤＮＬを高い精度で検出できる。
したがって、例えば、特許文献１に記載された電圧制御発振器を制御対象として、誤差検出回路１００の出力端子１９９を当該電圧制御発振器に接続する場合、誤差検出回路１００は、特許文献１に記載されたレーダ装置の測定精度を高めることができる。
また、このように構成することにより、誤差検出回路１００は、基準電圧の精度に依存することなく、高い精度でＤＮＬを検出することができる。

また、誤差検出回路１００は、上述の構成において、制御出力部１３０は、コード出力部１１０が出力した第１デジタルコードに対応する制御信号を出力し、電圧源１４０は、制御信号に対応する第１デジタルコードが示す出力電圧値に相当する基準電圧を出力するように構成した。
このように構成することにより、差動増幅器１５０の増幅率を高めることができるため、誤差検出回路１００は、高い分解能を有していないＡ／Ｄ変換器１６０であっても、Ｄ／Ａ変換器１２０が出力するアナログ電圧の電圧値の間隔に含まれるＤＮＬをより高い精度で検出できる。

また、誤差検出回路１００は、上述の構成において、電圧源１４０を、第１デジタルコードに対応するアナログ電圧を出力するＤ／Ａ変換器１２０とは異なる、第２のＤ／Ａ変換器により構成しても良い。
このように構成することにより、制御出力部１３０は、コード出力部１１０が出力する第１デジタルコードに相当するデジタルコードを制御信号として出力することができるため、制御出力部１３０は、第１デジタルコードに対応する制御信号を生成する必要がなくなる。

また、誤差検出回路１００は、上述の構成に加えて、Ｄ／Ａ変換器１２０が出力するアナログ電圧を受けて、当該アナログ電圧に含まれるノイズ信号を減衰させ、ノイズ信号を低減させた後のアナログ電圧を差動増幅器１５０に出力するローパスフィルタ１９０を備えたものであっても良い。
このように構成することにより、誤差検出回路１００は、ノイズ信号が低減されたアナログ電圧を制御対象に出力でき、且つ、Ｄ／Ａ変換器１２０が出力するアナログ電圧に含まれるＤＮＬに加えて、ローパスフィルタ１９０による出力電圧の誤差も検出できる。
なお、ローパスフィルタ１９０が、ノイズ信号が低減されたアナログ電圧により制御対象を制御するためだけに備えられるものである場合、ローパスフィルタ１９０は、出力端子１９９と制御対象との間に配置されたものであっても、制御対象の内部に配置されたものであっても良い。

なお、この発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。

この発明に係る誤差検出回路は、電子機器に適用することができる。

１００誤差検出回路、１１０コード出力部、１２０Ｄ／Ａ変換器、１３０制御出力部、１４０電圧源、１５０差動増幅器、１６０Ａ／Ｄ変換器、１７０電圧差算出部、１８０誤差算出部、１９０ローパスフィルタ、１９９出力端子。

Claims

出力電圧値を示す第１デジタルコードを出力するコード出力部と、
前記コード出力部が出力した前記第１デジタルコードを受けて、前記第１デジタルコードに対応するアナログ電圧を出力するＤ／Ａ変換器と、
制御信号を出力する制御出力部と、
前記制御出力部が出力した前記制御信号を受けて、前記制御信号に対応する基準電圧を出力する電圧源と、
前記Ｄ／Ａ変換器が出力した前記アナログ電圧と、前記電圧源が出力した前記基準電圧とを受けて、前記アナログ電圧と前記基準電圧との差電圧を増幅して、増幅後の前記差電圧を出力する差動増幅器と、
前記差動増幅器が出力した増幅後の前記差電圧を受けて、増幅後の前記差電圧に対応する第２デジタルコードを出力するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器が出力した前記第２デジタルコードを受けて、第１コード値を有する前記第１デジタルコードに対応して前記Ｄ／Ａ変換器が出力した第１アナログ電圧に対応する前記第２デジタルコードと、前記第１コード値に隣接する値である第２コード値を有する前記第１デジタルコードに対応して前記Ｄ／Ａ変換器が出力した第２アナログ電圧に対応する前記第２デジタルコードとに基づいて、前記Ｄ／Ａ変換器が出力した前記第１アナログ電圧と前記第２アナログ電圧との電圧差を出力電圧差として算出する電圧差算出部と、
前記第１コード値を有する前記第１デジタルコードが示す前記出力電圧値と、前記第２コード値を有する前記第１デジタルコードが示す前記出力電圧値との電圧差に基づいて、前記電圧差算出部が算出した前記出力電圧差の誤差を算出する誤差算出部と、
を備え、
前記制御出力部は、前記電圧差算出部が、前記第１コード値を有する前記第１デジタルコードに対応する前記第２デジタルコードと、前記第２コード値に対応する前記第２デジタルコードとを受けるまでの期間において、前記電圧源が出力する前記基準電圧を一定に保つ前記制御信号を出力すること
を特徴とする誤差検出回路。
前記制御出力部は、前記コード出力部が出力した前記第１デジタルコードに対応する前記制御信号を出力し、
前記電圧源は、前記制御信号に対応する前記第１デジタルコードが示す前記出力電圧値に相当する前記基準電圧を出力すること
を特徴とする請求項１記載の誤差検出回路。
前記電圧源は、前記第１デジタルコードに対応する前記アナログ電圧を出力する前記Ｄ／Ａ変換器とは異なる、第２のＤ／Ａ変換器により構成されたこと
を特徴とする請求項１又は請求項２記載の誤差検出回路。