JP6934258B2 - スイッチ素子、スイッチ方法および半導体装置 - Google Patents
スイッチ素子、スイッチ方法および半導体装置 Download PDFInfo
- Publication number
- JP6934258B2 JP6934258B2 JP2019527723A JP2019527723A JP6934258B2 JP 6934258 B2 JP6934258 B2 JP 6934258B2 JP 2019527723 A JP2019527723 A JP 2019527723A JP 2019527723 A JP2019527723 A JP 2019527723A JP 6934258 B2 JP6934258 B2 JP 6934258B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- transistor
- mode
- resistance
- potential difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 238000000034 method Methods 0.000 title claims description 28
- 239000002184 metal Substances 0.000 claims description 40
- 229910052751 metal Inorganic materials 0.000 claims description 40
- 229910021645 metal ion Inorganic materials 0.000 claims description 18
- 238000001556 precipitation Methods 0.000 claims description 8
- 230000002950 deficient Effects 0.000 description 22
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 18
- 229910052802 copper Inorganic materials 0.000 description 18
- 239000010949 copper Substances 0.000 description 18
- 239000007784 solid electrolyte Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 11
- 230000007704 transition Effects 0.000 description 10
- 230000005684 electric field Effects 0.000 description 9
- 230000006378 damage Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000004132 cross linking Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000003487 electrochemical reaction Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- -1 chalcogenide compounds Chemical class 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 150000004763 sulfides Chemical class 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0009—RRAM elements whose operation depends upon chemical change
- G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
- H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8416—Electrodes adapted for supplying ionic species
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
本発明は、スイッチ素子、スイッチ方法および半導体装置に関する。
半導体装置である半導体集積回路は、半導体基板に形成されたトランジスタと、トランジスタを接続するために半導体基板の上層に形成された配線層とを備えている。トランジスタや配線の構成は、集積回路の設計段階で決められており、半導体集積回路の製造後にトランジスタ同士の接続を変更することは困難である。一方、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）などの再構成が可能なプログラマブル論理集積回路は、論理演算回路の動作や論理演算回路の接続の構成情報をメモリに記憶することで、論理動作や配線接続の変更を可能にしている。
この構成情報の記憶を行うメモリ素子としては、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）セル、アンチフューズ、フローティングゲートＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタなどが用いられている。しかしながら、これらのメモリ素子はトランジスタと同じ層に形成されるため、メモリ素子の面積の分、半導体集積回路の面積が大きくなり、製造コストが上昇している。また、メモリ素子の面積の分、半導体集積回路の面積に占める論理演算回路の割合が低下するために、回路の動作速度の低下や動作電力の増大による電力性能比の低下をもたらしている。
特許文献１および非特許文献１には、配線層に形成された抵抗変化素子により、半導体集積回路の製造後に配線接続の変更を可能とするプログラマブル論理集積回路が開示されている。これにより、製造後の回路の不具合の修正や仕様の変更、半導体集積回路の面積の縮小や電力性能比の向上、さらには、起動時の回路構成情報を読み出す動作の省略を、可能としている。
特許文献１および非特許文献１の抵抗変化素子は、イオンが電界などによって自由に移動することのできる固体電解質と、これを挟んで対向する第１電極と第２電極を有する。固体電解質には、第１電極から金属イオンが供給され、第２電極からは供給されない。金属イオンは固体電解質中での移動と電気化学反応により金属として析出する。析出した金属が第１電極と第２電極を接続する金属架橋（フィラメント、導電性パスとも呼ばれる）となることで、抵抗変化素子は低抵抗状態（ＯＮ）となる。また、この金属架橋が消滅することで高抵抗状態（ＯＦＦ）となる。
図１０は、バイポーラ特性を有する当該抵抗変化素子の動作を説明するための図である。まず、高抵抗状態から低抵抗状態へ遷移するセット動作（ａ）では、第２電極を接地して第１電極に正電圧を印加すると、第１電極の金属が金属イオンになって固体電解質に溶解する。金属イオンは固体電解質中での移動と電気化学反応により金属として析出し、セット電圧で、析出した金属により第１電極と第２電極を接続する金属架橋が形成される。金属架橋により第１電極と第２電極が電気的に接続されることでＯＮとなる。このＯＮである低抵抗状態で、第２電極を接地して第１電極に正電圧を印加すると、抵抗変化素子は低抵抗状態を維持してオーミックな電流−電圧特性を示す（低抵抗動作（ｂ））。
一方、ＯＮである低抵抗状態からＯＦＦである高抵抗状態へ遷移するリセット動作（ｃ）では、第２電極を接地して第１電極に負電圧を印加すると、金属架橋の一部が金属イオンとなって固体電解質に溶解し金属架橋が切れる。これにより、第１電極と第２電極との電気的接続が切れてＯＦＦとなる。なお、電気的接続が完全に切れる前の段階から電極間の抵抗が大きくなったり静電容量が変化したりするなどの電気特性の変化が生じ、最終的にリセット電圧で電気的接続が切れる。このＯＦＦである高抵抗状態からＯＮである低抵抗状態とするには、再び第２電極を接地して第１電極に正電圧を印加すればよい（再セット動作（ｄ））。
以上の抵抗変化素子によるスイッチは、前記のＭＯＳトランジスタなどの半導体スイッチよりも小型でオン状態の抵抗値（オン抵抗と呼ぶ）が小さい。さらに抵抗変化素子は配線層に形成される。このため、半導体集積回路の面積の縮小や電力性能比の向上が可能である。また、抵抗変化素子は電圧を印加しなくてもＯＮやＯＦＦの状態が維持される不揮発性を有するため、起動時に回路構成情報を読み出す動作が不要である。以上の特徴から、当該抵抗変化素子によるスイッチは、プログラマブル論理集積回路への適用に有利である。また、当該抵抗変化素子は、その不揮発性から、不揮発性メモリとしての利用も可能である。
特許文献２では、さらに、金属イオンを供給する第１電極の形状を電界が集中しやすい形状に工夫することで、セット／リセット電圧とこれらのばらつきとを低減する技術が開示されている。
Ｓ．Ｋａｅｒｉｙａｍａ ｅｔ ａｌ．， "Ａ Ｎｏｎｖｏｌａｔｉｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｓｏｌｉｄ−Ｅｌｅｃｔｒｏｌｙｔｅ Ｎａｎｏｍｅｔｅｒ Ｓｗｉｔｃｈ"，ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，Ｖｏｌ．４０（１），ｐｐ．１６８−１７６，（２００５）．
しかしながら、当該抵抗変化素子は、ＯＮである低抵抗状態からＯＦＦである高抵抗状態へ遷移するリセット動作において、リセットのための電圧を印加しているにも関わらず、低抵抗状態化してしまうという不良動作が発生する場合がある。図１１は、当該抵抗変化素子のリセット動作における（ａ）正常動作と（ｂ）不良動作を説明するための図である。正常動作では、第２電極を接地して第１電極に負電圧を印加すると、リセット電圧でＯＦＦである高抵抗状態となる。一方、不良動作では、負電圧の増大と共に、一旦は抵抗値の増大が認められるものの、最終的にはＯＮである低抵抗状態に戻ってしまいリセット不良となっている。
この不良動作は、再度同じリセット動作を行っても正常動作しない。このため、当該抵抗変化素子をスイッチとして用いた場合、この不良動作に起因する誤接続により、動作不良やリーク電流による待機電力の増大などの問題が生じる場合がある。また、当該抵抗変化素子をメモリとして用いた場合、不良救済率の高いＥＣＣ（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ Ｃｏｄｅ）やリダンダンシによる対策が必要となり、コスト増の問題が生じる。特許文献１、２や非特許文献１には、この不良動作の解決策は開示されていない。
本発明は、上記の課題に鑑みてなされたものであり、その目的は、金属架橋型の抵抗変化素子の低抵抗状態から高抵抗状態への遷移を安定化したスイッチ素子を提供することにある。
本発明のスイッチ素子は、抵抗変化素子と、第１のトランジスタと、第２のトランジスタとを有する。抵抗変化素子は、金属析出型の抵抗変化膜と、抵抗変化膜の一方の面に接続し抵抗変化膜に金属イオンを供給する第１の電極と、抵抗変化膜の他方の面に接続する第２の電極とを有する。第１の電極には、第１のトランジスタのドレインもしくはソースが接続する。第２の電極には、第２のトランジスタのソースもしくはドレインが接続する。スイッチ素子では、第１のトランジスタと第２のトランジスタとが、第２の電極の電位を、第１の電極の電位よりも高くして、抵抗変化素子を低抵抗状態から高抵抗状態にスイッチする。スイッチ素子は、このスイッチ動作に、第１のモードと第２のモードの２つのモードを有する。ここで、第１のモードにおける、第１のトランジスタもしくは第２のトランジスタのゲート電圧を第１のゲート電圧とし、第１と第２の電極間の電位差を第１の電位差とする。また、第２のモードにおける、第１もしくは第２のトランジスタのゲート電圧を第２のゲート電圧とし、第１と第２の電極間の電位差を第２の電位差とする。この時、第１のゲート電圧は第２のゲート電圧よりも大きく、第１の電位差は第２の電位差よりも小さくし、前記第１のモードと前記第２のモードを交互に繰り返す。
本発明の半導体装置は、本発明のスイッチ素子を有する半導体集積回路を有する。
本発明のスイッチ方法は、抵抗変化素子と、第１のトランジスタと、第２のトランジスタとを有するスイッチ素子に適用される。抵抗変化素子は、金属析出型の抵抗変化膜と、抵抗変化膜の一方の面に接続し抵抗変化膜に金属イオンを供給する第１の電極と、抵抗変化膜の他方の面に接続する第２の電極とを有する。第１のトランジスタのドレインもしくはソースは、抵抗変化素子の第１の電極に接続する。第２のトランジスタのソースもしくはドレインは、抵抗変化素子の第２の電極に接続する。そして、このスイッチ方法は、抵抗変化素子を低抵抗状態から高抵抗状態にスイッチする際に、第１のモードと、第２のモードを有する。ここで、第１のモードにおける、第１のトランジスタもしくは第２のトランジスタのゲート電圧を第１のゲート電圧とし、第１と第２の電極間の電位差を第１の電位差とする。また、第２のモードにおける、第１もしくは第２のトランジスタのゲート電圧を第２のゲート電圧とし、第１と第２の電極間の電位差を第２の電位差とする。この時、第１のゲート電圧は第２のゲート電圧よりも大きく、第１の電位差は第２の電位差よりも小さくし、前記第１のモードと前記第２のモードを交互に繰り返す。
本発明によれば、金属架橋型の抵抗変化素子の低抵抗状態から高抵抗状態への遷移を安定化したスイッチ素子を提供することができる。
以下、図を参照しながら、本発明の実施形態を詳細に説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい限定がされているが、発明の範囲を以下に限定するものではない。
（第１の実施形態）
図１は、本発明の第１の実施形態のスイッチ素子の構成を示す図である。本実施形態のスイッチ素子１は、抵抗変化素子１１と、第１のトランジスタ１２と、第２のトランジスタ１３とを有する。抵抗変化素子１１は、金属析出型の抵抗変化膜１４と、抵抗変化膜１４の一方の面に接続し抵抗変化膜１４に金属イオンを供給する第１の電極１５と、抵抗変化膜１４の他方の面に接続する第２の電極１６と、を有する。第１の電極１５には、第１のトランジスタ１２のドレインもしくはソースが接続し、第２の電極１６には、第２のトランジスタ１３のソースもしくはドレインが接続する。
図１は、本発明の第１の実施形態のスイッチ素子の構成を示す図である。本実施形態のスイッチ素子１は、抵抗変化素子１１と、第１のトランジスタ１２と、第２のトランジスタ１３とを有する。抵抗変化素子１１は、金属析出型の抵抗変化膜１４と、抵抗変化膜１４の一方の面に接続し抵抗変化膜１４に金属イオンを供給する第１の電極１５と、抵抗変化膜１４の他方の面に接続する第２の電極１６と、を有する。第１の電極１５には、第１のトランジスタ１２のドレインもしくはソースが接続し、第２の電極１６には、第２のトランジスタ１３のソースもしくはドレインが接続する。
スイッチ素子１は、第１、第２のトランジスタ１２、１３が、第２の電極１６の電位を第１の電極１５の電位よりも高くして抵抗変化素子１１を低抵抗状態から高抵抗状態にスイッチする。抵抗変化素子１１を低抵抗状態から高抵抗状態にするスイッチ動作は、第１のモードと第２のモードとを有する。ここで、第１のモードにおける、第１のトランジスタもしくは第２のトランジスタ１２、１３のゲート電圧を第１のゲート電圧とし、第１と第２の電極１５、１６間の電位差を第１の電位差とする。また、第２のモードにおける、第１もしくは第２のトランジスタ１２、１３のゲート電圧を第２のゲート電圧とし、第１と第２の電極間の電位差を第２の電位差とする。この時、第１のゲート電圧は第２のゲート電圧よりも大きく、第１の電位差は第２の電位差よりも小さくする。
スイッチ素子１によれば、第１のモードと第２のモードを組み合わせることで、リセット動作における電流制限と電圧制限とが実行され、高電圧で大電流が流れることによる抵抗変化膜１４の破壊を抑制することができる。これにより、リセットのための電圧を印加しているにも関わらず、低抵抗状態化してしまうという不良動作の発生を抑制することができる。
以上のように、本実施形態によれば、金属架橋型の抵抗変化素子の低抵抗状態から高抵抗状態への遷移を安定化したスイッチ素子を提供することができる。
（第２の実施形態）
図２は、本発明の第２の実施形態のスイッチ素子の構成を示す図である。本実施形態のスイッチ素子２は、抵抗変化素子２１と、行選択トランジスタ２２と、ビット選択トランジスタ２３とを有する。
図２は、本発明の第２の実施形態のスイッチ素子の構成を示す図である。本実施形態のスイッチ素子２は、抵抗変化素子２１と、行選択トランジスタ２２と、ビット選択トランジスタ２３とを有する。
抵抗変化素子２１は、金属析出型の抵抗変化膜２４と、抵抗変化膜２４の一方の面に接続し抵抗変化膜２４に金属イオンを供給する第１の電極２５と、抵抗変化膜２４の他方の面に接続する第２の電極２６と、を有する。第１の電極２５を活性電極、第２の電極２６を不活性電極とも呼ぶ。
行選択トランジスタ２２は、抵抗変化素子２１の第１の電極２５にドレインが接続する。行選択トランジスタ２２はまた、第１の電極２５にソースが接続してもよい。ビット選択トランジスタ２３は、抵抗変化素子２１の第２の電極２６にソースが接続する。ビット選択トランジスタ２３はまた、第２の電極２６にドレインが接続してもよい。
図３は、抵抗変化素子２１の動作を説明するための図である。抵抗変化素子２１を高抵抗状態（ＯＦＦ）から低抵抗状態（ＯＮ）にスイッチする際には、第１の電極２５の電位を第２の電極２６の電位よりも高くする。また、抵抗変化素子２１を低抵抗状態から高抵抗状態にスイッチする際には、第２の電極２６の電位を第１の電極２５の電位よりも高くする。
行選択トランジスタ２２とビット選択トランジスタ２３とは、抵抗変化素子２１を低抵抗状態から高抵抗状態にスイッチする際には、第２の電極２６の電位を第１の電極２５の電位よりも高くする。さらに、このとき、行選択トランジスタ２２とビット選択トランジスタ２３とは、電流モードと電圧モードとを有して、低抵抗状態から高抵抗状態にスイッチする。
図４Ａと図４Ｂとは、スイッチ素子２を低抵抗状態から高抵抗状態に、電流モードと電圧モードとを有してスイッチする動作を説明するための図である。
図４Ａでは、図２に示すように、行選択トランジスタ２２のソースは接地（ＧＮＤ）されている。また、ビット選択トランジスタ２３のゲートには、ビット選択トランジスタ２３をＯＮする電圧Ｖｇｂｌが印加される。電流モードでは、行選択トランジスタ２２のゲートに正の電圧Ｖｇｐｌ−１、ビット選択トランジスタ２３のドレインに正の電圧Ｖｂｌ−１が印加される。また、電圧モードでは、行選択トランジスタ２２のゲートに正の電圧Ｖｇｐｌ−２、ビット選択トランジスタ２３のドレインに正の電圧Ｖｂｌ−２が印加される。このとき、Ｖｇｐｌ−１＞Ｖｇｐｌ−２、Ｖｂｌ−１＜Ｖｂｌ−２の関係であるとする。
図４Ｂでは、図２とは異なり、ビット選択トランジスタ２３のドレインは接地（ＧＮＤ）されている。また、行選択トランジスタ２２のゲートには、行選択トランジスタ２２をＯＮする電圧Ｖｇｐｌが印加される。電流モードでは、ビット選択トランジスタ２３のゲートに正の電圧Ｖｇｂｌ−１、行選択トランジスタ２２のソースに負の電圧Ｖｐｌ−１が印加される。また、電圧モードでは、ビット選択トランジスタ２３のゲートに正の電圧Ｖｇｂｌ−２、行選択トランジスタ２２のソースに負の電圧Ｖｐｌ−２が印加される。このとき、Ｖｇｂｌ−１＞Ｖｇｂｌ−２、｜Ｖｐｌ−１｜＜｜Ｖｐｌ−２｜の関係であるとする。
スイッチ素子２を低抵抗状態から高抵抗状態に、電流モードと電圧モードとを有してスイッチする場合、電流モードからスイッチを開始することが好ましい。また、電流モードと電圧モードを交互に複数回繰り返すことができる。また、電流モードと電圧モードを交互に繰り返すたびに、各ゲート電圧や、第１と第２の電極２５、２６間の電圧を増やすようにしてもよい。また、電流モードと電圧モードの間で抵抗変化素子２１の抵抗値をモニタリングするようにしてもよい。
図５は、図１１に示す、抵抗変化素子２１の低抵抗状態から高抵抗状態への遷移の（ａ）正常動作と（ｂ）不良動作とを説明するための図である。図５の不良動作のメカニズムは、発明者が鋭意検討を行い考察したものである。
まず、正常動作において、抵抗変化素子２１は、金属架橋により低抵抗状態にある。このとき、第１の電極２５を接地し、第２の電極２６に正電圧を印加すると、金属架橋の金属が金属イオンになって抵抗変化膜２４中に溶け出し、金属架橋の一部が切れる。抵抗変化膜２４中に溶け出した金属は、第１の電極２５に回収される。これにより、第１の電極２５と第２の電極２６との電気的接続が切れ、さらに金属架橋の回収が進行することで、高抵抗状態となる。なお、第２の電極２６を接地し、第１の電極２５に負電圧を印加した場合も同様である。
これに対して、不良動作においては、金属架橋の金属が金属イオンになって抵抗変化膜２４中に溶け出し、金属架橋の一部が切れる際に、金属架橋の金属が局所的に残存する。この金属架橋の金属が局所的に残存する箇所には高電界が発生する。この局所的な高電界で大きな電流が流れることによって固体電解質が破壊され、金属架橋の回収が不能となるとともに低抵抗な箇所が生じ、抵抗変化素子２１が低抵抗状態に陥る。このことは、抵抗変化素子２１がリセット動作の際に低抵抗状態に陥った場合、再度同じリセット動作を行っても正常にはならないことと矛盾しない。なお、第２の電極２６を接地し、第１の電極２５に負電圧を印加した場合も同様である。
以上の不良動作のメカニズムに基づいて、リセット動作の際に低抵抗な箇所の発生を抑制するためには、リセット動作における電流制限と電圧制限とを組み合わせることにより、高電界で大電流が流れることによる固体電解質の破壊を抑制することが有効である。
図６Ａおよび図６Ｂは、各々、電流モードおよび電圧モードにおけるスイッチ素子２の低抵抗状態から高抵抗状態へのリセット動作を説明するための図である。
図６Ａと図６Ｂは、図４Ａの条件に対応しており、各々、ビット選択トランジスタ２３のドレイン電圧Ｖｂｌを２Ｖと３Ｖとし、行選択トランジスタ２２のゲート電圧Ｖｇｐｌをパラメータとする。図６Ａと図６Ｂは、このときの、抵抗変化素子２１の第１と第２の電極２５、２６間の電位差と、抵抗変化素子２１の抵抗値との関係を、ＳＰＩＣＥ（Ｓｉｍｕｌａｔｉｏｎ Ｐｒｏｇｒａｍ ｗｉｔｈ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｅｍｐｈａｓｉｓ）により見積った結果を示す。
また、図６Ａと図６Ｂの銅稼動領域とは、実験に基づいて算出された、抵抗変化素子２１において第１の電極２５を銅とした場合の、銅が移動するために必要な電圧の領域を示す。この領域内であれば、金属架橋の銅のイオン化と第１の電極２５での回収が可能である。
まず、図６Ａにおいて、１ｋΩの低抵抗状態にある抵抗変化素子２１のリセット動作が開始されるためには、Ｖｇｐｌを１．１Ｖ以上として銅稼動領域とする必要がある。例えば、Ｖｇｐｌを１．３Ｖとした場合、図示された電流モードに沿って抵抗値が増大し、銅稼動領域の境界である２００ｋΩ程度まで高抵抗化される。
電流モードでは、Ｖｇｐｌが高いため大きい電流を流すことができるので、初期段階での金属架橋のイオン化（イニシエーション）を促進することができる。また、第１と第２の電極２５、２６間の電位差は小さいため、高電界による固体電解質（抵抗変化膜２４）の破壊は抑制される。一方で、銅稼動領域の制限から、抵抗変化素子２１の抵抗値は２００ｋΩ程度に留まる。
次に、図６Ｂにおいて、図６Ａの電流モードで２００ｋΩ程度まで高抵抗化した抵抗変化素子２１は、Ｖｇｐｌを０．７Ｖ程度として電流を抑制しても、銅稼動領域となる。抵抗変化素子２１は、図示された電圧モードに沿って抵抗値が増大し、銅稼動領域の境界である１ＭΩ以上にまで高抵抗化され、リセット動作を終了することができる。
電圧モードでは、Ｖｇｐｌが低いため大きい電流を流すことができないことから、第１と第２の電極２５、２６間の電位差が大きくなっても、高電界による固体電解質の破壊は抑制される。また、第１と第２の電極２５、２６間の電位差が大きくなると、銅稼動領域が高抵抗側に拡大することから、抵抗変化素子２１の抵抗値は１ＭΩ以上にまで高抵抗化され、所望の高抵抗状態となる。
一方、図６Ｂの電圧モードだけで、１ｋΩの低抵抗状態にある抵抗変化素子２１のリセット動作を行う場合、Ｖｇｐｌを１．１Ｖ以上として銅稼動領域とする必要がある。例えば、Ｖｇｐｌを１．３Ｖとして銅稼動領域の限界の１ＭΩ以上にまで高抵抗化すると仮定する。この場合、高抵抗化の途中の過程では、Ｖｇｐｌが高いため大きい電流を流すことができ、かつ第１と第２の電極２５、２６間の電位差が大きいことから、高電界で大電流が流れることによる固体電解質の破壊が生じやすくなる。図６Ａの電流モードと図６Ｂの電圧モードを組み合わせることで、このような高電界で大電流が流れることによる固体電解質の破壊を抑制することができる。
以上のように、電流モードと電圧モードを組み合わせることで、固体電解質の破壊を抑制することができる。電流モードと電圧モードの組み合わせにおいては、電流モードを先に行うことが好ましい。電流モードによれば、Ｖｇｐｌが高いため大きい電流を流すことができるので、初期段階での金属架橋のイオン化を促進できるためである。また、電流モードと電圧モードの組み合わせにおいては、電圧モードを後に行うことが好ましい。電圧モードによれば、Ｖｇｐｌを低くしても、銅稼動領域の限界の１ＭΩ以上にまで高抵抗化することができるためである。
また、電流モードと電圧モードを交互に複数回繰り返してもよい。電流モードと電圧モードを交互に繰り返すことによって、初回の電流モードと電圧モードによるリセット動作で高抵抗化に失敗しても、２回目以降のリセット動作で高抵抗化できるためである。なお、電流モードと電圧モードを交互に繰り返した場合、電流モードで終了するようにしてもよい。
また、電流モードと電圧モードを交互に繰り返すたびに、ドレイン電圧Ｖｂｌやゲート電圧Ｖｇｐｌを増やすようにしてもよい。ドレイン電圧Ｖｂｌやゲート電圧Ｖｇｐｌを増やすことで、初回の電流モードと電圧モードによるリセット動作で高抵抗化に失敗しても、２回目以降のリセット動作で、より確実に高抵抗化できるためである。
また、電流モードと電圧モードを交互に繰り返す際に、電流モードと電圧モードの間に抵抗変化素子２１の抵抗値をモニタリングしてもよい。抵抗変化素子２１の抵抗値をモニタリングすることによって、高抵抗化するまで電流モードと電圧モードを交互に繰り返すことができる。また、抵抗変化素子２１の抵抗値をモニタリングすることによって、電流モードと電圧モードの不必要な繰り返しを防ぐことができる。
なお、以上の図６Ａと図６Ｂは、図４Ａの条件に対応させた場合を説明しているが、図４Ｂの条件に対応させた場合でも、同様の説明が可能である。すなわち、図４Ｂの条件に対応させた場合は、行選択トランジスタ２２のソース電圧Ｖｐｌを−２Ｖと−３Ｖとし、ビット選択トランジスタ２３のゲート電圧Ｖｇｂｌをパラメータとすればよい。
本実施形態のスイッチ素子２の抵抗変化素子２１において、抵抗変化膜２４は、固体電解質材料であって、酸化物や硫化物や有機物などを用いることができる。例えば、Ａｌ、Ｔｉ、Ｔａ、Ｓｉ、Ｈｆ、Ｚｒなどを含む酸化物や、Ｇｅ、Ａｓ、ＴｅＳなどを含むカルコゲナイド化合物や、炭素と酸素とシリコンを含む有機ポリマー膜などを用いることができる。また、これらの積層膜であっても良い。また、酸素空孔を有するフィラメント型のＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）に用いられる酸化物材料などを用いることができる。
第１の電極２５は、抵抗変化膜２４に金属イオンを供給する活性電極である。このために、第１の電極２５には銅を用いることができる。また、第１の電極２５は、銅を主成分とし、Ｔｉ、Ａｌ、Ｍｎ、Ｗ、Ｍｇなどを添加物として含んでいても良い。
第２の電極２６は、抵抗変化膜２４に金属イオンを供給しない不活性電極である。このために、第２の電極２６にはＲｕやＰｔなどの貴金属を用いることができる。あるいは、これらを主成分とし、Ｔａ、Ｔｉ、Ｗなどを含んでいても良い。
図７は、本実施形態の半導体装置２００の構成を示すブロック図である。半導体装置２００は半導体集積回路２０を有し、半導体集積回路２０はスイッチ素子２を有する。半導体集積回路２０は論理演算回路を有することができ、スイッチ素子２は論理演算回路の動作や論理演算回路の接続を変更することができる。スイッチ素子２は、クロスバスイッチの構成とすることができる。論理演算回路は、ＬＵＴ（Ｌｏｏｋ Ｕｐ Ｔａｂｌｅ）などの論理ブロックなどから構成することができる。
半導体集積回路２０は、半導体基板の上層に形成された多層の銅配線層を有し、スイッチ素子２の抵抗変化素子２１は銅配層内に組み込まれている。また、スイッチ素子２の行選択トランジスタ２２とビット選択トランジスタ２３は、半導体基板内に形成されている。これにより、抵抗変化素子２１と当該トランジスタとが階層構成となることから、半導体集積回路２０の面積を小さくでき、半導体装置は小型化される。また、銅配線を抵抗変化素子２１の第１の電極２５に兼用できるため、半導体装置の製造工程が簡素化される。
半導体装置２００は、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）やバイポーラトランジスタを有するメモリ回路、マイクロプロセッサなどの論理演算回路、これらを同時に搭載した回路、などの半導体集積回路２０を有することができる。
また、半導体装置２００に電子回路装置、光回路装置、量子回路装置、マイクロマシン、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）などを接続することができ、本実施形態のスイッチ素子２を接続の際のスイッチとして用いることができる。また、本実施形態のスイッチ素子２を、不揮発性メモリとして用いることができる。
図８は、本実施形態のスイッチ素子２のスイッチ方法の動作を示すフローチャートである。本フローチャートは、低抵抗状態（ＯＮ）にあるスイッチ素子２を、高抵抗状態（ＯＦＦ）とするためのリセット動作を開始することで開始となる。
まず、ステップＳ０１で、スイッチ素子２を電流モードでのリセットを行う。電流モードでのリセットは、図４Ａや図４Ｂの電流モードや、図６Ａの電流モードで行うことができる。
次に、ステップＳ０２で、スイッチ素子２を電圧モードでのリセットを行う。電圧モードでのリセットは、図４Ａや図４Ｂの電圧モードや、図６Ｂの電圧モードで行うことができる。
次に、ステップＳ０３で、スイッチ素子２の抵抗変化素子２１の抵抗値を読み出してモニタリングする。抵抗変化素子２１の抵抗値が予め定められた閾値以上である場合（ステップＳ０４のＹＥＳ）、所定の高抵抗状態が得られたとして、フローチャートを終了する。
一方、抵抗変化素子２１の抵抗値が当該閾値未満である場合（ステップＳ０４のＮＯ）、所定の高抵抗状態が得られていないとして、ステップＳ０１以降を繰り返す。このとき、所定の高抵抗状態が得られるまでステップＳ０１以降を繰り返すことができる。また、ステップＳ０１以降を繰り返す回数に上限を設けて、所定の回数を繰り返しても所定の高抵抗状態が得られない場合、フローチャートを終了し、当該抵抗変化素子２１を不良素子と判定してもよい。
また、ステップＳ０１以降を繰り返す場合、例えば図４Ａの条件の場合、ドレイン電圧Ｖｂｌやゲート電圧Ｖｇｐｌを増やすようにしてもよい。また、ステップ１とステップ２の間で抵抗変化素子２１の抵抗値を読み出してモニタリングしてもよい。
図９は、本実施形態のスイッチ方法でリセット動作を行った場合と、既知のスイッチ方法でリセット動作を行った場合の、複数のスイッチ素子２での不良率と平均電流の比較結果を示す図である。
まず、セット／リセット動作を行っていない初期状態（高抵抗状態）においては、不良率は０ｐｐｍ、平均電流は１×１０−８Ａであった。
次に、セット動作を行い低抵抗状態とした後に、リセット動作を行った。既知のスイッチ方法でのリセット動作では、ビット選択トランジスタ２３のドレイン電圧Ｖｂｌを２Ｖ、２．５Ｖ、３Ｖ、３．５Ｖとした場合について、それぞれ行った。また、本実施形態のスイッチ方法でのリセット動作では、Ｖｂｌを２．５Ｖと３．５Ｖとした電流モードと電圧モードを３回繰り返す場合について行った。本実施形態のスイッチ方法は、図４Ａの条件とした。
既知のスイッチ方法でリセット動作を行った場合、Ｖｂｌを２Ｖ、２．５Ｖ、３Ｖと増やすに従って、不良率は２５１０ｐｐｍ、１４４ｐｐｍ、２０ｐｐｍと減少するが、Ｖｂｌを３．５Ｖとすると９１４ｐｐｍに増大した。このとき、平均電流は、Ｖｂｌを２Ｖ、２．５Ｖと増やすと２×１０−６Ａ、２×１０−７Ａと減少するが、Ｖｂｌが３Ｖでは８×１０−７Ａに増大し、Ｖｂｌが３．５Ｖでは７×１０−５Ａにさらに増大した。Ｖｂｌが３Ｖでは、２．５Ｖに対して不良率は減少するが、その一方で、平均電流は増大した。これは、３．５Ｖで不良率と平均電流が共に大幅に増大したことの予兆が、３Ｖでの平均電流の増大として現れたものと考えられた。
これらの既知のスイッチ方法でのリセット動作の結果は、図５や図１１に示す不良動作に起因するものと考えられた。すなわち、既知のスイッチ方法では、初期状態並みの不良率（０ｐｐｍ）と平均電流（１×１０−８Ａ）を得ることはできなかった。
これに対して、本実施形態のスイッチ方法でリセット動作を行った場合、不良率は０ｐｐｍ、平均電流は３×１０−８Ａと、初期状態並みの不良率と平均電流を得ることができた。すなわち、本実施形態のスイッチ方法によれば、低抵抗状態から高抵抗状態への遷移が安定化することが確認された。
以上のように、本実施形態のスイッチ素子２によれば、電流モードと電圧モードを組み合わせることで、リセット動作における電流制限と電圧制限がされることにより、高電圧で大電流が流れることによる抵抗変化膜２４（固体電解質材料）の破壊を抑制することができる。これにより、リセットのための電圧を印加しているにも関わらず、低抵抗状態化してしまうという不良動作の発生を抑制することができる。
以上のように、本実施形態によれば、金属架橋型の抵抗変化素子の低抵抗状態から高抵抗状態への遷移を安定化したスイッチ素子を提供することができる。
また、上記の実施形態の一部又は全部は、以下の付記のようにも記載され得るが、以下には限られない。
（付記１）
金属析出型の抵抗変化膜と、前記抵抗変化膜の一方の面に接続し前記抵抗変化膜に金属イオンを供給する第１の電極と、前記抵抗変化膜の他方の面に接続する第２の電極と、を有する抵抗変化素子と、
前記第１の電極にドレインもしくはソースが接続する第１のトランジスタと、
前記第２の電極にソースもしくはドレインが接続する第２のトランジスタと、を有し、
前記第１のトランジスタと前記第２のトランジスタが前記第２の電極の電位を前記第１の電極の電位よりも高くして前記抵抗変化素子を低抵抗状態から高抵抗状態にスイッチする際に、
前記第１のトランジスタもしくは前記第２のトランジスタのゲート電圧を第１のゲート電圧とし、前記第１の電極と前記第２の電極との間の電位差を第１の電位差とする、第１のモードと、
前記第１のトランジスタもしくは前記第２のトランジスタのゲート電圧を第２のゲート電圧とし、前記第１の電極と前記第２の電極との間の電位差を第２の電位差とする、第２のモードと、
を有して前記スイッチをし、
前記第１のゲート電圧は前記第２のゲート電圧よりも大きく、前記第１の電位差は前記第２の電位差よりも小さくし、
前記第１のモードと前記第２のモードを交互に繰り返す、
スイッチ素子。
（付記２）
前記第１と第２の電位差は、前記第１のトランジスタのソースもしくはドレインの電位と、前記第２のトランジスタのドレインもしくはソースの電位との差に基づく、付記１記載のスイッチ素子。
（付記３）
前記第１のモードで前記スイッチを開始する、付記１または２記載のスイッチ素子。
（付記４）
前記第１のモードと前記第２のモードを交互に繰り返すたびに、前記第１のゲート電圧と前記第２のゲート電圧、もしくは前記第１の電位差と前記第２の電位差を増やす、
請求項１から３の内の１項記載のスイッチ素子。
（付記５）
前記第１のモードと前記第２のモードの間で前記抵抗変化素子の抵抗値をモニタリングする、
請求項１から４の内の１項記載のスイッチ素子。
（付記６）
請求項１から５の内の１項記載のスイッチ素子を有する半導体集積回路を有する
半導体装置。
（付記７）
前記半導体集積回路は配線層を有し、前記スイッチ素子の前記抵抗変化素子は前記配線層内に設けられている、
請求項６記載の半導体装置。
（付記８）
金属析出型の抵抗変化膜と、前記抵抗変化膜の一方の面に接続し前記抵抗変化膜に金属イオンを供給する第１の電極と、前記抵抗変化膜の他方の面に接続する第２の電極と、を有する抵抗変化素子と、
前記第１の電極にドレインもしくはソースが接続する第１のトランジスタと、
前記第２の電極にソースもしくはドレインが接続する第２のトランジスタと、
を有するスイッチ素子のスイッチ方法において、
前記第２の電極の電位を前記第１の電極の電位よりも高くして前記抵抗変化素子を低抵抗状態から高抵抗状態にスイッチする際に、
前記第１のトランジスタもしくは前記第２のトランジスタのゲート電圧を第１のゲート電圧とし、前記第１の電極と前記第２の電極との間の電位差を第１の電位差とする、第１のモードと、
前記第１のトランジスタもしくは前記第２のトランジスタのゲート電圧を第２のゲート電圧とし、前記第１の電極と前記第２の電極との間の電位差を第２の電位差とする、第２のモードと、を有して前記スイッチをし、
前記第１のゲート電圧は前記第２のゲート電圧よりも大きく、前記第１の電位差は前記第２の電位差よりも小さくし、
前記第１のモードと前記第２のモードを交互に繰り返す、
スイッチ方法。
（付記９）
前記第１の電位差と前記第２の電位差は、
前記第１のトランジスタのソースもしくはドレインの電位と、前記第２のトランジスタのドレインもしくはソースの電位との差に基づく、
請求項８記載のスイッチ方法。
（付記１０）
前記第１のモードで前記スイッチを開始する、
請求項８または９記載のスイッチ方法。
（付記１１）
前記第１のモードと前記第２のモードを交互に繰り返すたびに、
前記第１のゲート電圧と前記第２のゲート電圧もしくは前記第１の電位差と前記第２の電位差を増やす、
請求項８から１０記載のスイッチ方法。
（付記１２）
前記第１のモードと前記第２のモードの間で前記抵抗変化素子の抵抗値をモニタリングする、
請求項８から１１の内の１項記載のスイッチ方法。
（付記１）
金属析出型の抵抗変化膜と、前記抵抗変化膜の一方の面に接続し前記抵抗変化膜に金属イオンを供給する第１の電極と、前記抵抗変化膜の他方の面に接続する第２の電極と、を有する抵抗変化素子と、
前記第１の電極にドレインもしくはソースが接続する第１のトランジスタと、
前記第２の電極にソースもしくはドレインが接続する第２のトランジスタと、を有し、
前記第１のトランジスタと前記第２のトランジスタが前記第２の電極の電位を前記第１の電極の電位よりも高くして前記抵抗変化素子を低抵抗状態から高抵抗状態にスイッチする際に、
前記第１のトランジスタもしくは前記第２のトランジスタのゲート電圧を第１のゲート電圧とし、前記第１の電極と前記第２の電極との間の電位差を第１の電位差とする、第１のモードと、
前記第１のトランジスタもしくは前記第２のトランジスタのゲート電圧を第２のゲート電圧とし、前記第１の電極と前記第２の電極との間の電位差を第２の電位差とする、第２のモードと、
を有して前記スイッチをし、
前記第１のゲート電圧は前記第２のゲート電圧よりも大きく、前記第１の電位差は前記第２の電位差よりも小さくし、
前記第１のモードと前記第２のモードを交互に繰り返す、
スイッチ素子。
（付記２）
前記第１と第２の電位差は、前記第１のトランジスタのソースもしくはドレインの電位と、前記第２のトランジスタのドレインもしくはソースの電位との差に基づく、付記１記載のスイッチ素子。
（付記３）
前記第１のモードで前記スイッチを開始する、付記１または２記載のスイッチ素子。
（付記４）
前記第１のモードと前記第２のモードを交互に繰り返すたびに、前記第１のゲート電圧と前記第２のゲート電圧、もしくは前記第１の電位差と前記第２の電位差を増やす、
請求項１から３の内の１項記載のスイッチ素子。
（付記５）
前記第１のモードと前記第２のモードの間で前記抵抗変化素子の抵抗値をモニタリングする、
請求項１から４の内の１項記載のスイッチ素子。
（付記６）
請求項１から５の内の１項記載のスイッチ素子を有する半導体集積回路を有する
半導体装置。
（付記７）
前記半導体集積回路は配線層を有し、前記スイッチ素子の前記抵抗変化素子は前記配線層内に設けられている、
請求項６記載の半導体装置。
（付記８）
金属析出型の抵抗変化膜と、前記抵抗変化膜の一方の面に接続し前記抵抗変化膜に金属イオンを供給する第１の電極と、前記抵抗変化膜の他方の面に接続する第２の電極と、を有する抵抗変化素子と、
前記第１の電極にドレインもしくはソースが接続する第１のトランジスタと、
前記第２の電極にソースもしくはドレインが接続する第２のトランジスタと、
を有するスイッチ素子のスイッチ方法において、
前記第２の電極の電位を前記第１の電極の電位よりも高くして前記抵抗変化素子を低抵抗状態から高抵抗状態にスイッチする際に、
前記第１のトランジスタもしくは前記第２のトランジスタのゲート電圧を第１のゲート電圧とし、前記第１の電極と前記第２の電極との間の電位差を第１の電位差とする、第１のモードと、
前記第１のトランジスタもしくは前記第２のトランジスタのゲート電圧を第２のゲート電圧とし、前記第１の電極と前記第２の電極との間の電位差を第２の電位差とする、第２のモードと、を有して前記スイッチをし、
前記第１のゲート電圧は前記第２のゲート電圧よりも大きく、前記第１の電位差は前記第２の電位差よりも小さくし、
前記第１のモードと前記第２のモードを交互に繰り返す、
スイッチ方法。
（付記９）
前記第１の電位差と前記第２の電位差は、
前記第１のトランジスタのソースもしくはドレインの電位と、前記第２のトランジスタのドレインもしくはソースの電位との差に基づく、
請求項８記載のスイッチ方法。
（付記１０）
前記第１のモードで前記スイッチを開始する、
請求項８または９記載のスイッチ方法。
（付記１１）
前記第１のモードと前記第２のモードを交互に繰り返すたびに、
前記第１のゲート電圧と前記第２のゲート電圧もしくは前記第１の電位差と前記第２の電位差を増やす、
請求項８から１０記載のスイッチ方法。
（付記１２）
前記第１のモードと前記第２のモードの間で前記抵抗変化素子の抵抗値をモニタリングする、
請求項８から１１の内の１項記載のスイッチ方法。
以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
この出願は、２０１７年７月６日に出願された日本出願特願２０１７−１３３０８３を基礎とする優先権を主張し、その開示の全てをここに取り込む。
１、２ スイッチ素子
１１、２１ 抵抗変化素子
１２ 第１のトランジスタ
１３ 第２のトランジスタ
１４、２４ 抵抗変化膜
１５、２５ 第１の電極
１６、２６ 第２の電極
２２ 行選択トランジスタ
２３ ビット選択トランジスタ
２０ 半導体集積回路
２００ 半導体装置
１１、２１ 抵抗変化素子
１２ 第１のトランジスタ
１３ 第２のトランジスタ
１４、２４ 抵抗変化膜
１５、２５ 第１の電極
１６、２６ 第２の電極
２２ 行選択トランジスタ
２３ ビット選択トランジスタ
２０ 半導体集積回路
２００ 半導体装置
Claims (9)
- 金属析出型の抵抗変化膜と、前記抵抗変化膜の一方の面に接続し前記抵抗変化膜に金属イオンを供給する第１の電極と、前記抵抗変化膜の他方の面に接続する第２の電極と、を有する抵抗変化素子と、
前記第１の電極にドレインもしくはソースが接続する第１のトランジスタと、
前記第２の電極にソースもしくはドレインが接続する第２のトランジスタと、を有し、
前記第１のトランジスタと前記第２のトランジスタが前記第２の電極の電位を前記第１の電極の電位よりも高くして前記抵抗変化素子を低抵抗状態から高抵抗状態にスイッチする際に、
前記第１のトランジスタもしくは前記第２のトランジスタのゲート電圧を第１のゲート電圧とし、前記第１の電極と前記第２の電極との間の電位差を第１の電位差とする、第１のモードと、
前記第１のトランジスタもしくは前記第２のトランジスタのゲート電圧を第２のゲート電圧とし、前記第１の電極と前記第２の電極との間の電位差を第２の電位差とする、第２のモードと、
を有して前記スイッチをし、
前記第１のゲート電圧は前記第２のゲート電圧よりも大きく、前記第１の電位差は前記第２の電位差よりも小さくし、
前記第１のモードと前記第２のモードを交互に繰り返す、
スイッチ素子。 - 前記第１の電位差と前記第２の電位差は、前記第１のトランジスタのソースもしくはドレインの電位と、前記第２のトランジスタのドレインもしくはソースの電位との差に基づく、
請求項１記載のスイッチ素子。 - 前記第１のモードで前記スイッチを開始する、
請求項１または２記載のスイッチ素子。 - 前記第１のモードと前記第２のモードを交互に繰り返すたびに、前記第１のゲート電圧と前記第２のゲート電圧、もしくは前記第１の電位差と前記第２の電位差を増やす、
請求項１から３の内の１項記載のスイッチ素子。 - 前記第１のモードと前記第２のモードの間で前記抵抗変化素子の抵抗値をモニタリングする、
請求項１から４の内の１項記載のスイッチ素子。 - 請求項１から５の内の１項記載のスイッチ素子を有する半導体集積回路を有する
半導体装置。 - 前記半導体集積回路は配線層を有し、前記スイッチ素子の前記抵抗変化素子は前記配線層内に設けられている、
請求項６記載の半導体装置。 - 金属析出型の抵抗変化膜と、前記抵抗変化膜の一方の面に接続し前記抵抗変化膜に金属イオンを供給する第１の電極と、前記抵抗変化膜の他方の面に接続する第２の電極と、を有する抵抗変化素子と、
前記第１の電極にドレインもしくはソースが接続する第１のトランジスタと、
前記第２の電極にソースもしくはドレインが接続する第２のトランジスタと、
を有するスイッチ素子のスイッチ方法において、
前記第２の電極の電位を前記第１の電極の電位よりも高くして前記抵抗変化素子を低抵抗状態から高抵抗状態にスイッチする際に、
前記第１のトランジスタもしくは前記第２のトランジスタのゲート電圧を第１のゲート電圧とし、前記第１の電極と前記第２の電極との間の電位差を第１の電位差とする、第１のモードと、
前記第１のトランジスタもしくは前記第２のトランジスタのゲート電圧を第２のゲート電圧とし、前記第１の電極と前記第２の電極との間の電位差を第２の電位差とする、第２のモードと、を有して前記スイッチをし、
前記第１のゲート電圧は前記第２のゲート電圧よりも大きく、前記第１の電位差は前記第２の電位差よりも小さくし、
前記第１のモードと前記第２のモードを交互に繰り返す、
スイッチ方法。 - 前記第１の電位差と前記第２の電位差は、
前記第１のトランジスタのソースもしくはドレインの電位と、前記第２のトランジスタのドレインもしくはソースの電位との差に基づく、
請求項８記載のスイッチ方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017133083 | 2017-07-06 | ||
| JP2017133083 | 2017-07-06 | ||
| PCT/JP2018/025228 WO2019009296A1 (ja) | 2017-07-06 | 2018-07-03 | スイッチ素子、スイッチ方法および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2019009296A1 JPWO2019009296A1 (ja) | 2020-04-09 |
| JP6934258B2 true JP6934258B2 (ja) | 2021-09-15 |
Family
ID=64950083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019527723A Active JP6934258B2 (ja) | 2017-07-06 | 2018-07-03 | スイッチ素子、スイッチ方法および半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10971547B2 (ja) |
| JP (1) | JP6934258B2 (ja) |
| WO (1) | WO2019009296A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110148667B (zh) | 2019-04-12 | 2020-10-09 | 华中科技大学 | 一种选通管器件的预处理方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4356542B2 (ja) | 2003-08-27 | 2009-11-04 | 日本電気株式会社 | 半導体装置 |
| JP5317420B2 (ja) * | 2007-03-14 | 2013-10-16 | 富士通株式会社 | 抵抗変化メモリのフォーミング方法、抵抗変化メモリ、及び、抵抗変化メモリの製造方法 |
| JP2009271999A (ja) | 2008-05-07 | 2009-11-19 | Toshiba Corp | 抵抗変化メモリ装置 |
| JP5197448B2 (ja) | 2009-03-13 | 2013-05-15 | 株式会社東芝 | 抵抗変化メモリ装置 |
| JP2013048004A (ja) * | 2011-07-28 | 2013-03-07 | Univ Of Tokyo | 抵抗変化型素子の抵抗状態変化方法 |
| WO2013136798A1 (ja) | 2012-03-16 | 2013-09-19 | 日本電気株式会社 | 抵抗変化素子、その抵抗変化素子を有する半導体装置、その半導体装置の製造方法およびその抵抗変化素子を用いたプログラミング方法 |
| JP2015185771A (ja) * | 2014-03-25 | 2015-10-22 | 日本電気株式会社 | スイッチング素子およびスイッチング素子のプログラム方法 |
| US9928904B2 (en) * | 2014-09-26 | 2018-03-27 | Hewlett Packard Enterprise Development Lp | Arrays of bit-cells |
| US10348306B2 (en) * | 2017-03-09 | 2019-07-09 | University Of Utah Research Foundation | Resistive random access memory based multiplexers and field programmable gate arrays |
-
2018
- 2018-07-03 WO PCT/JP2018/025228 patent/WO2019009296A1/ja active Application Filing
- 2018-07-03 JP JP2019527723A patent/JP6934258B2/ja active Active
- 2018-07-03 US US16/628,099 patent/US10971547B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US10971547B2 (en) | 2021-04-06 |
| JPWO2019009296A1 (ja) | 2020-04-09 |
| WO2019009296A1 (ja) | 2019-01-10 |
| US20200127051A1 (en) | 2020-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5790660B2 (ja) | 半導体装置 | |
| JP5066918B2 (ja) | スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子 | |
| JP2006319028A (ja) | スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子 | |
| WO2009145308A1 (ja) | 半導体装置、素子再生回路および素子再生方法 | |
| JP5309615B2 (ja) | 抵抗変化型メモリおよびその作製方法 | |
| JP6094582B2 (ja) | 半導体装置およびプログラミング方法 | |
| JP6901686B2 (ja) | スイッチング素子、半導体装置及びその製造方法 | |
| JPWO2011158887A1 (ja) | 半導体装置及びその動作方法 | |
| JP2009071304A (ja) | 抵抗変化型メモリ素子及びその形成方法 | |
| JP6245171B2 (ja) | 半導体装置およびプログラミング方法 | |
| JP2017510078A (ja) | アンチヒューズ型ワンタイムプログラマブル抵抗変化メモリ | |
| JP6934258B2 (ja) | スイッチ素子、スイッチ方法および半導体装置 | |
| JP5417709B2 (ja) | スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子 | |
| US10957854B2 (en) | Tunable resistive element | |
| JP2006059919A (ja) | Ｍｏｓ型電気ヒューズとそのプログラム方法、これを用いた半導体装置 | |
| JP2014179481A (ja) | 半導体装置および電子機器 | |
| US9620203B2 (en) | Nonvolatile memory integrated circuit with built-in redundancy | |
| JP5476742B2 (ja) | スイッチング素子、スイッチング素子の製造方法、電子デバイス、論理集積回路及びメモリ素子 | |
| JP6753104B2 (ja) | 相補型スイッチユニットのプログラム方法、および半導体装置 | |
| JP5023615B2 (ja) | スイッチング素子の駆動方法 | |
| JPWO2020158531A1 (ja) | 記憶装置およびプログラミング方法 | |
| JP5418147B2 (ja) | 素子制御回路、スイッチング素子及び素子制御方法 | |
| US9343150B2 (en) | Programmable logic device with resistive change memories | |
| JP5167744B2 (ja) | スイッチング素子の状態設定方法 | |
| US9112492B2 (en) | Non-volatile electronic logic module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191209 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191209 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20201228 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20201228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210803 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210816 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6934258 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |