JP2017510078A - アンチヒューズ型ワンタイムプログラマブル抵抗変化メモリ - Google Patents

アンチヒューズ型ワンタイムプログラマブル抵抗変化メモリ Download PDF

Info

Publication number
JP2017510078A
JP2017510078A JP2016559559A JP2016559559A JP2017510078A JP 2017510078 A JP2017510078 A JP 2017510078A JP 2016559559 A JP2016559559 A JP 2016559559A JP 2016559559 A JP2016559559 A JP 2016559559A JP 2017510078 A JP2017510078 A JP 2017510078A
Authority
JP
Japan
Prior art keywords
cell
electrode
data
rram
antifuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016559559A
Other languages
English (en)
Inventor
シア・リ
ウェイ−チュアン・チェン
スン・ヒュク・カン
カンホ・イ
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2017510078A publication Critical patent/JP2017510078A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5614—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using conductive bridging RAM [CBRAM] or programming metallization cells [PMC]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5692—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency read-only digital stores using storage elements with more than two stable states
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0042—Read using differential sensing, e.g. bit line [BL] and bit line bar [BLB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

アンチヒューズデバイスは、第1の電極と、第1の電極上の絶縁体と、絶縁体上の第2の電極と、第2の電極に結合されたセレクタ論理手段とを含む。デバイスはまた、第1の電極と第2の電極との間の伝導経路を含む。伝導経路は、ワンタイムプログラマブル不揮発性データストレージにハードブレークダウンをもたらすように構成されてよい。

Description

関連出願の相互参照
本出願は、参照によりその開示が全体として本明細書に明確に組み込まれる、Xia Liらの名前で2014年4月1日に出願された米国仮特許出願第61/973,712号の利益を主張する。
本開示は、概して抵抗変化メモリ(resistive random access memory: RRAM(登録商標))設計および製作に関する。より具体的には本開示は、アンチヒューズ型ワンタイムプログラマブル(OTP: one-time programmable)ランダムアクセスメモリに関する。
不揮発性メモリ(NVM)は、データを記憶するための基本的スイッチング素子としてメモリセルを含む場合がある。ワンタイムプログラマブル(OTP)不揮発性メモリは、デジタルメモリの形態であり、各ビットのセット値が、ヒューズまたはアンチヒューズによってロックされる。OTPメモリでは、各ビットセルのセット値は、リセットすることができない。対照的に、複数回プログラマブル(MTP: multiple-time programmable)メモリでは、データを恒久的に記憶して変更することができないOTPメモリに対して、いくつかの書込みサイクルに対応することができる。
MTPデバイスは、異なる状態間でトグルする(toggle)ためにトランジスタなどのスイッチング素子を使用する場合がある。残念ながら、そのような状態間で頻繁に切り替えると、過度の電流変動、ならびにMTPデバイスのソフトブレークダウン(soft breakdown)および破壊につながる場合がある。長期のスイッチング動作もまた、最終的にはMTPデバイスの材料の恒久的な損傷につながる場合がある。このために、MTPデバイスもまた、限られたデータ保持期間ならびに耐久性を有する。MTPデバイスのメモリストレージ能力もまた、一時的なものである場合がある。
アンチヒューズデバイスは、第1の電極と、第1の電極上の絶縁体と、絶縁体上の第2の電極と、第2の電極に結合されたセレクタ論理とを含む。デバイスはまた、第1の電極と第2の電極との間の伝導経路を含む。伝導経路は、ワンタイムプログラマブル不揮発性データストレージにハードブレークダウンをもたらすように構成されてよい。
ワンタイムプログラマブル(OTP)デバイスをプログラミングするおよび読み出す方法は、抵抗変化メモリ(RRAM)アレイの第1のセル内で電流をドライブすることを含む。第1のセルでの電流のドライビングが、第1のセル内でデータのワンタイムプログラミングを提供するために第1のセルのハードブレークダウンを引き起こすことができる。この方法はまた、第1のセルからデータを読み出すことを含む。
アンチヒューズデバイスは、第1の電極と、第1の電極上の絶縁体と、絶縁体上の第2の電極と、第2の電極に結合されたセレクタ論理とを含む。デバイスはまた、第1の電極と第2の電極との間で導通するための手段を含む。導通手段は、ワンタイムプログラマブル不揮発性データストレージに対してハードブレークダウンを引き起こす。
上記は、続く詳細な説明をより十分に理解することができるように、本開示の特徴および技術的利点について、かなり大まかに概説したものである。本開示のさらなる特徴および利点について、以下に説明する。本開示は、本開示と同じ目的を果たすための他の構造体を修正または設計するための基礎として容易に利用できることを、当業者は諒解されたい。そのような均等な構成が、添付の特許請求の範囲に記載される本開示の教示から逸脱しないことも、当業者には理解されたい。本開示の構成と動作方法の両方に関して本開示の特徴になると考えられる新規な特徴が、さらなる目的および利点とともに、以下の説明を添付の図と併せて検討することからより十分に理解されるであろう。しかしながら、図の各々は、例示および説明を目的として提供されているにすぎず、本開示の制限を定めるものではないことを、明確に理解されたい。
本開示のより完全な理解のために、ここで、添付の図面とともに行われる以下の説明を参照する。
従来の抵抗変化メモリ(RRAM)複数回プログラマブル(MTP)デバイスの概略図である。 本開示の一態様によるRRAMアンチヒューズ型ワンタイムプログラマブル(OTP)デバイスの概略図である。 本開示の一態様によるRRAMデバイスのメモリスタ効果を示す図である。 本開示の一態様によるRRAMデバイスのメモリスタ効果を示すグラフである。 本開示の一態様によるRRAMアンチヒューズ型OTPデバイスを使用するためのプロセスを示すプロセスフロー図である。 本開示の一構成を有利に使用することができる例示的なワイヤレス通信システムを示すブロック図である。 一構成による、半導体構成要素の回路設計、レイアウト設計、および論理設計に使用される設計用ワークステーションを示すブロック図である。
以下に記載される詳細な説明は、添付の図面とともに、様々な構成を説明することを意図しており、本明細書で説明する概念を実践することができる唯一の構成を表すことは意図していない。詳細な説明は、様々な概念の完全な理解をもたらすことを目的として特定の詳細を含んでいる。しかしながら、これらの概念がこれらの具体的な詳細なしに実践できることは、当業者には明らかであろう。場合によっては、そのような概念を曖昧にするのを回避するために、よく知られている構造および構成要素がブロック図の形態で示される。本明細書において説明されるときに、「および/または」という用語の使用は、「包含的論理和」を表すことが意図され、「または」という用語の使用は、「排他的論理和」を表すことが意図される。
不揮発性メモリ(NVM)は、データを記憶するための基本的スイッチング素子としてメモリセルを含む場合がある。ワンタイムプログラマブル(OTP)不揮発メモリは、各ビットのセット値がヒューズまたはアンチヒューズによってロックされるデジタルメモリの形態である。OTPメモリでは、各ビットセルのセット値は、リセットすることができない。対照的に、複数回プログラマブル(MTP)メモリでは、データを恒久的に記憶して変更することができないOTPメモリに対して、いくつかの書込みサイクルに対応することができる。
MTPデバイスは、異なる状態間でトグルするためにトランジスタなどのスイッチング素子を使用することが多い。残念ながら、そのような状態間の頻繁な切替えは、過度の電流変動、ならびにMTPデバイスのソフトブレークダウンおよび破壊につながる場合がある。長期のスイッチング動作もまた、最終的にはMTPデバイスの材料の恒久的な損傷につながる場合がある。このために、MTPデバイスもまた、限られたデータ保持期間ならびに耐久性を有する。MTPデバイスのメモリストレージ能力もまた、一時的なものである場合がある。
本開示の一態様では、抵抗変化メモリ(RRAM)が、OTPデバイスに優る性能向上を示すアンチヒューズ型OTPデバイスを提供する。アンチヒューズ型OTPデバイスは、第1の電極と、第1の電極上の絶縁体と、絶縁体上の第2の電極とを含んでよい。アンチヒューズ型OTPはまた、第2の電極に結合されたセレクタ論理を含む。この配置では、アンチヒューズ型OTPデバイスは、ワンタイムプログラマブル不揮発性データストレージにハードブレークダウン(hard breakdown)をもたらすように構成された、第1の電極と第2の電極との間の伝導経路を含む。
図1は、抵抗変化メモリ(RRAM)複数回プログラマブル(MTP)デバイス100の概略図を示す。MTPデバイス100は、電圧源102と、スイッチング素子104と、抵抗素子106とを含む。スイッチング素子104は、トランジスタであってよく、また、ゲート116と、第1の端子114と、第2の端子118とを含む。抵抗素子106は、抵抗器として機能し、また、第1の電極108と、絶縁体層110と、第2の電極112とを含む。抵抗素子106は、図1に示すように、金属絶縁体金属(MIM: metal insulator metal)構造とすることも可能である。
スイッチング素子104は、データ書込みなどのメモリ機能を提供することができる。データを書き込むために、スイッチング素子104は、電圧源102から抵抗素子106への電圧の供給を制御することができる。電圧の供給により、抵抗素子106は、抵抗高状態(RHS: resistance high state)と抵抗低状態(RLS: resistance low state)など、状態間で切り替えることができる。残念ながら、高状態と低状態との間のこの絶え間ない切替えが原因となり、抵抗素子106がソフトブレークダウンおよび/または破壊を受ける可能性がある。複数の書込みサイクルでMTPデバイス100のプログラミングおよびリセットを繰り返すこともまた、MTPデバイス100の抵抗素子106のソフトブレークダウンまたは破壊の原因となる可能性がある。本明細書で説明する「ソフトブレークダウン」は、より低い電圧またはより低い電流レベルでのRRAM材料の劣化またはRRAM機能の停止を指す場合があり、RRAMデバイスではより低い電圧または電流が使用されることが多いので、これは高い頻度で発生する可能性がある。「ソフトブレークダウン」効果は、低い電圧または電流によって反転される(reversed)可能性もある。ソフトブレークダウンが、抵抗素子106を介して電流を伝えるために、絶縁体層110を介して第1の電極108と第2の電極112との間に導体フィラメントを作り出す場合がある。
MTPデバイス100は、1R1T(1つのレジスタ、1つのトランジスタ)セルエリアを含む場合がある。またMTPデバイスの密度は高く、デバイスのデータ保持は限られ、有限(たとえば、10年)である場合がある。MTPデバイス100は、組込みメモリまたはフラッシュメモリなど、一時的なメモリソリューションまたは不揮発性メモリソリューションで使用される場合もある。
MTPデバイス100は、「ゼロ」電流および高抵抗から中間値(たとえば、およそ10μA、0.625Vの一時的な「セット」電圧すなわちVtset)に、次いで(およそ25μA、1.5Vの「セット」電圧すなわちVsetでの)高電流、低抵抗値に移行することによって「セット」プロセスを受けてよい。MTPデバイス100は、ゼロ電流から高電流、低抵抗値(たとえば、およそ20μA、0.5Vの一時的「リセット」電圧、Vtres)、次いで低電流、高抵抗値(たとえば、およそ18μA、1.5Vの「リセット」電圧すなわちVres)に、次いで元のゼロ電流に変わることによって「リセット」プロセスを受けてもよい。低抵抗および高抵抗は、およそ25μAの定電流で大きい変動を有する場合がある。
MTPデバイス100は、電流または電圧切替えの過度のレベルにさらされることによって伝導フィラメントソフトブレークダウンおよび/または破壊を受ける不揮発性メモリと同様である。たとえば、MTPデバイスは、あるタイプのブレークダウンを受ける前に有限の回数、高から低におよび低から高に切り替えることができる。さらに、RRAMデバイスは、高温によって切り替えることができ、これは制限されたデータ保持につながる。また、MTPデバイス100の記憶されたデータは、意図せずに変更される場合があり、データの損失につながる可能性がある。
図2は、本開示の一態様によるRRAMアンチヒューズ型ワンタイムプログラマブル(OTP)デバイス200の概略図を示す。アンチヒューズ接続または短絡(たとえば、アンチヒューズ短絡120)が、高抵抗で構成されてよく、アンチヒューズにわたる電圧があるレベルを超えるとき、アンチヒューズデバイスにわたる導電経路を恒久的に作り出すように設計される。この恒久的な伝導経路は、アンチヒューズのハードブレークダウンと呼ばれる場合がある。従来、RRAMメモリセルのハードブレークダウンは望ましくないものであり、デバイス故障として扱われる。すなわち、RRAMメモリセルのハードブレークダウンは一般的に敬遠され、デバイスが動作中に無視され、使用されない故障デバイスとして分類される原因になる。
本開示の一態様では、RRAMアンチヒューズ型OTPデバイス200は、データの恒久的な記憶を可能にするためにハードブレークダウンを受けて、MTPデバイス100に優る性能向上をもたらす。ハードブレークダウンは、高い電流または電圧によって引き起こされる、誘電体への恒久的な損傷により発生する。すなわち、ハードブレークダウンは、除去するまたは復元することができない伝導経路を形成する。RRAMアンチヒューズ型OTPデバイス200は、図1のMTPデバイス100と同様の要素を有してよい。この構成では、RRAMアンチヒューズ型OTPデバイス200は、第1の電極108を第2の電極112に結合するアンチヒューズ短絡120を示す。アンチヒューズ短絡120は、データの恒久的なOTPストレージを可能にするために絶縁体層110を介して第1の電極108と第2の電極112との間に恒久的な短絡を形成する。
抵抗素子106のアンチヒューズ短絡120は、ソフトブレークダウンまたは破壊を回避することによってハードブレークダウンに限定される。一態様では、ハードブレークダウンは、単により高い電圧またはより高い電流レベルにおいてのRRAM材料の劣化またはRRAM機能の停止を指し、RRAMデバイスではより高い電圧または電流は滅多に使用されないので、これはあまり発生しない。また、そのOTP機能のために、RRAMアンチヒューズ型OTPデバイス200は、MTPデバイス100の場合には何度も切り替えなければならないのに対して、データを1度書き込み、記憶するだけである。一度プログラミングされると、OTPデータは、RRAMアンチヒューズ型OTPデバイス200から読み出すことができる。
RRAMアンチヒューズ型OTPデバイス200の密度は、図1に示す、MTPデバイス100の高密度よりも少なくてよい。またRRAMアンチヒューズ型OTPデバイス200のアレイサイズは、従来のOTPデバイスよりも小さくてよい。RRAM OTPデバイスが、RRAM MTPデバイスと共存することもでき、同様のプロセスが両方のデバイスを製造してよい。OTP変形体とMTP変形体の両方を製作することによって、RRAM OTPおよびRRAM MTPは、それらの周辺回路は異なっていながら、同じアレイに形成される。したがって、RRAMアンチヒューズ型OTPデバイス200は、より効率的な設計で、製造コストを削減して製作することができる。
RRAMアンチヒューズ型OTPデバイス200のデータ保持は、従来のMTPデバイスの限られたデータ保持(たとえば、10年)に対して、一般的に恒久的である。またRRAMアンチヒューズ型OTPデバイス200の耐久性は、MTPデバイスの耐久性と比較してはるかに高い。RRAM OTPデバイスの耐久性は、製品寿命によって定義されてよい。RRAMアンチヒューズ型OTPデバイスは、不揮発性メモリであってもよい、より多くの恒久的なデータストレージソリューションにより頻繁に使用されてもよい。
RRAMアンチヒューズ型OTPデバイス200は、プログラミング後に変更される可能性がないデータを恒久的に記憶する。この永久ストレージは、ハードブレークダウン、および過度の電流/電圧切替えによるソフトブレークダウンまたは破壊切替えの回避によって提供される。さらに、RRAMアンチヒューズ型OTPデバイス200は、再プログラミングされる、またはそのデータを任意の方法によってディスターブ(disturb)もしくは反転される可能性がない。結果として、RRAMアンチヒューズ型OTPデバイス200は、IDデータ、アナログ/無線周波数(RF)回路トリムデータ(circuit trim data)、セキュリティデータおよび目的データ(purpose data)、指紋などの識別データなどを恒久的に記憶することができる。
ハードブレークダウンは偶然に発生しないので、ハードブレークダウンは、RRAMアンチヒューズ型OTPデバイス200の有益な特性の1つでもある。RRAMアンチヒューズ型OTPデバイス200はまた、プログラミング後にデータを恒久的に記憶することができ、特に、ブレークダウンがより発生しやすい場合がある低抵抗状態におけるデータの反転、再プログラミング、またはプログラミングの再変更を防ぐ。RRAMアンチヒューズ型OTPデバイス200はまた、(RRAM OTPデバイスに割り当てられたいくつかのセルのみを用いて)RRAMアレイ内で使用されてもよい、または単に論理回路、アナログ回路、もしくはRF回路用のアンチヒューズ構成要素として使用されてよい。
RRAMアンチヒューズ型OTPデバイス200は、読出しセンスアンプ(read sense amplifier)性能を向上させることができる差動構造、またはビット当たりマルチセルの構造(multi-cells-per-bit structure)で実装されてもよい。また、複数のパルスを使用して、ステップ電圧信号または電流掃引(current sweep)が、RRAM OTPデバイスの信頼性および性能を向上させることができる。RRAM OTPデバイスはまた、RRAM MTPプロセス/デバイスと互換性があり、RRAM MTPデバイスとともに、またはRRAM MTPデバイスの代わりに、RRAM OTPデバイスを使用することに関連する追加のプロセスコストがない。さらに、RRAM OTPデバイスは、追加のプロセスコストまたは他の問題なしに、RRAM MTPデバイスと一体化することができる。たとえば、RRAMアレイのいくつかの部分が、RRAM OTPデバイスとして実装されてもよく、他の部分がRRAM MTPデバイスとして実装されてもよい。
第1の電極108および第2の電極112は、窒化チタン(TiN)、窒化タンタル(TaN)、銅(Cu)、アルミニウム(Al)、および/または白金(Pt)などの伝導性材料であってよい。絶縁体層110は、酸化ハフニウム(HfO2)、酸化チタン(TiOx)、酸化タリウム(TlO2)、酸化タングステン(W2O3)、および/または酸化アルミニウム(Al2O3)などの誘電材料で構成されてよい。
図3Aは、本開示の一態様によるRRAMデバイスのメモリスタ効果を示す。グラフ300が、第1の状態302、第2の状態304、第3の状態306、および第4の状態308を示す。第1の状態302は低抵抗状態(LRS)であり、第4の状態308は高抵抗状態(HRS)であり、第2の状態304および第3の状態306は、抵抗が増加する順に配置されている。状態の各々が、導体フィラメント、およびそのような導体フィラメント内の分子を示す。本明細書で使用する、変数「Nc」は、特定の状態において導体フィラメントを構成する分子の数を表す。導体フィラメントは、図2に示すように、抵抗素子106の抵抗の大部分を形成する、抵抗素子106の絶縁体層110の中間の構造体とすることができる。導体フィラメント(たとえば、酸化物空孔フィラメント(oxide vacancy filament))はまた、酸化ハフニウム(HfO2)、酸化チタン(TiOx)、酸化タリウム(TlO2)、酸化タングステン(W2O3)、酸化アルミニウム(Al2O3)、その他などの誘電材料で作られてもよい。伝導経路(たとえば、アンチヒューズ短絡120)はまた、誘電体膜内の伝導性材料フィラメントであってもよい。伝導経路またはアンチヒューズ短絡120はまた、窒化チタン(TiN)、窒化タンタル(TaN)、銅(Cu)、アルミニウム(Al)、銀(Ag)、および/または白金(Pt)などの伝導性材料で作られてもよい。伝導経路は、導電性ブリッジングランダムアクセスメモリ(CBRAM: conductive bridging random access memory)、導電性RAMまたは抵抗変化RAMの一種の実装形態と同様であってよい。
第1の状態302は、元のままのメモリスタのオームフィラメント(ohmic filament)310を示す。Nc、すなわちオームフィラメント310を構成する分子の数は、およそ20〜100である。またオームフィラメントにおける抵抗は、その最低状態である。オームフィラメント310を介して高い電流または電圧が供給される場合、第1の状態302では、オームフィラメント310に損傷が発生する可能性があり、損傷は、図2に示すアンチヒューズ短絡120などの恒久的な短絡を作り出す。
第2の状態304は、メモリスタのシャローリセット(shallow reset)段階としても知られ、およそ8〜15のNcを有する狭窄領域312を示す。狭窄領域312は、狭窄効果において分子のその数を少なくする量的灌流変化(QPC: quantitative perfusion change)を受ける。第2の状態304における抵抗は、第1の状態302における抵抗よりもわずかに高い。
第3の状態306は、メモリスタの中程度のリセット(moderate reset)段階としても知られ、およそ1〜5のNcを有するさらなる狭窄領域314を示す。またさらなる狭窄領域314は、第2の状態304における狭窄よりもなお一層強い狭窄効果において分子の数をさらに少なくするQPCを受ける。第3の状態306における抵抗は、第2の状態304における抵抗よりもわずかに高い。
第4の状態308は、メモリスタのディープリセット(deep reset)段階としても知られ、Nc=0すなわち分子のないフィールド再分布領域(field redistribution region)316を示す。言い換えれば、フィールド再分布領域316はギャップである。第4の状態308における抵抗は、4つのすべての状態のうちでその最高値であり、基本的には、非導電性であることによって、導体フィラメントに接続が形成されることを防ぐ。
酸素空孔欠陥(oxygen vacancy defect)が、導体フィラメントの形成につながる場合がある。導体フィラメントの分子中の酸素結合が破壊される場合、酸素は放出され、酸素空孔を引き起こす。酸素空孔は、誘電バンドギャップに欠陥エネルギーレベルおよびバンドを形成する。欠陥エネルギーレベルおよびバンドは、誘電バンドギャップ中の電子またはホール伝導経路(electron or hole conductive path)として働くことができる。複数の酸素空孔が発生するとき、酸素空孔は、分子を周囲に移して、導体フィラメントを形成する。導体フィラメントは、その伝導経路に電子を通すこともできる。したがって、導体フィラメントは、伝導経路(たとえば、酸素空孔伝導経路)を形成する。電子もまた、酸素空孔または導体フィラメントの分子を通過することができる。一態様では、酸素空孔と再結合するように酸素イオンを移動させることによって酸素空孔を除去するために、電圧が、酸素空孔に印加され、それによって導体フィラメント内に非伝導経路をもたらしてもよい。
ハードブレークダウンについては、高い電流または電圧が、高温によって誘電結合に恒久的な損傷を作り出し、その結果、低抵抗伝導経路が形成される。これは、酸素空孔伝導フィラメント形成プロセスとは異なるプロセスである。さらに、高電流の通過は熱を発生し、熱が材料を溶かし、RRAMデバイスに伝導経路を形成する恒久的な損傷を作り出す。ハードブレークダウンもまた、結果として損傷した酸化物構造体、および伝導経路または恒久的な短絡をもたらす。この損傷は、図2に示されるアンチヒューズ短絡120と同様であってよい。たとえば図2の抵抗素子106の断面を見ると、伝導経路または恒久的短絡を形成するRRAM材料(または絶縁体層110)に、損傷の線を見ることができる。ハードブレークダウン伝導経路の抵抗は、第1の状態302の低抵抗状態(LRS)よりもさらに一層低くてもよい。
図3Bは、本開示の一態様によるRRAMデバイスのメモリスタ効果を示すグラフ320を示す。グラフ320では、ビット線の電圧は、y軸324を形成し、導体フィラメントに沿った位置は、x軸322を形成する。図3Aにおいて説明した段階の各々のプロット(plot)、すなわちI、第1の状態302のプロットと、II、第2の状態304のプロットと、III、第3の状態306のプロットと、IV、第4の状態308のプロットとがある。第1の量的灌流変化(QPC)点326では、第2の状態304プロットおよび第3の状態306プロットの電圧が下がり、またグラフ上で互いに交差する。第2のQPC点328では、第2の状態304プロットおよび第3の状態306プロットの電圧が再び下がり、グラフ上で互いに交差する。第1のQPC点326および第2のQPC点328はまた、第2の状態304と第3の状態306の両方に示される同じ位置に発生する電圧降下を表す。電圧関数プロット330は、導体フィラメントに沿った位置の関数(たとえば、V(x))、または導体フィラメントにおける電圧交差位置「x」としてビット線の電圧のプロットを示す。
図4は、本開示の一態様によるRRAMアンチヒューズ型OTPデバイスを使用するためのプロセスを示すプロセスフロー図である。ブロック402において、第1のセル内でデータのワンタイムプログラミングストレージまたはデータのワンタイムプログラミングを提供するために、第1のセルのハードブレークダウンを提供するために、抵抗変化メモリ(RRAM)アレイの第1のセル(たとえば、抵抗素子106)内で電流がドライブされる。ブロック404において、第1のセルからデータが読み出される。
一態様では、第2のセル内で別のデータの高抵抗記憶のための高抵抗状態に入るために、RRAMアレイの第2のセルのアンプログラミング(un-programming)が行われる。さらに、データは、第1のセルと第2のセルとの間で差分的に検知される。このデータは、センシングアンプの異なる経路における低抵抗および高抵抗によって、第1のセルと第2のセルとの間で検知されてよい。
一態様では、第2のセル内で別のデータの低抵抗記憶のための低抵抗状態に入るために、RRAMアレイの第2のセルのアンプログラミングが行われる。さらに、データは、第1のセルと第2のセルとの間で差分的に検知される。このデータは、センシングアンプの異なる経路における低抵抗および高抵抗によって、第1のセルと第2のセルとの間で検知されてよい。
一態様では、第3のセル内で別のデータの高抵抗記憶のための高抵抗状態に入るために、RRAMアレイの第3のセルのアンプログラミングが行われる。セル状態値は、第1のセル、第2のセル、および第3のセルから差分的に検知される。さらに、第1のセル、第2のセル、および第3のセルから差分的に検知されたセル状態値を分析することによって、最終セル状態値が決定される。
一態様では、第3のセル内で別のデータの低抵抗記憶のための低抵抗状態に入るために、RRAMアレイの第3のセルのアンプログラミングが行われる。セル状態値は、第1のセル、第2のセル、および第3のセルから差分的に検知される。さらに、第1のセル、第2のセル、および第3のセルから差分的に検知されたセル状態値を分析することによって、最終セル状態値が決定される。
一態様では、セル内でのデータのワンタイムプログラミングストレージのために、セルのハードブレークダウンを引き起こすために、RRAMアレイのセル内で電流がドライブされる。さらに、RRAMアレイのセルからのセル状態値が、差分的に検知されて、最終セル状態値を決定する。
一態様では、第2のセル内で別のデータのワンタイムプログラミングストレージを提供するために、第2のセルのハードブレークダウンを実現するために、RRAMアレイの第2のセル内で電流がドライブされる。第3のセル内で別のデータのワンタイムプログラミングのために、第3のセルのハードブレークダウンをもたらすために、RRAMアレイの第3のセル内でも電流がドライブされる。セルは、OTP機能を提供するためにワンタイムプログラミングされてよい。次いで、複数のOTPセルは検知され、複数のセル状態値を分析すること、または複数のセル状態値投票処理(voting process)によって最終状態値が取得される。これはまた、OTPアレイの生成量(yield)、保持、耐久性を向上させる。
一態様では、電流のドライブは、複数のパルス、より高いパルス、またはより長い持続時間を有するパルスを使用して行われる。電流のドライブは、ハードブレークダウンを行うために使用されてよい。
一構成では、第2のセル内でデータのマルチタイムプログラミングを提供するために、第2のセルのソフトブレークダウンを引き起こすために、RRAMアレイの第1のセル内で、制限された電流がドライブされる。
別の構成では、第2のセル内でデータのマルチタイムプログラミングを提供するために、第2のセルの、低抵抗状態をセットする、または高抵抗状態をリセットするために、RRAMアレイの第1のセル内で、制限された電流がドライブされる。
また別の態様では、アンチヒューズデバイスが、第1の電極と、第1の電極上の絶縁体とを含む。デバイスはまた、絶縁体上の第2の電極と、第2の電極に結合されたセレクタ論理とを含む。デバイスはさらに、ワンタイムプログラマブル不揮発性データストレージにハードブレークダウンをもたらすように構成された、第1の電極と第2の電極との間に導通するための手段を含む。一態様では、導通手段は、アンチヒューズ短絡120である。別の態様では、前述の手段は、前述の手段によって列挙された機能を実行するように構成された任意の材料または構造体であってよい。
第1の電極108および第2の電極112またはアンチヒューズ短絡120など、様々な伝導性材料層の伝導性材料は、窒化チタン(TiN)、窒化タンタル(TaN)、白金(Pt)、または銅(Cu)、または高い伝導性を有する他の伝導性材料であってよい。たとえば、そのような層は、銀(Ag)、軟銅(annealed copper)(Cu)、金(Au)、アルミニウム(Al)、カルシウム(Ca)、タングステン(W)、亜鉛(Zn)、ニッケル(Ni)、リチウム(Li)、または鉄(Fe)を含んでよい。前述の伝導性材料層は、電気めっき、化学気相成長(CVD)、物理気相成長(PVD)、スパッタリング、原子層堆積(ALD)、または蒸着によって堆積されてもよい。
絶縁体層110は、酸化ハフニウム(HfO2)、酸化チタン(TiOx)、酸化タリウム(TlO2)、酸化タングステン(W2O3)、および/または酸化アルミニウム(Al2O3)などの材料で作られてよい。絶縁体層110および他の開示する絶縁材料は、二酸化ケイ素(SiO2)などの低k(low k)、すなわち低誘電率値を有する材料、または酸化ハフニウム(HfO2)、およびフッ素ドープ形、炭素ドープ形、および多孔質炭素ドープ形、ならびにポリイミド、ポリノルボルネン、ゼンゾシクロブテン(BCB)、およびポリテトラフルオロエチレン(PTFE)などのスピンオン有機高分子誘電体、スピンオンシリコーンベース高分子誘電体および窒素含有酸炭化ケイ素(silicon nitrogen-containing oxycarbide)(SiCON)などの、高k誘電体(high k dielectric)で作られてもよい。これらの前述の層は、スピンコーティングプロセス、化学気相成長(CVD)、物理気相成長(PVD)、スパッタリング、または蒸着によって堆積されてもよい。
上記のプロセスステップでは述べていないが、フォトレジスト、マスクを通した紫外線露光、フォトレジスト現像、およびリソグラフィが使用されてよい。フォトレジスト層は、スピンコーディング、液滴によるフォトレジスト堆積、吹付け、化学気相堆積(CVD)、物理気相堆積(PVD)、スパッタリング、または蒸着によって堆積されてよい。フォトレジスト層は、次いで露光され、次いで、露光されたフォトレジスト部分を洗い流すために塩化鉄(FeCl3)、塩化銅(CuCl2)、もしくはアルカリ性アンモニア(NH3)などの溶液を使用する化学エッチングプロセス、またはプラズマを使用するドライエッチングプロセスによってエッチングされてよい。また、フォトレジスト層は、化学フォトレジスト剥離プロセス、または、アッシングとして知られる、酸素などのプラズマを用いるドライフォトレジスト剥離プロセスによって剥離することもできる。
図5は、本開示の一態様を有利に利用することができる例示的なワイヤレス通信システム500を示すブロック図である。説明のために、図5は、3つのリモートユニット520、530、および550、ならびに2つの基地局540を示す。ワイヤレス通信システムが、より多くのリモートユニットおよび基地局を有することができることは認識されよう。リモートユニット520、530、および550は、開示されるデバイス(たとえば、RRAMアンチヒューズ型OTPデバイス)を含むICデバイス525A、525C、および525Bを含む。基地局、スイッチングデバイス、およびネットワーク機器などの他のデバイスも、開示されたデバイス(たとえば、RRAMアンチヒューズ型OTPデバイス)を含むことができることは認識されよう。図5は、基地局540からリモートユニット520、530、および550への順方向リンク信号580、ならびにリモートユニット520、530、および550から基地局540への逆方向リンク信号590を示す。
図5では、リモートユニット520は携帯電話として示され、リモートユニット530はポータブルコンピュータとして示され、リモートユニット550は、ワイヤレスローカルループシステムにおける固定ロケーションリモートユニットとして示されている。たとえば、リモートユニットは、携帯電話、ハンドヘルドパーソナル通信システム(PCS)ユニット、携帯情報端末などのポータブルデータユニット、GPS対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、検針機器などの固定ロケーションデータユニット、またはデータもしくはコンピュータ命令を記憶する、もしくは取り出す他のデバイス、またはそれらの組合せであってよい。図5は本開示の態様に従ってリモートユニットを示すが、本開示は、これらの示された例示的なユニットに限定されない。本開示の態様は、開示されたデバイスを含む、多くのデバイスにおいて適切に利用することができる。
図6は、上記で開示されたデバイスなど、半導体構成要素の回路設計、レイアウト設計、および論理設計に使用される設計用ワークステーション600を示すブロック図である。設計用ワークステーション600は、オペレーティングシステムソフトウェア、サポートファイル、およびCadenceやOrCADなどの設計ソフトウェアを収容するハードディスク601を含む。また、設計用ワークステーション600は、回路610の設計、または開示されるデバイス(たとえば、RRAMアンチヒューズ型OTPデバイス)などの半導体構成要素612の設計を容易にするためにディスプレイ602を含む。回路設計610または半導体構成要素612を有形に記憶するために、記憶媒体604が設けられる。回路設計610または半導体構成要素612は、GDSIIまたはGERBERなどのファイル形式で記憶媒体604に記憶することができる。記憶媒体604は、CD-ROM、DVD、ハードディスク、フラッシュメモリ、または他の適切なデバイスであってよい。さらに、設計用ワークステーション600は、記憶媒体604から入力を受け取る、または記憶媒体604に出力を書き込むための、ドライブ装置603を含む。
記憶媒体604上に記録されるデータは、論理回路構成、フォトリソグラフィマスク用のパターンデータ、または電子ビームリソグラフィなどの連続描画ツール用のマスクパターンデータを指定することができる。データはさらに、論理シミュレーションに関連付けられるタイミング図やネット回路などの論理検証データも含むことができる。記憶媒体604上にデータを与えることは、半導体ウェハを設計するためのプロセス数を減らすことによって、回路設計610または半導体構成要素612の設計を容易にする。
ファームウェアおよび/またはソフトウェアの実装形態の場合、方法は、本明細書において説明された機能を実行するモジュール(たとえば、手続き、機能など)で実現することができる。本明細書において説明される方法を実施する際に、命令を有形に具現する機械可読媒体を使用することができる。たとえば、ソフトウェアコードをメモリに記憶し、プロセッサユニットによって実行することができる。メモリは、プロセッサユニット内に、またはプロセッサユニットの外部に実装することができる。本明細書では、「メモリ」という用語は、長期メモリ、短期メモリ、揮発性メモリ、不揮発性メモリ、または他のメモリのタイプを指し、特定のタイプのメモリもしくは特定の数のメモリ、またはメモリが格納される媒体のタイプに限定すべきではない。
機能が、ファームウェアおよび/またはソフトウェアにおいて実施される場合には、コンピュータ可読媒体上に1つまたは複数の命令またはコードとして記憶することができる。例として、データ構造で符号化されたコンピュータ可読媒体およびコンピュータプログラムで符号化されたコンピュータ可読媒体が挙げられる。コンピュータ可読媒体は物理的コンピュータ記憶媒体を含む。記憶媒体は、コンピュータがアクセスすることのできる入手可能な媒体とすることができる。限定ではなく、例として、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM、CD-ROMもしくは他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気記憶デバイス、または、所望のプログラムコードを命令もしくはデータ構造の形で記憶するのに使用することができ、かつコンピュータによってアクセスすることができる他の媒体を含むことができ、本明細書において使用されるディスク(diskおよびdisc)は、コンパクトディスク(disc)(CD)、レーザディスク(disc)、光ディスク(disc)、デジタル多用途ディスク(disc)(DVD)、フロッピー(登録商標)ディスク(disk)、およびBlu-ray(登録商標)ディスク(disc)を含み、ディスク(disk)は通常、データを磁気的に再生し、一方、ディスク(disc)はデータをレーザによって光学的に再生する。上記のものの組合せも、コンピュータ可読媒体の範囲内に含まれるべきである。
命令および/またはデータは、コンピュータ可読媒体上の記憶域に加えて、通信装置に含まれる伝送媒体上の信号として与えることもできる。たとえば、通信装置は、命令およびデータを示す信号を有する送受信器を含むことができる。命令およびデータは、1つまたは複数のプロセッサに、特許請求の範囲において概説される機能を実装させるように構成される。
本開示およびその利点について詳細に説明してきたが、添付の特許請求の範囲によって定められるような本開示の技術から逸脱することなく、本明細書において種々の変更、置換、および改変を行うことができることは理解されたい。たとえば、「上」および「下」などの関係性の用語が、基板または電子デバイスに関して使用される。当然、基板または電子デバイスが反転した場合、上は下に、下は上になる。加えて、横向きの場合、上および下は、基板または電子デバイスの側面を指す場合がある。さらに、本出願の範囲は、本明細書において説明されたプロセス、機械、製造、組成物、手段、方法およびステップの特定の構成に限定されることは意図していない。当業者が本開示から容易に理解するように、本明細書において説明される対応する構成と実質的に同じ機能を果たすか、もしくは実質的に同じ結果を達成する、現存するもしくは今後開発されるプロセス、機械、製造、組成物、手段、方法、またはステップを、本開示に従って利用することができる。したがって、添付の特許請求の範囲は、そのようなプロセス、機械、製造、組成物、手段、方法、またはステップをその範囲内に含むことを意図している。
100 複数回プログラマブル(MTP)デバイス
102 電圧源
104 スイッチング素子
106 抵抗素子
108 第1の電極
110 絶縁体層
112 第2の電極
114 第1の端子
116 ゲート
118 第2の端子
120 アンチヒューズ短絡
200 RRAMアンチヒューズ型OTPデバイス
300 グラフ
302 第1の状態
304 第2の状態
306 第3の状態
308 第4の状態
310 オームフィラメント
312 狭窄領域
314 狭窄領域
316 フィールド再分布領域
320 グラフ
322 x軸
324 y軸
326 第1の量的灌流変化(QPC)点
328 第2のQPC点
330 電圧関数プロット
500 ワイヤレス通信システム
520 リモートユニット
525A ICデバイス
525B ICデバイス
525C ICデバイス
530 リモートユニット
540 基地局
550 リモートユニット
580 順方向リンク信号
590 逆方向リンク信号
600 設計用ワークステーション
601 ハードディスク
602 ディスプレイ
603 ドライブ装置
604 記憶媒体
610 回路設計
612 半導体構成要素

Claims (24)

  1. 第1の電極と、
    前記第1の電極上の絶縁体と、
    前記絶縁体上の第2の電極と、
    前記第2の電極に結合されたセレクタ論理手段と、
    ワンタイムプログラマブル不揮発性データストレージにハードブレークダウンをもたらすように構成された、前記第1の電極と第2の電極との間の伝導経路と
    を含む、アンチヒューズデバイス。
  2. 前記絶縁体が、酸化ハフニウム(HfO2)、酸化チタン(TiOx)、酸化タリウム(TlO2)、酸化タングステン(W2O3)、および/または酸化アルミニウム(Al2O3)を含む誘電材料で構成される、請求項1に記載のアンチヒューズデバイス。
  3. 前記第1の電極および前記第2の電極が、窒化チタン(TiN)、窒化タンタル(TaN)、銅、アルミニウム、および/または白金を含む、請求項1に記載のアンチヒューズデバイス。
  4. 前記セレクタ論理手段が、ゲートと、第1の端子と、第2の端子とを有するトランジスタを含む、請求項1に記載のアンチヒューズデバイス。
  5. 前記伝導経路が、前記絶縁体に高い電圧および電流値を加えることによって形成される、請求項1に記載のアンチヒューズデバイス。
  6. 音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定ロケーションデータユニット、およびコンピュータのうちの少なくとも1つに組み込まれる、請求項1に記載のアンチヒューズデバイス。
  7. ワンタイムプログラマブル(OTP)デバイスをプログラミングし、かつ読み出す方法であって、
    第1のセルのハードブレークダウンを引き起こして、前記第1のセル内でデータのワンタイムプログラミングを提供するために、抵抗変化メモリ(RRAM)アレイの少なくとも前記第1のセル内で電流をドライブするステップと、
    前記第1のセルから前記データを読み出すステップと
    を含む、方法。
  8. 第2のセル内で別のデータの高抵抗記憶のための高抵抗状態に入るために、前記RRAMアレイの前記第2のセルをアンプログラミングするステップと、
    前記第1のセルと前記第2のセルとの間でデータを差分的に検知するステップと
    をさらに含む、請求項7に記載の方法。
  9. 第3のセル内で別のデータの高抵抗記憶のための前記高抵抗状態に入るために、前記RRAMアレイの前記第3のセルをアンプログラミングするステップと、
    前記第1のセル、前記第2のセル、および前記第3のセルからセル状態値を差分的に検知するステップと、
    前記第1のセル、前記第2のセル、および前記第3のセルから差分的に検知された前記セル状態値を分析することによって、最終セル状態値を決定するステップと
    をさらに含む、請求項8に記載の方法。
  10. 第2のセル内で別のデータの低抵抗記憶のための低抵抗状態に入るために、前記RRAMアレイの前記第2のセルをアンプログラミングするステップと、
    前記第1のセルと前記第2のセルとの間でデータを差分的に検知するステップと
    をさらに含む、請求項7に記載の方法。
  11. 第3のセル内で別のデータの低抵抗記憶のための前記低抵抗状態に入るために、前記RRAMアレイの前記第3のセルをアンプログラミングするステップと、
    前記第1のセル、前記第2のセル、および前記第3のセルからセル状態値を差分的に検知するステップと、
    前記第1のセル、前記第2のセル、および前記第3のセルから差分的に検知された前記セル状態値を分析することによって、最終セル状態値を決定するステップと
    をさらに含む、請求項10に記載の方法。
  12. セル内でのデータのワンタイムプログラミングストレージのために、前記セルの前記ハードブレークダウンをもたらすために、前記RRAMアレイの前記セル内で前記電流をドライブするステップと、
    前記RRAMアレイの前記セルからのセル状態値を差分的に検知して、最終セル状態値を決定するステップと
    をさらに含む、請求項7に記載の方法。
  13. 前記電流をドライブするステップは、複数のパルス、より高いパルス、またはより長い持続時間を有するパルスを使用して行われる、請求項7に記載の方法。
  14. 第2のセル内でデータのマルチタイムプログラミングを提供するために、前記第2のセルのソフトブレークダウンを提供するために、前記RRAMアレイの少なくとも前記第1のセル内で低減された電流をドライブするステップをさらに含む、請求項7に記載の方法。
  15. 第2のセル内でデータのマルチタイムプログラミングを提供するために、前記第2のセルの低抵抗状態をセットする、または高抵抗状態をリセットするために、前記RRAMアレイの少なくとも前記第1のセル内で低減された電流をドライブするステップをさらに含む、請求項7に記載の方法。
  16. 音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定ロケーションデータユニット、およびコンピュータのうちの少なくとも1つに前記OTPデバイスを組み込むステップをさらに含む、請求項7に記載の方法。
  17. 第1の電極と、
    前記第1の電極上の絶縁体と、
    前記絶縁体上の第2の電極と、
    前記第2の電極に結合されたセレクタ論理手段と、
    ワンタイムプログラマブル不揮発性ストレージにハードブレークダウンを引き起こすために、前記第1の電極と第2の電極との間で導通するための手段と
    を含む、アンチヒューズデバイス。
  18. 前記絶縁体が、酸化ハフニウム(HfO2)、酸化チタン(TiOx)、酸化タリウム(TlO2)、酸化タングステン(W2O3)、および/または酸化アルミニウム(Al2O3)を含む誘電材料で構成される、請求項17に記載のアンチヒューズデバイス。
  19. 前記第1の電極および前記第2の電極が、窒化チタン(TiN)および窒化タンタル(TaN)、銅、アルミニウム、ならびに/または白金を含む、請求項17に記載のアンチヒューズデバイス。
  20. 前記セレクタ論理手段が、ゲートと、第1の端子と、第2の端子とを有するトランジスタを含む、請求項17に記載のアンチヒューズデバイス。
  21. 前記導通手段が、前記絶縁体に高い電圧および電流値を加えることによって形成される、請求項17に記載のアンチヒューズデバイス。
  22. 音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定ロケーションデータユニット、およびコンピュータのうちの少なくとも1つに組み込まれる、請求項17に記載のアンチヒューズデバイス。
  23. OTPデバイスをプログラミングするおよび読み出す方法であって、
    第1のセルのハードブレークダウンを引き起こして、前記第1のセル内でデータのワンタイムプログラミングを提供するために、抵抗変化メモリ(RRAM)アレイの少なくとも前記第1のセル内で電流をドライブするステップと、
    前記第1のセルから前記データを読み出すステップと
    を含む、方法。
  24. 音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定ロケーションデータユニット、およびコンピュータの少なくとも1つに前記OTPデバイスを組み込むステップをさらに含む、請求項23に記載の方法。
JP2016559559A 2014-04-01 2015-03-06 アンチヒューズ型ワンタイムプログラマブル抵抗変化メモリ Pending JP2017510078A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201461973712P 2014-04-01 2014-04-01
US61/973,712 2014-04-01
US14/283,154 US20150279479A1 (en) 2014-04-01 2014-05-20 Anti-fuse one-time programmable resistive random access memories
US14/283,154 2014-05-20
PCT/US2015/019227 WO2015153060A1 (en) 2014-04-01 2015-03-06 Anti-fuse one-time programmable resistive random access memories

Publications (1)

Publication Number Publication Date
JP2017510078A true JP2017510078A (ja) 2017-04-06

Family

ID=54191337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016559559A Pending JP2017510078A (ja) 2014-04-01 2015-03-06 アンチヒューズ型ワンタイムプログラマブル抵抗変化メモリ

Country Status (6)

Country Link
US (1) US20150279479A1 (ja)
EP (1) EP3127121A1 (ja)
JP (1) JP2017510078A (ja)
KR (1) KR20160138974A (ja)
CN (1) CN106133839A (ja)
WO (1) WO2015153060A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10497871B2 (en) * 2015-12-26 2019-12-03 Intel Corporation High retention resistive random access memory
CN109658963B (zh) 2017-10-11 2020-11-17 华邦电子股份有限公司 电阻式存储器存储装置的操作方法
US10699764B1 (en) 2018-12-14 2020-06-30 Nxp Usa, Inc. MRAM memory with OTP cells
US10910279B2 (en) 2019-01-25 2021-02-02 Samsung Electronics Co., Ltd. Variable resistance memory devices
US10825536B1 (en) * 2019-08-30 2020-11-03 Qualcomm Incorporated Programmable circuits for performing machine learning operations on edge devices
US11270768B2 (en) 2020-03-04 2022-03-08 International Business Machines Corporation Failure prevention of chip power network
US20230118956A1 (en) * 2021-10-18 2023-04-20 Samsung Electronics Co., Ltd. Non-volatile memory device and method of manufacturing the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6021079A (en) * 1998-05-13 2000-02-01 Richard Mann Fast, low cost method of developing code for contact programmable ROMs
US7800932B2 (en) * 2005-09-28 2010-09-21 Sandisk 3D Llc Memory cell comprising switchable semiconductor memory element with trimmable resistance
US20050035429A1 (en) * 2003-08-15 2005-02-17 Yeh Chih Chieh Programmable eraseless memory
TWI266417B (en) * 2004-11-09 2006-11-11 Powerchip Semiconductor Corp One-time programmable read only memory and operating method thereof
JP4940144B2 (ja) * 2005-10-17 2012-05-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7968967B2 (en) * 2006-07-17 2011-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. One-time-programmable anti-fuse formed using damascene process
US8122307B1 (en) * 2006-08-15 2012-02-21 Synopsys, Inc. One time programmable memory test structures and methods
US8331128B1 (en) * 2008-12-02 2012-12-11 Adesto Technologies Corporation Reconfigurable memory arrays having programmable impedance elements and corresponding methods
US9019742B2 (en) * 2010-08-20 2015-04-28 Shine C. Chung Multiple-state one-time programmable (OTP) memory to function as multi-time programmable (MTP) memory
US20120223299A1 (en) * 2011-03-04 2012-09-06 Jun Liu Metal/oxide one time progammable memory
US8804399B2 (en) * 2012-03-23 2014-08-12 Micron Technology, Inc. Multi-function resistance change memory cells and apparatuses including the same
US9502424B2 (en) * 2012-06-29 2016-11-22 Qualcomm Incorporated Integrated circuit device featuring an antifuse and method of making same
US8923044B2 (en) * 2012-08-20 2014-12-30 Qualcomm Incorporated MTP MTJ device

Also Published As

Publication number Publication date
US20150279479A1 (en) 2015-10-01
KR20160138974A (ko) 2016-12-06
EP3127121A1 (en) 2017-02-08
CN106133839A (zh) 2016-11-16
WO2015153060A1 (en) 2015-10-08

Similar Documents

Publication Publication Date Title
JP2017510078A (ja) アンチヒューズ型ワンタイムプログラマブル抵抗変化メモリ
Sheng et al. Low‐conductance and multilevel CMOS‐integrated nanoscale oxide memristors
KR101456766B1 (ko) 저항 메모리 및 저항 메모리를 처리하는 방법
Chen et al. Balancing SET/RESET Pulse for $>\hbox {10}^{10} $ Endurance in $\hbox {HfO} _ {2}\hbox {/Hf} $ 1T1R Bipolar RRAM
Cho et al. Rewritable switching of one diode-one resistor nonvolatile organic memory devices
US9478740B2 (en) Switching device structures and methods
TW201833922A (zh) 基於電阻式隨機存取記憶體的認證電路
US9444035B2 (en) Magnesium oxide capping with a shorted path for perpendicular magnetic tunnel junction devices and method for fabrication
US9792987B1 (en) Resistive random access memory device
WO2009126874A2 (en) Non-volatile multi-level re-writable memory cell incorporating a diode in series with multiple resistors and method for writing same
US9093149B2 (en) Low cost programmable multi-state device
US9147837B1 (en) Resistive memory cell and method for forming a resistive memory cell
US9590014B2 (en) Resistance variable memory cell structures and methods
US9231208B2 (en) Method for forming memory device
US20170053709A1 (en) Apparatuses and/or methods for operating a memory cell as an anti-fuse
US20120002461A1 (en) Non-volatile memory with ovonic threshold switch and resistive memory element
US11043533B2 (en) Switch and method for fabricating the same, and resistive memory cell and electronic device, including the same
US10468458B2 (en) Resistive random access memory having selector and current limiter structures
US9536926B1 (en) Magnetic tunnel junction based anti-fuses with cascoded transistors
TWI698866B (zh) 寫入磁性隨機存取記憶體的方法
WO2010084774A1 (ja) 不揮発性メモリセル、抵抗可変型不揮発性メモリ装置および不揮発性メモリセルの設計方法
CN219891895U (zh) 一次性可编程记忆体及半导体装置
KR100658173B1 (ko) 프로그램 가능한 밴드 패스 필터 회로

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161004