JP6914658B2 - 表示ドライバ、サブピクセルレンダリング処理回路及び表示装置 - Google Patents

表示ドライバ、サブピクセルレンダリング処理回路及び表示装置 Download PDF

Info

Publication number
JP6914658B2
JP6914658B2 JP2017003271A JP2017003271A JP6914658B2 JP 6914658 B2 JP6914658 B2 JP 6914658B2 JP 2017003271 A JP2017003271 A JP 2017003271A JP 2017003271 A JP2017003271 A JP 2017003271A JP 6914658 B2 JP6914658 B2 JP 6914658B2
Authority
JP
Japan
Prior art keywords
pixels
pixel
gradation value
value
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017003271A
Other languages
English (en)
Other versions
JP2018112672A (ja
Inventor
朋夫 皆木
朋夫 皆木
弘史 降旗
弘史 降旗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synaptics Japan GK
Original Assignee
Synaptics Japan GK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synaptics Japan GK filed Critical Synaptics Japan GK
Priority to JP2017003271A priority Critical patent/JP6914658B2/ja
Priority to US15/868,317 priority patent/US10657873B2/en
Priority to CN202310328061.XA priority patent/CN116416906A/zh
Priority to CN201810029832.4A priority patent/CN108305578B/zh
Publication of JP2018112672A publication Critical patent/JP2018112672A/ja
Priority to US15/930,011 priority patent/US11475822B2/en
Application granted granted Critical
Publication of JP6914658B2 publication Critical patent/JP6914658B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Description

本発明は、表示ドライバ、表示装置及び画像処理回路に関し、特に、サブピクセルレンダリング処理に関する。
サブピクセルレンダリングとは、元画像の画像データに対して画像データ処理を行うことにより、表示デバイス(例えば、OLED(Organic Light Emitting Diode)表示パネルや液晶表示パネル)の本来の解像度より高い解像度で画像を表示する技術である。以下では、サブピクセルレンダリングを実現するための画像データ処理をサブピクセルレンダリング処理と呼ぶ。サブピクセルレンダリング処理においては、最も典型的には、元画像のN個の画素の画像データから表示デバイスのM個の画素の駆動に用いられる画像データを生成する処理が行われる。ここで、N、Mは、N>Mなる自然数である。
サブピクセルレンダリング処理においては、表示デバイスのガンマ特性を考慮に入れることが望ましい。例えば、元画像の2個の画素の画像データからサブピクセルレンダリング処理によって表示デバイスの1個の画素の駆動に用いられる画像データを生成する場合について考えよう。ただし、元画像の各画素の画像データ、及び、表示デバイスの画素の駆動に用いられる画像データにおいて、各副画素の階調値が8ビットで表されるものとする。元画像の画像データにおいて、第1画素のR副画素の階調値が“255”であり、第2画素のR副画素の階調値が“0”である場合に、サブピクセルレンダリング処理において階調値を単純に平均して表示デバイスの対応する画素のR副画素の階調値を算出すると、階調値“127.5”が得られる。表示デバイスのガンマ値γが2.2である場合には、階調値“127.5”で表示デバイスの対応する画素のR副画素を駆動すると、該R副画素の輝度は22%になる。しかしながら、階調値“255”は輝度100%、階調値“0”は輝度0%に対応しているのであるから、表示デバイスの対応する画素のR副画素は、本来、50%の輝度になるように駆動されるべきである。表示デバイスのガンマ値γが2.2である場合には、サブピクセルレンダリング処理において、表示デバイスの対応する画素のR副画素の階調値が、“186”と算出されることが望ましい。
このため、サブピクセルレンダリング処理においては、一般に、元画像の画像データに記述されている階調値に対してガンマ変換(即ち、画像データの階調値のγ乗の値を算出する処理)を行い、ガンマ変換が行われた画像データに基づいて表示デバイスのM個の画素の画像データを算出し、更に、逆ガンマ変換(即ち、画像データの階調値の1/γ乗の値を算出する処理)が行われる。
このようなサブピクセルレンダリング処理の問題の一つは、回路規模の増大である。ガンマ変換及び逆ガンマ変換は、累乗の演算を含んでいる。当業者に広く知られているように、累乗の演算を実行する回路は、回路規模が大きい。ガンマ変換及び逆ガンマ変換を実現する最も典型的な手法は、LUT(lookup table)を用いることであるが、LUTを用いてガンマ変換及び逆ガンマ変換を実現すると、回路規模が大きくなる。
サブピクセルレンダリング処理を実行する回路の回路規模を低減する事には、技術的なニーズが存在する。
したがって、本発明の目的の一つは、サブピクセルレンダリング処理を実行する回路の回路規模を低減することにある。本発明の他の目的及び新規の特徴は、以下の開示から当業者には理解されよう。
本発明の一の観点では、表示ドライバが、入力画像のN個(Nは、2以上の整数)の画素の副画素の階調値である入力階調値を記述する入力画像データから、入力画像のN個の画素に対応する出力画像のM個の対応画素(Mは、1≦M<Nである整数)の副画素の階調値である出力階調値を記述する出力画像データを生成するサブピクセルレンダリング処理回路と、出力画像データに応答して表示パネルを駆動する駆動回路とを具備する。サブピクセルレンダリング処理回路は、入力画像のN個の画素のそれぞれについて、入力階調値の2乗の値である入力側2乗階調値を算出する2乗演算回路と、入力画像のN個の画素について算出された入力側2乗階調値から出力画像のM個の対応画素に対応するSPR処理後2乗階調値を算出するサブピクセルレンダリング演算回路と、M個の対応画素に対応するSPR処理後2乗階調値の平方根を算出する平方根演算回路と、前記表示ドライバに設定されるガンマ値に応じて決定された補正パラメータと、入力画像のN個の画素に対応する入力階調値とから、M個の対応画素に対応する補正値を算出する補正値計算回路と、M個の対応画素に対応するSPR処理後2乗階調値の平方根と補正値とを加算してM個の対応画素の出力階調値を算出する加算回路とを含む。
本発明の他の観点では、入力画像のN個(Nは、2以上の整数)の画素の副画素の階調値である入力階調値を記述する入力画像データから、入力画像のN個の画素に対応する出力画像のM個の対応画素(Mは、1≦M<Nである整数)の副画素の階調値である出力階調値を記述する出力画像データを生成するサブピクセルレンダリング処理回路が提供される。当該サブピクセルレンダリング処理回路は、入力画像のN個の画素のそれぞれについて入力階調値の2乗の値である入力側2乗階調値を算出する2乗演算回路と、入力画像のN個の画素について算出された入力側2乗階調値から出力画像のM個の対応画素に対応するSPR処理後2乗階調値を算出するサブピクセルレンダリング演算回路と、M個の対応画素に対応するSPR処理後2乗階調値の平方根を算出する平方根演算回路と、表示ドライバに設定されるガンマ値に応じて決定された補正パラメータと、入力画像のN個の画素に対応する入力階調値とから、M個の対応画素に対応する補正値を算出する補正値計算回路と、M個の対応画素に対応するSPR処理後2乗階調値の平方根と補正値とを加算してM個の対応画素の出力階調値を算出する加算回路とを具備する。
本発明の更に他の観点では、表示装置が、表示パネルと、表示パネルを駆動する表示ドライバとを具備する。表示ドライバは、入力画像のN個(Nは、2以上の整数)の画素の副画素の階調値である入力階調値を記述する入力画像データから、入力画像のN個の画素に対応する出力画像のM個の対応画素(Mは、1≦M<Nである整数)の副画素の階調値である出力階調値を記述する出力画像データを生成するサブピクセルレンダリング処理回路と、出力画像データに応答して表示パネルを駆動する駆動回路とを含む。サブピクセルレンダリング処理回路は、入力画像のN個の画素のそれぞれについて入力階調値の2乗の値である入力側2乗階調値を算出する2乗演算回路と、入力画像のN個の画素について算出された入力側2乗階調値から出力画像のM個の対応画素に対応するSPR処理後2乗階調値を算出するサブピクセルレンダリング演算回路と、M個の対応画素に対応するSPR処理後2乗階調値の平方根を算出する平方根演算回路と、表示ドライバに設定されるガンマ値に応じて決定された補正パラメータと、入力画像のN個の画素に対応する入力階調値とから、M個の対応画素に対応する補正値を算出する補正値計算回路と、M個の対応画素に対応するSPR処理後2乗階調値の平方根と補正値とを加算してM個の対応画素の出力階調値を算出する加算回路とを具備する。
本発明によれば、サブピクセルレンダリング処理を実行する回路の回路規模を低減することができる。
一実施形態における表示装置の構成を示すブロック図である。 一実施形態における表示ドライバの構成を示すブロック図である。 一実施形態におけるサブピクセルレンダリング処理回路の構成を示すブロック図である。 入力画像の画素の数と出力画像の画素の数との比が3:2である場合における、サブピクセルレンダリング処理における入力画像の画素と出力画像の画素との対応関係を示す概念図である。 入力画像の画素の数と出力画像の画素の数との比が3:2である場合における、出力画像の各画素のR副画素の階調値の算出方法を示す概念図である。 ガンマ値γと補正パラメータαの対応を示す表である。 入力画像の画素の数と出力画像の画素の数との比が2:1である場合における、サブピクセルレンダリング処理における入力画像の画素と出力画像の画素との対応関係を示す概念図である。 入力画像の画素の数と出力画像の画素の数との比が2:1である場合における、出力画像の各画素のR副画素の階調値の算出方法を示す概念図である。
以下、添付図面を参照しながら本発明の実施形態を説明する。図1Aは、一実施形態における表示装置10の構成を示すブロック図である。表示装置10は、図1の表示装置10は、表示パネル1と、表示ドライバ2とを備えている。表示パネル1としては、例えば、OLED(Organic Light Emitting Diode)表示パネルや液晶表示パネルが使用され得る。
表示パネル1は、ゲート線4とデータ線5と画素回路6とゲート線駆動回路7とを備えている。画素回路6のそれぞれは、ゲート線4とデータ線5とが交差する位置に設けられており、赤、緑、青のいずれかの色を表示するように構成されている。赤を表示する画素回路6は、R副画素として用いられる。同様に、緑を表示する画素回路6はG副画素として用いられ、青を表示する画素回路6はB副画素として用いられる。表示パネル1としてOLED表示パネルが用いられる場合、赤を表示する画素回路6が赤色の光を発光する発光素子を備えており、緑を表示する画素回路6が緑色の光を発光する発光素子を備えており、青を表示する画素回路6が青色の光を発光する発光素子を備えている。
ゲート線駆動回路7は、表示ドライバ2から受け取ったゲート制御信号31に応答してゲート線4を駆動する。本実施形態では、一対のゲート線駆動回路7が設けられており、一方のゲート線駆動回路7は、奇数番目のゲート線4を駆動し、他方のゲート線駆動回路7は、偶数番目のゲート線4を駆動する。本実施形態では、ゲート線駆動回路7は、GIP(gate-in-panel)技術を用いて表示パネル1に集積化されている。このようなゲート線駆動回路7は、GIP回路と呼ばれることがある。
表示ドライバ2は、ホスト3から受け取った画像データ32及び制御データ33に応じて表示パネル1を駆動して表示パネル1に画像を表示する。画像データ32は、表示すべき画像(元画像)の各画素の各副画素の階調値を記述している。制御データ33は、表示ドライバ2を制御するためのコマンド及びパラメータを含んでいる。ホスト3としては、例えば、アプリケーションプロセッサ、CPU(central processing unit)、DSP(digital signal processor)などが使用され得る。
図1Bは、一実施形態における表示ドライバ2の構成を示すブロック図である。表示ドライバ2は、インターフェース制御回路11と、画像処理回路12と、ラッチ回路13と、階調電圧生成回路14と、データ線駆動回路15と、レジスタ16とを備えている。
インターフェース制御回路11は、下記の動作を行う。第1に、インターフェース制御回路11は、ホスト3から受け取った画像データ32を画像処理回路12に転送する。インターフェース制御回路11は、更に、制御データ33に含まれている様々な制御パラメータをレジスタ16に格納すると共に、制御データ33に含まれるコマンドに応答して表示ドライバ2の各回路を制御する。
画像処理回路12は、インターフェース制御回路11から受け取った画像データ32に対して所望の画像データ処理を行って表示パネル1の駆動に用いられる表示データ34を生成する。以下に詳細に述べられるように、画像処理回路12において行われる画像データ処理は、サブピクセルレンダリング処理を含んでいる。画像処理回路12において行われるサブピクセルレンダリング処理の詳細については後述する。画像処理回路12において行われる画像データ処理は、サブピクセルレンダリング以外の様々な処理(例えば、色調整)を含んでいてもよい。
ラッチ回路13は、画像処理回路12から出力される表示データ34をラッチしてデータ線駆動回路15に転送する。
階調電圧生成回路14は、表示データ34に記述されている階調値がとり得る値のそれぞれに対応する一組の階調電圧を生成する。
データ線駆動回路15は、表示データ34の値に対応する階調電圧で各データ線5を駆動する。詳細には、データ線駆動回路15は、階調電圧生成回路14から供給された階調電圧のうちから表示データ34の値に対応する階調電圧を選択し、その階調電圧になるように各データ線5を駆動する。
レジスタ16は、表示ドライバ2の動作を制御するために用いられる様々な制御パラメータを保持する。レジスタ16は、表示ドライバ2の外部から、例えば、ホスト3から書き換え可能であるように構成されている。レジスタ16に格納される制御パラメータは、画像処理回路12で行われるサブピクセルレンダリング処理を制御するために用いられる補正パラメータαを含んでいる。補正パラメータαの内容や技術的意義については、後に詳細に説明する。
図2は、画像処理回路12のうち、サブピクセルレンダリング処理を行う回路部分の構成を示すブロック図である。以下では、サブピクセルレンダリング処理を行う回路部分を、単に、サブピクセルレンダリング処理回路20と記載する。サブピクセルレンダリング処理回路20は、入力画像データDINに対してサブピクセルレンダリング処理を行って出力画像データDOUTを生成するように構成されている。以下では、入力画像データDINに対応する画像を入力画像といい、出力画像データDOUTに対応する画像を出力画像という。入力画像データDINは、入力画像の各画素の各副画素(R副画素、G副画素、B副画素)の階調値を記述している。入力画像データDINに記述されている各副画素の階調値を、以下では、入力階調値ということがある。一方、出力画像データDOUTは、出力画像の各画素の各副画素(R副画素、G副画素、B副画素)の階調を記述している。出力画像データDOUTに記述されている各副画素の階調値を、以下では、出力階調値ということがある。
サブピクセルレンダリング処理回路20に入力される入力画像データDINは、インターフェース制御回路11から画像処理回路12に供給される画像データ32そのものであってもよいし、画像データ32に対して何らかの画像データ処理を行って得られる画像データが、入力画像データDINとして用いられてもよい。また、サブピクセルレンダリング処理回路20から出力される出力画像データDOUTが、データ線駆動回路15に供給される表示データ34として用いられてもよいし、また、出力画像データDOUTに対して何らかの画像データ処理を行って得られる画像データが、表示データ34としてデータ線駆動回路15に供給されてもよい。
本実施形態では、サブピクセルレンダリング処理回路20が、2乗演算回路21と、サブピクセルレンダリング演算回路22と、平方根演算回路23と、補正値計算回路24と、加算回路25とを備えている。
2乗演算回路21は、入力画像の各画素の各副画素について、入力階調値の2乗の値を算出する。入力階調値の2乗の値は、以下、入力側2乗階調値と記載する。
サブピクセルレンダリング演算回路22は、入力画像の各画素の各副画素について算出された入力側2乗階調値から、出力画像の各画素の各副画素についてSPR(sub-pixel rendering)処理後2乗階調値を算出する。SPR処理後2乗階調値は、概ね、出力画像の各画素の各副画素の階調値の2乗に対応する値である。ただし、下記の説明から理解されるように、出力画像の各画素の各副画素について算出されたSPR処理後2乗階調値の平方根が、そのまま出力画像の各画素の各副画素の階調値として用いられるわけではないことに留意されたい。出力画像の特定画素の特定色(例えば、赤、緑、青)の副画素のSPR処理後2乗階調値は、該特定画素に対応する入力画像の複数の画素の該特定色の副画素について算出された入力側2乗階調値から算出される。
平方根演算回路23は、出力画像の各画素の各副画素について算出されたSPR処理後2乗階調値の平方根(即ち、1/2乗の値)を算出する。
補正値計算回路24は、出力画像の各画素の各副画素について補正値ΔDを算出する。補正値ΔDの算出には、レジスタ16に格納された補正パラメータαが用いられる。算出された補正値ΔDは、加算回路25に供給される。
加算回路25は、出力画像の各画素の各副画素について算出されたSPR処理後2乗階調値の平方根と、出力画像の各画素の各副画素について算出された補正値ΔDとを加算する。加算回路25の出力が、出力画像データDOUTである。出力画像データDOUTに記述されている出力画像の特定画素の特定副画素の階調値は、該特定副画素について算出されたSPR処理後2乗階調値の平方根と、該特定副画素について算出された補正値ΔDとの和として算出される。
続いて、図2に図示されているサブピクセルレンダリング処理回路20の動作について説明する。
上述のように、一般的なサブピクセルレンダリング処理は、ガンマ変換と、画像データを演算する処理と、逆ガンマ変換とを含んでいる。ガンマ変換は、γ乗の値を算出する演算を含み、逆ガンマ変換は1/γ乗の値を算出する演算を含む。ここでγは、ガンマ値である。ガンマ変換、逆ガンマ変換を行う回路の回路規模が大きいことは、上述した通りである。
本実施形態のサブピクセルレンダリング処理回路20は、このような問題に対応する構成を有している。本実施形態のサブピクセルレンダリング処理回路20は、ガンマ変換の代わりに2乗演算(2乗を算出する演算)を行い、逆ガンマ変換の代わりに平方根演算((1/2)乗を算出する演算)を行う一方で、このような演算により発生する誤差を、補正値ΔDを加算することにより補償するという技術的思想に基づいて構成されている。2乗を算出する演算、及び、平方根を算出する演算は、累乗を算出する回路よりも小規模の回路で実現可能である。その一方で、ガンマ変換、逆ガンマ変換の代わりに2乗を算出する演算、1/2乗を算出する演算を用いると誤差が発生するが、発生した誤差は、補正値ΔDを加算することで補償可能である。このため、本実施形態のサブピクセルレンダリング演算回路22は、その回路規模を小さくすることができる。
以下では、出力画像データDOUTに対応する入力画像の画素の数と出力画像データDOUTに対応する出力画像の画素の数との比が3:2である場合に出力画像データDOUTを算出する場合のサブピクセルレンダリング演算回路22の動作について説明する。
図3は、入力画像の画素の数と出力画像の画素の数との比が3:2である場合における、サブピクセルレンダリング処理における入力画像の画素と出力画像の画素との対応関係を示す概念図である。図3には、水平方向に並ぶ1080個の画素に対応する入力画像データDINから水平方向に並ぶ720個の画素に対応する出力画像データDOUTを算出する例が図示されている。
図3に図示されているサブピクセルレンダリング処理においては、出力画像データDOUTが、出力画像の水平方向(ゲート線が延伸する方向)に隣接する2つの画素毎に算出される。出力画像の隣接する2つの画素の出力画像データDOUTは、入力画像の4つの画素の入力画像データDINから算出される。詳細には、出力画像の画素Pout#(2k)の出力画像データDOUTは、入力画像の画素Pin#(3k−1)、Pin#(3k)、Pin#(3k+1)の入力画像データDINから算出され、出力画像の画素Pout#(2k+1)の出力画像データDOUTは、入力画像の画素Pin#(3k+1)、Pin#(3k+2)の入力画像データDINから算出される。ここで、kは、0以上の整数である。
ただし、kが0である場合、即ち、最も左端に位置する出力画像の画素Pout#0の出力画像データDOUTの算出においては、入力画像の画素Pin#0が、水平方向の左端に位置しており、画素Pin#(−1)は存在しない。そこで、画素Pin#(−1)の入力画像データDINの代わりに画素Pin#1の入力画像データDINを用いて出力画像の画素Pout#0の出力画像データDOUTが算出される。即ち、出力画像の画素Pout#0の出力画像データDOUTは、入力画像の画素Pin#1、Pin#0、Pin#1、Pin#2から算出される。この場合も、仮想的に、出力画像の2つの画素Pout#0、#1の出力画像データDOUTが、入力画像の4つの画素Pin#1、Pin#0、Pin#1、Pin#2の入力画像データDINから算出されると考えることができる。
以下では、サブピクセルレンダリング処理回路20によるサブピクセルレンダリング処理、即ち、出力画像の2つの画素Pout#(2k)、Pout#(2k+1)の出力画像データDOUTを、入力画像の4つの画素Pin#(3k−1)、Pin#(3k)、Pin#(3k+1)の入力画像データDINから算出する処理について説明する。このサブピクセルレンダリング処理においては、例えば、出力画像の2つの画素Pout#2、Pout#3の出力画像データDOUTは、入力画像の4つの画素Pin#2、Pin#3、Pin#4、Pin#5から算出される。ただし、k=0の場合については、画素Pin#(−1)の入力画像データDINとして、画素Pin#1の入力画像データDINが用いられることに留意されたい。
以下の説明においては、入力画像の4つの画素Pin#(3k−1)、Pin#(3k)、Pin#(3k+1)、Pin#(3k+2)に対応する入力画像データDINを、それぞれ、入力画像データDIN0、DIN1、DIN2、DIN3と記載する。入力画像データDIN0は、画素Pin#(3k−1)のR副画素の階調値R、G副画素の階調値G、B副画素の階調値Bを記述しており、入力画像データDIN1は、画素Pin#(3k)のR副画素の階調値R、G副画素の階調値G、B副画素の階調値Bを記述している。同様に、入力画像データDIN2は、画素Pin#(3k+1)のR副画素の階調値R、G副画素の階調値G、B副画素の階調値Bを記述しており、入力画像データDIN3は、画素Pin#(3k+2)のR副画素の階調値R、G副画素の階調値G、B副画素の階調値Bを記述している。以下においては、入力画像データDINiに記述されているR副画素の階調値R、G副画素の階調値G、B副画素の階調値Bを、それぞれ、単に、入力階調値R、G、Bと記載することがある。ここで、iは、0以上3以下の整数である。
また、出力画像の2つの画素Pout#(2k)、Pout#(2k+1)の出力画像データDOUTを、出力画像データDOUT0、DOUT1と記載する。出力画像データDOUT0は、出力画像の画素Pout#(2k)のR副画素の階調値NewR、G副画素の階調値NewG、B副画素の階調値NewBを記述しており、出力画像データDOUT1は、画素Pout#(2k+1)のR副画素の階調値NewR、G副画素の階調値NewG、B副画素の階調値NewBを記述している。以下では、出力画像データDOUTjに記述されているR副画素の階調値R、G副画素の階調値G、B副画素の階調値Bを、それぞれ、単に、入力階調値R、G、Bと記載することがある。ここで、jは、0又は1である。
図4は、出力階調値NewR、NewR(即ち、出力画像の画素Pout#(2k)、Pout#(2k+1)のR副画素の階調値NewR、NewR)の算出方法を示す概念図である。出力階調値NewR、NewRは、下記のようにして算出される。
2乗演算回路21により、入力階調値R、R、R、R(即ち、入力画像の画素Pin#(3k−1)、Pin#(3k)、Pin#(3k+1)、Pin#(3k+2)のR副画素の階調値R、R、R、R)の2乗の値である入力側2乗階調値R 、R 、R 、R が算出される。
更に、サブピクセルレンダリング演算回路22により、入力側2乗階調値R 、R 、R 、R から、出力画像の画素Pout#(2k)、Pout#(2k+1)のR副画素のSPR処理後2乗階調値RSUB0 、RSUB1 を算出する。SPR処理後2乗階調値RSUB0 、RSUB1 は、下記式(1a)、(1b)に従って算出される:
Figure 0006914658
更に、平方根演算回路23により、出力画像の画素Pout#(2k)、Pout#(2k+1)のR副画素のSPR処理後2乗階調値RSUB0 、RSUB1 の平方根RSUB0、RSUB1が算出される。
一方で、補正値計算回路24は、出力画像の画素Pout#(2k)、Pout#(2k+1)のR副画素のそれぞれについて、補正値ΔR、ΔRを下記式(2a)、(2b)に従って算出する。
Figure 0006914658
式(2a)、(2b)に現れる補正パラメータαは、レジスタ16に格納されており、補正値計算回路24は、レジスタ16から受け取った補正パラメータαを用いて補正値ΔR、ΔRを算出する。補正パラメータαは、下記式(3a)に従って算出されている:
Figure 0006914658
ここで、γは、表示パネル1のガンマ値(表示ドライバ2に設定されるガンマ値)であり、MAXは、入力画像データDINにおける各画素の各副画素の階調値、及び、出力画像データDOUTにおける各画素の各副画素の階調値の許容最大値である。入力画像データDIN及び出力画像データDOUTが、いずれも、各画素の各副画素の階調値を8ビットで記述している場合、MAX=255(=2−1)である。この場合、式(3a)は、下記式(3b)に書き直すことができる:
Figure 0006914658
図5は、上記式(3b)に従って算出したガンマ値γと補正パラメータαの対応を示す表である。図5に図示されている補正パラメータαは、7ビットのデジタル値として算出されており、式(3b)に従って算出したαを整数化することによって得られている。例えば、表示パネル1のガンマ値γが、2.2である場合、レジスタ16に格納される補正パラメータαが、44に設定される。
加算回路25は、出力画像の画素Pout#(2k)、Pout#(2k+1)のR副画素について算出された平方根RSUB0、RSUB1に、それぞれ、補正値ΔR、ΔRを加算して出力階調値NewR、NewR(即ち、画素Pout#(2k)、Pout#(2k+1)のR副画素の階調値NewR、NewR)を算出する。即ち、加算回路25は、出力階調値NewR、NewRを下記式(4a)、(4b)に従って算出する:
NewR=RSUB0+ΔR ・・・(4a)
NewR=RSUB1+ΔR ・・・(4b)
このような演算によれば、サブピクセルレンダリング処理回路20全体としては、出力階調値NewR、NewRが、それぞれ、下記式(5a)、(5b)に従って算出されることになる:
Figure 0006914658
以下に議論するように、式(5a)、(5b)に従って出力階調値NewR、NewRを算出することにより、ガンマ変換及び逆ガンマ変換を用いてサブピクセルレンダリング処理を厳密に行った場合に近い階調値を得ることができる。
ガンマ変換及び逆ガンマ変換を用いてサブピクセルレンダリング処理を厳密に行った場合、出力画像の画素Pout#(2k)、Pout#(2k+1)のR副画素の出力階調値NewR、NewRは、下記式(6a)、(6b)により算出されるべきである:
Figure 0006914658
ここで、γが2に近い場合には、下記の近似式(7a)、(7b)が成立する:
Figure 0006914658
式(7a)、(7b)の右辺のA、B、C、Dとして、それぞれ、R、R、R、Rを代入すれば、式(5a)、(5b)の右辺が得られる。このことは、式(5a)、(5b)に従って出力階調値NewR、NewRを算出することにより、十分な精度の近似を実現できることを意味している。発明者の検討によれば、ガンマ値γが2.0〜3.0の範囲であれば、7ビットの補正パラメータαを用いて式(5a)、(5b)に従って出力階調値NewR、NewRを算出しても、十分な精度が得られる。
以下では、具体的に、表示パネル1のガンマ値γが2.2である場合の計算例を以下に示す。ガンマ値γが2.2である場合、図5から理解されるように、補正パラメータαとして“44”が設定される。入力階調値R、R、R、Rが、それぞれ、“255”、“0”、“255”、“0”である場合、出力階調値NewR、NewRは、それぞれ、下記のように算出される:
Figure 0006914658
算出された出力階調値NewR、NewRは、ガンマ変換及び逆ガンマ変換を用いてサブピクセルレンダリング処理を厳密に行った場合の値に一致している。
なお、ガンマ値γが2.0である場合には、式(3a)、(3b)に従って算出した補正パラメータαは無限大であり、この場合、補正値ΔR、ΔRは補正値計算回路24によって0と算出されるべきである。このような演算を実現するためには、表示ドライバ2の実装において、ガンマ値γが2.0である場合にアサートされるフラグをレジスタ16に用意しておき、該フラグがアサートされた場合には、補正値計算回路24が無条件で補正値ΔR、ΔRを0に設定するように補正値計算回路24を構成してもよい。
出力画像の画素Pout#(2k)、Pout#(2k+1)のG副画素の階調値NewG、NewG及びB副画素の階調値NewB、NewBも、R副画素の階調値NewR、NewRと同様にして算出される。
詳細には、2乗演算回路21により、(入力画像の画素Pin#(3k−1)、Pin#(3k)、Pin#(3k+1)、Pin#(3k+2)のG副画素の階調値G、G、G、G)の2乗の値である入力側2乗階調値G 、G 、G 、G が算出され、B副画素の階調値B、B、B、Bの2乗の値である入力側2乗階調値B 、B 、B 、B が算出される。
更に、サブピクセルレンダリング演算回路22により、入力側2乗階調値G 、G 、G 、G から、出力画像の画素Pout#(2k)、Pout#(2k+1)のG副画素のSPR処理後2乗階調値GSUB0 、GSUB1 が算出され、入力側2乗階調値B 、B 、B 、B から、B副画素のSPR処理後2乗階調値BSUB0 、BSUB1 が算出される。SPR処理後2乗階調値GSUB0 、GSUB1 、BSUB0 、BSUB1 は、下記式(9a)、(9b)、(10a)、(10b)に従って算出される:
Figure 0006914658
更に、平方根演算回路23により、出力画像の画素Pout#(2k)、Pout#(2k+1)のG副画素のSPR処理後2乗階調値GSUB0 、GSUB1 の平方根GSUB0、GSUB1、及び、B副画素のSPR処理後2乗階調値BSUB0 、BSUB1 の平方根BSUB0、BSUB1が算出される。
一方で、補正値計算回路24は、出力画像の画素Pout#(2k)、Pout#(2k+1)のG副画素のそれぞれについて、補正値ΔG、ΔGを下記式(11a)、(11b)に従って算出し、B副画素のそれぞれについて、補正値ΔB、ΔBを下記式(12a)、(12b)に従って算出する。
Figure 0006914658
加算回路25は、出力画像の画素Pout#(2k)、Pout#(2k+1)のG副画素について算出された平方根GSUB0、GSUB1に、それぞれ、補正値ΔG、ΔGを加算して画素Pout#(2k)、Pout#(2k+1)のG副画素の階調値NewG、NewGを算出する。同様に、加算回路25は、出力画像の画素Pout#(2k)、Pin#(2k+1)のB副画素について算出された平方根BSUB0、BSUB1に、それぞれ、補正値ΔB、ΔBを加算して画素Pout#(2k)、Pout#(2k+1)のB副画素の階調値NewB、NewBを算出する。
即ち、加算回路25は、出力画像の画素Pout#(2k)、Pout#(2k+1)のG副画素の階調値NewG、NewG及びB副画素の階調値NewB、NewBを下記式(13a)、(13b)、(14a)、(14b)に従って算出する:
NewG=GSUB0+ΔG ・・・(13a)
NewG=GSUB1+ΔG ・・・(13b)
NewB=BSUB0+ΔB ・・・(14a)
NewB=BSUB1+ΔB ・・・(14b)
このような演算によれば、サブピクセルレンダリング処理回路20全体としては、出力画像の画素Pout#(2k)、Pout#(2k+1)のG副画素の階調値NewG、NewG及びB副画素の階調値NewB、NewBが、それぞれ、下記式(15a)、(15b)、(16a)、(16b)に従って算出されることになる:
Figure 0006914658
式(15a)、(15b)、(16a)、(16b)に従って出力画像の画素Pout#(2k)、Pout#(2k+1)のG副画素の出力階調値NewG、NewG及びB副画素の出力階調値NewB、NewBを算出することによって十分な精度の近似を実現できることは、上述の議論から容易に理解されよう。
以上に説明されているように、本実施形態のサブピクセルレンダリング処理回路20は、ガンマ変換の代わりに2乗演算(2乗を算出する演算)を行い、逆ガンマ変換の代わりに平方根演算((1/2)乗を算出する演算)を行う一方で、このような演算により発生する誤差を、補正値を加算することにより補償するように構成されている。このため、本実施形態のサブピクセルレンダリング演算回路22は、その回路規模を小さくすることができる。
加えて、本実施形態のサブピクセルレンダリング処理回路20は、レジスタ16に格納される補正パラメータαを変更することにより、ガンマ値γの変更に容易に対応可能であるという利点も有している。例えば、レジスタ16がホスト3から書き換え可能である場合には、ホスト3からレジスタ16にアクセスしてレジスタ16に格納される補正パラメータαを変更してもよい。図5から理解されるように、例えば、ホスト3からレジスタ16にアクセスしてレジスタ16に格納される補正パラメータαを44から85に変更することにより、サブピクセルレンダリング処理回路20において用いられるガンマ値γを2.2から2.1に変更することができる。
上記の実施形態では、出力画像の2個の画素の出力画像データDOUTが、入力画像の4個の画素の入力画像データから算出される構成が提示されているが、一般に、出力画像のM個の画素の出力画像データDOUTが、入力画像のN個の画素の入力画像データから算出される場合(ここで、Nは、2以上の整数であり、Mは、1≦M<Nである整数)についても、同様の手順でサブピクセルレンダリング処理を行うことができる。
図6は、入力画像の画素の数と出力画像の画素の数との比が2:1である場合における、サブピクセルレンダリング処理における入力画像の画素と出力画像の画素との対応関係を示す概念図である。図6には、水平方向に並ぶ1080個の画素に対応する入力画像データDINから水平方向に並ぶ540個の画素に対応する出力画像データDOUTを算出する例が図示されている。
図6に図示されているサブピクセルレンダリング処理においては、出力画像の1つの画素の出力画像データDOUTが、入力画像の3つの画素の入力画像データDINから算出される。詳細には、出力画像の画素Pout#kに対応する出力画像データDOUTは、入力画像の画素Pin#(2k−1)、Pin#(2k)、Pin#(2k+1)に対応する入力画像データDINから算出される。ここで、kは、0以上の整数である。
ただし、kが0である場合、即ち、最も左端に位置する出力画像の画素Pout#0の出力画像データDOUTの算出においては、入力画像の画素Pin#0が、水平方向の左端に位置しており、画素Pin#(−1)は存在しない。そこで、画素Pin#(−1)の入力画像データDINの代わりに画素Pin#1の入力画像データDINを用いて出力画像の画素Pout#0の出力画像データDOUTが算出される。即ち、出力画像の画素Pout#0の出力画像データDOUTは、入力画像の画素Pin#1、Pin#0、Pin#1、から算出される。この場合も、仮想的に、出力画像の画素Pout#0の出力画像データDOUTが、入力画像の3つの画素Pin#1、Pin#0、Pin#1の入力画像データDINから算出されると考えてもよい。
図7は、出力画像の画素Pout#kのR副画素の階調値NewR(出力階調値NewR)の算出方法を示す概念図である。出力階調値NewRは、下記のようにして算出される。
2乗演算回路21により、入力画像の画素Pin#(2k−1)、Pin#(2k)、Pin#(2k+1)のR副画素の階調値R、R、R(入力階調値R、R、R)の2乗の値である入力側2乗階調値R 、R 、R が算出される。
更に、サブピクセルレンダリング演算回路22により、入力側2乗階調値R 、R 、R から、出力画像の画素Pout#kのR副画素のSPR処理後2乗階調値RSUB を算出する。SPR処理後2乗階調値RSUB は、下記式(17)に従って算出される:
Figure 0006914658
更に、平方根演算回路23により、出力画像の画素Pout#kのR副画素のSPR処理後2乗階調値RSUB の平方根RSUBが算出される。
一方で、補正値計算回路24は、補正値ΔRを下記式(18)に従って算出する。
Figure 0006914658
式(18)に現れる補正パラメータαは、レジスタ16に格納されており、補正値計算回路24は、レジスタ16から受け取った補正パラメータαを用いて補正値ΔRを算出する。
加算回路25は、出力画像の画素Pout#kのR副画素について算出された平方根RSUBに、補正値ΔRを加算して出力階調値NewR(即ち、画素Pout#2のR副画素の階調値NewR)を算出する。即ち、加算回路25は、出力階調値NewRを下記式(19)に従って算出する:
NewR=RSUB+ΔR ・・・(19)
このような演算によれば、サブピクセルレンダリング処理回路20全体としては、出力階調値NewRが、下記式(20)に従って算出されることになる:
Figure 0006914658
画素Pout#kのG副画素の階調値NewG及びB副画素の階調値NewBも、R副画素の階調値NewRと同様にして算出される。このように出力画像の画素Pout#kのR副画素の階調値NewR、G副画素の階調値NewG及びB副画素の階調値NewBを算出することによって十分な精度の近似を実現できることは、上述の議論から容易に理解されよう。
以上には、本発明の実施形態が具体的に記述されているが、本発明は、上記の実施形態に限定されない。本発明が種々の変更と共に実施され得ることは、当業者には理解されよう。
1 :表示パネル
2 :表示ドライバ
3 :ホスト
4 :ゲート線
5 :データ線
6 :画素回路
7 :ゲート線駆動回路
10 :表示装置
11 :インターフェース制御回路
12 :画像処理回路
13 :ラッチ回路
14 :階調電圧生成回路
15 :データ線駆動回路
16 :レジスタ
20 :サブピクセルレンダリング処理回路
21 :2乗演算回路
22 :サブピクセルレンダリング演算回路
23 :平方根演算回路
24 :補正値計算回路
25 :加算回路
31 :ゲート制御信号
32 :画像データ
33 :制御データ
34 :表示データ

Claims (8)

  1. 入力画像のN個(Nは、2以上の整数)の画素の副画素の階調値である入力階調値を記述する入力画像データから、前記入力画像の前記N個の画素に対応する出力画像のM個の対応画素(Mは、1≦M<Nである整数)の副画素の階調値である出力階調値を記述する出力画像データを生成するサブピクセルレンダリング処理回路と、
    前記出力画像データに応答して表示パネルを駆動する駆動回路
    とを具備する表示ドライバであって、
    前記サブピクセルレンダリング処理回路が、
    前記入力画像の前記N個の画素のそれぞれについて、前記入力階調値の2乗の値である入力側2乗階調値を算出する2乗演算回路と、
    前記入力画像の前記N個の画素について算出された前記入力側2乗階調値から前記出力画像の前記M個の対応画素に対応するサブピクセルレンダリング処理後2乗階調値を算出するサブピクセルレンダリング演算回路と、
    前記M個の対応画素に対応する前記サブピクセルレンダリング処理後2乗階調値の平方根を算出する平方根演算回路と、
    前記表示ドライバに設定されるガンマ値に応じて決定された補正パラメータと、前記入力画像の前記N個の画素に対応する前記入力階調値とから、前記M個の対応画素に対応する補正値を算出する補正値計算回路と、
    前記M個の対応画素に対応する前記サブピクセルレンダリング処理後2乗階調値の前記平方根と前記補正値とを加算して前記M個の対応画素の前記出力階調値を算出する加算回路
    とを含む
    表示ドライバ。
  2. 請求項1に記載の表示ドライバであって、
    Nが4であり、
    Mが2であり、
    前記入力画像の前記4個の画素のうちの第1画素に対応する前記入力階調値をD、前記4個の画素のうちの第2画素に対応する前記入力階調値をD1、前記4個の画素のうちの第3画素に対応する前記入力階調値をD、前記4個の画素のうちの第4画素に対応する前記入力階調値をDとして、前記2乗演算回路は、前記入力階調値D、前記入力階調値D、前記入力階調値D、前記入力階調値Dそれぞれの前記入力側2乗階調値D 、D 、D 、D を算出し、
    前記サブピクセルレンダリング演算回路は、前記出力画像の前記2個の対応画素のうちの第1対応画素に対応する前記サブピクセルレンダリング処理後2乗階調値をDSUB0 、前記2個の対応画素のうちの第2対応画素に対応する前記サブピクセルレンダリング処理後2乗階調値をDSUB1 として、前記第1対応画素に対応する前記サブピクセルレンダリング処理後2乗階調値DOUT0 及び前記第2対応画素に対応する前記サブピクセルレンダリング処理後2乗階調値DOUT1 を、下記式(1a)、(1b):
    Figure 0006914658
    に従って算出し、
    前記補正計算回路は、前記補正パラメータを保持するレジスタを備え、
    前記補正計算回路は、前記第1対応画素に対応する前記補正値をΔD、前記第2対応画素に対応する前記補正値をΔD、前記補正パラメータをαとして、前記第1対応画素に対応する前記補正値ΔD及び前記第2対応画素に対応する前記補正値ΔDを、下記式(2a)、(2b):
    Figure 0006914658
    に従って算出する
    表示ドライバ。
  3. 請求項1に記載の表示ドライバであって、
    Nが3であり、
    Mが1であり、
    前記入力画像の前記3個の画素のうちの第1画素に対応する前記入力階調値をD、前記3個の画素のうちの第2画素に対応する前記入力階調値をD、前記3個の画素のうちの第3画素に対応する前記入力階調値をDとして、前記2乗演算回路は、前記入力階調値D、前記入力階調値D、前記入力階調値Dそれぞれの前記入力側2乗階調値D 、D 、D を算出し、
    前記サブピクセルレンダリング演算回路は、前記出力画像の前記対応画素に対応する前記サブピクセルレンダリング処理後2乗階調値をDSUB として、前記対応画素に対応する前記サブピクセルレンダリング処理後2乗階調値DOUT を下記式(3):
    Figure 0006914658
    に従って算出し、
    前記補正計算回路は、補正パラメータを保持するレジスタを備え、
    前記補正計算回路は、前記対応画素に対応する前記補正値をΔDとし、αを前記補正パラメータとして、下記式(4):
    Figure 0006914658
    に従って前記補正値を算出する
    表示ドライバ。
  4. 請求項2又は3のいずれかに記載された表示ドライバであって、
    前記レジスタに格納された前記補正パラメータが前記表示ドライバの外部から書き換え可能である
    表示ドライバ。
  5. 入力画像のN個(Nは、2以上の整数)の画素の副画素の階調値である入力階調値を記述する入力画像データから、前記入力画像の前記N個の画素に対応する出力画像のM個の対応画素(Mは、1≦M<Nである整数)の副画素の階調値である出力階調値を記述する出力画像データを生成するサブピクセルレンダリング処理回路であって、
    前記入力画像の前記N個の画素のそれぞれについて前記入力階調値の2乗の値である入力側2乗階調値を算出する2乗演算回路と、
    前記入力画像の前記N個の画素について算出された前記入力側2乗階調値から前記出力画像の前記M個の対応画素に対応するサブピクセルレンダリング処理後2乗階調値を算出するサブピクセルレンダリング演算回路と、
    前記M個の対応画素に対応する前記サブピクセルレンダリング処理後2乗階調値の平方根を算出する平方根演算回路と、
    前記表示ドライバに設定されるガンマ値に応じて決定された補正パラメータと、前記入力画像の前記N個の画素に対応する前記入力階調値とから、前記M個の対応画素に対応する補正値を算出する補正値計算回路と、
    前記M個の対応画素に対応する前記サブピクセルレンダリング処理後2乗階調値の前記平方根と前記補正値とを加算して前記M個の対応画素の前記出力階調値を算出する加算回路
    とを具備する
    サブピクセルレンダリング処理回路。
  6. 請求項5に記載のサブピクセルレンダリング処理回路であって、
    Nが4であり、
    Mが2であり、
    前記入力画像の前記4個の画素のうちの第1画素に対応する前記入力階調値をD、前記4個の画素のうちの第2画素に対応する前記入力階調値をD1、前記4個の画素のうちの第3画素に対応する前記入力階調値をD、前記4個の画素のうちの第4画素に対応する前記入力階調値をDとして、前記2乗演算回路は、前記入力階調値D、前記入力階調値D、前記入力階調値D、前記入力階調値Dそれぞれの前記入力側2乗階調値D 、D 、D 、D を算出し、
    前記サブピクセルレンダリング演算回路は、前記出力画像の前記2個の対応画素のうちの第1対応画素に対応する前記サブピクセルレンダリング処理後2乗階調値をDSUB0 、前記2個の対応画素のうちの第2対応画素に対応する前記サブピクセルレンダリング処理後2乗階調値をDSUB1 として、前記第1対応画素に対応する前記サブピクセルレンダリング処理後2乗階調値DOUT0 及び前記第2対応画素に対応する前記サブピクセルレンダリング処理後2乗階調値DOUT1 を、下記式(1a)、(1b):
    Figure 0006914658
    に従って算出し、
    前記補正計算回路は、補正パラメータを保持するレジスタを備え、
    前記補正計算回路は、前記第1対応画素に対応する前記補正値をΔD、前記第2対応画素に対応する前記補正値をΔD、前記補正パラメータをαとして、前記第1対応画素に対応する前記補正値ΔD及び前記第2対応画素に対応する前記補正値ΔDを、下記式(2a)、(2b):
    Figure 0006914658
    に従って算出する
    サブピクセルレンダリング処理回路。
  7. 請求項5に記載のサブピクセルレンダリング処理回路であって、
    Nが3であり、
    Mが1であり、
    前記入力画像の前記3個の画素のうちの第1画素に対応する前記入力階調値をD、前記3個の画素のうちの第2画素に対応する前記入力階調値をD、前記3個の画素のうちの第3画素に対応する前記入力階調値をDとして、前記2乗演算回路は、前記入力階調値D、前記入力階調値D、前記入力階調値Dそれぞれの前記入力側2乗階調値D 、D 、D を算出し、
    前記サブピクセルレンダリング演算回路は、前記出力画像の前記対応画素に対応する前記サブピクセルレンダリング処理後2乗階調値をDSUB として、前記対応画素に対応する前記サブピクセルレンダリング処理後2乗階調値DOUT を下記式(3):
    Figure 0006914658
    に従って算出し、
    前記補正計算回路は、補正パラメータを保持するレジスタを備え、
    前記補正計算回路は、前記対応画素に対応する前記補正値をΔDとし、αを前記補正パラメータとして、下記式(4):
    Figure 0006914658
    に従って前記補正値を算出する
    サブピクセルレンダリング処理回路。
  8. 表示パネルと、
    前記表示パネルを駆動する表示ドライバ
    とを具備し、
    前記表示ドライバが、
    入力画像のN個(Nは、2以上の整数)の画素の副画素の階調値である入力階調値を記述する入力画像データから、前記入力画像の前記N個の画素に対応する出力画像のM個の対応画素(Mは、1≦M<Nである整数)の副画素の階調値である出力階調値を記述する出力画像データを生成するサブピクセルレンダリング処理回路と、
    前記出力画像データに応答して表示パネルを駆動する駆動回路
    とを含み、
    前記サブピクセルレンダリング処理回路が、
    前記入力画像の前記N個の画素のそれぞれについて前記入力階調値の2乗の値である入力側2乗階調値を算出する2乗演算回路と、
    前記入力画像の前記N個の画素について算出された前記入力側2乗階調値から前記出力画像の前記M個の対応画素に対応するサブピクセルレンダリング処理後2乗階調値を算出するサブピクセルレンダリング演算回路と、
    前記M個の対応画素に対応する前記サブピクセルレンダリング処理後2乗階調値の平方根を算出する平方根演算回路と、
    前記表示ドライバに設定されるガンマ値に応じて決定された補正パラメータと、前記入力画像の前記N個の画素に対応する前記入力階調値とから、前記M個の対応画素に対応する補正値を算出する補正値計算回路と、
    前記M個の対応画素に対応する前記サブピクセルレンダリング処理後2乗階調値の前記平方根と前記補正値とを加算して前記M個の対応画素の前記出力階調値を算出する加算回路
    とを具備する
    表示装置。
JP2017003271A 2017-01-12 2017-01-12 表示ドライバ、サブピクセルレンダリング処理回路及び表示装置 Active JP6914658B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017003271A JP6914658B2 (ja) 2017-01-12 2017-01-12 表示ドライバ、サブピクセルレンダリング処理回路及び表示装置
US15/868,317 US10657873B2 (en) 2017-01-12 2018-01-11 System and method for subpixel rendering and display driver
CN202310328061.XA CN116416906A (zh) 2017-01-12 2018-01-12 用于子像素渲染以及显示驱动器的系统和方法
CN201810029832.4A CN108305578B (zh) 2017-01-12 2018-01-12 用于子像素渲染以及显示驱动器的系统和方法
US15/930,011 US11475822B2 (en) 2017-01-12 2020-05-12 System and method for subpixel rendering and display driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017003271A JP6914658B2 (ja) 2017-01-12 2017-01-12 表示ドライバ、サブピクセルレンダリング処理回路及び表示装置

Publications (2)

Publication Number Publication Date
JP2018112672A JP2018112672A (ja) 2018-07-19
JP6914658B2 true JP6914658B2 (ja) 2021-08-04

Family

ID=62912203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017003271A Active JP6914658B2 (ja) 2017-01-12 2017-01-12 表示ドライバ、サブピクセルレンダリング処理回路及び表示装置

Country Status (1)

Country Link
JP (1) JP6914658B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2769054B2 (ja) * 1991-07-12 1998-06-25 沖電気工業株式会社 画像信号の階調補正回路
JPH10271411A (ja) * 1997-03-21 1998-10-09 Matsushita Electric Ind Co Ltd 自動ビーム電流制限回路
JP2001103504A (ja) * 1999-09-30 2001-04-13 Fujitsu General Ltd 色補正及びガンマ補正回路
JP5013581B2 (ja) * 2005-05-26 2012-08-29 ルネサスエレクトロニクス株式会社 表示装置、コントローラドライバ、及び表示パネルの駆動方法
JP2016161920A (ja) * 2015-03-05 2016-09-05 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
JP2018112672A (ja) 2018-07-19

Similar Documents

Publication Publication Date Title
JP7361030B2 (ja) 表示パネルのための補償技術
JP5313503B2 (ja) ディスプレイ駆動方法、装置及びプログラム
JP3805150B2 (ja) 液晶表示装置
KR102231279B1 (ko) 영상 데이터 인코딩 장치 및 방법
JP6309777B2 (ja) 表示装置、表示パネルドライバ、及び、表示パネルの駆動方法
TWI364726B (en) Systems and methods for implementing low cost gamut mapping algorithms
JP6351034B2 (ja) 表示装置、表示パネルドライバ、画像処理装置及び表示パネルの駆動方法
US8830275B2 (en) Methods and systems for sub-pixel rendering with gamma adjustment
CN109817184B (zh) 用于色差校正的设备和方法
US10657873B2 (en) System and method for subpixel rendering and display driver
US9324285B2 (en) Apparatus for simultaneously performing gamma correction and contrast enhancement in display device
CN108305585B (zh) 具有伽马校正的显示驱动器
KR102253039B1 (ko) 영상 데이터 인코딩 장치 및 방법
JP6360321B2 (ja) 表示装置、表示パネルドライバ、画像処理装置及び画像処理方法
KR102368596B1 (ko) 영상처리장치 및 영상처리방법
US11189222B1 (en) Device and method for mura compensation
JP2014134731A (ja) 表示装置、画像処理装置、画像処理方法、および電子機器
JP4086868B2 (ja) 表示装置、コントローラドライバ、近似演算補正回路、及び表示パネルの駆動方法
US10373584B2 (en) Device and method for display color adjustment
JP2012118539A (ja) 表示色調整
JP6914658B2 (ja) 表示ドライバ、サブピクセルレンダリング処理回路及び表示装置
JP2018112711A (ja) 表示ドライバ、表示装置及び画像処理回路
JP5311443B2 (ja) カラー映像表示装置とモノクロ映像表示方法
JP2005173944A (ja) 解像度変換方法、解像度変換回路、表示装置
JP2006031406A (ja) 画像合成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210714

R150 Certificate of patent or registration of utility model

Ref document number: 6914658

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360