JP2018112672A - 表示ドライバ、サブピクセルレンダリング処理回路及び表示装置 - Google Patents
表示ドライバ、サブピクセルレンダリング処理回路及び表示装置 Download PDFInfo
- Publication number
- JP2018112672A JP2018112672A JP2017003271A JP2017003271A JP2018112672A JP 2018112672 A JP2018112672 A JP 2018112672A JP 2017003271 A JP2017003271 A JP 2017003271A JP 2017003271 A JP2017003271 A JP 2017003271A JP 2018112672 A JP2018112672 A JP 2018112672A
- Authority
- JP
- Japan
- Prior art keywords
- pixels
- pixel
- input
- value
- square
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
NewR0=RSUB0+ΔR0 ・・・(4a)
NewR1=RSUB1+ΔR1 ・・・(4b)
NewG0=GSUB0+ΔG0 ・・・(13a)
NewG1=GSUB1+ΔG1 ・・・(13b)
NewB0=BSUB0+ΔB0 ・・・(14a)
NewB1=BSUB1+ΔB1 ・・・(14b)
NewR=RSUB+ΔR ・・・(19)
2 :表示ドライバ
3 :ホスト
4 :ゲート線
5 :データ線
6 :画素回路
7 :ゲート線駆動回路
10 :表示装置
11 :インターフェース制御回路
12 :画像処理回路
13 :ラッチ回路
14 :階調電圧生成回路
15 :データ線駆動回路
16 :レジスタ
20 :サブピクセルレンダリング処理回路
21 :2乗演算回路
22 :サブピクセルレンダリング演算回路
23 :平方根演算回路
24 :補正値計算回路
25 :加算回路
31 :ゲート制御信号
32 :画像データ
33 :制御データ
34 :表示データ
Claims (8)
- 入力画像のN個(Nは、2以上の整数)の画素の副画素の階調値である入力階調値を記述する入力画像データから、前記入力画像の前記N個の画素に対応する出力画像のM個の対応画素(Mは、1≦M<Nである整数)の副画素の階調値である出力階調値を記述する出力画像データを生成するサブピクセルレンダリング処理回路と、
前記出力画像データに応答して表示パネルを駆動する駆動回路
とを具備する表示ドライバであって、
前記サブピクセルレンダリング処理回路が、
前記入力画像の前記N個の画素のそれぞれについて、前記入力階調値の2乗の値である入力側2乗階調値を算出する2乗演算回路と、
前記入力画像の前記N個の画素について算出された前記入力側2乗階調値から前記出力画像の前記M個の対応画素に対応するSPR処理後2乗階調値を算出するサブピクセルレンダリング演算回路と、
前記M個の対応画素に対応する前記SPR処理後2乗階調値の平方根を算出する平方根演算回路と、
前記表示ドライバに設定されるガンマ値に応じて決定された補正パラメータと、前記入力画像の前記N個の画素に対応する前記入力階調値とから、前記M個の対応画素に対応する補正値を算出する補正値計算回路と、
前記M個の対応画素に対応する前記SPR処理後2乗階調値の前記平方根と前記補正値とを加算して前記M個の対応画素の前記出力階調値を算出する加算回路
とを含む
表示ドライバ。 - 請求項1に記載の表示ドライバであって、
Nが4であり、
Mが2であり、
前記入力画像の前記4個の画素のうちの第1画素に対応する前記入力階調値をD0、前記4個の画素のうちの第2画素に対応する前記入力階調値をD1、前記4個の画素のうちの第3画素に対応する前記入力階調値をD2、前記4個の画素のうちの第4画素に対応する前記入力階調値をD3として、前記2乗演算回路は、前記入力階調値D0、前記入力階調値D1、前記入力階調値D2、前記入力階調値D3それぞれの前記入力側2乗階調値D0 2、D1 2、D2 2、D3 2を算出し、
前記サブピクセルレンダリング演算回路は、前記出力画像の前記2個の対応画素のうちの第1対応画素に対応する前記SPR処理後2乗階調値をDSUB0 2、前記2個の対応画素のうちの第2対応画素に対応する前記SPR処理後2乗階調値をDSUB1 2として、前記第1対応画素に対応する前記SPR処理後2乗階調値DOUT0 2及び前記第2対応画素に対応する前記SPR処理後2乗階調値DOUT1 2を、下記式(1a)、(1b):
前記補正計算回路は、前記補正パラメータを保持するレジスタを備え、
前記補正計算回路は、前記第1対応画素に対応する前記補正値をΔD0、前記第2対応画素に対応する前記補正値をΔD1、前記補正パラメータをαとして、前記第1対応画素に対応する前記補正値ΔD0及び前記第2対応画素に対応する前記補正値ΔD1を、下記式(2a)、(2b):
表示ドライバ。 - 請求項1に記載の表示ドライバであって、
Nが3であり、
Mが1であり、
前記入力画像の前記3個の画素のうちの第1画素に対応する前記入力階調値をD0、前記3個の画素のうちの第2画素に対応する前記入力階調値をD1、前記3個の画素のうちの第3画素に対応する前記入力階調値をD2として、前記2乗演算回路は、前記入力階調値D0、前記入力階調値D1、前記入力階調値D2それぞれの前記入力側2乗階調値D0 2、D1 2、D2 2を算出し、
前記サブピクセルレンダリング演算回路は、前記出力画像の前記対応画素に対応する前記SPR処理後2乗階調値をDSUB 2として、前記対応画素に対応する前記SPR処理後2乗階調値DOUT 2を下記式(3):
前記補正計算回路は、補正パラメータを保持するレジスタを備え、
前記補正計算回路は、前記対応画素に対応する前記補正値をΔDとし、αを前記補正パラメータとして、下記式(4):
表示ドライバ。 - 請求項2又は3のいずれかに記載された表示ドライバであって、
前記レジスタに格納された前記補正パラメータが前記表示ドライバの外部から書き換え可能である
表示ドライバ。 - 入力画像のN個(Nは、2以上の整数)の画素の副画素の階調値である入力階調値を記述する入力画像データから、前記入力画像の前記N個の画素に対応する出力画像のM個の対応画素(Mは、1≦M<Nである整数)の副画素の階調値である出力階調値を記述する出力画像データを生成するサブピクセルレンダリング処理回路であって、
前記入力画像の前記N個の画素のそれぞれについて前記入力階調値の2乗の値である入力側2乗階調値を算出する2乗演算回路と、
前記入力画像の前記N個の画素について算出された前記入力側2乗階調値から前記出力画像の前記M個の対応画素に対応するSPR処理後2乗階調値を算出するサブピクセルレンダリング演算回路と、
前記M個の対応画素に対応する前記SPR処理後2乗階調値の平方根を算出する平方根演算回路と、
前記表示ドライバに設定されるガンマ値に応じて決定された補正パラメータと、前記入力画像の前記N個の画素に対応する前記入力階調値とから、前記M個の対応画素に対応する補正値を算出する補正値計算回路と、
前記M個の対応画素に対応する前記SPR処理後2乗階調値の前記平方根と前記補正値とを加算して前記M個の対応画素の前記出力階調値を算出する加算回路
とを具備する
サブピクセルレンダリング処理回路。 - 請求項5に記載のサブピクセルレンダリング処理回路であって、
Nが4であり、
Mが2であり、
前記入力画像の前記4個の画素のうちの第1画素に対応する前記入力階調値をD0、前記4個の画素のうちの第2画素に対応する前記入力階調値をD1、前記4個の画素のうちの第3画素に対応する前記入力階調値をD2、前記4個の画素のうちの第4画素に対応する前記入力階調値をD3として、前記2乗演算回路は、前記入力階調値D0、前記入力階調値D1、前記入力階調値D2、前記入力階調値D3それぞれの前記入力側2乗階調値D0 2、D1 2、D2 2、D3 2を算出し、
前記サブピクセルレンダリング演算回路は、前記出力画像の前記2個の対応画素のうちの第1対応画素に対応する前記SPR処理後2乗階調値をDSUB0 2、前記2個の対応画素のうちの第2対応画素に対応する前記SPR処理後2乗階調値をDSUB1 2として、前記第1対応画素に対応する前記SPR処理後2乗階調値DOUT0 2及び前記第2対応画素に対応する前記SPR処理後2乗階調値DOUT1 2を、下記式(1a)、(1b):
前記補正計算回路は、補正パラメータを保持するレジスタを備え、
前記補正計算回路は、前記第1対応画素に対応する前記補正値をΔD0、前記第2対応画素に対応する前記補正値をΔD1、前記補正パラメータをαとして、前記第1対応画素に対応する前記補正値ΔD0及び前記第2対応画素に対応する前記補正値ΔD1を、下記式(2a)、(2b):
サブピクセルレンダリング処理回路。 - 請求項5に記載のサブピクセルレンダリング処理回路であって、
Nが3であり、
Mが1であり、
前記入力画像の前記3個の画素のうちの第1画素に対応する前記入力階調値をD0、前記3個の画素のうちの第2画素に対応する前記入力階調値をD1、前記3個の画素のうちの第3画素に対応する前記入力階調値をD2として、前記2乗演算回路は、前記入力階調値D0、前記入力階調値D1、前記入力階調値D2それぞれの前記入力側2乗階調値D0 2、D1 2、D2 2を算出し、
前記サブピクセルレンダリング演算回路は、前記出力画像の前記対応画素に対応する前記SPR処理後2乗階調値をDSUB 2として、前記対応画素に対応する前記SPR処理後2乗階調値DOUT 2を下記式(3):
前記補正計算回路は、補正パラメータを保持するレジスタを備え、
前記補正計算回路は、前記対応画素に対応する前記補正値をΔDとし、αを前記補正パラメータとして、下記式(4):
サブピクセルレンダリング処理回路。 - 表示パネルと、
前記表示パネルを駆動する表示ドライバ
とを具備し、
前記表示ドライバが、
入力画像のN個(Nは、2以上の整数)の画素の副画素の階調値である入力階調値を記述する入力画像データから、前記入力画像の前記N個の画素に対応する出力画像のM個の対応画素(Mは、1≦M<Nである整数)の副画素の階調値である出力階調値を記述する出力画像データを生成するサブピクセルレンダリング処理回路と、
前記出力画像データに応答して表示パネルを駆動する駆動回路
とを含み、
前記サブピクセルレンダリング処理回路が、
前記入力画像の前記N個の画素のそれぞれについて前記入力階調値の2乗の値である入力側2乗階調値を算出する2乗演算回路と、
前記入力画像の前記N個の画素について算出された前記入力側2乗階調値から前記出力画像の前記M個の対応画素に対応するSPR処理後2乗階調値を算出するサブピクセルレンダリング演算回路と、
前記M個の対応画素に対応する前記SPR処理後2乗階調値の平方根を算出する平方根演算回路と、
前記表示ドライバに設定されるガンマ値に応じて決定された補正パラメータと、前記入力画像の前記N個の画素に対応する前記入力階調値とから、前記M個の対応画素に対応する補正値を算出する補正値計算回路と、
前記M個の対応画素に対応する前記SPR処理後2乗階調値の前記平方根と前記補正値とを加算して前記M個の対応画素の前記出力階調値を算出する加算回路
とを具備する
表示装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017003271A JP6914658B2 (ja) | 2017-01-12 | 2017-01-12 | 表示ドライバ、サブピクセルレンダリング処理回路及び表示装置 |
US15/868,317 US10657873B2 (en) | 2017-01-12 | 2018-01-11 | System and method for subpixel rendering and display driver |
CN202310328061.XA CN116416906A (zh) | 2017-01-12 | 2018-01-12 | 用于子像素渲染以及显示驱动器的系统和方法 |
CN201810029832.4A CN108305578B (zh) | 2017-01-12 | 2018-01-12 | 用于子像素渲染以及显示驱动器的系统和方法 |
US15/930,011 US11475822B2 (en) | 2017-01-12 | 2020-05-12 | System and method for subpixel rendering and display driver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017003271A JP6914658B2 (ja) | 2017-01-12 | 2017-01-12 | 表示ドライバ、サブピクセルレンダリング処理回路及び表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018112672A true JP2018112672A (ja) | 2018-07-19 |
JP6914658B2 JP6914658B2 (ja) | 2021-08-04 |
Family
ID=62912203
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017003271A Active JP6914658B2 (ja) | 2017-01-12 | 2017-01-12 | 表示ドライバ、サブピクセルレンダリング処理回路及び表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6914658B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0646289A (ja) * | 1991-07-12 | 1994-02-18 | Oki Electric Ind Co Ltd | 画像信号の階調補正回路 |
JPH10271411A (ja) * | 1997-03-21 | 1998-10-09 | Matsushita Electric Ind Co Ltd | 自動ビーム電流制限回路 |
JP2001103504A (ja) * | 1999-09-30 | 2001-04-13 | Fujitsu General Ltd | 色補正及びガンマ補正回路 |
JP2007004136A (ja) * | 2005-05-26 | 2007-01-11 | Nec Electronics Corp | 表示装置、コントローラドライバ、及び表示パネルの駆動方法 |
JP2016161920A (ja) * | 2015-03-05 | 2016-09-05 | 株式会社ジャパンディスプレイ | 表示装置 |
-
2017
- 2017-01-12 JP JP2017003271A patent/JP6914658B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0646289A (ja) * | 1991-07-12 | 1994-02-18 | Oki Electric Ind Co Ltd | 画像信号の階調補正回路 |
JPH10271411A (ja) * | 1997-03-21 | 1998-10-09 | Matsushita Electric Ind Co Ltd | 自動ビーム電流制限回路 |
JP2001103504A (ja) * | 1999-09-30 | 2001-04-13 | Fujitsu General Ltd | 色補正及びガンマ補正回路 |
JP2007004136A (ja) * | 2005-05-26 | 2007-01-11 | Nec Electronics Corp | 表示装置、コントローラドライバ、及び表示パネルの駆動方法 |
JP2016161920A (ja) * | 2015-03-05 | 2016-09-05 | 株式会社ジャパンディスプレイ | 表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6914658B2 (ja) | 2021-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107369408B (zh) | 调色方法、调色装置、显示驱动器和显示系统 | |
JP3805150B2 (ja) | 液晶表示装置 | |
JP5313503B2 (ja) | ディスプレイ駆動方法、装置及びプログラム | |
KR102231279B1 (ko) | 영상 데이터 인코딩 장치 및 방법 | |
JP6309777B2 (ja) | 表示装置、表示パネルドライバ、及び、表示パネルの駆動方法 | |
JP6971031B2 (ja) | 表示ドライバ、表示装置及び駆動方法 | |
CN109817184B (zh) | 用于色差校正的设备和方法 | |
KR102253039B1 (ko) | 영상 데이터 인코딩 장치 및 방법 | |
JP5241031B2 (ja) | 表示装置、表示パネルドライバ、及び画像データ処理装置 | |
CN108305578B (zh) | 用于子像素渲染以及显示驱动器的系统和方法 | |
KR102368596B1 (ko) | 영상처리장치 및 영상처리방법 | |
JP6360321B2 (ja) | 表示装置、表示パネルドライバ、画像処理装置及び画像処理方法 | |
JP2009015136A (ja) | 液晶表示装置、その液晶表示装置のコントロールドライバ | |
JP2014134731A (ja) | 表示装置、画像処理装置、画像処理方法、および電子機器 | |
JP2021517976A (ja) | 色度補正方法及び装置、デバイス、表示装置、記憶媒体 | |
CN106847197B (zh) | 电路装置、光电装置以及电子设备 | |
JP4086868B2 (ja) | 表示装置、コントローラドライバ、近似演算補正回路、及び表示パネルの駆動方法 | |
JP6815099B2 (ja) | 色調整回路、表示ドライバ及び表示装置 | |
JP2012118539A (ja) | 表示色調整 | |
TWI469532B (zh) | 數位類比轉換器 | |
JP6914658B2 (ja) | 表示ドライバ、サブピクセルレンダリング処理回路及び表示装置 | |
JP6698462B2 (ja) | 色補正装置、表示装置および色補正方法 | |
JP2018112711A (ja) | 表示ドライバ、表示装置及び画像処理回路 | |
US11132978B2 (en) | Gamma correction circuit, method for gamma correction, and display device including gamma correction circuit | |
JP2005084686A (ja) | 表示色調整 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191212 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20191212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201223 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210630 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210714 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6914658 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |