JP6971031B2 - 表示ドライバ、表示装置及び駆動方法 - Google Patents

Description

本発明は、表示ドライバ、表示装置及び駆動方法に関し、特に、ＯＬＥＤ（Organic Light Emitting Diode）表示パネルのような自発光表示パネルの駆動に好適に用いられる画像データの演算に関する。

表示パネルを駆動する表示ドライバでは、一般に、表示パネルの特性に合わせたガンマ補正が行われる。ガンマ補正とは、画像データによって指定された階調値に対応した輝度で画像を正しく表示するために行われる画像データ処理である。表示パネルは、一般に、各副画素（Ｒ副画素、Ｇ副画素、Ｂ副画素）の輝度と当該副画素に供給される駆動信号（駆動電圧や駆動電流）の信号レベルとの対応が直線的ではない。例えば、液晶表示パネルの電圧−透過率曲線（Ｖ−Ｔカーブ）は、一般的に、直線ではない。従って、表示データによって指定された階調値に比例した信号レベルを有する駆動信号を供給しても、正しい輝度で画像を表示することはできない。ガンマ補正は、このような表示パネルにおいて、指定された階調値に対応する輝度で画像を表示するために行われる。

加えて、ＯＬＥＤ（Organic Light Emitting Diode）表示パネルのような自発光表示パネルを駆動する表示ドライバにおいては、ガンマ補正と同時に画面の輝度を制御する画像データ演算を行うことが望ましい。表示装置は、一般に、画面の輝度（即ち、表示される画像全体の輝度）を調節する機能を有することが求められる。例えば、ユーザが明るい画像の表示を希望する場合に、マニュアル操作によって画面の輝度を増大できる機能を表示装置が有していることが望ましい。液晶表示パネルのようなバックライトを有する表示デバイスについては、画面の輝度をバックライトの輝度によって調節可能なので、画面の輝度を制御する画像データ演算を行うことは必須ではない。一方、ＯＬＥＤ表示パネルのような自発光表示パネルの駆動においては、一般に、画面の輝度を制御のためには、各画素の各副画素に供給される駆動信号の信号レベルを制御することが必要である。よって、自発光表示パネルの駆動において画面の輝度を制御する場合、画像データに対して何らかの画像データ演算を行うことが必要である。

発明者は、自発光表示パネルを駆動する表示ドライバに、ガンマ補正と同時に画面の輝度を制御する演算を行うガンマ補正回路を搭載することを検討している。しかしながら、発明者の検討によれば、このようなガンマ補正回路には、回路規模の増大の問題や、表現可能な階調数の減少の問題が生じ得る。

なお、特開２０１１−１３３５７８号公報は、本発明に関連し得る技術を開示されている。特開２０１１−１３３５７８号公報は、ガンマ補正の入出力特性をベジェ曲線として表現しながらガンマ補正を行う技術を開示している。

特開２０１１−１３３５７８号公報

したがって、本発明の目的の一つは、ガンマ補正と同時に画面の輝度を制御する画像データ演算を行うように構成されたガンマ補正回路の改良を提供することにある。本発明の他の目的及び新規の特徴は、以下の開示から当業者には理解されよう。

本発明の一の観点では、各画素回路が発光素子を含むように構成された自発光表示パネルを駆動するための表示ドライバが提供される。当該表示ドライバは、自発光表示パネルに表示される画面の輝度を指定する輝度データと入力階調値とから出力値を算出する補正回路部と、出力値に応じて自発光表示パネルの発光素子を駆動する駆動信号を生成する駆動回路部とを具備する。補正回路部は、入力階調値に対応する第１座標軸と出力値に対応する第２座標軸とで規定される座標系における、画面の輝度が特定輝度である場合の入力階調値と出力値との間の入出力特性を規定する特定輝度制御点の第１座標軸に沿った方向における位置を指定する第１座標と第２座標軸に沿った方向における位置を指定する第２座標とを記述する特定輝度制御点データを保持する特定輝度制御点データ保持回路と、輝度データと入力階調値と特定輝度制御点データとに基づいて、輝度データに指定された画面の輝度について入力階調値に対して行われる補正演算に用いられる制御点である補正用制御点を決定する補正用制御点演算回路と、補正用制御点によって規定される入出力特性で入力階調値から出力値を算出する補正演算回路とを含む。補正用制御点演算回路は、補正用制御点の第１座標軸に沿った方向における位置を指定する第３座標を特定輝度制御点の第１座標と輝度データとに基づいて算出し、補正用制御点の第２座標軸に沿った方向における位置を指定する第４座標を特定輝度制御点の第２座標に基づいて決定する。

本発明の他の観点では、表示装置が、各画素回路が発光素子を含むように構成された自発光表示パネルと、自発光表示パネルを駆動する表示ドライバとを具備する。表示ドライバは、自発光表示パネルに表示される画面の輝度を指定する輝度データと入力階調値とから出力値を算出する補正回路部と、出力値に応じて自発光表示パネルの発光素子を駆動する駆動信号を生成する駆動回路部とを含む。補正回路部は、入力階調値に対応する第１座標軸と出力値に対応する第２座標軸とで規定される座標系における、画面の輝度が特定輝度である場合の入力階調値と出力値との間の入出力特性を規定する特定輝度制御点の第１座標軸に沿った方向における位置を指定する第１座標と第２座標軸に沿った方向における位置を指定する第２座標とを記述する特定輝度制御点データを保持する特定輝度制御点データ保持回路と、輝度データと入力階調値と特定輝度制御点データとに基づいて、輝度データに指定された画面の輝度について入力階調値に対して行われる補正演算に用いられる制御点である補正用制御点を決定する補正用制御点演算回路と、補正用制御点によって規定される入出力特性で入力階調値から出力値を算出する補正演算回路とを具備する。補正用制御点演算回路は、補正用制御点の第１座標軸に沿った方向における位置を指定する第３座標を特定輝度制御点の第１座標と輝度データとに基づいて算出し、補正用制御点の第２座標軸に沿った方向における位置を指定する第４座標を特定輝度制御点の第２座標に基づいて決定する。

本発明の他の観点では、各画素回路が発光素子を含むように構成された自発光表示パネルを駆動するための駆動方法が提供される。当該駆動方法は、自発光表示パネルに表示される画面の輝度を指定する輝度データと入力階調値とから出力値を算出するステップと、出力値に応じて自発光表示パネルの発光素子を駆動する駆動信号を生成するステップとを具備する。出力値を算出するステップは、入力階調値に対応する第１座標軸と出力値に対応する第２座標軸とで規定される座標系における、画面の輝度が特定輝度である場合の入力階調値と出力値との間の入出力特性を規定する特定輝度制御点の第１座標軸に沿った方向における位置を指定する第１座標と第２座標軸に沿った方向における位置を指定する第２座標とを記述する特定輝度制御点データを提供するステップと、輝度データと入力階調値と特定輝度制御点データとに基づいて、輝度データに指定された画面の輝度について入力階調値に対して行われる補正演算に用いられる制御点である補正用制御点を決定するステップと、補正用制御点によって規定される入出力特性で入力階調値から出力値を算出するステップとを含む。補正用制御点を決定するステップでは、補正用制御点の第１座標軸に沿った方向における位置を指定する第３座標が、特定輝度制御点の第１座標と輝度データとに基づいて算出され、補正用制御点の第２座標軸に沿った方向における位置を指定する第４座標が、特定輝度制御点の第２座標に基づいて決定される。

本発明によれば、回路規模の増大と表現可能な階調数の減少を抑制しながらガンマ補正と同時に画面の輝度を制御する画像データ演算を行う技術を提供することができる。

ガンマ補正において実現すべき各副画素の輝度と入力階調値との関係を、画面の各輝度について示すグラフである。 画面の各輝度についてのガンマ補正の理想的な入出力特性の一例を示すグラフである。 画面の輝度が最大輝度である場合のガンマ補正の入出力特性を実現する演算回路を設けると共に、当該演算回路に入力される入力階調値を画面の輝度に応じて調節するように構成されたガンマ補正回路の構成を示すブロック図である。 図３の構成のガンマ補正回路における表現可能な階調数の減少の問題を説明するためのグラフである。 一実施形態における表示装置の構成を示すブロック図である。 一実施形態における表示ドライバの構成を示すブロック図である。 最大輝度制御点データ及びそれによって決定されるガンマ補正の入出力特性を概念的に示すグラフである。 輝度データにより最大輝度以外の輝度が指定されている場合において出力値の算出に用いられる、ガンマ補正の入出力特性を示すグラフである。 一実施形態におけるガンマ補正回路の構成を示すブロック図である。 図９のガンマ補正回路の動作を示すフローチャートである。 一実施形態においてベジェ曲線演算回路において行われる演算のアルゴリズムを示す概念図である。 ベジェ曲線演算回路において行われる演算の手順を示すフローチャートである。 図１１、図１２に図示されている演算を行うベジェ曲線演算回路の構成の一例を示すブロック図である。 図１３に図示されているベジェ曲線演算回路の各単位演算ユニットの構成を示す回路図である。 他の実施形態においてベジェ曲線演算回路において行われる演算のアルゴリズムを示す概念図である。 図１２に図示されている演算を行うベジェ曲線演算回路の構成の例を示すブロック図である。 図１７に図示されているベジェ曲線演算回路の初段演算ユニット及び各単位演算ユニットの構成を示す回路図である。 他の実施形態においてベジェ曲線演算回路において行われる演算のアルゴリズムを示す概念図である。

以下、添付図面を参照しながら実施形態を説明する。

上述されているように、自発光表示パネルを駆動する表示ドライバにおいては、ガンマ補正と同時に画面の輝度を制御する画像データ演算を行うことが望ましい。ここでいう自発光表示パネルとは、例えば、ＯＬＥＤ表示パネルのように、画素を構成する副画素を構成する画素回路が発光素子を含んでいる表示パネルのことである。最も典型的なＯＬＥＤ表示パネルの構成では、各画素は、Ｒ副画素、Ｇ副画素及びＢ副画素を含んでおり、Ｒ副画素、Ｇ副画素及びＢ副画素は、それぞれ、赤色、緑色及び青色を発光する発光素子を含んでいる。

図１は、理想的な場合にガンマ補正において実現すべき各副画素の輝度と入力階調値との関係、即ち、表示パネルの理想的なガンマ特性を、画面の各輝度について示すグラフである。「輝度１００％」は、画面の輝度が最大輝度である（１００％である）場合のガンマ特性を示すグラフであり、「輝度７５％」は、画面の輝度が最大輝度の７５％である場合のガンマ特性を示すグラフである。同様に、「輝度５０％」は、画面の輝度が最大輝度の５０％である場合のガンマ特性を示すグラフであり、「輝度２５％」は、画面の輝度が最大輝度の２５％である場合のガンマ特性を示すグラフである。図１においては、画面の輝度が最大（輝度１００％）であるときに、ある副画素に対応する入力階調値が最大値（図１では２５５）である場合の当該副画素の輝度が１．０であるとして規格化されている。例えば、画面の輝度が１００％である場合、ある副画素に対応する入力階調値が１８６であれば、当該副画素の理想的な輝度は０．５である。

ガンマ補正と同時に画面の輝度を制御する演算を行う場合、ガンマ補正の入出力特性を、画面の輝度に応じて変化することが望ましい。図２は、画面の各輝度についてのガンマ補正の理想的な入出力特性の一例を示すグラフである。なお、図２は、電圧プログラミングによってＯＬＥＤ表示パネルを駆動する場合に用いられる表示データを生成する場合における、各輝度についてのガンマ補正の入出力特性を示している。図２では、表示データの値（即ち、ガンマ補正の出力値）が１２ビットであり、且つ、表示データの値に比例した電圧で、ＯＬＥＤ表示パネルの各画素の各副画素がプログラミングされるものとして入出力特性のグラフが描かれている。例えば、出力値が“４０９５”である場合、５Ｖの電圧で対象の副画素がプログラミングされる。電圧プログラミングによってＯＬＥＤ表示パネルを駆動する場合、駆動電圧が低いほど輝度が大きくなることに留意されたい。

図２において留意すべきことは、表示デバイスのガンマ特性に起因して、ガンマ補正の入出力特性のカーブの形状が、画面の輝度に応じて異なるということである。例えば、入出力特性のカーブが折れ曲がる入力階調値は、輝度に応じて異なる。より具体的には、図２の例においては、輝度１００％に対応する入出力特性のカーブは、入力階調値“１７”及び“３４”において折れ曲がるが、輝度２５％に対応する入出力特性のカーブは、入力階調値“３０”及び“６６”で折れ曲がっている。

入出力特性のカーブの形状が画像の全体の輝度に応じて異なることは、ガンマ補正と同時に画像の全体の輝度を制御する演算を行うガンマ補正回路の回路規模を不所望に増大させるという問題を生じさせ得る。例えば、ガンマ補正と同時に画面の輝度を制御する演算を行う最も簡便な手法は、画面の各輝度について、入出力特性に対応するＬＵＴ（lookup table）を用意することである。しかしながら、ＬＵＴは回路規模が大きいので、ＬＵＴを画面の各輝度について用意すると、ガンマ補正回路の回路規模が増大してしまう。

ガンマ補正回路の回路規模の増大を防止するための一つの手法として、画面の輝度が最大輝度である場合のガンマ補正の入出力特性を実現する演算回路（例えば、ＬＵＴ）を設けると共に、当該演算回路に入力される入力階調値を画面の輝度に応じて調節することが考えられる。図３は、このような構成のガンマ補正回路１００の構成を示すブロック図である。なお、出願人は、図３のガンマ補正回路１００の構成が公知であることを自認するものではないことに留意されたい。

図３のガンマ補正回路１００は、入力階調値調節回路１０１と、最大輝度演算回路１０２とを備えている。入力階調値調節回路１０１は、ガンマ補正回路１００の入力階調値Ｄ_ＩＮ１と画面の輝度とに基づいて、最大輝度演算回路１０２に供給すべき入力階調値Ｄ_ＩＮ２を算出する。最大輝度演算回路１０２は、最大輝度（輝度１００％）についてのガンマ補正の入出力特性を実現する演算回路であり、入力階調値Ｄ_ＩＮ２を受け取ると、最大輝度（輝度１００％）についてのガンマ補正の入出力特性に従って入力階調値Ｄ_ＩＮ２に対応する出力値Ｄ_ＯＵＴを出力する。最大輝度演算回路１０２は、例えば、図２の「輝度１００％」のグラフとして規定された入出力関係に従って入力階調値Ｄ_ＩＮ２に対応する出力値Ｄ_ＯＵＴを出力する。このような動作は、例えば、最大輝度演算回路１０２としてＬＵＴを使用することで実現可能である。

ガンマ補正のガンマ値がγであり、画面の輝度が最大輝度のｑ倍（０≦ｑ＜１）である場合、ガンマ補正回路１００の入力階調値Ｄ_ＩＮ１と最大輝度演算回路１０２に与えるべき入力階調値Ｄ_ＩＮ２との間には、下記式（１ａ）が成立する。

式（１ａ）から下記式（１ｂ）が得られる：

例えば、表示パネルのガンマ値γが２．２であり、画面の輝度が最大輝度の０．５倍（輝度５０％）である場合、式（１ｂ）から下記式（１ｃ）が得られる。

式（１ｃ）は、ガンマ値γが２．２である場合、ガンマ補正回路１００の入力階調値Ｄ_ＩＮ１を（１８６／２５５）倍して得られる値を入力階調値Ｄ_ＩＮ２として最大輝度演算回路１０２に入力することにより、輝度５０％についてのガンマ補正の入出力特性を実現することができることを意味している。一般に、ガンマ値がγであり、画面の輝度が最大輝度のｑ倍である場合、ガンマ補正回路１００の入力階調値Ｄ_ＩＮ１のｑ^１／γ倍の値を最大輝度演算回路１０２に入力することで、最大輝度のｑ倍である場合についてのガンマ補正を実現することができる。

しかしながら、このような手法は、表現可能な階調数を減少させるという問題を生じさせる。これは、図４に図示されているように、ガンマ補正回路１００の入力階調値Ｄ_ＩＮ１のｑ^１／γ倍の入力階調値Ｄ_ＩＮ２を最大輝度演算回路１０２に入力する構成では、入力階調値Ｄ_ＩＮ２の許容される範囲が、入力階調値Ｄ_ＩＮ１の許容最大値Ｄ_ＩＮ ^ＭＡＸのｑ^１／γ倍以下に制限されるからである。入力階調値Ｄ_ＩＮ１が８ビットであれば、入力階調値Ｄ_ＩＮ１の許容最大値Ｄ_ＩＮ ^ＭＡＸは、２５５（＝２^８−１）である。例えば、画面の輝度が特定輝度の０．５倍（輝度５０％）である場合、ガンマ補正回路の入力階調値Ｄ_ＩＮ１を（１８６／２５５）倍して得られる入力階調値Ｄ_ＩＮ２が最大輝度演算回路１０２に入力される。しかしながら、最大輝度演算回路１０２に入力される入力階調値Ｄ_ＩＮ２の範囲は０から１８６に制限される。これは、表現可能な階調数が減少することを意味している。

以下に述べられる実施形態では、回路規模の増大を抑制すると共に、表現可能な階調数の減少の問題を回避するように構成されたガンマ補正回路、及び、その応用が提示される。

図５は、一実施形態の表示装置１０の構成を示すブロック図である。図５の表示装置１０は、ＯＬＥＤ表示パネル１と、表示ドライバ２とを備えるＯＬＥＤ表示装置として構成されている。

ＯＬＥＤ表示パネル１は、ゲート線４とデータ線５と画素回路６とゲートドライバ回路７とを備えている。画素回路６のそれぞれは、ゲート線４とデータ線５とが交差する位置に設けられており、赤、緑、青のいずれかの色を発光する発光素子を備えている。赤を発光する発光素子を備える画素回路６は、Ｒ副画素として用いられる。同様に、緑を発光する発光素子を備える画素回路６はＧ副画素として用いられ、青を発光する発光素子を備える画素回路６はＢ副画素として用いられる。ゲートドライバ回路７は、表示ドライバ２から受け取ったゲート制御信号ＳＯＵＴに応答してゲート線４を駆動する。本実施形態では、一対のゲートドライバ回路７が設けられており、一方のゲートドライバ回路７は、奇数番目のゲート線４を駆動し、他方のゲートドライバ回路７は、偶数番目のゲート線４を駆動する。

表示ドライバ２は、ホスト３から受け取った画像データＤ_ＩＮ及び制御データＤ_ＣＴＲＬに応じてＯＬＥＤ表示パネル１を駆動してＯＬＥＤ表示パネル１に画像を表示する。画像データＤ_ＩＮは、ＯＬＥＤ表示パネル１の各画素の各副画素の階調値を記述している。制御データＤ_ＣＴＲＬは、表示ドライバ２を制御するためのコマンド及びパラメータを含んでいる。ホスト３としては、例えば、アプリケーションプロセッサ、ＣＰＵ（central processing unit）、ＤＳＰ（digital signal processor）などが使用され得る。

図６は、一実施形態における表示ドライバ２の構成を示すブロック図である。表示ドライバ２は、インターフェース制御回路１１と、ガンマ補正回路１２と、ラッチ回路１３と、リニア階調電圧生成回路１４と、データ線駆動回路１５と、レジスタ１６とを備えている。

インターフェース制御回路１１は、下記の動作を行う。第１に、インターフェース制御回路１１は、ホスト３から受け取った画像データＤ_ＩＮをガンマ補正回路１２に転送する。インターフェース制御回路１１は、更に、制御データＤ_ＣＴＲＬに含まれている様々な制御パラメータをレジスタ１６に格納すると共に、制御データＤ_ＣＴＲＬに含まれるコマンドに応答して表示ドライバ２の各回路を制御する。レジスタ１６に格納される制御パラメータは、ガンマ補正回路１２で行われるガンマ補正を制御するためのパラメータ、具体的には最大輝度制御点データＣＰ０〜ＣＰｍを含んでいる。最大輝度制御点データＣＰ０〜ＣＰｍの内容や技術的意義については、後に詳細に説明する。加えて、インターフェース制御回路１１は、ＯＬＥＤ表示パネル１に表示される画面の輝度（ＯＬＥＤ表示パネル１に表示される画像全体の輝度）を指定する輝度データＤ_ＢＲＴをガンマ補正回路１２に供給する。一実施形態では、ホスト３から受け取った制御データＤ_ＣＴＲＬが輝度データＤ_ＢＲＴを含んでおり、インターフェース制御回路１１は、制御データＤ_ＣＴＲＬに含まれる輝度データＤ_ＢＲＴをガンマ補正回路１２に供給してもよい。

ガンマ補正回路１２は、インターフェース制御回路１１から受け取った画像データＤ_ＩＮに対してガンマ補正を行ってＯＬＥＤ表示パネル１の駆動に用いられる表示データＤ_ＯＵＴを生成する。上述の最大輝度制御点データＣＰ０〜ＣＰｍ及び輝度データＤ_ＢＲＴは、ガンマ補正回路１２によって行われるガンマ補正において用いられる。ガンマ補正回路１２において行われるガンマ補正の詳細については後述する。なお、インターフェース制御回路１１から受け取った画像データＤ_ＩＮそのものではなく、画像データＤ_ＩＮに何らかのデジタル演算処理（例えば、スケーリング（拡大又は縮小）や色調整）を行って得られる画像データがガンマ補正回路１２に入力されてもよい。

ラッチ回路１３は、ガンマ補正回路１２から出力される表示データＤ_ＯＵＴをラッチしてデータ線駆動回路１５に転送する。

リニア階調電圧生成回路１４は、表示データＤ_ＯＵＴに記述されているデータ値がとり得る値のそれぞれに対応する一組の階調電圧を生成する。本実施形態では、リニア階調電圧生成回路１４は、隣接する階調電圧の電圧レベルの間隔が同一であるように一組の階調電圧を生成する。即ち、本実施形態では、表示データＤ_ＯＵＴに記述されているデータ値とそれに対応する階調電圧の関係が線形的である。

データ線駆動回路１５は、表示データＤ_ＯＵＴに記述されているデータ値に対応する階調電圧で各データ線５を駆動する。詳細には、データ線駆動回路１５は、リニア階調電圧生成回路１４から供給された階調電圧のうちから表示データＤ_ＯＵＴのデータ値に対応する階調電圧を選択し、その階調電圧になるように各データ線５を駆動する。

続いて、ガンマ補正回路１２の動作について説明する。以下の説明においては、画像データＤ_ＩＮとして、演算対象の副画素の入力階調値Ｘ＿ＩＮがガンマ補正回路１２の入力に与えられると、ガンマ補正回路１２が当該副画素に対応する表示データＤ_ＯＵＴのるデータ値として出力値Ｙ＿ＯＵＴを出力するものとする。以下における本実施形態の説明では、入力階調値Ｘ＿ＩＮが８ビットデータであり、出力値Ｙ＿ＯＵＴが１２ビットデータであるとして説明を行う。

本実施形態では、ガンマ補正回路１２で行われるガンマ補正の入出力特性、即ち、入力階調値Ｘ＿ＩＮと出力値Ｙ＿ＯＵＴとの対応関係が、最大輝度制御点データＣＰ０〜ＣＰｍ及び輝度データＤ_ＢＲＴによって制御される。最大輝度制御点データＣＰ０〜ＣＰｍは、画面の輝度が最大輝度である場合、即ち、輝度データＤ_ＢＲＴにより最大輝度が指定されている場合のガンマ補正の入出力特性を指定する一組のデータである。

図７は、最大輝度制御点データＣＰ０〜ＣＰｍ及びそれによって決定される入出力特性のカーブを概念的に示すグラフである。最大輝度制御点データＣＰ０〜ＣＰｍは、Ｘ軸を入力階調値Ｘ＿ＩＮに対応する座標軸とし、Ｙ軸を出力値Ｙ＿ＯＵＴに対応する座標軸として規定されるＸＹ座標系において、画面の輝度が最大輝度である場合のガンマ補正の入出力特性を規定する制御点ＣＰ０〜ＣＰｍの座標を指定するデータである。なお、図７において、最大輝度制御点データＣＰｉ（ｉは、０以上ｍ以下の整数）によって座標が指定される制御点を、制御点ＣＰｉと記載し、制御点ＣＰｉの座標を、ＣＰｉ（Ｘ_ＣＰｉ，Ｙ_ＣＰｉ）と記載していることに留意されたい。ここで、Ｘ_ＣＰｉは、制御点ＣＰｉのＸ座標（即ち、Ｘ軸方向に沿った方向における位置を示す座標）であり、Ｙ_ＣＰｉは、制御点ＣＰｉのＹ座標（即ち、Ｙ軸方向に沿った方向における位置を示す座標）である。また、制御点ＣＰｉのＸ座標Ｘ_ＣＰｉは、下記の条件を満たしているものとする：
Ｘ_ＣＰ０＜Ｘ_ＣＰ１＜ … ＜Ｘ_ＣＰｉ＜Ｘ_{ＣＰ（ｉ＋１）}＜ … ＜Ｘ_{ＣＰ（ｍ−１）}＜Ｘ_ＣＰｍ
ただし、制御点ＣＰ０のＸ座標Ｘ_ＣＰ０は、入力階調値Ｘ＿ＩＮの許容最小値（即ち、０）であり、制御点ＣＰｍのＸ座標Ｘ_ＣＰｍは、入力階調値Ｘ＿ＩＮの許容最小値（即ち、２５５）である。

画面の輝度が最大輝度である場合（即ち、輝度データＤ_ＢＲＴにより最大輝度が指定されている場合）、ガンマ補正回路１２は、制御点ＣＰ０〜ＣＰｍによって規定される曲線上に位置し、且つ、Ｘ座標が入力階調値Ｘ＿ＩＮである点のＹ座標として、出力値Ｙ＿ＯＵＴを算出する。一実施形態では、ガンマ補正回路１２は、制御点ＣＰ０〜ＣＰｍによって規定されるベジェ曲線を用いて入力階調値Ｘ＿ＩＮに対応する出力値Ｙ＿ＯＵＴを算出してもよい。この場合、ガンマ補正回路１２は、当該ベジェ曲線上に位置し、且つ、Ｘ座標が入力階調値Ｘ＿ＩＮである点のＹ座標として、出力値Ｙ＿ＯＵＴを算出する。

一例としては、ガンマ補正回路１２は、制御点ＣＰ０〜ＣＰｍによって規定される２次ベジェ曲線上に位置し、且つ、Ｘ座標が入力階調値Ｘ＿ＩＮである点のＹ座標として、出力値Ｙ＿ＯＵＴを算出してもよい。２次ベジェ曲線は、３つの制御点によって決定可能であるから、２次ベジェ曲線を用いて出力値Ｙ＿ＯＵＴを算出する場合、ガンマ補正回路１２は、Ｘ座標が入力階調値Ｘ＿ＩＮに近い３つの制御点ＣＰ（２ｋ）〜ＣＰ（２（ｋ＋１））を制御点ＣＰ０〜ＣＰｍのうちから選択し、該３つの制御点ＣＰ（２ｋ）〜ＣＰ（２（ｋ＋１））で規定される２次ベジェ曲線上に位置し、Ｘ座標が入力階調値Ｘ＿ＩＮである点のＹ座標として、出力値Ｙ＿ＯＵＴを算出してもよい。２次ベジェ曲線が出力値Ｙ＿ＯＵＴの算出に用いられる場合、（２ｐ＋１）個（ｐは、２以上の整数）の制御点ＣＰ０〜ＣＰｍが最大輝度制御点データＣＰ０〜ＣＰｍに規定される。即ち、ｍ＝２ｐである。

ただし、出力値Ｙ＿ＯＵＴの算出に用いられるベジェ曲線は、２次ベジェ曲線に限定されない。一般に、ｎ次ベジェ曲線は、（ｎ＋１）個の制御点で規定される。よって、ｎ次ベジェ曲線を用いて出力値Ｙ＿ＯＵＴを算出する場合、ガンマ補正回路１２は、Ｘ座標が入力階調値Ｘ＿ＩＮに近い（ｎ＋１）個の制御点ＣＰ（ｋ×ｎ）〜ＣＰ（（ｋ＋１）×ｎ）を制御点ＣＰ０〜ＣＰｍのうちから選択し、該（ｎ＋１）個の制御点ＣＰ（ｋ×ｎ）〜ＣＰ（（ｋ＋１）×ｎ）で規定されるｎ次ベジェ曲線上に位置し、Ｘ座標が入力階調値Ｘ＿ＩＮである点のＹ座標として、出力値Ｙ＿ＯＵＴを算出してもよい。ｎ次ベジェ曲線が出力値Ｙ＿ＯＵＴの算出に用いられる場合、（（ｐ×ｎ）＋１）個（ｐは、２以上の整数）の制御点ＣＰ０〜ＣＰｍが最大輝度制御点データＣＰ０〜ＣＰｍに規定される。即ち、ｍ＝ｎ×ｐである。

一方、輝度データＤ_ＢＲＴにより最大輝度以外の輝度が指定されている場合、図８に図示されているように、ガンマ補正回路１２は、当該指定された輝度である場合のガンマ補正の入出力特性が、制御点ＣＰ０〜ＣＰｍで規定される曲線をＸ軸方向にＡ倍に拡大して得られる曲線で表されるとして出力値Ｙ＿ＯＵＴを算出する。ここで、Ａは、輝度データＤ_ＢＲＴによって指定されている輝度の最大輝度に対する比ｑに依存する係数である。なお、係数Ａを得るための式は、後述する。ガンマ補正回路１２は、制御点ＣＰ０〜ＣＰｍで規定される曲線をＸ軸方向にＡ倍に拡大して得られる曲線上に位置し、且つ、Ｘ座標が入力階調値Ｘ＿ＩＮである点のＹ座標として、出力値Ｙ＿ＯＵＴを算出する。即ち、本実施形態では、画面の輝度が最大輝度である場合のガンマ補正回路１２の入出力特性が、下記式（２ａ）：
Ｙ＿ＯＵＴ＝ｆ_ＭＡＸ（Ｘ＿ＩＮ） ・・・（２ａ）
により表される場合に、画面の輝度が最大輝度のｑ倍である場合のガンマ補正回路１２の入出力特性が、下記式
Ｙ＿ＯＵＴ＝ｆ_ＭＡＸ（Ｘ＿ＩＮ／Ａ） ・・・（２ｂ）
で表されるものとして、出力値Ｙ＿ＯＵＴが算出される。

Ｙ＿ＯＵＴ＝ｆ_ＭＡＸ（Ｘ＿ＩＮ／Ａ）で表される曲線は、制御点ＣＰ０〜ＣＰｍのＸ座標をＡ倍して得られる制御点ＣＰ０’〜ＣＰｍ’によって規定することができるから、画面の輝度が最大輝度のｑ倍である場合には、制御点ＣＰ０’〜ＣＰｍ’によって規定される曲線上に位置し、且つ、Ｘ座標が入力階調値Ｘ＿ＩＮである点のＹ座標として、出力値Ｙ＿ＯＵＴが算出される。ここで、制御点ＣＰ０’〜ＣＰｍ’は、ガンマ補正における演算において実際に用いられる制御点であり、よって、以下では、補正用制御点ＣＰ０’〜ＣＰｍ’と記載する。補正用制御点ＣＰｉ’の座標ＣＰｉ’（Ｘ_ＣＰｉ’，Ｙ_ＣＰｉ’）は、制御点ＣＰｉの座標ＣＰｉ（Ｘ_ＣＰｉ，Ｙ_ＣＰｉ）を用いて下記式（３ｂ）、（３ｃ）によって得られる。
Ｘ_ＣＰｉ’＝Ａ・Ｘ_ＣＰｉ・・・（３ｂ）
Ｙ_ＣＰｉ’＝Ｙ_ＣＰｉ ・・・（３ｃ）

一例としては、ガンマ補正回路１２は、補正点制御点ＣＰ０’〜ＣＰｍ’によって規定される２次ベジェ曲線上に位置し、且つ、Ｘ座標が入力階調値Ｘ＿ＩＮである点のＹ座標として、出力値Ｙ＿ＯＵＴを算出してもよい。ただし、出力値Ｙ＿ＯＵＴの算出に用いられるベジェ曲線は、２次ベジェ曲線に限定されない。

上記のように、係数Ａは、輝度データＤ_ＢＲＴによって指定されている輝度の最大輝度に対する比ｑに依存して決定される。表示装置１０のガンマ値がγである場合、係数Ａについて、下記式が成立する：
（Ｘ＿ＩＮ／Ａ）^γ＝ｑ・（Ｘ＿ＩＮ）^γ ・・・（４ａ）
よって、Ａは、下記式（４ｂ）により決定可能である。
Ａ＝１／ｑ^{（１／γ）} ・・・（４ｂ）

例えば、ガンマ値γが２．２であり、ｑが０．５である場合（即ち、画面の輝度が最大輝度の０．５倍である場合）、Ａは、下記式（４ｃ）で得られる：
Ａ＝１／（０．５）^{１／２．２}
＝２５５／１８６ ・・・（４ｃ）
即ち、画面の輝度が最大輝度の０．５倍（輝度５０％）である場合、制御点ＣＰ０〜ＣＰｍのＸ座標を２５５／１８６倍することで得られる制御点ＣＰ０’〜ＣＰｍ’で指定される曲線上に位置し、且つ、Ｘ座標が入力階調値Ｘ＿ＩＮである点のＹ座標として出力値Ｙ＿ＯＵＴが算出される。一般に、輝度データＤ_ＢＲＴで指定されている画面の輝度が最大輝度のｑ倍である場合には、制御点ＣＰ０〜ＣＰｍのＸ座標を１／ｑ^{（１／γ）}倍することで得られる制御点ＣＰ０’〜ＣＰｍ’で指定される曲線上に位置し、且つ、Ｘ座標が入力階調値Ｘ＿ＩＮである点のＹ座標として出力値Ｙ＿ＯＵＴが算出される。

続いて、上記の動作を実現するためのガンマ補正回路１２の具体的な構成の例を説明する。図９は、一実施形態におけるガンマ補正回路１２の構成を示すブロック図である。ガンマ補正回路１２は、最大輝度制御点データＣＰ０〜ＣＰｍを保持するレジスタ１６と共に、ガンマ補正を実行するための補正回路部を構成している。図９のガンマ補正回路１２は、ｎ次ベジェ曲線を用いて入力階調値Ｘ＿ＩＮから出力値Ｙ＿ＯＵＴを算出するように構成されている。この場合、ｍは、ｐ×ｎ（ｐは、２以上の整数）であり、最大輝度制御点データＣＰ０〜ＣＰｍによって（ｐ×ｎ＋１）個の制御点ＣＰ０〜ＣＰｍの座標が指定される。

ガンマ補正回路１２は、補正用制御点演算回路２１と、ベジェ曲線演算回路２２とを備えている。補正用制御点演算回路２１は、輝度データＤ_ＢＲＴと、入力階調値Ｘ＿ＩＮと、レジスタ１６から受け取った最大輝度制御点データＣＰ０〜ＣＰｍとから、入力階調値Ｘ＿ＩＮに対応する出力値Ｙ＿ＯＵＴの算出に用いられる（ｎ＋１）個の補正用制御点ＣＰ（ｋ×ｎ）’〜ＣＰ（（ｋ＋１）×ｎ）’を決定する。ここで、ｋは、０以上ｐ−１以下の整数である。ベジェ曲線演算回路２２は、（ｎ＋１）個の補正用制御点ＣＰ（ｋ×ｎ）’〜ＣＰ（（ｋ＋１）×ｎ）’で規定されるｎ次ベジェ曲線上に位置し、且つ、Ｘ座標が入力階調値Ｘ＿ＩＮである点のＹ座標を算出し、算出したＹ座標を出力値Ｙ＿ＯＵＴとして出力する。

補正用制御点演算回路２１は、乗算回路２３と、セレクタ２４と、乗算回路２５とを備えている。乗算回路２３とセレクタ２４は、入力階調値Ｘ＿ＩＮと輝度データＤ_ＢＲＴに指定された画面の輝度と入力階調値Ｘ＿ＩＮとに基づいて制御点ＣＰ０〜ＣＰｍのうちから（ｎ＋１）個の制御点ＣＰｋ〜ＣＰ（ｋ＋ｎ）を選択する選択回路を構成している。詳細には、乗算回路２３は、入力階調値Ｘ＿ＩＮに係数Ａの逆数１／Ａ（即ち、ｑ^{（１／γ）}）を乗じて得られる値として制御点選択用階調値Ｐｉｘｅｌ＿ｉｎを算出する。ここで、ｑは、輝度データＤ_ＢＲＴに指定された画面の輝度の最大輝度に対する比であり、係数Ａは、上述の式（４ｂ）で与えられることに留意されたい。セレクタ２４は、制御点選択用階調値Ｐｉｘｅｌ＿ｉｎに基づいて、制御点ＣＰ０〜ＣＰｍのうちから（ｎ＋１）個の制御点ＣＰ（ｋ×ｎ）〜ＣＰ（（ｋ＋１）×ｎ）を選択する。以下では、セレクタ２４で選択された制御点ＣＰ（ｋ×ｎ）〜ＣＰ（（ｋ＋１）×ｎ）を選択制御点ＣＰ（ｋ×ｎ）〜ＣＰ（（ｋ＋１）×ｎ）と記載する。乗算回路２５は、選択制御点ＣＰ（ｋ×ｎ）〜ＣＰ（（ｋ＋１）×ｎ）のＸ座標Ｘ_{ＣＰ（ｋ×ｎ）}〜Ｘ_{ＣＰ（（ｋ＋１）×ｎ）}をＡ倍して、それぞれ、補正用制御点ＣＰ（ｋ×ｎ）’〜ＣＰ（（ｋ＋１）×ｎ）’のＸ座標Ｘ_{ＣＰ（ｋ×ｎ）}’〜Ｘ_{ＣＰ（（ｋ＋１）×ｎ）}’を算出する。補正用制御点ＣＰ（ｋ×ｎ）’〜ＣＰ（（ｋ＋１）×ｎ）’のＹ座標Ｙ_{ＣＰ（ｋ×ｎ）}’〜Ｙ_{ＣＰ（（ｋ＋１）×ｎ）}’としては、選択制御点ＣＰ（ｋ×ｎ）〜ＣＰ（（ｋ＋１）×ｎ）のＹ座標Ｙ_{ＣＰ（ｋ×ｎ）}〜Ｙ_{ＣＰ（（ｋ＋１）×ｎ）}がそのまま用いられる。

図１０は、図９のガンマ補正回路１２の動作を示すフローチャートである。ある副画素（対象副画素）の階調を示す入力階調値Ｘ＿ＩＮがガンマ補正回路１２に入力されると、制御点選択用階調値Ｐｉｘｅｌ＿ｉｎが、入力階調値Ｘ＿ＩＮから乗算回路２３によって算出される（ステップＳ０１）。上述のように、制御点選択用階調値Ｐｉｘｅｌ＿ｉｎは、入力階調値Ｘ＿ＩＮに係数Ａの逆数１／Ａ（即ち、ｑ^{（１／γ）}）を乗ずることで得られる。

更に、制御点選択用階調値Ｐｉｘｅｌ＿ｉｎに基づいて、制御点ＣＰ０〜ＣＰｍのうちから（ｎ＋１）個の制御点ＣＰ（ｋ×ｎ）〜ＣＰ（（ｋ＋１）×ｎ）が選択される（ステップＳ０２）。（ｎ＋１）個の制御点ＣＰ（ｋ×ｎ）〜ＣＰ（（ｋ＋１）×ｎ）の選択は、セレクタ２４によって行われる。より具体的には、下記のようにして（ｎ＋１）個の制御点ＣＰｋ〜ＣＰ（ｋ＋ｎ）が選択される。

ｍ（＝ｐ×ｎ＋１）個の制御点ＣＰ０〜ＣＰｍのうち、制御点ＣＰ０、ＣＰｎ、ＣＰ（２ｎ）、・・・ＣＰ（ｐ×ｎ）は、ｎ次ベジェ曲線が通過する制御点である。他の制御点は、該ｎ次ベジェ曲線の形状を決めるが、当該ｎ次ベジェ曲線の上にあるとは限らない。セレクタ２４は、ｎ次ベジェ曲線が通過する制御点それぞれのＸ座標と制御点選択用階調値Ｐｉｘｅｌ＿ｉｎとを比較し、その比較の結果に応じて（ｎ＋１）個の制御点ＣＰ（ｋ×ｎ）〜ＣＰ（（ｋ＋１）×ｎ）を選択する。

詳細には、制御点選択用階調値Ｐｉｘｅｌ＿ｉｎが、制御点ＣＰ０のＸ座標より大きく、制御点ＣＰｎのＸ座標より小さい場合、セレクタ２４は、制御点ＣＰ０〜ＣＰｎを選択する。また、制御点選択用階調値Ｐｉｘｅｌ＿ｉｎが、制御点ＣＰｎのＸ座標より大きく、制御点ＣＰ２ｎのＸ座標より小さい場合、セレクタ２４は、制御点ＣＰｎ〜ＣＰ（２ｎ）を選択する。一般に、制御点選択用階調値Ｐｉｘｅｌ＿ｉｎが、制御点ＣＰ（ｋ×ｎ）のＸ座標Ｘ_{ＣＰ（（ｋ−１）×ｎ）}より大きく、制御点ＣＰ（（ｋ＋１）×ｎ）のＸ座標Ｘ_{ＣＰ（ｋ×ｎ）}より小さい場合、セレクタ２４は、制御点ＣＰ（ｋ×ｎ）〜ＣＰ（（ｋ＋１）×ｎ）を選択する（ｋは、０以上ｐ以下の整数）。

また、制御点選択用階調値Ｐｉｘｅｌ＿ｉｎが制御点ＣＰ（ｋ×ｎ）のＸ座標Ｘ_{ＣＰ（ｋ×ｎ）}に一致する場合、一実施形態では、セレクタ２４が、制御点ＣＰ（ｋ×ｎ）〜（（ｋ＋１）×ｎ）を選択する。この場合、制御点選択用階調値Ｐｉｘｅｌ＿ｉｎが制御点ＣＰ（ｐ×ｎ）に一致するときには、セレクタ２４は、制御点ＣＰ（（ｐ−１）×ｎ）〜ＣＰ（ｐ×ｎ）を選択する。

その代わりに、制御点選択用階調値Ｐｉｘｅｌ＿ｉｎが制御点ＣＰ（（ｋ＋１）×ｎ）のＸ座標Ｘ_{ＣＰ（（ｋ＋１）×ｎ）}に一致する場合に、セレクタ２４が制御点ＣＰ（ｋ×ｎ）〜（（ｋ＋１）×ｎ）を選択してもよい。この場合、制御点選択用階調値Ｐｉｘｅｌ＿ｉｎが制御点ＣＰ０に一致するときには、セレクタ２４は、制御点ＣＰ０〜ＣＰｎを選択する。

続いて、補正用制御点ＣＰ（ｋ×ｎ）’〜ＣＰ（（ｋ＋１）×ｎ）’が決定される（ステップＳ０３）。詳細には、補正用制御点ＣＰ（ｋ×ｎ）’〜ＣＰ（（ｋ＋１）×ｎ）’のＸ座標Ｘ_{ＣＰ（ｋ×ｎ）}’〜Ｘ_{ＣＰ（（ｋ＋１）×ｎ）}’は、乗算回路２５により、選択制御点ＣＰ（ｋ×ｎ）〜ＣＰ（（ｋ＋１）×ｎ）のＸ座標Ｘ_{ＣＰ（ｋ×ｎ）}〜Ｘ_{ＣＰ（（ｋ＋１）×ｎ）}と係数Ａとの積として算出される。即ち、乗算回路２５は、下記式（５ａ）：
Ｘ_{ＣＰ（ｋ×ｎ）}’＝Ａ・Ｘ_{ＣＰ（ｋ×ｎ）}
Ｘ_{ＣＰ(（ｋ×ｎ）＋１)}’＝Ａ・Ｘ_{ＣＰ（（ｋ×ｎ）＋１）}
・・・
Ｘ_{ＣＰ（（ｋ＋１）×ｎ）}’＝Ａ・Ｘ_{ＣＰ（（ｋ＋１）×ｎ）} ・・・（５ａ）
に従って、補正用制御点ＣＰ（ｋ×ｎ）’〜ＣＰ（（ｋ＋１）×ｎ）’のＸ座標Ｘ_{ＣＰ（ｋ×ｎ）}’〜Ｘ_{ＣＰ（（ｋ＋１）×ｎ）}’を算出する。

補正用制御点ＣＰ（ｋ×ｎ）’〜ＣＰ（（ｋ＋１）×ｎ）’のＹ座標Ｙ_{ＣＰ（ｋ×ｎ）}’〜Ｙ_{ＣＰ（（ｋ＋１）×ｎ）}’は、それぞれ、選択制御点ＣＰ（ｋ×ｎ）〜ＣＰ（（ｋ＋１）×ｎ）のＹ座標Ｙ_{ＣＰ（ｋ×ｎ）}〜Ｙ_{ＣＰ（（ｋ＋１）×ｎ）}と同一に決定される。即ち、補正用制御点ＣＰ（ｋ×ｎ）’〜ＣＰ（（ｋ＋１）×ｎ）’のＹ座標Ｙ_{ＣＰ（ｋ×ｎ）}’〜Ｙ_{ＣＰ（（ｋ＋１）×ｎ）}’は、下記式（５ｂ）：
Ｙ_{ＣＰ（ｋ×ｎ）}’＝Ｙ_{ＣＰ（ｋ×ｎ）}
Ｙ_{ＣＰ（（ｋ×ｎ）＋１）}’＝Ｙ_{ＣＰ（（ｋ×ｎ）＋１）}
・・・
Ｙ_{ＣＰ（（ｋ＋１）×ｎ）}’＝Ｙ_{ＣＰ（（ｋ＋１）×ｎ）} ・・・（５ｂ）
で表される。

このようにして決定された補正用制御点ＣＰ（ｋ×ｎ）’〜ＣＰ（（ｋ＋１）×ｎ）’のＸ座標、Ｙ座標が、ベジェ曲線演算回路２２に供給され、ベジェ曲線演算回路２２により、入力階調値Ｘ＿ＩＮに対応する出力値Ｙ＿ＯＵＴが算出される（ステップＳ０４）。出力値Ｙ＿ＯＵＴは、（ｎ＋１）個の補正用制御点ＣＰ（ｋ×ｎ）’〜ＣＰ（（ｋ＋１）×ｎ）’で規定されるｎ次ベジェ曲線上に位置し、且つ、Ｘ座標が入力階調値Ｘ＿ＩＮである点のＹ座標として算出される。

上記の実施形態では、画面の輝度が最大輝度である場合（即ち、輝度データＤ_ＢＲＴにより最大輝度が指定されている場合）のガンマ補正の入出力特性を指定する制御点の座標を示す最大輝度制御点データＣＰ０〜ＣＰｍが、ガンマ補正回路１２に与えられる構成が記載されているが、一般に、最大輝度制御点データＣＰ０〜ＣＰｍの代わりに、画面の輝度が特定輝度である場合（即ち、輝度データＤ_ＢＲＴにより該特定輝度が指定されている場合）のガンマ補正の入出力特性を指定する制御点の座標を示す制御点データが用いられてもよい。この場合にも、係数Ａを算出する式（４ｂ）に含まれるパラメータｑとして、輝度データＤ_ＢＲＴにより指定されている輝度の、該特定輝度に対する比を用いることで、（ｎ＋１）個の補正用制御点ＣＰ（ｋ×ｎ）’〜ＣＰ（（ｋ＋１）×ｎ）’を算出することができる。

出力値Ｙ＿ＯＵＴの算出に使用されるベジェ曲線の次数は特に限定されず、必要とする精度に応じた次数が選択され得る。ただし、２次ベジェ曲線を用いて出力値Ｙ＿ＯＵＴを算出することは、ベジェ曲線演算回路２２の構成を簡略にしながら正確な出力値Ｙ＿ＯＵＴを算出することができる点で好適である。以下では、２次ベジェ曲線を用いて出力値Ｙ＿ＯＵＴを算出する場合のベジェ曲線演算回路２２の好適な構成及び動作について説明する。ここで、２次ベジェ曲線を用いて出力値Ｙ＿ＯＵＴを算出する場合には、３つの補正用制御点ＣＰ（２ｋ）’、ＣＰ（２ｋ＋１）’、ＣＰ（２ｋ＋２）’のＸ座標、Ｙ座標がベジェ曲線演算回路２２の入力として与えられることに留意されたい。

以下では、まず、ベジェ曲線演算回路２２において行われる演算のアルゴリズムについて説明する。図１１は、一実施形態において、ベジェ曲線演算回路２２において行われる演算のアルゴリズムを示す概念図であり、図１２は、当該演算の手順を示すフローチャートである。

図１２に図示されているように、初期設定として、３つの補正用制御点ＣＰ（２ｋ）’〜ＣＰ（２ｋ＋２）’が、ベジェ曲線演算回路２２に設定される（ステップＳ１１）。なお、記載を簡潔にするために、以下では、ベジェ曲線演算回路２２に設定される補正用制御点ＣＰ（２ｋ）’、ＣＰ（２ｋ＋１）、ＣＰ（２ｋ＋２）’を、それぞれ、制御点Ａ_０、Ｂ_０、Ｃ_０と記載する。即ち、図１１を参照して、制御点Ａ_０、Ｂ_０、Ｃ_０の座標Ａ_０（ＡＸ_０、ＡＹ_０）、Ｂ_０（ＢＸ_０、ＢＹ_０）、Ｃ_０（ＣＸ_０、ＣＹ_０）は、それぞれ、次のように表わされる：
Ａ_０（ＡＸ_０、ＡＹ_０）＝（Ｘ_{ＣＰ（２ｋ）}’，Ｙ_{ＣＰ（２ｋ）}’）
Ｂ_０（ＢＸ_０、ＢＹ_０）＝（Ｘ_{ＣＰ（２ｋ＋１）}’，Ｙ_{ＣＰ（２ｋ＋１）}’）
Ｃ_０（ＣＸ_０、ＣＹ_０）＝（Ｘ_{ＣＰ（２ｋ＋２）}’_），Ｙ_{ＣＰ（２ｋ＋２}’）

出力値Ｙ＿ＯＵＴは、以下に述べられるように、中点を求める演算を繰り返すことによって算出される。この繰り返し演算の１単位を、以下では、中点演算と呼ぶことにする。また、３つの制御点の隣接する２つの制御点の中点を１次中点と呼び、該２つの１次中点の中点を２次中点と呼ぶことがある。

最初の中点演算（１回目の中点演算）では、初期的に与えられる制御点Ａ_０、Ｂ_０、Ｃ_０（即ち、３つの補正用制御点ＣＰ（２ｋ）’、ＣＰ（２ｋ＋１）’、ＣＰ（２ｋ＋２）’）に関し、制御点Ａ_０と制御点Ｂ_０の中点である１次中点ｄ_０と、制御点Ｂ_０と制御点Ｃ_０の中点である１次中点ｅ_０とが求められ、更に、１次中点ｄ_０と１次中点ｅ_０の中点である２次中点ｆ_０が求められる。２次中点ｆ_０は、３つの制御点Ａ_０、Ｂ_０、Ｃ_０で規定される２次ベジェ曲線上の点である。このとき、２次中点ｆ_０の座標（Ｘ_ｆ０、Ｙ_ｆ０）は、下記式（６ａ）、（６ｂ）で表わされる：
Ｘ_ｆ０＝（ＡＸ_０＋２ＢＸ_０＋ＣＸ_０）／４ ・・・（６ａ）
Ｙ_ｆ０＝（ＡＹ_０＋２ＢＹ_０＋ＣＹ_０）／４ ・・・（６ｂ）

次の中点演算（２回目の中点演算）に使用される３つの制御点：制御点Ａ_１、Ｂ_１、Ｃ_１は、制御点Ａ_０、１次中点ｄ_０、２次中点ｆ_０、１次中点ｅ_０、制御点Ｂ_０のうちから、入力階調値Ｘ＿ＩＮと２次中点ｆ_０のＸ座標Ｘ_ｆ０との比較の結果に応じて選択される。詳細には、下記のようにして制御点Ａ_１、Ｂ_１、Ｃ_１が選択される：
（Ａ）Ｘ_ｆ０≧Ｘ＿ＩＮの場合
この場合、Ｘ座標が小さい３点（左側の３点）：制御点Ａ_０、１次中点ｄ_０、２次中点ｆ_０が、制御点Ａ_１、Ｂ_１、Ｃ_１として選択される。即ち、
Ａ_１＝Ａ_０，Ｂ_１＝ｄ_０，Ｃ_１＝ｆ_０． ・・・（７ａ）
（Ｂ）Ｘ_ｆ０＜Ｘ＿ＩＮの場合
この場合、Ｘ座標が大きい３点（右側の３点）：２次中点ｆ_０、１次中点ｅ_０、制御点Ｃ_０が、制御点Ａ_１、Ｂ_１、Ｃ_１として選択される。即ち、
Ａ_１＝ｆ_０，Ｂ_１＝ｅ_０，Ｃ_１＝Ｃ_０． ・・・（７ｂ）

同様の手順により、２回目の中点演算が行われる。制御点Ａ_１、Ｂ_１、Ｃ_１に関し、制御点Ａ_１と制御点Ｂ_１の１次中点ｄ_１と、制御点Ｂ_１と制御点Ｃ_１の１次中点ｅ_１とが求められ、更に、１次中点ｄ_１と１次中点ｅ_１の２次中点ｆ_１が求められる。２次中点ｆ_１は、所望の２次ベジェ曲線上の点である。更に、次の中点演算（３回目の中点演算）に使用される３つの制御点：制御点Ａ_２、Ｂ_２、Ｃ_２、が制御点Ａ_１、１次中点ｄ_１、２次中点ｆ_１、１次中点ｅ_１、制御点Ｂ_１のうちから、入力階調値Ｘ＿ＩＮと２次中点ｆ_１のＸ座標Ｘ_ｆ１との比較の結果に応じて選択される。

結局、図１２に示されているように、ｉ回目の中点演算では、下記のような演算が行われることになる（ステップＳ１２〜Ｓ１４）：
（Ａ）（ＡＸ_ｉ−１＋２ＢＸ_ｉ−１＋ＣＸ_ｉ−１）／４≧Ｘ＿ＩＮの場合
ＡＸ_ｉ＝ＡＸ_ｉ−１，・・・（８ａ）
ＢＸ_ｉ＝（ＡＸ_ｉ−１＋ＢＸ_ｉ−１）／２， ・・・（９ａ）
ＣＸ_ｉ＝（ＡＸ_ｉ−１＋２ＢＸ_ｉ−１＋ＣＸ_ｉ−１）／４，・・・（１０ａ）
ＡＹ_ｉ＝ＡＹ_ｉ−１，・・・（１１ａ）
ＢＹ_ｉ＝（ＡＹ_ｉ−１＋ＢＹ_ｉ−１）／２， ・・・（１２ａ）
ＣＹ_ｉ＝（ＡＹ_ｉ−１＋２ＢＹ_ｉ−１＋ＣＹ_ｉ−１）／４．・・・（１３ａ）
（Ｂ）（ＡＸ_ｉ−１＋２ＢＸ_ｉ−１＋ＣＸ_ｉ−１）／４＜Ｘ＿ＩＮの場合
ＡＸ_ｉ＝（ＡＸ_ｉ−１＋２ＢＸ_ｉ−１＋ＣＸ_ｉ−１）／４，・・・（８ｂ）
ＢＸ_ｉ＝（ＢＸ_ｉ−１＋ＣＸ_ｉ−１）／２， ・・・（９ｂ）
ＣＸ_ｉ＝ＣＸ_ｉ−１，・・・（１０ｂ）
ＡＹ_ｉ＝（ＡＹ_ｉ−１＋２ＢＹ_ｉ−１＋ＣＹ_ｉ−１）／４，・・・（１１ｂ）
ＢＹ_ｉ＝（ＢＹ_ｉ−１＋ＣＹ_ｉ−１）／２， ・・・（１２ｂ）
ＣＹ_ｉ＝ＣＹ_ｉ−１，・・・（１３ｂ）

なお、条件（Ａ）、（Ｂ）に関して等号が条件（Ａ）、（Ｂ）のいずれの不等号に付せられてもよいことは、当業者には自明的であろう。

以下、同様の手順により、所望の回数だけ中点演算が繰り返される（ステップＳ１５）。

中点演算が行われる毎に、制御点Ａ_ｉ、Ｂ_ｉ、Ｃ_ｉが２次ベジェ曲線に近づいていくと共に、制御点Ａ_ｉ、Ｂ_ｉ、Ｃ_ｉのＸ座標が入力階調値Ｘ＿ＩＮに近づいていく。Ｎ回目の中点演算によって得られた制御点Ａ_Ｎ、Ｂ_Ｎ、Ｃ_Ｎの少なくとも一つのＹ座標から、最終的に算出すべき出力値Ｙ＿ＯＵＴの値が得られる。例えば、制御点Ａ_Ｎ、Ｂ_Ｎ、Ｃ_Ｎのうちから任意に選択された一点のＹ座標が、出力値Ｙ＿ＯＵＴとして選ばれてもよい。また、制御点Ａ_Ｎ、Ｂ_Ｎ、Ｃ_ＮのＹ座標の平均値が出力値Ｙ＿ＯＵＴとして選ばれてもよい。

中点演算が行われる回数Ｎが比較的少ない範囲では、中点演算が行われる回数Ｎが多いほど、出力値Ｙ＿ＯＵＴの精度を向上させることができる。ただし、出力値Ｙ＿ＯＵＴの精度は、中点演算が行われる回数Ｎが出力値Ｙ＿ＯＵＴのビット数に到達すると、それ以上は向上しない。したがって、中点演算が行われる回数Ｎは、出力値Ｙ＿ＯＵＴのビット数に一致することが好ましい。例えば、出力値Ｙ＿ＯＵＴが１２ビットデータである本実施形態では、中点演算が行われる回数Ｎは、１２であることが好ましい。

上記のように、出力値Ｙ＿ＯＵＴの算出は、中点演算の繰り返しによって行われるので、ベジェ曲線演算回路２２は、直列に接続された、それぞれが中点演算を行うように構成された複数の演算回路として構成され得る。図１３は、このように構成されたベジェ曲線演算回路２２の構成の一例を示すブロック図である。

ベジェ曲線演算回路２２は、Ｎ個の単位演算ユニット３０_１〜３０_Ｎと、出力段４０とを備えている。単位演算ユニット３０_１〜３０_Ｎのそれぞれは、上記の中点演算を行うように構成されている。即ち、単位演算ユニット３０_ｉは（ｉは、１以上Ｎ以下の整数）、制御点Ａ_ｉ−１、Ｂ_ｉ−１、Ｃ_ｉ−１のＸ座標、Ｙ座標から、式（８ａ）〜（１３ａ）、（８ｂ）〜（１３ｂ）の演算により、制御点Ａ_ｉ、Ｂ_ｉ、Ｃ_ｉのＸ座標、Ｙ座標を算出するように構成されている。出力段４０は、単位演算ユニット３０_Ｎから出力される制御点Ａ_Ｎ、Ｂ_Ｎ、Ｃ_Ｎのうちの少なくとも一つの制御点のＹ座標（即ち、ＡＹ_Ｎ、ＢＹ_Ｎ及びＣＹ_Ｎのうちの少なくとも一）に基づいて出力値Ｙ＿ＯＵＴを出力する。出力段４０は、制御点Ａ_Ｎ、Ｂ_Ｎ、Ｃ_Ｎのうちの一の制御点のＹ座標を出力値Ｙ＿ＯＵＴとして出力してもよい。

図１４は、各単位演算ユニット３０_ｉの構成を示す回路図である。各単位演算ユニット３０は、加算器３１〜３３と、セレクタ３４〜３６と、比較器３７と、加算器４１〜４３と、セレクタ４４〜４６とを備えている。加算器３１〜３３と、セレクタ３４〜３６は、制御点Ａ_ｉ−１、Ｂ_ｉ−１、Ｃ_ｉ−１のＸ座標について演算を行い、加算器４１〜４３と、セレクタ４４〜４６とは、制御点Ａ_ｉ−１、Ｂ_ｉ−１、Ｃ_ｉ−１のＹ座標について演算を行う。

各単位演算ユニット３０_ｉは、７つの入力端を有しており、そのうちの一つには入力階調値が入力され、他の６つには、制御点Ａ_ｉ−１、Ｂ_ｉ−１、Ｃ_ｉ−１のＸ座標ＡＸ_ｉ−１、ＢＸ_ｉ−１、ＣＸ_ｉ−１、及び、Ｙ座標ＡＹ_ｉ−１、ＢＹ_ｉ−１、ＣＹ_ｉ−１が供給される。加算器３１は、その第１入力がＡＸ_ｉ−１が供給される入力端に接続され、第２入力がＢＸ_ｉ−１が供給される入力端に接続される。加算器３２は、その第１入力がＢＸ_ｉ−１が供給される入力端に接続され、第２入力がＣＸ_ｉ−１が供給される入力端に接続される。加算器３３は、その第１入力が加算器３１の出力に接続され、第２入力が加算器３２の出力に接続される。

同様に、加算器４１は、その第１入力がＡＹ_ｉ−１が供給される入力端に接続され、第２入力がＢＹ_ｉ−１が供給される入力端に接続される。加算器４２は、その第１入力がＢＹ_ｉ−１が供給される入力端に接続され、第２入力がＣＹ_ｉ−１が供給される入力端に接続される。加算器４３は、その第１入力が加算器４１の出力に接続され、第２入力が加算器４２の出力に接続される。

比較器３７は、その第１入力に入力階調値Ｘ＿ＩＮが供給され、第２入力が加算器３３の出力に接続されている。

セレクタ３４は、第１入力がＡＸ_ｉ−１が供給される入力端に接続され、第２入力が加算器３３の出力に接続され、比較器３７の出力値に応答して第１入力と第２入力のいずれかを選択する。セレクタ３４の出力は、ＡＸ_ｉを出力する出力端に接続されている。同様に、セレクタ３５は、第１入力が加算器３１の出力に接続され、第２入力が加算器３２の出力に接続され、比較器３７の出力値に応答して第１入力と第２入力のいずれかを選択する。セレクタ３５の出力は、ＢＸ_ｉを出力する出力端に接続されている。また、セレクタ３６は、第１入力が加算器３３の出力に接続され、第２入力がＣＸ_ｉ−１が供給される入力端に接続され、比較器３７の出力値に応答して第１入力と第２入力のいずれかを選択する。セレクタ３６の出力は、ＣＸ_ｉを出力する出力端に接続されている。

セレクタ４４〜４６についても同様である。セレクタ４４は、第１入力がＡＹ_ｉ−１が供給される入力端に接続され、第２入力が加算器４３の出力に接続され、比較器３７の出力値に応答して第１入力と第２入力のいずれかを選択する。セレクタ４４の出力は、ＡＹ_ｉを出力する出力端に接続されている。同様に、セレクタ４５は、第１入力が加算器４１の出力に接続され、第２入力が加算器４２の出力に接続され、比較器３７の出力値に応答して第１入力と第２入力のいずれかを選択する。セレクタ４５の出力は、ＢＹ_ｉを出力する出力端に接続されている。また、セレクタ４６は、第１入力が加算器４３の出力に接続され、第２入力がＣＹ_ｉ−１が供給される入力端に接続され、比較器３７の出力値に応答して第１入力と第２入力のいずれかを選択する。セレクタ４６の出力は、ＣＹ_ｉを出力する出力端に接続されている。

このような構成の単位演算ユニット３０_ｉにおいて、加算器３１は上記の式（９ａ）の演算を行い、加算器３２は、式（９ｂ）の演算を行い、更に、加算器３３は、加算器３１、３２の出力値を用いて式（１０ａ）、（８ｂ）の演算を行う。同様に、加算器４１は上記の式（１２ａ）の演算を行い、加算器４２は、式（１２ｂ）の演算を行い、更に、加算器４３は、加算器４１、４２の出力値を用いて式（１３ａ）、（１１ｂ）の演算を行う。比較器３７は、加算器３３の出力値と入力階調値Ｘ＿ＩＮとを比較し、セレクタ３４〜３６、４４〜４６のそれぞれが２つの入力値のいずれを出力値として出力するかを指示する。入力階調値Ｘ＿ＩＮが（ＡＸ_ｉ−１＋２ＢＸ_ｉ−１＋ＣＸ_ｉ−１）／４よりも小さい場合には、セレクタ３４がＡＸ_ｉ−１を選択し、セレクタ３５が加算器３１の出力値を選択し、セレクタ３６が加算器３３の出力値を選択し、セレクタ４４がＡＹ_ｉ−１を選択し、セレクタ４５が加算器４１の出力値を選択し、セレクタ４６が加算器４３の出力値を選択する。一方、入力階調値Ｘ＿ＩＮが（ＡＸ_ｉ−１＋２ＢＸ_ｉ−１＋ＣＸ_ｉ−１）／４よりも大きい場合には、セレクタ３４が加算器３３の出力値を選択し、セレクタ３５が加算器３２の出力値を選択し、セレクタ３６がＣＸ_ｉ−１を選択し、セレクタ４４が加算器４３の出力値を選択し、セレクタ４５が加算器４２の出力値を選択し、セレクタ４６がＣＹ_ｉ−１を選択する。セレクタ３４〜３６、４４〜４６によって選択された値が、それぞれ、ＡＸ_ｉ、ＢＸ_ｉ、ＣＸ_ｉ、ＡＹ_ｉ、ＢＹ_ｉ、ＣＹ_ｉとして、次段の単位演算ユニット３０に供給される。

ここで、式（８ａ）〜（１３ａ）、（８ｂ）〜（１３ｂ）に含まれている除算は、下位ビットを切り捨てることによって実現可能であることに留意されたい。最も簡便には、加算器３１〜３３、４１〜４３の出力において、下位ビットを切り捨てれば所望の演算を実現できる。この場合、加算器３１〜３３、４１〜４３の出力端において１ビットを切り捨てればよい。ただし、下位ビットの切り捨てを行う回路上の場所は、式（８ａ）〜（１３ａ）、（８ｂ）〜（１３ｂ）と等価な演算が行われる限り、適宜に変更可能である。例えば、加算器３１〜３３、加算器４１〜４３の入力において下位ビットの切り捨てが行われてもよいし、また、比較器３７、セレクタ３４〜３６、４４〜４６の入力において下位ビットの切り捨てが行われてもよい。

このように構成された単位演算ユニット３０_１〜３０_Ｎの最終段の単位演算ユニット３０_Ｎから出力されるＡＹ_Ｎ、ＢＹ_Ｎ、ＣＹ_Ｎの少なくともいずれか一つから、最終的に算出すべき出力値Ｙ＿ＯＵＴの値が得られる。

図１５は、出力値Ｙ＿ＯＵＴの算出に２次ベジェ曲線を用いる場合において、出力値Ｙ＿ＯＵＴを算出するアルゴリズムの改良を示す概念図である。図１５に図示されているアルゴリズムでは、第１に、ｉ回目の中点演算において、制御点Ａ_ｉ−１、Ｂ_ｉ−１，Ｃ_ｉ−１を制御点Ｂ_ｉ−１が原点になるように平行移動した後に１次中点ｄ_ｉ−１、１次中点ｅ_ｉ−１、２次中点ｆ_ｉ−１が演算される。第２に、２次中点ｆ_ｉ−１が第ｉ＋１回目の中点演算に使用される制御点Ｃ_ｉとして常に選択される。このような平行移動／中点演算を繰り返し行うことにより、演算器の数を低減し、また、各演算器において処理される値のビット数を低減することができる。以下、図１４のアルゴリズムを詳細に説明する。

１回目の平行移動／中点演算では、まず、制御点Ａ_０、Ｂ_０、Ｃ_０が、移動後に制御点Ｂ_０が原点になるように平行移動される。平行移動後の制御点Ａ_０、Ｂ_０、Ｃ_０をそれぞれ、制御点Ａ_０’、Ｂ_０’、Ｃ_０’と表記する。制御点Ｂ_０’は、原点に一致する。このとき、制御点Ａ_０’、制御点Ｃ_０’の座標は、次のように表わされる：
Ａ_０’（ＡＸ_０’，ＡＹ_０’）＝（ＡＸ_０−ＢＸ_０，ＡＹ_０−ＢＹ_０）
Ｃ_０’（ＣＸ_０’，ＣＹ_０’）＝（ＣＸ_０−ＢＸ_０，ＣＹ_０−ＢＹ_０）．

同時に、演算対象階調値Ｘ＿ＩＮ_０から、Ｘ軸方向の平行移動量ＢＸ_０が減じられて演算対象階調値Ｘ＿ＩＮ_１が算出される。

続いて、制御点Ａ_０’と制御点Ｂ_０’の１次中点ｄ_０’と、制御点Ｂ_０’と制御点Ｃ_０’の１次中点ｅ_０’とが求められ、更に、１次中点ｄ_０’と１次中点ｅ_０’の２次中点ｆ_０’が求められる。２次中点ｆ_０’は、制御点Ｂ_ｉが原点になるように平行移動した後の２次ベジェ曲線（即ち、３つの制御点Ａ_０’、Ｂ_０’、Ｃ_０’で規定される２次ベジェ曲線）上の点である。

このとき、２次中点ｆ_０’の座標（Ｘ_ｆ０’、Ｙ_ｆ０’）は、下記式で表わされる：

次の平行移動／中点演算（２回目の平行移動／中点演算）に使用される３つの制御点：制御点Ａ_１、Ｂ_１、Ｃ_１は、制御点Ａ_０’、１次中点ｄ_０’、２次中点ｆ_０’、１次中点ｅ_０’、制御点Ｃ_０’のうちから、演算対象階調値Ｘ＿ＩＮ_１と２次中点ｆ_０’のＸ座標値Ｘ_ｆ０’との比較の結果に応じて選択される。このとき、２次中点ｆ_０’が制御点Ｃ_１として常に選択される一方、制御点Ａ_１、Ｂ_１は、次のようにして選択される。
（Ａ）Ｘ_ｆ０’≧Ｘ＿ＩＮ_１の場合
この場合、Ｘ座標値が小さい２点（左側の２点）：制御点Ａ_０’、１次中点ｄ_０’が、それぞれ、制御点Ａ_１、Ｂ_１として選択される。即ち、
Ａ_１＝Ａ_０’，Ｂ_１＝ｄ_０’，Ｃ_１＝ｆ_０’． ・・・（１５ａ）
（Ｂ）Ｘ_ｆ０＜Ｘ＿ＩＮ_１の場合
この場合、Ｘ座標値が大きい２点（右側の２点）：制御点Ｃ_０’、１次中点ｅ_０’が、それぞれ、制御点Ａ_１、Ｂ_１として選択される。即ち、
Ａ_１＝Ｃ_０’，Ｂ_１＝ｅ_０’，Ｃ_１＝ｆ_０’． ・・・（１５ｂ）

結局、１回目の平行移動／中点演算では、下記のような演算が行われることになる：
Ｘ＿ＩＮ_１＝Ｘ＿ＩＮ_０−ＢＸ_０， ・・・（１６）
Ｘ_ｆ０’＝（ＡＸ_０−２ＢＸ_０＋ＣＸ_０）／４，・・・（１７）
（Ａ）Ｘ_ｆ０’≧Ｘ＿ＩＮ_１の場合
ＡＸ_１＝ＡＸ_０−ＢＸ_０， ・・・（１７ａ）
ＢＸ_１＝（ＡＸ_０−ＢＸ_０）／２， ・・・（１８ａ）
ＣＸ_１＝Ｘ_ｆ０’
＝（ＡＸ_０−２ＢＸ_０＋ＣＸ_０）／４，・・・（１９）
ＡＹ_１＝ＡＹ_０−ＢＹ_０， ・・・（２０ａ）
ＢＹ_１＝（ＡＹ_０−ＢＹ_０）／２， ・・・（２１ａ）
ＣＹ_１＝Ｙ_ｆ０’
＝（ＡＹ_０−２ＢＹ_０＋ＣＹ_０）／４． ・・・（２２）
（Ｂ）Ｘ_ｆ０’＜Ｘ＿ＩＮの場合
ＡＸ_１＝ＣＸ_０−ＢＸ_０，・・・（１７ｂ）
ＢＸ_１＝（ＣＸ_０−ＢＸ_０）／２， ・・・（１８ｂ）
ＣＸ_１＝（ＡＹ_０−２ＢＹ_０＋ＣＹ_０）／４，・・・（１９）
ＡＹ_１＝ＣＹ_０−ＢＹ_０， ・・・（２０ｂ）
ＢＹ_１＝（ＣＹ_０−ＢＹ_０）／２， ・・・（２１ｂ）
ＣＹ_１＝（ＡＹ_０−２ＢＹ_０＋ＣＹ_０）／４．・・・（２２）

なお、条件（Ａ）、（Ｂ）に関して等号が条件（Ａ）、（Ｂ）のいずれの不等号に付せられてもよいことは、当業者には自明的であろう。

ここで、式（１７ａ）、（１８ａ）、（１７ｂ）、（１８ｂ）から理解できるように、（Ａ）、（Ｂ）のいずれの場合にも
ＡＸ_１＝２ＢＸ_１， ・・・（２３）
ＡＹ_１＝２ＢＹ_１， ・・・（２４）
という関係が成立する。これは、上記の演算を実装する際には、制御点Ａ_１、Ｂ_１の座標を重複して計算し、又は記憶する必要がないことを意味している。このことは、図１５に図示されているように、制御点Ｂ_１が制御点Ａ_１と原点Ｏの中点に位置することからも理解されよう。以下では、制御点Ｂ_１の座標が計算される実施形態を説明するが、制御点Ａ_１の座標を計算する演算でも実質的に等価である。

２回目の平行移動／中点演算でも、同様の演算が行われる。まず、制御点Ａ_１、Ｂ_１、Ｃ_１が、移動後に制御点Ｂ_１が原点になるように平行移動される。平行移動後の制御点Ａ_１、Ｂ_１、Ｃ_１をそれぞれ、制御点Ａ_１’、Ｂ_１’、Ｃ_１’と表記する。同時に、演算対象階調値Ｘ＿ＩＮ_１から、Ｘ軸方向の平行移動量ＢＸ_１が減じられて演算対象階調値Ｘ＿ＩＮ_２が算出される。続いて、制御点Ａ_１’と制御点Ｂ_１’の１次中点ｄ_１’と、制御点Ｂ_１’と制御点Ｃ_１’の１次中点ｅ_１’とが求められ、更に、１次中点ｄ_１’と１次中点ｅ_１’の２次中点ｆ_１’が求められる。

このとき、式（１６）〜（２２）と同様にして、
Ｘ＿ＩＮ_２＝Ｘ＿ＩＮ_１−ＢＸ_１， ・・・（２５）
Ｘ_ｆ１’＝（ＡＸ_１−２ＢＸ_１＋ＣＸ_１）／４，・・・（２６）
（Ａ）Ｘ_ｆ１’≧Ｘ＿ＩＮ_２の場合
ＡＸ_２＝ＡＸ_１−ＢＸ_１， ・・・（２７ａ）
ＢＸ_２＝（ＡＸ_１−ＢＸ_１）／２， ・・・（２８ａ）
ＣＸ_２＝Ｘ_ｆ１’，
＝（ＡＸ_１−２ＢＸ_１＋ＣＸ_１）／４，・・・（２９）
ＡＹ_２＝ＡＹ_１−ＢＹ_１， ・・・（３０ａ）
ＢＹ_２＝（ＡＹ_１−ＢＹ_１）／２， ・・・（３１ａ）
ＣＹ_２＝Ｙ_ｆ１’
＝（ＡＹ_１−２ＢＹ_１＋ＣＹ_１）／４． ・・・（３２）
（Ｂ）Ｘ_ｆ１’＜Ｘ＿ＩＮ_２の場合
ＡＸ_２＝ＣＸ_１−ＢＸ_１，・・・（２７ｂ）
ＢＸ_２＝（ＣＸ_１−ＢＸ_１）／２， ・・・（２８ｂ）
ＣＸ_２＝（ＡＹ_１−２ＢＹ_１＋ＣＹ_１）／４，・・・（２９）
ＡＹ_２＝ＣＹ_１−ＢＹ_１， ・・・（３０ｂ）
ＢＹ_２＝（ＣＹ_１−ＢＹ_１）／２， ・・・（３１ｂ）
ＣＹ_２＝（ＡＹ_１−２ＢＹ_１＋ＣＹ_１）／４．・・・（３２）
が得られる。

このとき、式（２３）を式（２８ａ）、（２９）に代入し、式（２４）を式（３１ａ）、（３２）に代入することにより、下記式が得られる：
ＢＸ_２＝ＢＸ_１／２， （ｆｏｒ ＣＸ_１≧Ｘ＿ＩＮ_２）・・・（３３ａ）
＝（ＣＸ_１−ＢＸ_１）／２， （ｆｏｒ ＣＸ_１＜Ｘ＿ＩＮ_２）・・・（３３ｂ）
ＣＸ_２＝ＣＸ_１／４， ・・・（３４）
ＢＹ_２＝ＢＹ_１／２， （ｆｏｒ ＣＸ_１≧Ｘ＿ＩＮ_２）・・・（３５ａ）
＝（ＣＹ_１−ＢＹ_１）／２， （ｆｏｒ ＣＸ_１＜Ｘ＿ＩＮ_２）・・・（３５ｂ）
ＣＹ_２＝ＣＹ_１／４． ・・・（３６）

ここで、式（２３）、（２４）と同様に下記式が成立するから、制御点Ａ_２のＸ座標値ＡＸ_２、Ｙ座標ＡＹ_２を計算し、又は、記憶する必要はないことに留意されたい。
ＡＸ_２＝２ＢＸ_２， ・・・（３７）
ＡＹ_２＝２ＢＹ_２， ・・・（３８）

３回目以降の平行移動／中点演算についても、同様な演算が行われる。このとき、２回目の平行移動／中点演算と同様にして考えれば、ｉ回目の平行移動／中点演算（ｉ≧２）において行われる演算が下記のように表わされることが理解されよう。
Ｘ＿ＩＮ_ｉ＝Ｘ＿ＩＮ_ｉ−１−ＢＸ_ｉ−１， ・・・（３９）
ＢＸ_ｉ＝ＢＸ_ｉ−１／２， （ＣＸ_ｉ−１≧Ｘ＿ＩＮ_ｉ）・・・（４０ａ）
＝（ＣＸ_ｉ−１−ＢＸ_ｉ−１）／２， （ＣＸ_ｉ−１＜Ｘ＿ＩＮ_ｉ）・・・（４０ｂ）
ＣＸ_ｉ＝ＣＸ_ｉー１／４， ・・・（４１）
ＢＹ_ｉ＝ＢＹ_ｉ−１／２， （ＣＸ_ｉ−１≧Ｘ＿ＩＮ_ｉ）・・・（４２ａ）
＝（ＣＹ_ｉ−１−ＢＹ_ｉ−１）／２， （ＣＸ_ｉ−１＜Ｘ＿ＩＮ_ｉ）・・・（４２ｂ）
ＣＹ_ｉ＝ＣＹ_ｉ−１／４． ・・・（４３）

なお、式（４０ａ）、（４０ｂ）に関し、等号が式（４０ａ）、（４０ｂ）のいずれの不等号に付せられてもよいことは、当業者には自明的であろう。式（４２ａ）、（４２ｂ）についても同様である。

ここで、式（４１）、（４３）の式の意味するところは、制御点Ｃ_ｉは、原点Ｏと制御点Ｃ_ｉ−１とを結ぶ線分上にあり、且つ、原点Ｏからの距離が、線分ＯＣ_ｉ−１の長さの４分の１であるような点であるということである。即ち、平行移動／中点演算を繰り返すと、制御点Ｃ_ｉは、原点Ｏに近づいていく。このような関係が制御点Ｃ_ｉの座標の計算の容易化に寄与していることは容易に理解されよう。また、式（３９）〜（４３）には制御点Ａ_ｉ、Ａ_ｉ−１の座標値が含まれていないから、２回目以降の平行移動／中点演算においても制御点Ａ_２〜Ａ_Ｎの座標を計算し、又は、記憶する必要はないことに留意されたい。

平行移動／中点演算をＮ回繰り返した後に最終的に得るべき出力値Ｙ＿ＯＵＴは、平行移動をすべてキャンセルした場合の制御点Ｂ_ＮのＹ座標（即ち、図４における制御点Ｂ_ＮのＹ座標）として得ることができる。即ち、出力値Ｙ＿ＯＵＴは、下記式：
Ｙ＿ＯＵＴ＝ＢＹ_０＋ＢＹ_１＋・・・＋ＢＹ_ｉ−１， ・・・（４４）
から得ることができる。このような演算を行うためには、ｉ回目の平行移動／中点演算において下記の演算を行えばよい：
Ｙ＿ＯＵＴ_１＝ＢＹ_０， （ｆｏｒ ｉ＝１）
Ｙ＿ＯＵＴ_ｉ＝Ｙ＿ＯＵＴ_ｉ−１＋ＢＹ_ｉ−１， （ｆｏｒ ｉ≧２） （４５）
この場合、目的の出力値Ｙ＿ＯＵＴは、Ｙ＿ＯＵＴ_Ｎとして得られることになる。

図１６は、以上に説明された平行移動／中点演算をハードウェアによって行う場合のベジェ曲線演算回路２２の構成を示すブロック図である。図１６のベジェ曲線演算回路２２は、初段演算ユニット５０_１と、初段演算ユニット５０_１の出力に直列に接続された複数の単位演算ユニット５０_２〜５０_Ｎとを備えている。初段演算ユニット５０_１は、１回目の平行移動／中点演算を行う機能を有しており、式（１６）〜（２２）の演算を行うように構成されている。また、単位演算ユニット５０_２〜５０_Ｎは、２回目以降の平行移動／中点演算を行う機能を有しており、式（３９）〜（４３）及び式（４５）の演算を行うように構成されている。

図１７は、初段演算ユニット５０_１と単位演算ユニット５０_２〜５０_Ｎの構成を示す回路図である。初段演算ユニット５０_１は、減算器５１〜５３と、加算器５４と、セレクタ５５と、比較器５６と、減算器６２、６３と、加算器６４と、セレクタ６５とを備えている。初段演算ユニット５０_１は、７つの入力端を有しており、そのうちの一つには入力階調値Ｘ＿ＩＮが入力され、他の６つには、制御点Ａ_０、Ｂ_０、Ｃ_０のＸ座標値ＡＸ_０、ＢＸ_０、ＣＸ_０、及び、Ｙ座標ＡＹ_０、ＢＹ_０、ＣＹ_０が供給される。

減算器５１は、第１入力に入力階調値Ｘ＿ＩＮが供給され、第２入力にＢＸ_０が供給される入力端に接続されている。減算器５２は、第１入力がＡＸ_０が供給される入力端に接続され、第２入力がＢＸ_０が供給される入力端に接続されている。減算器５３は、第１入力がＣＸ_０が供給される入力端に接続され、第２入力がＢＸ_０が供給される入力端に接続されている。加算器５４は、第１入力が減算器５２の出力に接続され、第２入力が減算器５３の出力に接続されている。

同様に、減算器６２は、第１入力がＡＹ_０が供給される入力端に接続され、第２入力がＢＹ_０が供給される入力端に接続されている。減算器６３は、第１入力がＣＹ_０が供給される入力端に接続され、第２入力がＢＹ_０が供給される入力端に接続されている。加算器６４は、第１入力が減算器６２の出力に接続され、第２入力が減算器６３の出力に接続されている。

比較器５６は、第１入力が減算器５１の出力に接続され、第２入力が加算器５４の出力に接続されている。セレクタ５５は、第１入力が減算器５２の出力に接続され、第２入力が減算器５３の出力に接続され、比較器５６の出力値ＳＥＬ１に応答して第１入力と第２入力のいずれかを選択する。また、セレクタ６５は、第１入力が減算器６２の出力に接続され、第２入力が減算器６３の出力に接続され、比較器５６の出力値ＳＥＬ１に応答して第１入力と第２入力のいずれかを選択する。

演算対象階調値Ｘ＿ＩＮ_１を出力する出力端は、減算器５１の出力に接続される。また、ＢＸ_１を出力する出力端はセレクタ５５の出力に接続され、ＣＸ_１を出力する出力端は、加算器５４の出力に接続されている。更に、ＢＹ_１を出力する出力端はセレクタ６５の出力に接続され、ＣＹ_１を出力する出力端は、加算器６４の出力に接続されている。

減算器５１は、式（１６）の演算を行い、減算器５２は、式（１８ａ）の演算を行う。減算器５３は、式（１８ｂ）の演算を行い、加算器５４は、減算器５２、５３の出力値に基づいて式（１９）の演算を行う。同様に、減算器６２は、式（２１ａ）の演算を行う。減算器６３は、式（２１ｂ）の演算を行い、加算器６４は、減算器６２、６３の出力値に基づいて式（２２）の演算を行う。比較器５６は、減算器５１の出力値Ｘ＿ＩＮ_０−ＢＸ_０と加算器５４の出力値とを比較し、セレクタ５５、６５のそれぞれが２つの入力値のいずれを出力値として出力するかを指示する。Ｘ＿ＩＮ_１が（ＡＸ_０−２ＢＸ_０＋ＣＸ_０）／４以下の場合には、セレクタ５５が減算器５２の出力値を選択し、セレクタ６５が減算器６２の出力値を選択する。一方、Ｘ＿ＩＮ_０−ＢＸ_０が（ＡＸ_０−２ＢＸ_０＋ＣＸ_０）／４よりも大きい場合には、セレクタ５５が減算器５３の出力値を選択し、セレクタ６５が減算器６３の出力値を選択する。セレクタ５５、６５によって選択された値が、それぞれＢＸ_１、ＢＹ_１として、単位演算ユニット５０_２に供給される。また、加算器５４、６４の出力値が、それぞれＣＸ_１、ＣＹ_１として単位演算ユニット５０_２に供給される。

ここで、式（１６）〜（２２）に含まれている除算は、下位ビットを切り捨てることによって実現可能であることに留意されたい。下位ビットの切り捨てを行う回路上の場所は、式（１６）〜（２２）と等価な演算が行われる限り、適宜に変更可能である。図１７の初段演算ユニット５０_１は、セレクタ５５、６５の出力において下位１ビットが切り捨てられ、加算器５４、６４の出力において下位２ビットが切り捨てられるものとして構成されている。

一方、単位演算ユニット５０_２〜５０_Ｎは、同一の構成を有しており、減算器７１、７２、セレクタ７３、比較器７４、減算器７５、セレクタ７６、及び加算器７７を備えている。

以下では、ｉ回目の平行移動／中点演算を行う単位演算ユニット５０_ｉについて説明する（ｉは、２以上Ｎ以下の整数）。減算器７１は、第１入力が演算対象階調値Ｘ＿ＩＮ_ｉ−１が供給される入力端に接続され、第２入力がＢＸ_ｉ−１が供給される入力端に接続されている。減算器７２は、第１入力がＢＸ_ｉ−１が供給される入力端に接続され、第２入力がＣＸ_ｉ−１が供給される入力端に接続されている。減算器７５は、第１入力がＢＹ_ｉ−１が供給される入力端に接続され、第２入力がＣＹ_ｉ−１が供給される入力端に接続されている。

比較器７４は、第１入力が減算器７１の出力に接続され、第２入力がＣＸ_ｉ−１が供給される入力端に接続されている。

セレクタ７３は、第１入力がＢＸ_ｉ−１が供給される入力端に接続され、第２入力が減算器７２の出力に接続され、比較器７４の出力値ＳＥＬｉに応答して第１入力と第２入力のいずれかを選択する。同様に、セレクタ７６は、第１入力がＢＹ_ｉ−１が供給される入力端に接続され、第２入力が減算器７５の出力に接続され、比較器７４の出力値に応答して第１入力と第２入力のいずれかを選択する。

演算対象階調値Ｘ＿ＩＮ_ｉは、減算器７１の出力に接続された出力端から出力される。また、ＢＸ_ｉは、セレクタ７３の出力に接続された出力端から出力され、ＣＸ_ｉは、ＣＸ_ｉが供給された入力端に配線を介して接続された出力端から出力される。このとき、ＣＸ_ｉの下位２ビットが切り捨てられる。更に、ＢＹ_ｉは、セレクタ７３の出力に接続された出力端から出力され、ＣＹ_ｉは、ＣＹ_ｉ−１が供給された入力端に配線を介して接続された出力端から出力される。このとき、ＣＹ_ｉ−１の下位２ビットが切り捨てられる。

また、加算器７７は、第１入力がＢＸ_ｉ−１が供給される入力端に接続され、第２入力がＹ＿ＯＵＴ_ｉ−１が供給される入力端に接続される。ここで、２回目の平行移動／中点演算を行う単位演算ユニット５０_２については、単位演算ユニット５０_２に入力されるＹ＿ＯＵＴ_１がＢＹ_０に一致することに留意されたい。Ｙ＿ＯＵＴ_ｉは、加算器７７の出力から出力される。

減算器７１は、式（３９）の演算を行い、減算器７２は、式（４０ｂ）の演算を行う。減算器７５は、式（４２ｂ）の演算を行い、加算器７７は、式（４５）の演算を行う。比較器７４は、減算器７１の出力値Ｘ＿ＩＮ_ｉ（＝Ｘ＿ＩＮ_ｉ−１−ＢＸ_ｉ−１）とＣＸ_ｉ−１とを比較し、セレクタ７３、７６のそれぞれが２つの入力値のいずれを出力値として出力するかを指示する。Ｘ＿ＩＮ_ｉがＣＸ_ｉ−１以下である場合には、セレクタ７３がＢＸ_ｉ−１を選択し、セレクタ７６がＢＹ_ｉ−１を選択する。一方、Ｘ＿ＩＮ_ｉがＣＸ_ｉ−１よりも大きい場合には、セレクタ７３が減算器７２の出力値を選択し、セレクタ７６が減算器７５の出力値を選択する。セレクタ７３、７６によって選択された値が、それぞれＢＸ_ｉ、ＢＹ_ｉとして、次段の単位演算ユニット５０_ｉ＋１に供給される。また、ＣＸ_ｉ−１、ＣＹ_ｉ−１の下位２ビットを切り捨てた値が、ＣＸ_ｉ、ＣＹ_ｉとして次段の単位演算ユニット５０_ｉ＋１に供給される。

ここで、式（４０）〜（４３）に含まれている除算は、下位ビットを切り捨てることによって実現可能であることに留意されたい。下位ビットの切り捨てを行う回路上の場所は、式（４０）〜（３４３）と等価な演算が行われる限り、適宜に変更可能である。図１７の単位演算ユニット５０_ｉは、セレクタ７３、７６の出力において下位１ビットが切り捨てられ、ＣＸ_ｉ−１、ＣＹ_ｉ−１を受け取る配線において下位２ビットが切り捨てられるものとして構成されている。

図１７の単位演算ユニット５０_２〜５０_Ｎと図１４の単位演算ユニット３０_１〜３０_Ｎの構成を比較すれば、演算の最適化による演算器の減少の効果を理解できよう。加えて、平行移動／中点演算を行う図１７の構成では、単位演算ユニット５０_２〜５０_Ｎのそれぞれが下位ビットを切り捨てるように構成されているので、取り扱うデータのビット数が後段の単位演算ユニット５０_２〜５０_Ｎになるほど少なくなる。このように、平行移動／中点演算を行う図１７の構成では、ハードウェアを削減しながら出力値Ｙ＿ＯＵＴを計算できる。

上記では、３つの制御点で形状が規定される２次ベジェ曲線を用いて出力値Ｙ＿ＯＵＴを算出する場合について説明されているが、３次以上のベジェ曲線を用いて出力値Ｙ＿ＯＵＴを算出してもよい。ｎ次ベジェ曲線を用いる場合には、（ｎ＋１）個の補正用制御点が初期的に与えられ、その（ｎ＋１）個の補正用制御点に対して上記と同様の中点演算が行われて出力値Ｙ＿ＯＵＴが算出される。

より具体的には、（ｎ＋１）個の補正用制御点が与えられる場合、中点演算は、以下のようにして行われる。（ｎ＋１）個の補正用制御点の隣接する２つの制御点の中点である１次中点が算出される。１次中点は、ｎ個存在する。更に、ｎ個の１次中点の隣接する２つの中点である２次中点が算出される。２次中点は、ｎ−１個存在する。以下同様に、（ｎ−ｋ＋１）個のｋ次中点の隣接する２つの中点である（ｎ−ｋ）個の（ｋ＋１）次中点が算出される。この手順を、１個のｎ次中点が算出されるまで繰り返して行う。ここで、（ｎ＋１）個の制御点のうち、Ｘ座標が最小のものを最小制御点と規定し、Ｘ座標が最大のものを最大制御点と規定する。また、ｋ次中点のうちＸ座標が最小のものを最小ｋ次中点と規定し、Ｘ座標が最大のものを最大ｋ次中点と規定する。ｎ次中点のＸ座標が入力階調値Ｘ＿ＩＮより小さい場合、最小制御点、最小１次中点乃至最小（ｎ−１）次中点、及びｎ次中点が、次のステップの（ｎ＋１）個の制御点として選択される。一方、ｎ次中点のＸ座標が入力階調値Ｘ＿ＩＮより大きい場合、ｎ次中点、最大（ｎ−１）次中点乃至最大１次中点、及び最大制御点が、次の中点演算の（ｎ＋１）個の制御点として選択される。出力値Ｙ＿ＯＵＴは、Ｎ回の中点演算によって得られた（ｎ＋１）個の制御点のうちの少なくとも一の制御点のＹ座標に基づいて算出される。

このような一般化の理解をより容易にするために、ｎ＝３の場合（即ち、３次ベジェ曲線が出力値Ｙ＿ＯＵＴの算出に用いられる場合）の中点演算について更に説明する。この場合、４つの補正用制御点ＣＰ（３ｋ）’〜 ＣＰ（３ｋ＋３）’がベジェ曲線演算回路２２に設定される。以下では、４つの補正用制御点ＣＰ（３ｋ）’、ＣＰ（３ｋ＋１）’、ＣＰ（３ｋ＋２）’、ＣＰ（３ｋ＋３）’を、単に、制御点Ａ_０、Ｂ_０、Ｃ_０、Ｄ_０と記載し、また、制御点Ａ_０、Ｂ_０、Ｃ_０、Ｄ_０の座標が、それぞれ、（ＡＸ_０、ＡＹ_０）、（ＢＸ_０、ＢＹ_０）、（ＣＸ_０、ＣＹ_０）、（ＤＸ_０、ＤＹ_０）であるとする。ここで、制御点Ａ_０、Ｂ_０、Ｃ_０、Ｄ_０の座標Ａ_０（ＡＸ_０、ＡＹ_０）、Ｂ_０（ＢＸ_０、ＢＹ_０）、Ｃ_０（ＣＸ_０、ＣＹ_０）、Ｄ_０（ＤＸ_０、ＤＹ_０）は、それぞれ、次のように表わされる：
Ａ_０（ＡＸ_０、ＡＹ_０）＝（Ｘ_{ＣＰ（３ｋ）}’，Ｙ_{ＣＰ（３ｋ）}’）
Ｂ_０（ＢＸ_０、ＢＹ_０）＝（Ｘ_{ＣＰ（３ｋ＋１）}’，Ｙ_{ＣＰ（３ｋ＋１）}’）
Ｃ_０（ＣＸ_０、ＣＹ_０）＝（Ｘ_{ＣＰ（３ｋ＋２）}’_），Ｙ_{ＣＰ（３ｋ＋２}’）
Ｄ_０（ＤＸ_０、ＤＹ_０）＝（Ｘ_{ＣＰ（３ｋ＋３）}’_），Ｙ_{ＣＰ（３ｋ＋３}’）

図１８は、ｎ＝３の場合（即ち、３次ベジェ曲線が出力値Ｙ＿ＯＵＴの算出に使用される場合）についての中点演算を説明する図である。初期的に、４つの制御点Ａ_０、Ｂ_０、Ｃ_０、Ｄ_０が与えられる。ここで、制御点Ａ_０が最小制御点であり、点Ｄ_０が最大制御点である。最初の中点演算（１回目の中点演算）では、制御点Ａ_０と制御点Ｂ_０の中点である１次中点ｄ_０と、制御点Ｂ_０と制御点Ｃ_０の中点である１次中点ｅ_０と、制御点Ｃ_０と点Ｄ_０の中点である１次中点ｆ_０が求められる。ここで、ｄ_０が最小１次中点であり、ｆ_０が最大１次中点である。更に、１次中点ｄ_０、ｅ_０の中点である２次中点ｇ_０と、１次中点ｅ_０、ｆ_０の中点である２次中点ｈ_０とが求められる。ここで、ｇ_０が最小２次中点であり、ｈ_０が最大２次中点である。更に、２次中点ｇ_０、ｈ_０の中点である３次中点ｉ_０が求められる。３次中点ｉ_０は、４つの制御点Ａ_０、Ｂ_０、Ｃ_０、Ｄ_０によって規定される３次ベジェ曲線の上の点であり、３次中点ｉ_０の座標（Ｘ_ｉ０，Ｙ_ｉ０）は、下記式で表わされる：
Ｘ_ｉ０＝（ＡＸ_０＋３ＢＸ_０＋３ＣＸ_０＋ＤＸ_０）／８，
Ｙ_ｉ０＝（ＡＹ_０＋３ＢＹ_０＋３ＣＹ_０＋ＤＹ_０）／８．

次の中点演算（２回目の中点演算）に使用される４つの制御点：点Ａ_１、Ｂ_１、Ｃ_１、Ｄ_１は、入力階調値Ｘ＿ＩＮと３次中点ｉ_０のＸ座標Ｘ_ｉ０との比較の結果に応じて選択される。詳細には、Ｘ_ｉ０≧Ｘ＿ＩＮの場合、最小制御点Ａ_０、最小１次中点ｄ_０、最小２次中点ｆ_０、及び３次中点ｅ_０が、それぞれ、点Ａ_１、Ｂ_１、Ｃ_１、Ｄ_１として選択される。一方、Ｘ_ｉ０＜Ｘ＿ＩＮの場合には、３次中点ｅ_０、最大２次中点ｈ_０、最大１次中点ｆ_０、及び最大制御点Ｄ_０が、それぞれ、点Ａ_１、Ｂ_１、Ｃ_１、Ｄ_１として選択される。

２回目以降の中点演算も、同様の手順で行われる。一般化すれば、ｉ回目の中点演算では、下記のような演算が行われることになる：
（Ａ）（ＡＸ_ｉ−１＋３ＢＸ_ｉ−１＋３ＣＸ_ｉ−１＋ＤＸ_ｉ−１）／８≧Ｘ＿ＩＮの場合
ＡＸ_ｉ＝ＡＸ_ｉ−１，・・・（２ａ’）
ＢＸ_ｉ＝（ＡＸ_ｉ−１＋ＢＸ_ｉ−１）／２， ・・・（３ａ’）
ＣＸ_ｉ＝（ＡＸ_ｉ−１＋２ＢＸ_ｉ−１＋ＣＸ_ｉ−１）／４，・・・（４ａ’）
ＤＸ_ｉ＝（ＡＸ_ｉ−１＋３ＢＸ_ｉ−１＋３ＣＸ_ｉ−１＋ＤＸ_ｉ−１）／８，・・・（５ａ’）
ＡＹ_ｉ＝ＡＹ_ｉ−１，・・・（６ａ’）
ＢＹ_ｉ＝（ＡＹ_ｉ−１＋ＢＹ_ｉ−１）／２， ・・・（７ａ’）
ＣＹ_ｉ＝（ＡＹ_ｉ−１＋２ＢＹ_ｉ−１＋ＣＹ_ｉ−１）／４．・・・（８ａ’）
ＤＹ_ｉ＝（ＡＹ_ｉ−１＋３ＢＹ_ｉ−１＋３ＣＹ_ｉ−１＋ＤＹ_ｉ−１）／８，・・・（９ａ’）
（Ｂ）（ＡＸ_ｉ−１＋３ＢＸ_ｉ−１＋３ＣＸ_ｉ−１＋ＤＸ_ｉ−１）／８＜Ｘ＿ＩＮの場合
ＡＸ_ｉ＝（ＡＸ_ｉ−１＋３ＢＸ_ｉ−１＋３ＣＸ_ｉ−１＋ＤＸ_ｉ−１）／８，・・・（２ｂ’）
ＢＸ_ｉ＝（ＢＸ_ｉ−１＋２ＣＸ_ｉ−１＋ＤＸ_ｉ−１）／４，・・・（３ｂ’）
ＣＸ_ｉ＝（ＣＸ_ｉ−１＋ＤＸ_ｉ−１）／２， ・・・（４ｂ’）
ＤＸ_ｉ＝ＤＸ_ｉ−１，・・・（５ｂ’）
ＡＸ_ｉ＝（ＡＸ_ｉ−１＋３ＢＸ_ｉ−１＋３ＣＸ_ｉ−１＋ＤＸ_ｉ−１）／８
ＢＹ_ｉ＝（ＢＹ_ｉ−１＋２ＣＹ_ｉ−１＋ＤＹ_ｉ−１）／４，・・・（６ｂ’）
ＣＹ_ｉ＝（ＣＹ_ｉ−１＋ＤＹ_ｉ−１）／２， ・・・（７ｂ’）
ＤＹ_ｉ＝ＤＹ_ｉ−１，・・・（８ｂ’）

なお、条件（Ａ）、（Ｂ）に関して等号が条件（Ａ）、（Ｂ）のいずれの不等号に付せられてもよいことは、当業者には自明的であろう。

中点演算が行われる毎に、制御点Ａ_ｉ、Ｂ_ｉ、Ｃ_ｉ，Ｄ_ｉが３次ベジェ曲線に近づいていくと共に、制御点Ａ_ｉ、Ｂ_ｉ、Ｃ_ｉ，Ｄ_ｉのＸ座標が入力階調値Ｘ＿ＩＮに近づいていく。Ｎ回目の中点演算によって得られた制御点Ａ_Ｎ、Ｂ_Ｎ、Ｃ_Ｎ，Ｄ_Ｎの少なくとも一つのＹ座標から、最終的に算出すべき出力値Ｙ＿ＯＵＴの値が得られる。例えば、制御点Ａ_Ｎ、Ｂ_Ｎ、Ｃ_Ｎ、Ｄ_Ｎのうちから任意に選択された一の制御点のＹ座標が、出力値Ｙ＿ＯＵＴとして選ばれてもよい。また、制御点Ａ_Ｎ、Ｂ_Ｎ、Ｃ_Ｎ、Ｄ_ＮのＹ座標の平均値が出力値Ｙ＿ＯＵＴとして選ばれてもよい。

中点演算が行われる回数Ｎが比較的少ない範囲では、中点演算が行われる回数Ｎが多いほど、出力値Ｙ＿ＯＵＴの精度を向上させることができる。ただし、出力値Ｙ＿ＯＵＴの精度は、中点演算が行われる回数Ｎが出力値Ｙ＿ＯＵＴのビット数に到達すると、それ以上は向上しない。中点演算が行われる回数Ｎは、出力値Ｙ＿ＯＵＴのビット数に一致することが好ましい。例えば、出力値Ｙ＿ＯＵＴが１２ビットデータである本実施形態では、中点演算が行われる回数Ｎは、１２であることが好ましい。

（ｎ＋１）次ベジェ曲線を用いて出力値Ｙ＿ＯＵＴを算出する場合においても２次ベジェ曲線を用いる場合と同様に、中間に位置する制御点のいずれかが原点Ｏになるように平行移動したうえで中点演算を行ってもよい。例えば、３次ベジェ曲線でガンマカーブを表現する場合、制御点Ｂ_ｉ−１又はＣ_ｉ−１が原点Ｏになるように平行移動したうえで１次中点乃至ｎ次中点が算出される。更に、平行移動後の制御点Ａ_ｉ−１’、最小１次中点、最小２次中点、及び３次中点の組み合わせ、又は、３次中点、最大２次中点、最大１次中点、及び制御点Ｄ_ｉ−１’の組み合わせのいずれかが、次の制御点Ａ_ｉ、Ｂ_ｉ、Ｃ_ｉ、Ｄ_ｉとして選ばれる。この場合も、各演算器において処理される値のビット数を低減することができる。

以上には、本発明の実施形態が具体的に記述されているが、本発明は、上記の実施形態に限定されない。本発明が種々の変更と共に実施され得ることは、当業者には理解されよう。

１ ：ＯＬＥＤ表示パネル
２ ：表示ドライバ
３ ：ホスト
４ ：ゲート線
５ ：データ線
６ ：画素回路
７ ：ゲートドライバ回路
１０ ：表示装置
１１ ：インターフェース制御回路
１２ ：ガンマ補正回路
１３ ：ラッチ回路
１４ ：リニア階調電圧生成回路
１５ ：データ線駆動回路
１６ ：レジスタ
２１ ：補正用制御点演算回路
２２ ：ベジェ曲線演算回路
２３ ：乗算回路
２４ ：セレクタ
２５ ：乗算回路
３０ ：単位演算ユニット
３０_１〜３０_Ｎ：単位演算ユニット
３１〜３３ ：加算器
３４〜３６ ：セレクタ
３５ ：セレクタ
３６ ：セレクタ
３７ ：比較器
４０ ：出力段
４１〜４３：加算器
４４〜４６：セレクタ
５０_１ ：初段演算ユニット
５０_２〜５０_Ｎ：単位演算ユニット
５１〜５３：減算器
５４ ：加算器
５５ ：セレクタ
５６ ：比較器
６２、６３：減算器
６４ ：加算器
６５ ：セレクタ
７１、７２：減算器
７３ ：セレクタ
７４ ：比較器
７５ ：減算器
７６ ：セレクタ
７７ ：加算器
１００ ：ガンマ補正回路
１０１ ：入力階調値調節回路
１０２ ：最大輝度演算回路

Claims (10)

1. 各画素回路が発光素子を含む自発光表示パネルを駆動するための表示ドライバであって、
   前記自発光表示パネルに表示される画面の輝度を指定する輝度データと入力階調値とから出力値を算出するように構成された補正回路部と、
   前記出力値に応じて前記自発光表示パネルの前記発光素子を駆動する駆動信号を生成するように構成された駆動回路部
   とを具備し、
   前記補正回路部は、
   前記入力階調値に対応する第１座標軸と前記出力値に対応する第２座標軸とで規定される座標系における、前記画面の輝度が特定輝度である場合の前記入力階調値と前記出力値との間の入出力特性を規定する特定輝度制御点の前記第１座標軸に沿った方向における位置を指定する第１座標と前記第２座標軸に沿った方向における位置を指定する第２座標とを記述する特定輝度制御点データを保持するように構成された特定輝度制御点データ保持回路と、
   前記輝度データと前記入力階調値と前記特定輝度制御点データとに基づいて、前記輝度データに指定された前記画面の輝度について前記入力階調値に対して行われる補正演算に用いられる制御点である補正用制御点を決定するように構成された補正用制御点演算回路と、
   前記補正用制御点によって規定される入出力特性で前記入力階調値から前記出力値を算出するように構成された補正演算回路
   とを含み、
   前記補正用制御点演算回路は、
   前記輝度データと前記入力階調値とに基づいて前記特定輝度制御点のうちから選択制御点を選択し、
   前記補正用制御点の前記第１座標軸に沿った方向における位置を指定する第３座標を前記選択制御点の前記第１座標と所定の係数Ａとの積として算出し、
   前記補正用制御点の前記第２座標軸に沿った方向における位置を指定する第４座標を前記選択制御点の前記第２座標に一致するように決定するように構成され、
   前記係数Ａは、前記輝度データで指定された前記画面の輝度の前記特定輝度に対する比をｑとして、前記自発光表示パネルについて設定されたガンマ値γを用いて、下記式：
   Ａ＝１／ｑ ^{（１／γ）}
   に従って決定される
   表示ドライバ。
2. 請求項１に記載の表示ドライバであって、
   前記補正用制御点演算回路は、（ｎ＋１）個の前記補正用制御点を決定するように構成され（ｎは、２以上の整数）、
   前記補正用制御点によって規定される前記入出力特性のカーブが、前記補正用制御点によって決定されるｎ次ベジェ曲線である
   表示ドライバ。
3. 請求項１に記載の表示ドライバであって、
   前記特定輝度制御点は、第１〜第（ｐ×ｎ＋１）制御点を含み（ｐは、２以上の整数）、
   前記第１〜第（ｐ×ｎ＋１）制御点のうちの第ｉ制御点の前記第１座標（ｉは、１以上（ｐ×ｎ）以下の整数）は、前記第（ｉ−１）制御点の前記第１座標よりも大きく、
   前記第１制御点の前記第１座標は、前記入力階調値の許容最小値であり、
   前記第（ｐ×ｎ＋１）制御点の前記第１座標は、前記入力階調値の許容最大値であり、
   前記補正用制御点演算回路は、前記入力階調値に前記係数Ａの逆数１／Ａを乗じた値が、前記第（（ｋ−１）×ｎ＋１）制御点の前記第１座標より大きく前記第（ｋ×ｎ＋１）制御点の前記第１座標より小さい場合（ｋは１以上ｐ以下の整数）、前記第（（ｋ−１）×ｎ＋１）〜第（ｋ×ｎ＋１）制御点を前記選択制御点として選択するように構成された
   表示ドライバ。
4. 請求項２に記載の表示ドライバであって、
   前記ｎが２であり、
   前記補正演算回路は、前記（ｎ＋１）個の前記補正用制御点を更新する更新演算を繰り返して行うことによって前記出力値を得る繰り返し演算回路を備えており、
   前記（ｎ＋１）個の前記補正用制御点のうち前記第１座標が最小であるものを第１補正用制御点とし、前記（ｎ＋１）個の前記補正用制御点のうち前記第１座標が最大であるものを第３補正用制御点とし、前記（ｎ＋１）個の前記補正用制御点のうち前記第１補正用制御点でも前記第３補正用制御点でもないものを第２補正用制御点とし、前記第１補正用制御点と前記第２補正用制御点の中点を第１中点とし、前記第２補正用制御点と前記第３補正用制御点の中点を第２中点とし、前記第１中点と前記第２中点の中点を第３中点としたとき、
   前記更新演算では、前記第３中点の前記第１座標軸の座標と前記入力階調値の比較の結果に応じて、更新前の前記第１補正用制御点、前記第１中点及び前記第３中点を、それぞれ、更新後の前記第１補正用制御点、前記第２補正用制御点及び前記第３補正用制御点として決定する第１演算、又は、前記第３中点、前記第２中点及び更新前の前記第３補正用制御点を、それぞれ、更新後の前記第１補正用制御点、前記第２補正用制御点及び前記第３補正用制御点として決定する第２演算の一方を行い、
   前記補正演算回路は、所定回数の前記更新演算により得られた前記第１乃至第３補正用制御点のうちの少なくとも一の補正用制御点の前記第４座標から前記出力値を得るように構成された
   表示ドライバ。
5. 請求項２に記載の表示ドライバであって、
   前記ｎが２であり、
   前記（ｎ＋１）個の前記補正用制御点のうち前記第１座標が最小であるものを第１補正用制御点とし、前記（ｎ＋１）個の前記補正用制御点のうち前記第１座標が最大であるものを第３補正用制御点とし、前記（ｎ＋１）個の前記補正用制御点のうち前記第１補正用制御点でも前記第３補正用制御点でもないものを第２補正用制御点として、
   前記補正演算回路は、
   前記入力階調値から更新前の前記第２補正用制御点の前記第３座標を減じて演算対象階調値を決定し、前記第１補正用制御点を前記第２補正用制御点の前記第３座標の値だけ前記第１座標軸に沿って移動し、前記第２補正用制御点の前記第４座標の値だけ前記第２座標軸に沿って移動した点として第１初段移動後制御点を算出し、前記第３補正用制御点を前記第２補正用制御点の前記第３座標の値だけ前記第１座標軸に沿って移動し、前記第２補正用制御点の前記第４座標の値だけ前記第２座標軸に沿って移動した点として第２初段移動後制御点を算出し、前記第１初段移動後制御点と前記第２初段移動後制御点の座標から第１移動後制御点、第２移動後制御点及び第３移動後制御点の座標を得る初段演算回路と、
   前記第１移動後制御点、前記第２移動後制御点、前記第３移動後制御点及び前記演算対象階調値を更新する更新演算を繰り返して行うことによって前記出力値を得る繰り返し演算回路
   とを備え、
   前記第１初段移動後制御点と前記座標系の原点の中点を第１初段移動後中点とし、前記第２初段移動後制御点と原点の中点を第２初段移動後中点とし、前記第１初段移動後中点と前記第２初段移動後中点との中点を第３初段移動後中点として、前記初段演算回路は、（ａ）前記第１初段移動後制御点、前記第１初段移動後中点及び前記第３初段移動後中点を、それぞれ前記第１移動後制御点、前記第２移動後制御点及び前記第３移動後制御点として決定する演算、又は（ｂ）前記第２移動後制御点、前記第２初段移動後中点、及び前記第３初段移動後中点をそれぞれ前記第１移動後制御点、前記第２移動後制御点及び前記第３移動後制御点として決定する演算のいずれかを、前記第３初段移動後中点の前記第１座標軸の座標と前記演算対象階調値とを比較した結果に基づいて選択的に実行するように構成され、
   前記第１移動後制御点と前記座標系の原点の中点を第１移動後中点とし、前記第２移動後制御点と原点の中点を第２移動後中点とし、前記第１移動後中点と前記第２移動後中点との中点を第３移動後中点として、前記更新演算において、前記繰り返し演算回路は、更新前の前記演算対象階調値から更新前の前記第２移動後制御点の前記第１座標軸の座標を減じた値を更新後の前記演算対象階調値として算出すると共に、（ｃ）更新前の前記第１移動後制御点、前記第１移動後中点及び前記第３移動後中点を、それぞれ、更新後の前記第１移動後制御点、前記第２移動後制御点及び前記第３移動後制御点として決定する演算、
   又は（ｄ）更新前の前記第２移動後制御点、前記第２移動後中点、及び前記第３移動後中点をそれぞれ、更新後の前記第１移動後制御点、前記第２移動後制御点及び前記第３移動後制御点の座標値として決定する演算のいずれかを、前記第３移動後中点の前記第１座標軸の座標値と更新後の前記演算対象階調値とを比較した結果に基づいて選択的に実行し、
   前記繰り返し演算回路は、前記第２補正用制御点の前記第２座標軸の座標に、前記初段演算回路によって算出された前記第２移動後制御点の前記第２座標軸の座標及び前記更新演算のそれぞれによって得られる前記第２移動後制御点の前記第２座標軸の座標を加算して得られる値を前記出力値として得るように構成された
   表示ドライバ。
6. 請求項２に記載の表示ドライバであって、
   前記補正演算回路は、前記（ｎ＋１）個の前記補正用制御点を更新する更新演算を繰り返して行うことによって前記出力値を得る繰り返し演算回路を備えており、
   前記（ｎ＋１）個の前記補正用制御点の隣接する２つの制御点の中点をｎ個の１次中点とし、（ｎ−ｋ＋１）個のｋ次中点（１≦ｋ≦ｎ−１）の隣接する２つの中点を（ｎ−ｋ）個の（ｋ＋１）次中点とし、前記（ｎ＋１）個の前記補正用制御点のうち前記第３座標が最小のものを最小制御点とし、前記（ｎ＋１）個の前記補正用制御点のうち前記第３座標が最大のものを最大制御点とし、前記ｋ次中点のうち前記第１座標軸の座標が最小のものを最小ｋ次中点とし、前記ｋ次中点のうち前記第１座標軸の座標が最大のものを最大ｋ次中点としたとき、前記更新演算では、更新前の前記最小制御点、前記最小１次中点乃至最小（ｎ−１）次中点、及び、前記ｎ次中点の座標値に対応して更新後の前記（ｎ＋１）個の補正用制御点の座標値を決定する第１演算、又は、更新前の前記最大制御点、前記最大１次中点乃至最大（ｎ−１）次中点、及び、前記ｎ次中点の座標値に対応して更新後の前記（ｎ＋１）個の前記補正用制御点を決定する第２演算の一方を、前記ｎ次中点の前記第１座標軸の座標値と前記入力階調値との比較の結果に応答して実行し、
   前記補正演算回路は、所定回数の前記更新演算により得られた前記（ｎ＋１）個の補正用制御点のうちの少なくとも一の補正用制御点の前記第４座標から前記出力値を得るように構成された
   表示ドライバ。
7. 各画素回路が発光素子を含む自発光表示パネルと、
   前記自発光表示パネルを駆動するように構成された表示ドライバ
   とを具備し、
   前記表示ドライバが、
   前記自発光表示パネルに表示される画面の輝度を指定する輝度データと入力階調値とから出力値を算出するように構成された補正回路部と、
   前記出力値に応じて前記自発光表示パネルの前記発光素子を駆動する駆動信号を生成するように構成された駆動回路部
   とを含み、
   前記補正回路部は、
   前記入力階調値に対応する第１座標軸と前記出力値に対応する第２座標軸とで規定される座標系における、前記画面の輝度が特定輝度である場合の前記入力階調値と前記出力値との間の入出力特性を規定する特定輝度制御点の前記第１座標軸に沿った方向における位置を指定する第１座標と前記第２座標軸に沿った方向における位置を指定する第２座標とを記述する特定輝度制御点データを保持するように構成された特定輝度制御点データ保持回路と、
   前記輝度データと前記入力階調値と前記特定輝度制御点データとに基づいて、前記輝度データに指定された前記画面の輝度について前記入力階調値に対して行われる補正演算に用いられる制御点である補正用制御点を決定するように構成された補正用制御点演算回路と、
   前記補正用制御点によって規定される入出力特性で前記入力階調値から前記出力値を算出するように構成された補正演算回路
   とを具備し、
   前記補正用制御点演算回路は、
   前記輝度データと前記入力階調値とに基づいて前記特定輝度制御点のうちから選択制御点を選択し、
   前記補正用制御点の前記第１座標軸に沿った方向における位置を指定する第３座標を前記選択制御点の前記第１座標と所定の係数Ａとの積として算出し、
   前記補正用制御点の前記第２座標軸に沿った方向における位置を指定する第４座標を前記選択制御点の前記第２座標に一致するように決定するように構成され、
   前記係数Ａは、前記輝度データで指定された前記画面の輝度の前記特定輝度に対する比をｑとして、前記自発光表示パネルについて設定されたガンマ値γを用いて、下記式：
   Ａ＝１／ｑ ^{（１／γ）}
   に従って決定される
   表示装置。
8. 請求項７に記載の表示装置であって、
   前記補正用制御点演算回路は、（ｎ＋１）個の前記補正用制御点を決定し（ｎは、２以上の整数）、
   前記補正用制御点によって規定される前記入出力特性のカーブが、前記補正用制御点によって決定されるｎ次ベジェ曲線である
   表示装置。
9. 請求項７に記載の表示装置であって、
   前記特定輝度制御点は、第１〜第（ｐ×ｎ＋１）制御点を含み（ｐは、２以上の整数）、
   前記第１〜第（ｐ×ｎ＋１）制御点のうちの第ｉ制御点の前記第１座標（ｉは、１以上（ｐ×ｎ）以下の整数）は、前記第（ｉ−１）制御点の前記第１座標よりも大きく、
   前記第１制御点の前記第１座標は、前記入力階調値の許容最小値であり、
   前記第（ｐ×ｎ＋１）制御点の前記第１座標は、前記入力階調値の許容最大値であり、
   前記補正用制御点演算回路は、前記入力階調値に前記係数Ａの逆数１／Ａを乗じた値が、前記第（（ｋ−１）×ｎ＋１）制御点の前記第１座標より大きく前記第（ｋ×ｎ＋１）制御点の前記第１座標より小さい場合（ｋは１以上ｐ以下の整数）、前記第（（ｋ−１）×ｎ＋１）〜第（ｋ×ｎ＋１）制御点を前記選択制御点として選択するように構成された
   表示装置。
10. 各画素回路が発光素子を含むように構成された自発光表示パネルを駆動するための駆動方法であって、
    前記自発光表示パネルに表示される画面の輝度を指定する輝度データと入力階調値とから出力値を算出するステップと、
    前記出力値に応じて前記自発光表示パネルの前記発光素子を駆動する駆動信号を生成するステップ
    とを具備し、
    前記出力値を算出するステップは、
    前記入力階調値に対応する第１座標軸と前記出力値に対応する第２座標軸とで規定される座標系における、前記画面の輝度が特定輝度である場合の前記入力階調値と前記出力値との間の入出力特性を規定する特定輝度制御点の前記第１座標軸に沿った方向における位置を指定する第１座標と前記第２座標軸に沿った方向における位置を指定する第２座標とを記述する特定輝度制御点データを提供するステップと、
    前記輝度データと前記入力階調値と前記特定輝度制御点データとに基づいて、前記輝度データに指定された前記画面の輝度について前記入力階調値に対して行われる補正演算に用いられる制御点である補正用制御点を決定するステップと、
    前記補正用制御点によって規定される入出力特性で前記入力階調値から前記出力値を算出するステップ
    とを含み、
    前記補正用制御点を決定するステップは、
    前記輝度データと前記入力階調値とに基づいて前記特定輝度制御点のうちから選択制御点を選択するステップと、
    前記補正用制御点の前記第１座標軸に沿った方向における位置を指定する第３座標を前記選択制御点の前記第１座標と所定の係数Ａとの積として算出するステップと、
    前記補正用制御点の前記第２座標軸に沿った方向における位置を指定する第４座標を前記選択制御点の前記第２座標に一致するように決定するステップと、
    を含み、
    前記係数Ａは、前記輝度データで指定された前記画面の輝度の前記特定輝度に対する比をｑとして、前記自発光表示パネルについて設定されたガンマ値γを用いて、下記式：
    Ａ＝１／ｑ ^{（１／γ）}
    に従って決定される
    駆動方法。

Images