JP6897126B2 - 画像形成システム及び画像形成装置 - Google Patents

Description

本発明は、画像形成システム及び画像形成装置に関する。

従来から、複合機等に代表される事務用印刷機では、コントローラユニット、スキャナユニット、操作部ユニット、印刷制御ユニット、搬送ユニット等の複数のユニットにより構成されるものがある。これらの各ユニットには、印刷機の制御や印刷データの信号処理等を行うために、複数のＬＳＩ（Large-Scale Integrated circuit）を含む基板が搭載されている。

また、例えば、プロダクトプリンティングのような大規模な印刷機においては、各ユニットを隣接して配置することが困難となることが多く、ユニット間の距離が数メートルに及ぶこともありえる。

そのため、従来の大規模な印刷機では、ユニットの基板間における画像データの送受信には、高速シリアルインターフェイスを用いてケーブル本数の削減やノイズ耐性の強化している。また、従来の大規模な印刷機では、ユニット間における画像データの送受信には、長距離通信が可能な低速シリアルインターフェイスを用い、センサの値等によって作像エンジンの動作を監視し、安定したシステムを提供することが知られている。

上述した従来の技術では、例えば、高速シリアルインターフェイスを用いて通信を行うデバイスが複数存在するユニットでは、複数のデバイスを制御するために、マスタ側のユニットへ頻繁にアクセスすることになる。このため、従来では、高速シリアルインターフェイスを用いて通信を行うデバイスが複数存在するユニットのマスタ側となるユニットの演算処理部の負荷が増大し、パフォーマンスが低下する虞がある。

開示の技術は、マスタ側のユニットの処理の負荷を軽減させることを目的としている。

開示の技術は、センサ制御部と、紙位置検知部とを有する画像形成システムであって、前記センサ制御部は、画像形成部における記録媒体の位置を検知するための情報を取得する複数のセンサのマスタとなり、前記複数のセンサと第１の通信方式で通信を行う複数の制御部と、前記複数の制御部と、前記紙位置検知部との通信を制御する第１の通信制御部と、を有し、前記紙位置検知部は、前記第１の通信制御部のマスタとなり、第２の通信方式で前記第１の通信制御部と通信を行う第２の通信制御部を有し、前記第１の通信制御部は、前記第２の通信制御部から転送された通信対象選択ビットに基づき、前記複数の制御部から、前記紙位置検知部との通信対象となる制御部を選択する。

マスタ側のユニットの処理の負荷を軽減させることができる。

本実施形態の画像形成システムを説明する図である。 印刷制御ユニット、プロッタ、センサボードの機能を説明する図である。 紙位置検知部の構成について説明する図である。 センサ制御部の構成を説明する図である。 紙位置検知部とセンサ制御部との間の通信データプロトコルを説明する図である。 本実施形態のシリアル通信における各信号の一例を示す図である。 マスタ側デバイスの動作を説明するフローチャートである。 スレーブ側デバイスの動作を説明するフローチャートである。 ＳＰＩデバイスに対してリード要求が行われた場合の画像形成システムの動作を説明するフローチャートである。

以下に図面を参照して、実施形態について説明する。図１は、本実施形態の画像形成システムを説明する図である。

本実施形態の画像形成システム１００は、例えば、プリントサーバ１０１と接続される。本実施形態のプリントサーバ１０１は、画像データを画像形成システム１００へ出力する。

本実施形態の画像形成システム１００は、画像転送ユニット１０３、印刷制御ユニット１０４、プロッタ１０５、センサボード１０６、画像処理ユニット１０７を有する。尚、本実施形態の画像形成システム１００は、１つの画像形成装置であっても良い。

本実施形態の画像形成システム１００の有する各ユニットは、例えば、ＬＳＩ（Large-Scale Integrated circuit）やＣＰＵ（Central Processing Unit）等の演算処理装置が実装された基板を有している。

画像転送ユニット１０３は、プリントサーバ１０１から受信した画像データに対する各種の画像処理を行う。本実施形態の画像転送ユニット１０３は、例えば、内部にＤＲＡＭやＨＤＤ等のメモリを有し、後段から画像データの転送要求を受けて、メモリに保管していた画像データを転送要求元の画像処理ユニット１０７に転送する。

印刷制御ユニット１０４は、プロッタ１０５からのライン周期信号を受けてタイミングで画像データの転送要求を前段の画像処理ユニット１０７に要求する。

プロッタ１０５は、ライン周期信号の生成や、プロッタエンジンの制御を行い、記録媒体に画像データが示す画像を形成する。

センサボード１０６は、プロッタ１０５に含まれる感光体、現像ローラの状態や、紙等の記録媒体の状態を検知するための様々なセンサが実装されたボードである。尚、以下の説明では、記録媒体を紙として説明するが、画像が形成される記録媒体は、紙に限定されない。

画像処理ユニット１０７は、プリントサーバ１０１から転送される画像処理前の画像データを受信すると、画像処理を行って印刷データに変換し、後段の印刷制御ユニット１０４に出力する。

本実施形態において、プリントサーバ１０１と画像形成システム１００との間で送受信される信号１０８は、イーサネット（登録商標）等の高速差動信号であり、ＣＭＹＫ各色にデータ転送をライン単位で転送する。

信号１０９は、画像転送ユニット１０３及び印刷制御ユニット１０４と、画像処理ユニット１０７との間で送受信されるＰＣＩＥｘｐｒｅｓｓなどの汎用の高速差動信号であり、画像データの転送と画像データの転送要求等が含まれる。

信号１１０は、ＬＶＤＳ（Low Voltage Differential Signaling）等の高速差動信号であり、フレーム周期信号、ライン周期信号を受けて、印刷制御ユニット１０４から出力される。

信号１１１は、ＬＶＤＳの高速差動信号で、ＣＭＹＫごとに各レーン存在し、画像処理前にプリントサーバ１０１から画像形成システム１００へ出力されて、画像データを転送する。

次に、図２を参照して、本実施形態の印刷制御ユニット１０４と、プロッタ１０５と、センサボード１０６の機能について、さらに説明する。図２は、印刷制御ユニット、プロッタ、センサボードの機能を説明する図である。

本実施形態では、例えば、印刷制御ユニット１０４から、プロッタ１０５及びセンサボード１０６までの距離が数メートルに及ぶ場合を想定している。この場合、印刷制御ユニット１０４と、プロッタ１０５及びセンサボード１０６とは、長距離通信が可能な低速シリアルインターフェイスを用いて画像データ等の送受信を行っている。

本実施形態の印刷制御ユニット１０４は、画像出力部２０１と、ＣＰＵ２０２と、紙位置検知部２０３と、を有する。本実施形態の画像出力部２０１と、紙位置検知部２０３とは、例えばＬＳＩ等によって実現されても良いし、集積回路が実装された基板等であっても良い。

画像出力部２０１は、プロッタ１０５に画像データを送信するためのデバイスである。

ＣＰＵ２０２は、印刷制御ユニット１０４におけるメインＣＰＵであり、印刷制御ユニット１０４の動作を制御するデバイスである。具体的にはＣＰＵ２０２は、画像出力部２０１と、紙位置検知部２０３の動作を制御する。

紙位置検知部２０３は、センサボード１０６からセンサの値を取得し、後述する画像形成部２０６における記録媒体（紙）の位置を検知するためのデバイスである。

本実施形態のプロッタ１０５は、ＬＤ（Laser Diode）制御部２０４を有する。ＬＤ制御部２０４は、プロッタ１０５の有するレーザの点灯／消灯を制御するデバイスである。

本実施形態のセンサボード１０６は、センサ制御部２０５、ＳＰＩ（Serial Peripheral Interface）デバイス２０７〜２１０を有する。センサ制御部２０５は、ＳＰＩデバイス２０７〜２１０を制御するためのデバイスである。

ＳＰＩデバイス２０７〜２１０は、センサ制御部２０５とＳＰＩによって接続されるデバイスである。つまり、センサボード１０６では、ＳＰＩデバイス２０７〜２１０と、センサ制御部２０５とは、高速シリアルインターフェイスを用いて通信を行う。このとき、センサ制御部２０５は、ＳＰＩデバイス２０７〜２１０のマスタ側のデバイスとなり、ＳＰＩデバイス２０７〜２１０は、センサ制御部２０５のスレーブ側のデバイスとなる。ＳＰＩデバイス２０７〜２１０には、画像形成部２０６における紙の位置を検知するためのセンサや、ＲＯＭ（read‐only memory）が含まれる。

次に、図３を参照して、本実施形態の紙位置検知部２０３の構成について説明する。図３は、紙位置検知部の構成について説明する図である。

本実施形態の紙位置検知部２０３は、メモリ３０１、ＣＰＵ３０２、アービタ３０３、シリアル通信アービタ３０４、位置情報取得部３０５、レジスタ３０６、３０７、インターフェイス制御部３０８、３０９、シリアル通信制御部３１０、バッファ３１１、３１２、３１３を有する。

メモリ３０１は、ＣＰＵ３０２の演算結果等が格納されるＲＡＭ（random access memory）であり、プログラムや画像データ一時格納用として使用される。ＣＰＵ３０２は、印刷制御ユニット１０４におけるサブＣＰＵであり、主に画像データの演算や、紙位置検知部２０３の動作の制御を行う。

アービタ３０３は、メモリ３０１、ＣＰＵ３０２及びインターフェイス部３０９間の調停を行う。シリアル通信アービタ３０４は、センサボード１０６のセンサ制御部２０５と、位置情報取得部３０５と、レジスタ３０７からの転送要求を調停する。

位置情報取得部３０５は、センサ制御部２０５からの位置情報取得要求に対するシリアル通信の制御を行う。

レジスタ３０６は、ＣＰＵ３０２からアクセス可能なレジスタである。レジスタ３０７は、印刷制御ユニット１０４のメインＣＰＵであるＣＰＵ２０２からアクセス可能なレジスタである。

インターフェイス制御部３０８は、ＣＰＵ２０２と、紙位置検知部２０３とのインターフェイスを制御する。インターフェイス制御部３０９は、アービタ３０３とレジスタ３０６とのインターフェイスを制御する。

シリアル通信制御部３１０は、センサ制御部２０５とシリアル通信を行うシリアル通信の物理層である。本実施形態のシリアル通信制御部３１０は、パリティチェック部３１４、送信エラー判定部３１５を有する。パリティチェック部３１４は、センサ制御部２０５からの受信データのパリティチェックを行う、送信エラー判定部３１５は、センサ制御部２０５へ送信する送信データのエラー判定を行う。

本実施形態のシリアル通信制御部３１０は、センサ制御部２０５に対するマスタ側のデバイスとなる。

バッファ３１１は、レジスタ３０６、３０７からのデータの読み書きが行われる。バッファ３１２は、レジスタ３０６、シリアル通信アービタ３０４からのデータの読み書きが行われる。バッファ３１３は、レジスタ３０７、シリアル通信アービタ３０４からのデータの読み書きが行われる。

次に、図４を参照して、本実施形態のセンサ制御部２０５の構成について説明する。図４は、センサ制御部の構成を説明する図である。

本実施形態のセンサ制御部２０５は、紙位置検知部２０３のシリアル通信制御部３１０に対するスレーブ側のデバイスである。

本実施形態のセンサ制御部２０５は、シリアル通信制御部４０１、レジスタ４０２、通信部４０３、バッファ４０４、４０５、通信対象デコーダ４０６、ＳＰＩ制御部４０７、４０８、４０９、４１０を有する。

シリアル通信制御部４０１は、紙位置検知部２０３とシリアル通信を行うシリアル通信の物理層である。シリアル通信制御部４０１は、シリアル通信制御部３１０に対して、スレーブ側のデバイスとなる。また、シリアル通信制御部４０１は、パリティチェック部４１１を有する。パリティチェック部４１１は、紙位置検知部２０３からの送信データのパリティチェックを行い、チェック結果を紙位置検知部２０３に送信する。

レジスタ４０２は、紙位置検知部２０３からアクセス可能なレジスタである。通信部４０３は、シリアル通信の論理層であり、紙位置検知部２０３からの送信データにおける要求の種類（Read/Write）と、通信対象（センサ制御部２０５／ＳＰＩデバイス２０７〜２１０）に応じた制御を行う。

バッファ４０４は、ＳＰＩデバイス２０７〜２１０からのリードデータを一時保存する。

バッファ４０５は、ＳＰＩデバイス２０７〜２１０に転送する送信データを一時保存する。バッファ４０５には、送信データにおける要求の種類を示すデータ、通信対象を示すデータ、ＡＤＤＲ、ＷＤＡＴＡが保持される。尚、ＡＤＤＲ、ＷＤＡＴＡの詳細は後述する。

通信対象デコーダ４０６は、バッファ４０５から読み取った、通信対象を示すデータに基づき、通信を行うＳＰＩデバイスをＳＰＩデバイス２０７〜２１０から選択する。また、通信対象デコーダ４０６は、ＳＰＩデバイス２０７〜２１０の何れかから受信したデータをバッファ４０４に保存する。

ＳＰＩ制御部４０７〜４１０は、ＳＰＩデバイス２０７〜２１０とＳＰＩ通信を行う物理層である。本実施形態では、ＳＰＩ制御部４０７〜４１０は、ＳＰＩデバイス２０７〜２１０に対するマスタ側デバイスとなる。

ここで、本実施形態の画像形成システム１００において、マスタ側デバイスとスレーブ側デバイスの組合せを再度整理する。

本実施形態の画像形成システム１００では、センサ制御部２０５のＳＰＩ制御部４０７〜４１０と、センサボード１０６のＳＰＩデバイス２０７〜２１０とは、マスタ側デバイスとスレーブ側デバイスの関係となる。このとき、ＳＰＩ制御部４０７〜４１０と、ＳＰＩデバイス２０７〜２１０とは、高速シリアルインターフェイスによる通信を行う。

また、画像形成システム１００において、紙位置検知部２０３のシリアル通信制御部３１０と、センサ制御部２０５のシリアル通信制御部４０１とは、マスタ側デバイスとスレーブ側デバイスの関係となる。シリアル通信制御部３１０とシリアル通信制御部４０１とは、低速シリアルインターフェイスによる通信を行う。

ここで、図５を参照して、紙位置検知部２０３とセンサ制御部２０５との間の通信データプロトコルについて説明する。図５は、紙位置検知部とセンサ制御部との間の通信データプロトコルを説明する図である。図５（Ａ）は、マスタ側デバイスからスレーブ側デバイスへ送信する送信データ信号ＭＤＯを示す。図５（Ｂ）は、マスタ側デバイスがスレーブ側デバイスから受信する受信データ信号ＭＤＩを示す。言い換えれば、受信データ信号ＭＤＩは、スレーブ側デバイスが、送信テータ信号ＭＤＯに応答して、マスタ側デバイスに送信する信号である。

図５（Ａ）に示す送信データ信号ＭＤＯにおける、Ｗ／Ｒビットは、スレーブ側デバイスに対するライト（Ｗｒｉｔｅ）要求であるか、リード（Ｒ）要求であるか否かを示す。

送信データ信号ＭＤＯにおける、ＳＥＬビットは、通信対象を表すビット（通信対象選択ビット）である。本実施形態では、ＳＥＬビットが、０×０である場合、通信対象はセンサ制御部２０５であり、ＳＥＬビットが０×１〜０×７の場合は、通信対象はＳＰＩデバイス２０７〜２１０の何れかに相当する。

送信データ信号ＭＤＯにおいて、データＡＤＤＲは、各デバイスが持つアドレス空間にアクセスするためのアドレスである。送信データ信号ＭＤＯにおける、ｂｌａｎｋビットは、ダミーデータであり、「０」である。

送信データ信号ＭＤＯにおける、ライトデータＷＤＡＴＡは、Ｗ／ＲビットがＷのとき、つまり、スレーブ側デバイスへのライト要求の際に、通信対象のスレーブ側デバイスに書き込まれるライトデータである。ライトデータＷＤＡＴＡは、Ｗ／ＲビットがＲのとき、つまり、スレーブ側に対するリード要求の際には、ダミーデータ：００ｈとされる。

次に、受信データ信号ＭＤＩについて説明する。図５（Ｂ）に示す受信データ信号ＭＤＩにおける、リードデータＲＤＡＴＡは、マスタ側デバイスからのリード要求に応答してスレーブ側デバイスが読み取ったリードデータとなる。データＲＤＡＴＡは、センサ制御部２０５へのリード要求以外はダミーデータ：００ｈが送信される。また、リードデータＲＤＡＴＡは、ライト要求時はダミーデータ：００ｈが送信される。

また、parityビットは、信号毎のデータのパリティ調整を行うためのビットである。parityビットの値は、偶数パリティの場合には、１の個数が偶数になるように調整され、奇数パリティの場合には、１の個数が奇数になるように調整される。

errorビットは、送信パリティエラー判定ビットである。センサ制御部２０５は、送信データ信号ＭＤＯのパリティチェックを行い、エラーと判定された場合には、受信データ信号ＭＤＩを紙位置検知部２０３に送信する際に、errorビットに１をたてる。

以下に、本実施形態のシリアル通信における各信号の例を示す。図６は、本実施形態のシリアル通信における各信号の一例を示す図である。

図６（Ａ）は、マスタ側デバイスから出力されるクロック信号ＣＬＫの一例を示す。図６（Ｂ）は、マスタ側デバイスから出力されるチップセレクト信号ＣＳの一例を示す。図６（Ｃ）は、マスタ側デバイスから出力される送信データ信号ＭＤＯの一例を示す。図６（Ｄ）は、スレーブ側デバイスが、マスタ側デバイスからの要求に応じて出力する受信データ信号の一例を示す。

図６に示すように、本実施形態のマスタ側デバイスは、クロック信号ＣＬＫの立ち下がりエッジで送信データ信号を出力し、スレーブ側デバイスも、クロック信号ＣＬＫの立ち下がりエッジで受信データ信号を出力する。また、マスタ側デバイスは、クロック信号ＣＬＫの立ち上がりエッジで受信データ信号を取り込み、スレーブ側デバイスは、クロック信号ＣＬＫの立ち上がりエッジで送信データ信号を取り込む。

次に、図７及び図８を参照して、本実施形態のマスタ側デバイスとスレーブ側デバイスの動作について説明する。

図７は、マスタ側デバイスの動作を説明するフローチャートである。図７の例では、マスタ側デバイスとして、紙位置検知部２０３の動作を示している。

本実施形態の紙位置検知部２０３は、紙位置検知部２０３のスレーブであるセンサ制御部２０５のチップセレクトをアサートさせ（ステップＳ７０１）、クロック信号ＣＬＫの出力を開始する（ステップＳ７０２）。

次に、紙位置検知部２０３は、シリアル通信制御部３１０から、送信データ信号ＭＤＯのＷ／Ｒビットを出力する（ステップＳ７０３）。

ステップＳ７０３において、Ｗ／Ｒビットがリード（Ｒｅａｄ）要求であった場合、シリアル通信制御部３１０は、後述するステップＳ７０６へ進む。

ステップＳ７０３において、Ｗ／Ｒビットがライト（Ｗｒｉｔｅ）要求であった場合、シリアル通信制御部３１０は、ライトデータＷＤＡＴＡをセンサ制御部２０５へ送信する（ステップＳ７０４）。続いて、シリアル通信制御部３１０は、パリティ・ビットをセンサ制御部２０５へ送信し（ステップＳ７０５）、後述するステップＳ７１０へ進む。

ステップＳ７０３において、Ｗ／Ｒビットがリード要求であった場合、シリアル通信制御部３１０は、センサ制御部２０５からリードデータＲＤＡＴＡを受信する（ステップＳ７０６）。続いて、シリアル通信制御部３１０は、パリティチェック部３１４により、リードデータＲＤＡＴＡに続いて受信したパリティ・ビットに基づくパリティチェックを行う（ステップＳ７０７）。

続いて、シリアル通信制御部３１０は、パリティチェックの結果、エラーを検出したか否かを判定する（ステップＳ７０８）。ステップＳ７０８において、エラーを検出しない場合、シリアル通信制御部３１０は、後述するステップＳ７１０へ進む。ステップＳ７０８において、エラーを検出した場合、シリアル通信制御部３１０は、エラーを検出した回数に１回を計上する（ステップＳ７０９）。

続いて、シリアル通信制御部３１０は、送信エラー判定部３１５により、パリティ・ビットに続いて受信したｅｒｒｏｒビットの状態が、エラーであることを示しているか否かを判定する（ステップＳ７１０）。具体的には、シリアル通信制御部３１０は、例えば、ｅｒｒｏｒビットの値が「１」の場合に、エラーであることを示すと判定しても良い。

ステップＳ７１０において、エラーを示す状態であった場合、シリアル通信制御部３１０は、エラーを検出した回数を１回計上し（ステップＳ７１１）、ステップＳ７１２へ進む。

ステップＳ７１０において、エラーを示す状態でない場合、シリアル通信制御部３１０は、ステップＳ７１２へ進む。

次に、シリアル通信制御部３１０は、エラーを検出した回数が、Ｎ回連続したか否かを判定する（ステップＳ７１２）。尚、Ｎは、予め設定された値であって良い。

ステップＳ７１２において、Ｎ回連続していない場合、シリアル通信制御部３１０は、センサ制御部２０５に対して、同じフレームの再送を要求し（ステップＳ７１３）、ステップＳ７０１へ戻る。

ステップＳ７１２において、Ｎ回連続した場合、シリアル通信制御部３１０は、印刷制御ユニット１０４のＣＰＵ２０２に対して、通信を停止させるための割り込みを通知し、紙位置検知部２０３とセンサ制御部２０５のシリアル通信を停止させ（ステップＳ７１４）、処理を終了する。

次に、図８を参照して、スレーブ側デバイスの動作を説明する。図８は、スレーブ側デバイスの動作を説明するフローチャートである。図８の例では、スレーブ側デバイスとして、センサ制御部２０５の動作を示している。

センサ制御部２０５はセンサ制御部２０５に対するクロック信号ＣＬＫの供給が開始すると（ステップＳ８０１）、シリアル通信制御部４０１により、受信したＷ／Ｒビットが、ライト要求であるか否かを判定する（ステップＳ８０２）。

ステップＳ８０２において、ライト要求でない場合、シリアル通信制御部４０１は、後述するステップＳ８１１へ進む。

ステップＳ８０２において、ライト要求である場合、シリアル通信制御部４０１は、ＳＥＬビットが００ｈであるか否かを判定する（ステップＳ８０３）。言い換えれば、シリアル通信制御部４０１は、通信対象として、センサ制御部２０５が選択されているか否かを判定している。

ステップＳ８０３において、ＳＥＬビットが００ｈでない場合、つまり、通信対象がセンサ制御部２０５ではない場合、シリアル通信制御部４０１は、後述するステップＳ８０８へ進む。

ステップＳ８０３において、ＳＥＬビットが００ｈである場合、つまり、通信対象がセンサ制御部２０５である場合、シリアル通信制御部４０１は、紙位置検知部２０３から受信したライトデータＷＤＡＴＡをレジスタ４０２へ反映させる（ステップＳ８０４）。続いて、シリアル通信制御部４０１は、パリティチェック部４１１により、ライトデータＷＤＡＴＡに対してパリティチェックを行う（ステップＳ８０５）。

続いて、シリアル通信制御部４０１は、パリティチェックによってエラーが検出されたか否かを判定する（ステップＳ８０６）。ステップＳ８０６において、エラーが検出されない場合、ｅｒｒｏｒビットの値を０とし、受信データ信号ＭＤＩを出力し、処理を終了する。同時に、ｅｒｒｏｒビットの値は、レジスタ４０２に保持させる。

ステップＳ８０６において、エラーが検出された場合、シリアル通信制御部４０１は、ｅｒｒｏｒビットの値を１としてレジスタ４０２に保持させ（ステップＳ８０７）、処理を終了する。

ステップＳ８０３において、ＳＥＬビットが００ｈでない場合、つまり、通信対象がセンサ制御部２０５ではない場合、シリアル通信制御部４０１は、受信したライトデータＷＤＡＴＡをバッファ４０５に保持する（ステップＳ８０８）。

続いて、シリアル通信制御部４０１は、レジスタ４０２に設けられた転送開始フラグが「１」となったか否かを判定する（ステップＳ８０９）。尚、転送開始フラグは、送信データ信号ＭＤＯにおいて、通信対象をセンサ制御部２０５とし、転送開始フラグを「１」とする、ライトデータＷＤＡＴＡを受信した際に、１とされる。

ステップＳ８０９において、転送開始フラグが１でない場合、シリアル通信制御部４０１は、転送開始フラグが１となるまで待機する。

ステップＳ８０９において、転送開始フラグが１である場合、シリアル通信制御部４０１は、ライトデータＷＤＡＴＡを、ＳＥＬビットによって選択されたＳＰＩデバイスへ
転送し（ステップＳ８１０）、ステップＳ８０５へ進む。

ステップＳ８０２において、Ｗ／Ｒビットがライト要求でない場合、つまり、Ｗ／Ｒビットがリード要求である場合、シリアル通信制御部４０１は、ＳＥＬビットが００ｈであるか否かを判定する（ステップＳ８１１）。

ステップＳ８１１において、ＳＥＬビットが００ｈでない場合、つまり、通信対象がセンサ制御部２０５ではない場合、シリアル通信制御部４０１は、後述するステップＳ８１４へ進む。

ステップＳ８１１において、ＳＥＬビットが００ｈである場合、つまり、通信対象がセンサ制御部２０５である場合、シリアル通信制御部４０１は、レジスタ４０２に保持されているリードデータＲＤＡＴＡを紙位置検知部２０３へ転送する（ステップＳ８１２）。

続いて、シリアル通信制御部４０１は、パリティ・ビットを紙位置検知部２０３へ送信し（ステップＳ８１３）、パリティチェック部４１１により、リードデータＲＤＡＴＡに対してパリティチェックを行い（ステップＳ８１４）、ステップＳ８０６へ進む。

ステップＳ８１１において、通信対象がセンサ制御部２０５でない場合、シリアル通信制御部４０１は、ダミーのリードデータＲＤＡＴＡを紙位置検知部２０３へ転送する（ステップＳ８１５）。続いて、シリアル通信制御部４０１は、パリティ・ビットを紙位置検知部２０３へ送信し（ステップＳ８１６）、パリティチェック部４１１により、リードデータＲＤＡＴＡに対してパリティチェックを行う（ステップＳ８１７）。

ステップＳ８１７からステップＳ８１９までの処理は、ステップＳ８０５からステップＳ８０７までの処理と同様であるから、説明を省略する。

続いて、シリアル通信制御部４０１は、ＳＥＬビットで選択されたＳＰＩデバイスから読み出したリードデータをバッファ４０４へ保持し（ステップＳ８２０）、処理を終了する。

次に、図９を参照して、ＳＰＩデバイスに対してリード要求が行われた場合の画像形成システム１００の動作について説明する。図９は、ＳＰＩデバイスに対してリード要求が行われた場合の画像形成システムの動作を説明するフローチャートである。

本実施形態の画像形成システム１００では、ＳＰＩデバイスに対してリード要求が行われると、バッファ４０４に、通信対象に選択されたＳＰＩデバイスから読み出したリードデータが保持されている。

ここで、印刷制御ユニット１０４のＣＰＵ２０２は、紙位置検知部２０３のレジスタ３０７に対し、リード要求、通信対象とされたＳＰＩデバイス、通信対象とされたＳＰＩデバイスのアドレスを設定する（ステップＳ９０１）。続いて、ＣＰＵ２０２は、レジスタ３０７に対して１ライトし、シリアル通信を開始させる（ステップＳ９０２）。

すると、紙位置検知部２０３は、シリアル通信アービタ３０４により、センサ制御部２０５に対して、設定された送信データ信号ＭＤＯをシリアル通信にて連続して転送する（ステップＳ９０３）。

センサ制御部２０５は、送信データ信号ＭＤＯの転送が終了すると、ＳＰＩ制御部４０７〜４１０のうち、選択されたＳＰＩデバイスと対応するＳＰＩ制御部により、ＳＰＩデバイスとのＳＰＩ通信を開始する（ステップＳ９０４）。

続いて、画像形成システム１００の紙位置検知部２０３は、シリアル通信アービタ３０４により、ＳＰＩ制御部とＳＰＩデバイスの通信が全て完了し、センサ制御部２０５から紙位置検知部２０３に対して完了を通知する割り込みが通知されたか否かを判定する（ステップＳ９０５）。

ステップＳ９０５において、割り込みが通知されない場合、シリアル通信アービタ３０４は、割り込みが通知されるまで待機する。

ステップＳ９０５において、割り込みが通知されると、シリアル通信アービタ３０４は、センサ制御部２０５のバッファ４０４に保持されたリードデータを読み出すためのシリアル通信を開始する（ステップＳ９０６）。言い換えれば、シリアル通信アービタ３０４は、センサ制御部２０５からの「リード要求」という割り込み要因によって、シリアル通信を開始する。尚、このとき、シリアル通信アービタ３０４は、Ｗ／Ｒビットをリード要求とし、通信対象をセンサ制御部２０５とし、アクセス先のアドレスをセンサ制御部２０５のアドレス「ＩＮＴ＿Ｓ」とした送信データ信号ＭＤＯをセンサ制御部２０５へ送信している。

続いて、シリアル通信アービタ３０４は、割り込み要因が「リード準備ＯＫ」となったか否かを判定する（ステップＳ９０７）。ステップＳ９０７において、割り込み要因が「リード準備ＯＫ」となっていない場合、シリアル通信アービタ３０４は、待機する。

ステップＳ９０７において、割り込み要因が「リード準備ＯＫ」となった場合、シリアル通信アービタ３０４は、「リード要求」という割り込み要因をクリアするためのシリアル通信を開始する（ステップＳ９０８）。このとき、シリアル通信アービタ３０４は、Ｗ／Ｒビットをライト要求とし、通信対象をセンサ制御部２０５とし、アクセス先のアドレスを「ＩＮＴ＿Ｓ」とし、ライトデータＷＤＡＴＡを「クリア」とした送信データ信号ＭＤＯをセンサ制御部２０５へ送信している。

続いて、シリアル通信アービタ３０４は、センサ制御部２０５のレジスタ４０２に保持されたリードデータを読み出すためのシリアル通信を開始する（ステップＳ９０９）。このとき、シリアル通信アービタ３０４は、Ｗ／Ｒビットをリード要求とし、通信対象をセンサ制御部２０５とし、アクセス先のアドレスをレジスタ４０２のアドレスとした送信データ信号ＭＤＯをセンサ制御部２０５へ送信している。

続いて、シリアル通信アービタ３０４は、シリアル通信が完了すると、印刷制御ユニット１０４のＣＰＵ２０２に対し、シリアル通信の完了を示す割り込みを通知する（ステップＳ９１０）。

ＣＰＵ２０２は、この通知を受けて、紙位置検知部２０３のレジスタ３０７における割り込み要因をクリアする（ステップＳ９１１）。続いて、ＣＰＵ２０２は、紙位置検知部２０３のバッファ３１３に格納されたリードデータを読み出し（ステップＳ９１２）、処理を終了する。

以上のように、本実施形態では、マスタ側デバイスである紙位置検知部２０３が、スレーブ側デバイスであるセンサ制御部２０５の有する複数のＳＰＩ制御部４０７〜４１０のそれぞれについて個別に制御する必要がなく、連続してセンサ制御部２０５にアクセスすることができる。このため、本実施形態では、高速シリアルインターフェイスによる通信を行うＳＰＩデバイス２０７〜２１０を有するセンサ制御部２０５が、ＳＰＩデバイス２０７〜２１０を制御するために紙位置検知部２０３へ頻繁にアクセスすることを防止できる。よって、本実施形態によれば、センサ制御部２０５のマスタ側のユニットである紙位置検知部２０３のＣＰＵ３０２の処理の負荷を軽減できる。

また、本実施形態では、上位のＣＰＵ２０２が、複数のＳＰＩ制御部４０７〜４１０を管理する。したがって、本実施形態によれば、画像形成システム１００の構成を簡素化できる。

また、本実施形態の紙位置検知部２０３では、紙位置検知部２０３とセンサ制御部２０５の間で送受信されるデータからエラーが検知されたか否かを判定している。したがって、本実施形態によれば、センサ制御部２０５に正常なデータが送信されているか否かを検出でき、ＣＰＵ２０２に送信されるデータの信頼性を向上させることができる。

尚、本実施形態の通信の方法は、画像形成システム１００における紙位置検知部２０３とセンサ制御部２０５との間の通信に用いられるものとして説明したが、これに限定されない。本実施形態の通信の方法は、低速シリアルインターフェイスを用いて通信が行われるマスタ側デバイスとスレーブ側デバイスと、を有し、スレーブ側デバイスが、高速シリアルインターフェイスを用いて複数のデバイスと通信する場合であれば、画像形成システム１００以外であっても適用することができる。

本発明は、具体的に開示された実施形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。

尚、本実施形態の紙位置検知部２０３は、特許請求の範囲に記載した第２のデバイスの一例であり、センサ制御部２０５は、第１のデバイスの一例であり、ＳＰＩ制御部４０７〜４１０は、複数の制御部の一例であり、ＳＰＩデバイス２０７〜２１０は、センサ群の一例である。また、本実施形態のシリアル通信制御部４０１は、第１の通信制御部の一例であり、シリアル通信制御部３１０は、第２の通信制御部の一例である。

１００ 画像形成システム
１０１ プリントサーバ
１０３ 画像転送ユニット
１０４ 印刷制御ユニット
１０５ プロッタ
１０６ センサボード
１０７ 画像処理ユニット
２０１ 画像出力部
２０２ ＣＰＵ
２０３ 紙位置検知部
２０５ センサ制御部
２０７〜２１０ ＳＰＩデバイス
３０４ シリアル通信アービタ
３１０、４０１ シリアル通信制御部
４０７〜４１０ ＳＰＩ制御部

特開２００５−２０２６４３号公報

Claims (6)

1. センサ制御部と、紙位置検知部とを有する画像形成システムであって、
   前記センサ制御部は、
   画像形成部における記録媒体の位置を検知するための情報を取得する複数のセンサのマスタとなり、前記複数のセンサと第１の通信方式で通信を行う複数の制御部と、
   前記複数の制御部と、前記紙位置検知部との通信を制御する第１の通信制御部と、を有し、
   前記紙位置検知部は、
   前記第１の通信制御部のマスタとなり、第２の通信方式で前記第１の通信制御部と通信を行う第２の通信制御部を有し、
   前記第１の通信制御部は、
   前記第２の通信制御部から転送された通信対象選択ビットに基づき、前記複数の制御部から、前記紙位置検知部との通信対象となる制御部を選択する、画像形成システム。
2. 前記第１の通信制御部は、シリアル通信データのパリティチェックを行う第１のパリティチェック部を有し、
   前記第２の通信制御部は、シリアル通信データのパリティチェックを行う第２のパリティチェック部を有する、請求項１記載の画像形成システム。
3. 前記第１の通信制御部は、
   前記第１のパリティチェック部によるパリティチェックの結果を前記第２の通信制御部へ送信する、請求項２記載の画像形成システム。
4. 前記第２の通信制御部は、
   前記第１のパリティチェック部によるパリティチェックの結果がエラーであったとき、少なくとも１以上の前記シリアル通信データを送信する、請求項３記載の画像形成システム。
5. 前記第１の通信制御部は、
   前記複数のセンサに対するアクセスが完了すると、割り込みにより前記アクセスの完了を前記第２の通信制御部に通知し、
   前記第２の通信制御部は、
   前記割り込みを受けて、前記第１の通信制御部に対し、割り込み要因がリード要求又はクリア要求である割り込みと、データのリード要求と、を通知する請求項１乃至４の何れか一項に記載の画像形成システム。
6. センサ制御部と、紙位置検知部とを有し、
   前記センサ制御部は、
   画像形成部における記録媒体の位置を検知するための情報を取得する複数のセンサのマスタとなり、前記複数のセンサと第１の通信方式で通信を行う複数の制御部と、
   前記複数の制御部と、前記紙位置検知部との通信を制御する第１の通信制御部と、を有し、
   前記紙位置検知部は、
   前記第１の通信制御部のマスタとなり、第２の通信方式で前記第１の通信制御部と通信を行う第２の通信制御部を有し、
   前記第１の通信制御部は、
   前記第２の通信制御部から転送された通信対象選択ビットに基づき、前記複数の制御部から、前記紙位置検知部との通信対象となる制御部を選択する、画像形成装置。

Images