JP6885440B2 - 電気光学装置の製造方法、電気光学装置および電子機器 - Google Patents

電気光学装置の製造方法、電気光学装置および電子機器 Download PDF

Info

Publication number
JP6885440B2
JP6885440B2 JP2019185024A JP2019185024A JP6885440B2 JP 6885440 B2 JP6885440 B2 JP 6885440B2 JP 2019185024 A JP2019185024 A JP 2019185024A JP 2019185024 A JP2019185024 A JP 2019185024A JP 6885440 B2 JP6885440 B2 JP 6885440B2
Authority
JP
Japan
Prior art keywords
layer
electro
concave surface
translucent
lens
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019185024A
Other languages
English (en)
Other versions
JP2021060516A (ja
Inventor
彰太郎 井澤
彰太郎 井澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2019185024A priority Critical patent/JP6885440B2/ja
Priority to US17/037,704 priority patent/US11294222B2/en
Publication of JP2021060516A publication Critical patent/JP2021060516A/ja
Application granted granted Critical
Publication of JP6885440B2 publication Critical patent/JP6885440B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133526—Lenses, e.g. microlenses or Fresnel lenses
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Description

本発明は、電気光学装置の製造方法、電気光学装置および電子機器に関する。
プロジェクター等の電子機器には、一般的に、画素ごとに光学的特性を変更可能な液晶装置等の電気光学装置が用いられる。例えば、特許文献１に記載の装置は、複数の画素電極および複数のスイッチング素子が設けられる素子基板と、共通電極が設けられる対向基板と、これらの基板間に配置される液晶層と、を有する。
特許文献１では、スイッチング素子と画素電極との間に、レンズ層が設けられる。当該レンズ層は、以下のようにして形成される。まず、スイッチング素子上に設けられた層間絶縁膜に凹面が形成される。次に、当該凹面の内側を埋めるシリコン酸窒化膜がＣＶＤ（chemical vapor deposition）法により成膜される。そして、当該シリコン酸窒化膜がＣＭＰ（chemical mechanical polishing）法により平坦化されることにより、レンズ層が形成される。
特開２０１９−４０１５３号公報
前記凹面上に当該凹面の内側を埋めるシリコン酸窒化膜からなるレンズ材料層を成膜すると、当該レンズ材料層の残留応力に起因する基板の反りが生じる。このような反りは、レンズ材料層の平坦化処理の障害となるため、基板の反りを抑制する必要が生じる。そして、このような基板の反りは、基板をアニールすることで緩和することができることが分かっている。しかし、スイッチング素子と画素電極との間にレンズ層を設ける場合には、この方法は使えない。なぜならば、レンズ層の下層には、スイッチング素子および当該スイッチング素子に電気的に接続される配線が設けられているため、アニールが行われると、当該配線等にダメージを与えてしまうおそれがあるからである。さらには、アニールが行われると、基板が有する各種層の膜質に影響を与えてしまうおそれがある。したがって、アニールを行わずに基板の反りを抑制することができる構造およびその製造方法の確立が望まれている。
本発明の電気光学装置の製造方法の一態様は、基板と、前記基板上に設けられた画素電極と、前記画素電極と前記基板との間の層に設けられ、前記画素電極と電気的に接続されるトランジスターと、前記トランジスターが設けられた層と前記画素電極との間に配置された絶縁層に設けられたレンズを備えた電気光学装置の製造方法であって、前記絶縁層に凹面を形成し、前記凹面上に、透光性の第１透光層を形成し、前記第１透光層上に、前記第１透光層の材料と異なる材料で前記第１透光層に接触する第１犠牲層を形成し、前記第１透光層および前記第１犠牲層を研磨することにより、前記第１透光層の残部である第１層と前記第１犠牲層の残部である犠牲層残部とを形成し、前記犠牲層残部をエッチングにより除去し、前記第１層上に、透光性の第２透光層を形成し、前記第２透光層上に、前記第２透光層の材料と異なる材料で前記第２透光層に接触する第２犠牲層を形成し、前記第２透光層および前記第２犠牲層を研磨することにより前記第２透光層から第２層を形成することで、前記第１層と前記第２層とを含むレンズ層を形成する。
本発明の電気光学装置の一態様は、基板と、前記基板上に設けられた画素電極と、前記画素電極と前記基板との間の層に設けられ、前記画素電極と電気的に接続されるトランジスターと、前記トランジスターが設けられた層と前記画素電極との間に配置され、凹面を有する絶縁層と、前記凹面の内側に配置されるレンズを有するレンズ層と、を備え、前記レンズ層は、第１層と、第２層とを有し、前記第１層は、前記絶縁層と前記第２層との間に配置される。
好適な実施形態に係る電気光学装置の平面図である。 図１中のＡ−Ａ線断面図である。 素子基板の電気的な構成を示す等価回路図である。 電気光学装置の一部を示す断面図である。 電気光学装置の製造方法の流れを示す図である。 凹面形成工程を説明するための断面図である。 第１透光層形成工程を説明するための断面図である。 第１犠牲層形成工程を説明するための断面図である。 第１層形成工程を説明するための断面図である。 エッチング工程を説明するための断面図である。 第２透光層形成工程を説明するための断面図である。 第２犠牲層形成工程を説明するための断面図である。 レンズ層形成工程を説明するための断面図である。 変形例における素子基板の一部を拡大した断面図である。 変形例における対向基板の一部を拡大した断面図である。 電子機器の一例であるプロジェクターを示す模式図である。 電子機器の一例であるパーソナルコンピューターを示す斜視図である。 電子機器の一例であるスマートフォンを示す平面図である。
以下、添付図面を参照しながら本発明に係る好適な実施形態を説明する。なお、図面において各部の寸法または縮尺は実際と適宜に異なり、理解を容易にするために模式的に示す部分もある。また、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られない。
１．電気光学装置
本発明の電気光学装置の一例として、アクティブマトリクス方式の液晶装置を例に説明する。
１−１．基本構成
図１は、好適な実施形態に係る電気光学装置１００の平面図である。図２は、図１中のＡ−Ａ線断面図である。なお、以下では、説明の便宜上、互いに直交するＸ軸、Ｙ軸およびＺ軸を適宜用いて説明する。また、Ｘ軸に沿う一方向をＸ１方向といい、Ｘ１方向とは反対の方向をＸ２方向という。同様に、Ｙ軸に沿う一方向をＹ１方向といい、Ｙ１方向とは反対の方向をＹ２方向という。Ｚ軸に沿う一方向をＺ１方向といい、Ｚ１方向とは反対の方向をＺ２方向という。
図１および図２に示す電気光学装置１００は、透過型の液晶表示装置である。図２に示すように、電気光学装置１００は、透光性を有する素子基板２と、透光性を有する対向基板４と、枠状のシール部材８と、液晶層９とを有する。素子基板２は「第１基板」の例示である。対向基板４は「第２基板」の例示である。液晶層９は「電気光学層」の例示である。シール部材８は、素子基板２と対向基板４との間に配置される。液晶層９は、素子基板２、対向基板４およびシール部材８によって囲まれる領域内に配置される。素子基板２、液晶層９および対向基板４は、Ｚ軸に沿って並ぶ。以下では、対向基板４の厚さ方向であるＺ１方向またはＺ２方向からみることを「平面視」と言う。
本実施形態の電気光学装置１００では、例えば、光は、対向基板４に入射し、液晶層９を透過して素子基板２から出射する。なお、光は、素子基板２に入射し、液晶層９を透過して対向基板４から出射してもよい。当該光は可視光である。また、本明細書において「透光性」とは、可視光に対する透過性を意味し、好ましくは可視光の透過率が５０％以上であることをいう。また、図１に示す電気光学装置１００は平面視で四角形状をなすが、電気光学装置１００の平面視での形状は、これに限定されず、例えば円形等であってもよい。
図２に示すように、素子基板２は、第１基体２１、配線層２４、導光層２０、複数の画素電極２８および第１配向膜２９を有する。第１配向膜２９は、素子基板２において最も液晶層９側に位置しており、液晶層９の液晶分子を配向させる。第１配向膜２９の材料は、例えばポリイミドおよび酸化ケイ素等である。素子基板２については、後で詳述される。
対向基板４は、第２基体４１、絶縁膜４２、共通電極４３、および第２配向膜４４を有する。絶縁膜４２、共通電極４３、および第２配向膜４４は、第２基体４１から液晶層９に向かって順に並ぶ。第２基体４１は、透光性および絶縁性を有する平板で構成される。第２基体４１の材料は、例えばガラスまたは石英等である。絶縁膜４２は、透光性および絶縁性を有する。絶縁膜４２の材料は、例えば酸化ケイ素および酸窒化ケイ素等のケイ素を含む無機材料である。共通電極４３は、例えばＩＴＯ（Indium Tin Oxide）またはＩＺＯ（Indium Zinc Oxide）等の透明導電材料で構成される。第２配向膜４４は、対向基板４において最も液晶層９側に位置しており、液晶層９の液晶分子を配向させる。第２配向膜４４の材料は、例えばポリイミドおよび酸化ケイ素等である。
シール部材８は、例えばエポキシ樹脂等の各種硬化性樹脂を含む接着剤等を用いて形成される。シール部材８は、素子基板２および対向基板４のそれぞれに対して固着される。シール部材８の周方向での一部には、液晶分子を含む液晶材をシール部材８の内側に注入するための注入口８１が形成される。注入口８１は、各種樹脂材料を用いて形成される封止材８０により封止される。
液晶層９は、正または負の誘電異方性を有する液晶分子を含む。液晶層９は、液晶分子が第１配向膜２９および第２配向膜４４の双方に接するように素子基板２および対向基板４によって挟持される。液晶層９は、複数の画素電極２８と共通電極４３との間に配置され、電界による光学的特性が変化する。具体的には、液晶層９が有する液晶分子の配向は、液晶層９に印加される電圧に応じて変化する。つまり、液晶層９は、印加される電圧に応じて光を変調させることで階調表示を可能とする。
図１に示すように、素子基板２には、複数の走査線駆動回路１１とデータ線駆動回路１２と、複数の外部端子１４とが配置される。外部端子１４には、走査線駆動回路１１およびデータ線駆動回路１２のそれぞれから引き回される引回配線１５が接続される。なお、走査線駆動回路１１とデータ線駆動回路１２は、シール部材８の外側に位置するが、シール部材８の内側に位置してもよい。
電気光学装置１００は、画像を表示する表示領域Ａ１０と、表示領域Ａ１０を平面視で囲む周辺領域Ａ２０とを有する。表示領域Ａ１０には、行列状に配列される複数の画素Ｐが設けられる。１つの画素Ｐに対して１つの画素電極２８が配置される。
１−２．電気的な構成
図３は、素子基板２の電気的な構成を示す等価回路図である。図３に示すように、素子基板２には、ｎ本の走査線２４４とｍ本のデータ線２４６とｎ本の容量線２４５とが設けられる。ｎおよびｍはそれぞれ２以上の整数である。
ｎ本の走査線２４４は、それぞれＹ軸に沿って延在し、Ｘ軸に沿って等間隔で並ぶ。走査線２４４は、トランジスター２３のゲートに電気的に接続される。また、ｎ本の走査線２４４は、図１に示す走査線駆動回路１１に電気的に接続される。ｎ本の走査線２４４には、走査線駆動回路１１から走査信号Ｇ１、Ｇ２、…、およびＧｎが線順次で供給される。
図３に示すｍ本のデータ線２４６は、それぞれＸ軸に沿って延在し、Ｙ軸に沿って等間隔で並ぶ。データ線２４６は、トランジスター２３のソースに電気的に接続される。また、ｍ本のデータ線２４６は、図１に示すデータ線駆動回路１２に電気的に接続される。ｍ本のデータ線２４６には、図１に示すデータ線駆動回路１２から画像信号Ｓ１、Ｓ２、…、およびＳｍが並行に供給される。
図３に示すｎ本の走査線２４４とｍ本のデータ線２４６とは、互いに絶縁され、平面視で格子状をなす。隣り合う２つの走査線２４４と隣り合う２つのデータ線２４６とで囲まれる領域が画素Ｐに対応する。１つの画素Ｐには、１つの画素電極２８が設けられる。１つの画素電極２８には、１つのトランジスター２３が電気的に接続される。トランジスター２３は、例えばスイッチング素子として機能するＴＦＴである。
ｎ本の容量線２４５は、それぞれＹ軸に沿って延在し、Ｘ軸に沿って等間隔で並ぶ。また、ｎ本の容量線２４５は、複数のデータ線２４６および複数の走査線２４４と絶縁され、これらに対して離間して形成される。容量線２４５には、例えばグランド電位等の固定電位が印加される。また、容量線２４５と画素電極２８との間には、液晶容量に保持される電荷のリークを防止するために蓄積容量２４０が液晶容量と並列に配置される。蓄積容量２４０は、供給された画像信号Ｓｍに応じて画素電極２８の電位を保持するための容量素子である。
走査信号Ｇ１、Ｇ２、…、およびＧｎが順次アクティブとなり、ｎ本の走査線２４４が順次選択されると、選択される走査線２４４に接続されるトランジスター２３がオン状態となる。すると、ｍ本のデータ線２４６を介して表示すべき階調に応じた大きさの画像信号Ｓ１、Ｓ２、…、およびＳｍが、選択される走査線２４４に対応する画素Ｐに取り込まれ、画素電極２８に印加される。これにより、画素電極２８と図２に示す対向基板４が有する共通電極４３との間に形成される液晶容量に、表示すべき階調に応じた電圧が印加され、印加される電圧に応じて液晶分子の配向が変化する。また、蓄積容量２４０によって、印加される電圧が保持される。このような液晶分子の配向の変化によって光が変調され、階調表示が可能となる。
１−３．素子基板２の構成
図４は、電気光学装置１００の一部を示す断面図である。図４に示す第１基体２１は、透光性および絶縁性を有する平板で構成される。第１基体２１は、例えば、ガラスまたは石英等で構成される。第１基体２１には、遮光性および導電性を有する遮光体２４１が設けられる。遮光体２４１は、トランジスター２３ごとに設けられる。なお、遮光体２４１は、第１基体２１に設けられる凹部内に配置される。遮光体２４１の構成材料としては、例えば、タングステン（Ｗ）、チタン（Ｔｉ）、クロム（Ｃｒ）、鉄（Ｆｅ）およびアルミニウム（Ａｌ）等の金属、金属窒化物ならびに金属シリサイド等が挙げられる。これらの中でも、タングステンを用いることで、遮光体２４１によってトランジスター２３への光の入射を特に効果的に防ぐことができる。また、遮光体２４１は、トランジスター２３が有するゲート電極に電気的に接続され、バックゲートとして用いられてもよい。
第１基体２１上には、遮光体２４１を覆う配線層２４が配置される。配線層２４は、第１基体２１と複数の画素電極２８との間に位置する。配線層２４は、トランジスター２３、走査線２４４、容量線２４５、蓄積容量２４０、およびデータ線２４６を有する。また、配線層２４は、絶縁性および透光性を有する絶縁体２２を有する。絶縁体２２は、層間絶縁膜２２１、２２２、２２３、２２４、２２５および２２６がこの順に積層された構成である。層間絶縁膜２２１〜２２６は、それぞれ、例えば熱酸化またはＣＶＤ法等で成膜される酸化ケイ素膜で構成される。絶縁体２２の層間には、複数のトランジスター２３および各種配線のそれぞれが適宜に配置される。
第１基体２１上には層間絶縁膜２２１が配置される。層間絶縁膜２２１と層間絶縁膜２２２との間にはトランジスター２３が配置される。詳細な図示はしないが、トランジスター２３は、半導体層、ゲート電極およびゲート絶縁膜を有する。当該半導体層は、ソース領域、ドレイン領域およびチャネル領域を有する。層間絶縁膜２２２と層間絶縁膜２２３との間には、走査線２４４が配置される。走査線２４４は、トランジスター２３のゲート電極に電気的に接続される。層間絶縁膜２２３と層間絶縁膜２２４との間には、容量線２４５が配置される。層間絶縁膜２２４と層間絶縁膜２２５との間には、蓄積容量２４０が配置される。蓄積容量２４０は、例えばトランジスター２３のドレイン領域に電気的に接続される電極と、容量線２４５に電気的に接続される電極と、これら２個の電極の間に配置された誘電体層とを有する。層間絶縁膜２２５と層間絶縁膜２２６との間には、データ線２４６が配置される。データ線２４６はトランジスター２３のソース領域に電気的に接続される。なお、図４では、絶縁体２２の層間に配置されたトランジスター２３および各種配線が模式的に示される。各種配線の配置は図４に示す例に限定されず任意である。例えば、データ線２４６よりも液晶層９側に蓄積容量２４０が配置されてもよい。
蓄積容量２４０が有する各電極は、例えば窒化チタン膜で構成される。走査線２４４、容量線２４５、およびデータ線２４６等の各種配線は、例えば、アルミニウム膜と窒化チタン膜との積層体で構成される。アルミニウム膜を含むことで、窒化チタン膜のみで構成される場合に比べて低抵抗化を図ることができる。なお、これら電極または各種配線のそれぞれは、前述の材料以外の材料で構成されてもよい。例えば、これら電極または配線のそれぞれは、タングステン、チタン、クロム、鉄およびアルミニウム等の金属、金属窒化物、ならびに金属シリサイド等で構成されてもよい。
配線層２４上には、導光層２０が配置される。導光層２０は、絶縁層２５と、レンズ層２６と、保護層２７とを有する。絶縁層２５は、透光性および絶縁性を有する。絶縁層２５の材料は、例えば酸化ケイ素および酸窒化ケイ素等のケイ素を含む無機材料である。絶縁層２５における配線層２４と反対の面には、複数の湾曲状の凹面２５１が設けられる。図示しないが、複数の凹面２５１は、平面視で行列状に配置される。１個の凹面２５１は、１つの画素電極２８に対応する。具体的には、１個の凹面２５１は、平面視で１個の画素電極２８と重なる。
絶縁層２５上には、複数の凹面２５１の内側を埋めるようにレンズ層２６が配置される。レンズ層２６は、透光性および絶縁性を有する。レンズ層２６の屈折率は、絶縁層２５の屈折率とは異なり、本実施形態では絶縁層２５の屈折率よりも大きい。レンズ層２６は、複数のレンズ２６０を有する。複数のレンズ２６０は、凹面２５１に接触する凸面であるレンズ面を含む。したがって、図示しないが、１個のレンズ２６０は、平面視で１個の画素電極２８と重なる。かかるレンズ２６０のレンズ面によって光を屈折させることで、トランジスター２３への光の入射を抑制することができる。
レンズ層２６は、第１層２６１と第２層２６２を有する。第１層２６１は、絶縁層２５と第２層２６２との間に配置され、絶縁層２５と第２層２６２とに接触する。第１層２６１は、凹面２５１の形状に沿って形成される。第２層２６２の厚さは、第１層２６１の厚さよりも厚い。第２層２６２は、凹面２５１の内側の領域のうち第１層２６１以外の部分を埋める。本実施形態では、第１層２６１の材料と第２層２６２の材料とは、同一である。第１層２６１の材料および第２層２６２の材料は、それぞれ、例えば酸窒化シリコン等のケイ素を含む無機材料である。
レンズ層２６と複数の画素電極２８との間には、保護層２７が配置される。保護層２７は、例えば、ＢＳＧ（Borosilicate Glass）等の透光性および吸湿性を有する無機材料で構成される。なお、保護層２７は省略されてもよい。また、保護層２７上には、複数の画素電極２８が配置される。画素電極２８は、透光性を有しており、例えばＩＴＯまたはＩＺＯ等の透明導電材料で構成される。複数の画素電極２８上には、第１配向膜２９が配置される。
素子基板２は、光が透過する複数の透光領域Ａ１１と、光を遮断する配線領域Ａ１２とを有する。図示はしないが、複数の透光領域Ａ１１は、行列状に配置され、それぞれ平面視でほぼ四角形状をなす。各透光領域Ａ１１には、画素電極２８が設けられる。配線領域Ａ１２は、図示はしないが、平面視で格子状をなし、透光領域Ａ１１を囲む。配線領域Ａ１２には、トランジスター２３、走査線２４４、データ線２４６、および容量線２４５が設けられる。
以上説明した素子基板２は、凹面２５１を有する透光性の絶縁層２５と、凹面２５１の内側に配置されるレンズ２６０を有するレンズ層２６と、を備える。また、レンズ層２６は、第１層２６１と、第２層２６２とを有する。つまり、レンズ層２６は、複数の層で形成される。このように、レンズ層２６を複数の層で形成すると、後述の製造時において、第１透光層２６１ａの成膜により生じる素子基板２の反りと、第２透光層２６２ａの成膜により生じる素子基板２の反りを抑制することができる。したがって、第１透光層２６１ａの成膜後の平坦化処理時、および第２透光層２６２ａの成膜後の平坦化処理時において、素子基板２の反りによる平坦化処理時の搬送トラブル、レンズ層２６およびその下層を含む素子基板２に割れ等の不具合が生じることを回避することができる。
１−４．電気光学装置１００の製造方法
図５は、電気光学装置１００の製造方法の流れを示す図である。図５では、電気光学装置１００の製造工程のうち、主に導光層２０の製造工程が代表的に示される。なお、電気光学装置１００のうち導光層２０以外の構造は、公知の方法により製造することができる。
図５に示すように、素子基板２の製造方法は、凹面形成工程Ｓ１０と、第１透光層形成工程Ｓ１１と、第１犠牲層形成工程Ｓ１２と、第１層形成工程Ｓ１３と、エッチング工程Ｓ１４と、第２透光層形成工程Ｓ１５と、第２犠牲層形成工程Ｓ１６と、レンズ層形成工程Ｓ１７と、を有する。以下、各工程が順次説明される。
図６は、凹面形成工程Ｓ１０を説明するための断面図である。図６に示すように、凹面形成工程Ｓ１０では、複数の凹面２５１を有する絶縁層２５が形成される。具体的には、まず、例えば、ＣＶＤ法等の蒸着法を用いて、酸化ケイ素等のケイ素を含む無機材料膜が形成される。次いで、当該無機材料膜上に、複数の凹面２５１に対応する複数の開口を有するレジストマスクが形成される。次いで、レジストマスクを用いて、ウェットエッチング等のエッチングにより当該無機材料膜の一部が除去される。これにより、複数の湾曲状の凹面２５１を有する絶縁層２５が形成される。
図７は、第１透光層形成工程Ｓ１１を説明するための断面図である。図７に示すように、第１透光層形成工程Ｓ１１では、複数の凹面２５１上に、透光性の第１透光層２６１ａが形成される。第１透光層２６１ａは、ＣＶＤ法等の蒸着法により形成される。第１透光層２６１ａの材料は絶縁層２５の材料と異なり、本実施形態では第１透光層２６１ａの屈折率は、絶縁層２５の屈折率よりも大きい。第１透光層２６１ａの材料は、例えば酸窒化ケイ素である。
第１透光層２６１ａは、凹面２５１の形状に沿って凹面２５１上に成膜される。第１透光層２６１ａは凹面２５１の内側の領域全てを埋めていない。そのため、凹面２５１の内側の領域全てを埋める場合に比べ、第１透光層２６１ａの厚さを薄くすることができる。そして、第１透光層２６１ａの厚さが薄いので、第１透光層２６１ａの残留応力を低減することができる。それゆえ、第１透光層２６１ａの成膜により素子基板２に生じる反り等の変形を抑制することができる。そして、素子基板２の反りが抑制されているため、その後の平坦化処理時において、素子基板２の反りによる平坦化処理時の搬送トラブル、レンズ層２６およびその下層を含む素子基板２に割れ等の不具合が生じることを回避することができる。
図８は、第１犠牲層形成工程Ｓ１２を説明するための断面図である。図８に示すように、第１犠牲層形成工程Ｓ１２では、複数の凹面２５１上に第１犠牲層２０１ａが形成される。第１犠牲層２０１ａは、第１透光層２６１ａに接触する。第１犠牲層２０１ａは、凹面２５１の内側の領域のうち第１透光層２６１ａ以外の部分を埋める。
第１犠牲層２０１ａの材料は、第１透光層２６１ａの材料と異なる。第１犠牲層２０１ａの材料は、例えば、酸化およびケイ素を含む無機材料である。具体的には、第１犠牲層２０１ａの材料は、例えば、二酸化ケイ素、ＢＳＧ（Borosilicate Glass）、およびＢＰＳＧ（Boro-phospho silicate glass）等である。特に、第１透光層２６１ａの材料が酸窒化ケイ素であり、かつ、第１犠牲層２０１ａの材料が二酸化ケイ素、ＢＳＧまたはＢＰＳＧであることで、第１犠牲層２０１ａの残留応力を第１透光層２６１ａの残留応力よりも小さくすることができる。言い換えると、第１犠牲層２０１ａは、第１透光層２６１ａよりも残留応力が小さい材料で構成されることが好ましい。かかる第１犠牲層２０１ａを用いることで、第１犠牲層２０１ａの成膜により素子基板２に生じる反りを抑制することができる。そのため、その後の工程において、当該素子基板２の反りによる平坦化処理時の搬送トラブル、素子基板２に割れ等の不具合が生じることを回避することができる。
第１犠牲層２０１ａを用いることで、第１犠牲層２０１ａを用いない場合に比べ、第１透光層２６１ａの厚さを薄くすることができるため、第１犠牲層２０１ａを成膜した際に
素子基板２に生じる反りを抑えることができる。したがって、後述の工程で第１透光層２６１ａ等を研磨する際、素子基板２の反りに起因する研磨装置内での搬送不具合、レンズ層２６およびその下層を含む素子基板２に割れ等の不具合が発生することを解消できる。
第１犠牲層２０１ａは、例えばＣＶＤ法等の蒸着法により形成される。ＣＶＤ法を用いることで、無機材料で構成される第１犠牲層２０１ａを迅速に形成することができる。特に、第１犠牲層２０１ａは高密度プラズマＣＶＤ法により形成されることが好ましい。高密度プラズマＣＶＤ法は、成膜時にスパッタリング効果（Ａｒイオンで第１透光層２６１ａ表面の凹凸を削る）がある。このスパッタリング効果により、第１透光層２６１ａの表面の凹凸を解消しつつ第１犠牲層２０１ａを成膜できる。よって、第１犠牲層２０１ａの表面の平滑化を図ることができる。そのため、平坦化処理として第１透光層２６１ａを研磨する際に、必要な研磨量を少なくすることができる。
図９は、第１層形成工程Ｓ１３を説明するための断面図である。図９に示すように、第１層形成工程Ｓ１３では、第１透光層２６１ａから第１層２６１が形成され、第１犠牲層２０１ａから犠牲層残部２０１ｂが形成される。具体的には、図８に示す第１透光層２６１ａおよび第１犠牲層２０１ａが、ＣＭＰ等により研磨される。第１犠牲層２０１ａが研磨されることにより第１犠牲層２０１ａの残部である犠牲層残部２０１ｂが形成され、第１透光層２６１ａが研磨されることにより第１透光層２６１ａの残部である第１層２６１が形成される。また、第１犠牲層２０１ａが研磨されることで、犠牲層残部２０１ｂの平坦化が図られる。第１層形成工程Ｓ１３では、第１犠牲層２０１ａの研磨量に比べ、第１透光層２６１ａの研磨量は少ない。
図１０は、エッチング工程Ｓ１４を説明するための断面図である。図１０に示すように、エッチング工程Ｓ１４では、図９に示される犠牲層残部２０１ｂがエッチングにより除去される。当該エッチングは、ウェットエッチングであることが好ましい。つまり、犠牲層残部２０１ｂは、ウェットエッチングにより除去されることが好ましい。ウェットエッチングが用いられることで、ドライエッチングが用いられる場合に比べ、異なる膜の選択比を出しやすいので、選択的に第１犠牲層２０１ａを除去しやすいという利点がある。第１犠牲層２０１ａが酸素およびケイ素を含む無機材料である場合、当該ウェットエッチングでは、例えば、ＢＨＦ（バッファードフッ酸）、またはＤＨＦ（希フッ酸）等のフッ素系のエッチング液が用いられる。
当該ウェットエッチングにおける犠牲層残部２０１ｂのエッチングレートは、当該ウェットエッチングにおける第１層２６１のエッチングレートよりも速い。つまり、第１犠牲層２０１ａは、第１透光層２６１ａの材料よりも当該ウェットエッチングにおけるエッチングレートが速い材料で形成される。なお、第１犠牲層２０１ａのエッチングレートが第１透光層２６１ａのエッチングレートよりも速くなるよう、第１透光層２６１ａの密度または第１犠牲層２０１ａの密度が調整されてもよい。犠牲層残部２０１ｂのエッチングレートが第１層２６１のエッチングレートよりも速いことで、エッチング工程Ｓ１４において、犠牲層残部２０１ｂを選択的にかつ簡単に除去することができる。
図１１は、第２透光層形成工程Ｓ１５を説明するための断面図である。第２透光層形成工程Ｓ１５では、第１層２６１上に、第１層２６１に接触する透光性の第２透光層２６２ａが形成される。第２透光層２６２ａは、凹面２５１の内側の領域のうち第１層２６１以外の部分を埋めるように形成される。第２透光層２６２ａは、前述のように、例えばＣＶＤ法等の蒸着法により形成される。
凹面２５１の内側の領域は、第１層２６１と第２透光層２６２ａで埋められるので、第２透光層２６２ａのみで、凹面２５１の内側の領域を埋める場合に比べて、第２透光層２６２ａの厚みを薄くできる。したがって、第２透光層２６２ａの成膜により素子基板２に生じする反りを抑制することができる。そのため、その後の工程において、当該素子基板２の反りによる平坦化処理時の搬送トラブル、レンズ層２６およびその下層を含む素子基板２の割れ等の不具合が発生することを回避することができる。
第２透光層２６２ａの材料は、例えば酸窒化ケイ素である。第２透光層２６２ａの材料は、第１透光層２６１ａの材料と同一である。同一であることで、最終的に、均質なレンズ層２６を形成することができる。第１透光層２６１ａと第２透光層２６２ａとが互いに異なる材料で構成されると、第１透光層２６１ａと第２透光層２６２ａとの界面での不要な界面反射が生じ易い。しかし、第１透光層２６１ａと第２透光層２６２ａとが同一の材料であることで、当該界面反射を防ぐことができる。
また、前述の第１透光層２６１ａの材料および第２透光層２６２ａの材料は、それぞれ酸窒化ケイ素であることが好ましい。酸窒化ケイ素であることで、ＣＶＤ法により第１透光層２６１ａおよび第２透光層２６２ａを好適に形成することができる。また、絶縁層２５が酸化ケイ素である場合、第１透光層２６１ａおよび第２透光層２６２ａの各材料が酸窒化ケイ素であることで、絶縁層２５よりも屈折率が高いレンズ層２６を形成することができる。
図１２は、第２犠牲層形成工程Ｓ１６を説明するための断面図である。図１２に示すように、第２犠牲層形成工程Ｓ１６では、第２透光層２６２ａ上に第２犠牲層２０２ａが形成される。第２犠牲層２０２ａは、第２透光層２６２ａに接触する。
第２犠牲層２０２ａの材料は、第２透光層２６２ａの材料と異なる。なお、第２犠牲層２０２ａの材料は、第１犠牲層２０１ａと同一であるが、異なっていてもよい。第２犠牲層２０２ａの材料は、例えば酸化およびケイ素を含む無機材料である。具体的には、第２犠牲層２０２ａの材料は、例えば、二酸化ケイ素、ＢＳＧ、およびＢＰＳＧ等である。特に、第２透光層２６２ａの材料が酸窒化ケイ素であり、かつ、第２犠牲層２０２ａの材料が二酸化ケイ素、ＢＳＧまたはＢＰＳＧであることで、第２犠牲層２０２ａの残留応力を第２透光層２６２ａの残留応力よりも小さくすることができる。言い換えると、第２犠牲層２０２ａは、第２透光層２６２ａよりも残留応力が小さい材料で構成されることが好ましい。かかる第２犠牲層２０２ａを用いることで、第２犠牲層２０２ａの成膜により素子基板２に生じる反りを抑制することができる。そのため、その後の工程において、当該素子基板２の反りによる平坦化処理時の搬送トラブル、レンズ層２６およびその下層を含む素子基板２に割れ等の不具合が発生することを回避することができる。
第２犠牲層２０２ａを用いることで、第２犠牲層２０２ａを用いない場合に比べ、第２透光層２６２ａの厚さを薄くすることができ、後述の工程で第２透光層２６２ａを研磨する研磨量を少なくすることができる。そのため、後述の工程における研磨時に、第２透光層２６２ａにかかる応力を小さくすることができる。また、第２透光層２６２ａの厚さを薄くすることができるので、第２透光層２６２ａの残留応力を小さくすることができる。よって、第２透光層２６２ａの成膜により素子基板２に生じる反りを抑制することができる。
第２犠牲層２０２ａは、例えばＣＶＤ法等の蒸着法により形成される。特に、第２犠牲層２０２ａは高密度プラズマＣＶＤ法により形成されることが好ましい。上述したように高密度プラズマＣＶＤ法は、成膜時にスパッタリング効果（Ａｒイオンで第２透光層２６２ａを叩いて削る）がある。このスパッタリング効果により、Ａｒイオンが到達しやすい凸部を削りながら成膜できるため、第２透光層２６２ａの表面の凹凸を解消しつつ第２犠牲層２０２ａを成膜できる。よって、第２犠牲層２０２ａの表面の平滑化を図ることができる。そのため、平坦化処理として第２透光層２６２ａを研磨する際に、必要な研磨量を少なくすることができる。
図１３は、レンズ層形成工程Ｓ１７を説明するための断面図である。図１３に示すように、レンズ層形成工程Ｓ１７では、第１層２６１と第２層２６２とを含むレンズ層２６が形成される。具体的には、図１２に示す第２透光層２６２ａおよび第２犠牲層２０２ａが、ＣＭＰ等により研磨される。第２犠牲層２０２ａは研磨されることで除去される。第２透光層２６２ａは研磨されることで、第２透光層２６２ａの表面が平坦化され、第２透光層２６２ａの残部である第２層２６２が形成される。第２層２６２が形成されることにより、第１層２６１と第２層２６２とを含むレンズ層２６が形成される。
以上のように、素子基板２の製造方法は、第１透光層形成工程Ｓ１１と、第１犠牲層形成工程Ｓ１２と、第１層形成工程Ｓ１３と、エッチング工程Ｓ１４と、第２透光層形成工程Ｓ１５と、第２犠牲層形成工程Ｓ１６と、レンズ層形成工程Ｓ１７と、を有する。つまり、素子基板２の製造方法では、透光層の形成、犠牲層の形成および犠牲層の研磨が複数回行われることで、レンズ層２６が形成される。かかる素子基板２の製造方法によれば、犠牲層を用いずにレンズ層２６を形成する場合に比べ、レンズ層２６を成膜した際の素子基板２に生じる反りを抑制することができる。したがって、レンズ層２６を研磨する際において、素子基板２の反りが抑えられているため、素子基板２の反りに起因する研磨装置内での搬送不具合、レンズ層２６およびその下層を含む素子基板２に割れ等の不具合が発生することを解消できる。
また、レンズ層２６は、各種配線を有する配線層２４と、複数の画素電極２８との間に配置される。一般的に、レンズ層２６の残留応力を取り除くためのアニール温度は、配線層２４が有する配線の物性が変化してしまう温度である耐熱限界温度よりも高い。そのため、配線層２４上に形成されるレンズ層２６を、前述の方法により形成することで、アニールを省略することができる。よって、配線層２４が有する各種配線に損傷が生じるおそれを低減することができる。
２．変形例
以上に例示した実施形態は多様に変形され得る。前述の実施形態に適用され得る具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様は、相互に矛盾しない範囲で適宜に併合され得る。
前述の実施形態では、配線層２４上にレンズ層２６が配置されるが、「レンズ層」は、配線層２４の下層に配置されてもよい。図１４は、変形例における素子基板２Ａの一部を拡大した断面図である。図１４に示すように、素子基板２Ａは、配線層２４の下層に、レンズ層３２およびレンズ層３４を有する。具体的には、第１基体２１と配線層２４との間には、絶縁層３１、レンズ層３２、絶縁層３３およびレンズ層３４が順に設けられる。絶縁層３１および３３は、それぞれ、例えば、酸素およびケイ素を含む無機材料で構成され、レンズ層３２および３４は、それぞれ、例えば酸窒化ケイ素で構成される。レンズ層３２は、複数のレンズ３２０を有する。各レンズ３２０は、絶縁層３１の凹面３１１に接触するレンズ面を有する。レンズ層３２は、第１層３２１と第２層３２２とを有する。第１層３２１は、絶縁層３１と第２層３２２との間に位置する。また、レンズ層３４は、複数のレンズ３４０を有する。各レンズ３４０は、絶縁層３３の凹面３３１に接触するレンズ面を有する。レンズ層３４は、第１層３４１と第２層３４２とを有する。第１層３４１は、絶縁層３３と第２層３４２との間に位置する。かかるレンズ層３２および３４の各製造では、前述の実施形態におけるレンズ層２６の製造と同様に、透光層の形成、犠牲層の形成および犠牲層の研磨が複数回行われる。そのため、第１層３２１を成膜した際の素子基板２Ａの反り、第２層３２２を成膜した際の素子基板２Ａの反り、第１層３４１を成膜した際の素子基板２Ａの反り、および第２層３４２を成膜した際の素子基板２Ａの反りを抑制することができる。したがって、第１層３２１、第２層３２２、第１層３４１、および第２層３４２の形成工程に含まれる研磨ステップにおいて、当該素子基板２Ａの反りに起因する研磨装置内での搬送不具合、レンズ層３２、３４およびその下層を含む素子基板２Ａに割れ等の不具合が発生することを解消できる。
前述の実施形態では、素子基板２にレンズ層２６が設けられるが、対向基板４に「レンズ層」が設けられてもよい。つまり、素子基板２および対向基板４の一方、または双方に、「レンズ層」が設けられていればよい。
図１５は、変形例における対向基板４Ａの一部を拡大した断面図である。図１５に示すように、対向基板４Ａは、レンズ層４６を有する。具体的には、第２基体４１と絶縁膜４２との間には、絶縁層４５およびレンズ層４６が配置される。絶縁層４５は、例えば、酸素およびケイ素を含む無機材料で構成され、レンズ層４６は、例えば酸窒化ケイ素で構成される。レンズ層４６は、複数のレンズ４６０を有する。各レンズ４６０は、絶縁層４５の凹面４５１に接触するレンズ面を有する。レンズ層４６は、第１層４６１と第２層４６２とを有する。第１層４６１は、絶縁層４５と第２層４６２との間に位置する。かかるレンズ層４６を有する対向基板４Ａの製造方法は、前述の実施形態における素子基板２の製造方法と同様に、透光層の形成、犠牲層の形成および犠牲層の研磨が複数回行われる。そのため、第１層４６１を成膜した際の対向基板４Ａの反り、および第２層４６２を成膜した際の対向基板４Ａの反りを抑制することができる。したがって、第１層４６１、および第２層４６２の形成工程に含まれる研磨ステップにおいて、当該対向基板４Ａの反りに起因する研磨装置内での搬送不具合、レンズ層４６およびその下層を含む対向基板４Ａに割れ等の不具合が発生することを解消できる。なお、「レンズ層」は、第２基体４１と絶縁膜４２との間以外の対向基板４Ａが有する層間に形成されてもよい。
前述の実施形態では、レンズ層２６は、第１層２６１と第２層２６２とを有するが、第１層２６１と第２層２６２との間には、第３層が設けられてもよい。つまり、レンズ層２６は、３層以上で構成されてもよい。また、前述の実施形態では、第１透光層２６１ａの材料と第２透光層２６２ａの材料とは同一であるが、異なっていてもよい。また、前述の実施形態では、レンズ層２６の屈折率は、絶縁層２５の屈折率よりも高いが、低くてもよい。
前述の実施形態では、トランジスター２３はＴＦＴである場合を例に説明したが、トランジスター２３はＴＦＴに限定されず、例えば、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）等であってもよい。
前述の実施形態では、アクティブマトリクス駆動方式の電気光学装置１００が例示されるが、これに限定されず、電気光学装置の駆動方式は、例えば、パッシブマトリクス駆動方式等でもよい。
３．電子機器
電気光学装置１００は、各種電子機器に用いることができる。
図１６は、電子機器の一例であるパーソナルコンピューター２０００を示す斜視図である。パーソナルコンピューター２０００は、各種の画像を表示する電気光学装置１００と、電源スイッチ２００１およびキーボード２００２が配置される本体部２０１０と、制御部２００３と、を有する。制御部２００３は、例えばプロセッサーおよびメモリーを含み、電気光学装置１００の動作を制御する。
図１７は、電子機器の一例であるスマートフォン３０００を示す平面図である。スマートフォン３０００は、操作ボタン３００１と、各種の画像を表示する電気光学装置１００と、制御部３００２と、を有する。操作ボタン３００１の操作に応じて電気光学装置１００に表示される画面内容が変更される。制御部３００２は、例えばプロセッサーおよびメモリーを含み、電気光学装置１００の動作を制御する。
図１８は、電子機器の一例であるプロジェクターを示す模式図である。投射型表示装置４０００は、例えば、３板式のプロジェクターである。電気光学装置１ｒは、赤色の表示色に対応する電気光学装置１００であり、電気光学装置１ｇは、緑の表示色に対応する電気光学装置１００であり、電気光学装置１ｂは、青色の表示色に対応する電気光学装置１００である。すなわち、投射型表示装置４０００は、赤、緑および青の表示色に各々対応する３個の電気光学装置１ｒ、１ｇ、１ｂを有する。制御部４００５は、例えばプロセッサーおよびメモリーを含み、電気光学装置１００の動作を制御する。
照明光学系４００１は、光源である照明装置４００２からの出射光のうち赤色成分ｒを電気光学装置１ｒに供給し、緑色成分ｇを電気光学装置１ｇに供給し、青色成分ｂを電気光学装置１ｂに供給する。各電気光学装置１ｒ、１ｇ、１ｂは、照明光学系４００１から供給される各単色光を表示画像に応じて変調するライトバルブ等の光変調器として機能する。投射光学系４００３は、各電気光学装置１ｒ、１ｇ、１ｂからの出射光を合成して投射面４００４に投射する。
以上の電子機器は、前述の電気光学装置１００と、制御部２００３、３００２または４００５と、を備える。電気光学装置１００は前述のように製造時において各基板の反りを低減できるので信頼性に優れる。そのため、パーソナルコンピューター２０００、スマートフォン３０００または投射型表示装置４０００の表示品質を高めることができる。
なお、本発明の電気光学装置が適用される電子機器としては、例示した機器に限定されず、例えば、ＰＤＡ（Personal Digital Assistants）、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、車載用の表示器、電子手帳、電子ペーパー、電卓、ワードプロセッサー、ワークステーション、テレビ電話、およびＰＯＳ（Point of sale）端末等が挙げられる。さらに、本発明が適用される電子機器としては、プリンター、スキャナー、複写機、ビデオプレーヤー、またはタッチパネルを備えた機器等が挙げられる。
以上、好適な実施形態に基づいて本発明を説明したが、本発明は前述の実施形態に限定されない。また、本発明の各部の構成は、前述の実施形態の同様の機能を発揮する任意の構成に置換でき、また、任意の構成を付加できる。
また、前述した説明では、本発明の電気光学装置の一例として液晶装置について説明したが、本発明の電気光学装置はこれに限定されない。例えば、本発明の電気光学装置は、イメージセンサー等にも適用することができる。また、例えば、有機ＥＬ（electro luminescence）、無機ＥＬまたは発光ポリマー等の発光素子を用いた表示パネルに対しても前述の実施形態と同様に本発明が適用され得る。また、着色された液体と当該液体に分散された白色の粒子とを含むマイクロカプセルを用いた電気泳動表示パネルに対しても前述の実施形態と同様に本発明が適用され得る。
１ｂ…電気光学装置、１ｇ…電気光学装置、１ｒ…電気光学装置、２…素子基板、２Ａ…素子基板、４…対向基板、４Ａ…対向基板、８…シール部材、９…液晶層、１１…走査線駆動回路、１２…データ線駆動回路、１４…外部端子、１５…引回配線、２０…透光層、２１…第１基体、２２…絶縁体、２３…トランジスター、２４…配線層、２５…絶縁層、２６…レンズ層、２７…保護層、２８…画素電極、２９…第１配向膜、３１…絶縁層、３２…レンズ層、３３…絶縁層、３４…レンズ層、４１…第２基体、４２…絶縁膜、４３…共通電極、４４…第２配向膜、４５…絶縁層、４６…レンズ層、８０…封止材、８１…注入口、１００…電気光学装置、２０１ａ…第１犠牲層、２０１ｂ…犠牲層残部、２０２ａ…第２犠牲層、２２１…層間絶縁膜、２２２…層間絶縁膜、２２３…層間絶縁膜、２２４…層間絶縁膜、２２５…層間絶縁膜、２２６…層間絶縁膜、２４０…蓄積容量、２４１…遮光体、２４４…走査線、２４５…容量線、２４６…データ線、２５１…凹面、２６０…レンズ、２６１…第１層、２６１ａ…第１透光層、２６２…第２層、２６２ａ…第２透光層、３２０…レンズ、３２１…第１層、３２２…第２層、３４０…レンズ、３４１…第１層、３４２…第２層、４６０…レンズ、４６１…第１層、４６２…第２層、２０００…パーソナルコンピューター、２００１…電源スイッチ、２００２…キーボード、２００３…制御部、２０１０…本体部、３０００…スマートフォン、３００１…操作ボタン、３００２…制御部、４０００…投射型表示装置、４００１…照明光学系、４００２…照明装置、４００３…投射光学系、４００４…投射面、４００５…制御部、Ａ１０…表示領域、Ａ１１…透光領域、Ａ１２…配線領域、Ａ２０…周辺領域、Ｐ…画素。

Claims (9)

  1. 基板と、前記基板上に設けられた画素電極と、前記画素電極と前記基板との間の層に設
    けられ、前記画素電極と電気的に接続されるトランジスターと、前記トランジスターが設
    けられた層と前記画素電極との間に配置された絶縁層に設けられたレンズを備えた電気光
    学装置の製造方法であって、
    前記絶縁層に凹面を形成し、
    前記凹面上に、透光性の第１透光層を形成し、
    前記第１透光層上に、前記第１透光層の材料と異なる材料で前記第１透光層に接触する
    第１犠牲層を形成し、
    前記第１透光層および前記第１犠牲層を研磨することにより、前記第１透光層の残部で
    ある第１層と前記第１犠牲層の残部である犠牲層残部とを形成し、
    前記犠牲層残部をエッチングにより除去し、
    前記第１層上に、透光性の第２透光層を形成し、
    前記第２透光層上に、前記第２透光層の材料と異なる材料で前記第２透光層に接触する
    第２犠牲層を形成し、
    前記第２透光層および前記第２犠牲層を研磨することにより前記第２透光層から第２層
    を形成することで、前記第１層と前記第２層とを含むレンズ層を形成することを特徴とす
    る電気光学装置の製造方法。
  2. 前記第１層の材料と前記第２層の材料とは、同一である請求項１に記載の電気光学装置
    の製造方法。
  3. 前記第１犠牲層および前記第２犠牲層は、それぞれ、高密度プラズマＣＶＤ法により形
    成される請求項１または２に記載の電気光学装置の製造方法。
  4. 前記犠牲層残部は、ウェットエッチングにより除去される請求項１から３のいずれか１
    項に記載の電気光学装置の製造方法。
  5. 前記ウェットエッチングにおける前記第１犠牲層のエッチングレートは、前記ウェット
    エッチングにおける前記第１透光層のエッチングレートよりも速い請求項４に記載の電気
    光学装置の製造方法。
  6. 前記第１層の材料および前記第２層の材料は、それぞれ、酸窒化ケイ素である請求項１
    から５のいずれか１項に記載の電気光学装置の製造方法。
  7. 前記第１犠牲層の材料および前記第２犠牲層の材料は、それぞれ、酸素およびケイ素を
    含む無機材料である請求項１から６のいずれか１項に記載の電気光学装置の製造方法。
  8. 基板と、
    前記基板上に設けられた画素電極と、
    前記画素電極と前記基板との間の層に設けられ、前記画素電極と電気的に接続されるト
    ランジスターと、
    前記トランジスターが設けられた層と前記画素電極との間に配置された第１の絶縁層と
    、
    前記第１の絶縁層と前記画素電極との間に配置され、金属材料よりなる配線と、
    前記配線と前記画素電極との間に配置された第２の絶縁層と、
    前記第２の絶縁層と前記画素電極との間に配置され、第１の凹面を有する第３の絶縁層
    と、
    前記第３の絶縁層と前記画素電極との間に配置され、前記第１の凹面の内側を埋めるレ
    ンズ層と、を備え、
    前記レンズ層は、第１層と、第２層とを有し、
    前記第１層は、断面視で前記第１の凹面の全てを埋めない厚さを有し、前記第１の凹面
    側が、前記第１の凹面に接して配置され、前記第１の凹面の反対側が、前記第１の凹面を
    転写した第２の凹面と、平面視で前記第２の凹面と前記第２の凹面に隣り合う凹面との境
    界に位置する第１の平坦面とを有し、
    前記第２層は、前記第２の凹面と前記第１の平坦面側が、前記第２の凹面と前記第１の
    平坦面とに接して配置され、前記第２の凹面と前記第１の平坦面の反対側が、断面視で前
    記第２の凹面と前記第１の平坦面とに重なる位置に連続する第２の平坦面を有することを
    特徴とする電気光学装置。
  9. 請求項８に記載の電気光学装置と、
    前記電気光学装置の動作を制御する制御部と、を有する、
    電子機器。
JP2019185024A 2019-10-08 2019-10-08 電気光学装置の製造方法、電気光学装置および電子機器 Active JP6885440B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019185024A JP6885440B2 (ja) 2019-10-08 2019-10-08 電気光学装置の製造方法、電気光学装置および電子機器
US17/037,704 US11294222B2 (en) 2019-10-08 2020-09-30 Manufacturing method for electro-optical device, electro-optical device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019185024A JP6885440B2 (ja) 2019-10-08 2019-10-08 電気光学装置の製造方法、電気光学装置および電子機器

Publications (2)

Publication Number Publication Date
JP2021060516A JP2021060516A (ja) 2021-04-15
JP6885440B2 true JP6885440B2 (ja) 2021-06-16

Family

ID=75274139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019185024A Active JP6885440B2 (ja) 2019-10-08 2019-10-08 電気光学装置の製造方法、電気光学装置および電子機器

Country Status (2)

Country Link
US (1) US11294222B2 (ja)
JP (1) JP6885440B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI786775B (zh) * 2021-08-19 2022-12-11 友達光電股份有限公司 顯示裝置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09269483A (ja) * 1996-04-01 1997-10-14 Matsushita Electron Corp 液晶表示素子およびその製造方法
US6894840B2 (en) * 2002-05-13 2005-05-17 Sony Corporation Production method of microlens array, liquid crystal display device and production method thereof, and projector
JP5078265B2 (ja) * 2006-02-27 2012-11-21 リコー光学株式会社 対向基板、液晶表示素子及び液晶プロジェクタ
JP2015200690A (ja) * 2014-04-04 2015-11-12 セイコーエプソン株式会社 マイクロレンズ基板、及び電気光学装置
JP6318881B2 (ja) 2014-06-06 2018-05-09 セイコーエプソン株式会社 マイクロレンズアレイ基板、マイクロレンズアレイ基板の製造方法、電気光学装置、および電子機器
JP6450965B2 (ja) * 2014-10-07 2019-01-16 セイコーエプソン株式会社 マイクロレンズアレイ基板、マイクロレンズアレイ基板を備えた電気光学装置、及び投写型表示装置
US10192916B2 (en) * 2017-06-08 2019-01-29 Visera Technologies Company Limited Methods of fabricating solid-state imaging devices having flat microlenses
JP6531801B2 (ja) 2017-08-29 2019-06-19 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置、および電子機器
KR20200103233A (ko) * 2019-02-22 2020-09-02 삼성디스플레이 주식회사 표시장치 및 그의 제조방법

Also Published As

Publication number Publication date
US11294222B2 (en) 2022-04-05
US20210103184A1 (en) 2021-04-08
JP2021060516A (ja) 2021-04-15

Similar Documents

Publication Publication Date Title
JP6690671B2 (ja) 電気光学装置および電子機器
JP6939857B2 (ja) 電気光学装置、および電子機器
US10948785B2 (en) Electro-optical device, electronic apparatus, and method for manufacturing electro-optical device
JP6885440B2 (ja) 電気光学装置の製造方法、電気光学装置および電子機器
JP6665888B2 (ja) 電気光学装置および電子機器
JP2021033110A (ja) 電気光学装置の製造方法、電気光学装置および電子機器
JP2020134611A (ja) 電気光学装置、電子機器、および電気光学装置の製造方法
JP7342649B2 (ja) 電気光学装置、電気光学装置の製造方法および電子機器
JP6891945B2 (ja) 電気光学装置および電子機器
JP2022139567A (ja) 電気光学装置および電子機器
JP6813045B2 (ja) 電気光学装置および電子機器
JP6908086B2 (ja) 電気光学装置、電気光学装置の製造方法および電子機器
JP2021043244A (ja) 電気光学装置および電子機器
JP2021092680A (ja) 電気光学装置および電子機器
JP7302398B2 (ja) 電気光学装置および電子機器
US11756965B2 (en) Electro-optical device having thick insulating film and electronic apparatus
US20240142834A1 (en) Electro-optical device and electronic apparatus
JP7463872B2 (ja) 電気光学装置および電子機器
US11221528B2 (en) Electro-optical device and electronic apparatus
JP6835122B2 (ja) 電気光学装置および電子機器
JP7124837B2 (ja) 電気光学装置および電子機器
JP2022079973A (ja) 電気光学装置、電気光学装置の製造方法および電子機器
JP2022139554A (ja) 電気光学装置および電子機器
JP2020126250A (ja) 電気光学装置および電子機器
JP2024065466A (ja) 電気光学装置および電子機器

Legal Events

Date Code Title Description
RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20200811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201116

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20201116

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20201210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210413

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210426

R150 Certificate of patent or registration of utility model

Ref document number: 6885440

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150