JP6872711B2 - 半導体装置および製造方法 - Google Patents

半導体装置および製造方法 Download PDF

Info

Publication number
JP6872711B2
JP6872711B2 JP2018542336A JP2018542336A JP6872711B2 JP 6872711 B2 JP6872711 B2 JP 6872711B2 JP 2018542336 A JP2018542336 A JP 2018542336A JP 2018542336 A JP2018542336 A JP 2018542336A JP 6872711 B2 JP6872711 B2 JP 6872711B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor chip
semiconductor device
thickness
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018542336A
Other languages
English (en)
Other versions
JPWO2018061711A1 (ja
Inventor
秀和 中村
秀和 中村
柳原　学
学 柳原
智彦 中村
智彦 中村
祐介 片桐
祐介 片桐
大谷　克実
克実 大谷
毅 川端
毅 川端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2018061711A1 publication Critical patent/JPWO2018061711A1/ja
Priority to JP2021036585A priority Critical patent/JP6979610B2/ja
Application granted granted Critical
Publication of JP6872711B2 publication Critical patent/JP6872711B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Description

本開示は、窒化物半導体装置に関し、シリコン基板表面に形成されたＩｎｘＧａｙＡｌ１−ｘ−ｙＮ層を有する窒化物半導体チップを収納する半導体装置およびその製造方法に関する。
近年、窒化ガリウム（ＧａＮ）に代表されるＩＩＩ−Ｖ族窒化物系化合物半導体、いわゆる窒化物半導体が注目を集めている。
図１７は、特許文献１に記載された窒化物半導体装置の断面構造を模式的に表した図である。同図に示すように。特許文献１に記載された窒化物半導体装置は、厚さ３００μｍ以上のサファイア基板上に成長されたIII族窒化物半導体からなるIII族窒化物半導体素子１６１と、III族窒化物半導体素子１６１が搭載されるヒートシンク１６２と、ヒートシンク１６２とIII族窒化物半導体素子１６１とを接合する融点３００℃以上のはんだ１６３とを備える。この構成によれば、III族窒化物半導体素子１６１のクラック発生を抑制する。ここでいうクラックは、ヒートシンク１６２とIII族窒化物半導体素子１６１とを接合するはんだ付け時とその後の冷却時との温度差と、ヒートシンク１６２とＩＩＩ族窒化物半導体素子１６１との熱膨張率の差と、それによる応力とに起因する。
特開２００８−１０３５５８号公報
特許文献１は、サファイア基板ベースの窒化物半導体チップにおけるクラック発生の抑制を図っている。しかし、シリコン基板ベースの窒化物半導体チップを備える半導体装置では、窒化物半導体チップでは依然クラックが発生する可能性がある。
本開示は、シリコン基板ベースの窒化物半導体チップのクラック発生を抑制する半導体装置およびその製造方法を提供する。
上記課題を解決するために、本開示の一形態に係る半導体装置は、第１の熱膨張係数のシリコン基板、および、前記シリコン基板の表面に接して形成されたＩｎｘＧａｙＡｌ１−ｘ−ｙＮ層（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）を有する窒化物半導体チップと、前記第１の熱膨張係数よりも大きい第２の熱膨張係数のダイパッドと、前記窒化物半導体チップの裏面と前記ダイパッドとを接合する接着剤とを、有し、前記窒化物半導体チップの長辺の長さＬは３．１２ｍｍ以上であり、前記ダイパッドの厚さｔｍ（ｍｍ）と前記半導体チップの長辺の長さＬ（ｍｍ）とはｔｍ ≧ ２．００×１０−３×Ｌ２＋０．１７３の関係を満たし、表面実装型である。
また、本開示の一態様に係る半導体装置の製造方法は、第１の熱膨張係数のシリコン基板、および、前記シリコン基板の表面に接して形成されたＩｎｘＧａｙＡｌ１−ｘ−ｙＮ層（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）を有する窒化物半導体チップと、前記第１の熱膨張係数よりも大きい第２の熱膨張係数のダイパッドと、前記窒化物半導体チップの裏面と前記ダイパッドとを接合する接着剤とを有する半導体装置の製造方法であって、前記窒化物半導体チップの長辺の長さＬ（ｍｍ）および前記ダイパッドの厚さｔｍ（ｍｍ）のうちの一方の寸法を決定する工程と、ｔｍ ≧ ａ×Ｌ２＋ｂ（ａ、ｂはそれぞれ零でない定数）の式の範囲内で、前記長さＬおよび前記厚さｔｍのうちの他方の寸法を決定する工程とを有する。
本開示によれば、窒化物半導体チップのクラック発生を抑制することができる。
図１は、窒化物半導体チップに２段階で反りが発生するメカニズムを示す説明図である。 図２は、実施の形態１に係る窒化物半導体チップの構成例を示す断面図である。 図３は、実施の形態１に係る半導体装置の構成例を示す断面図である。 図４は、実施の形態１に係る半導体装置の構成例を示す上面透視図である。 図５Ａは、実施の形態１に係る半導体装置のより具体的な構成例を示す上面透視図である。 図５Ｂは、実施の形態１に係る半導体装置のより具体的な他の構成例を示す上面透視図である。 図６は、実施の形態１に係る半導体装置の外観を示す４面図である。 図７は、窒化物半導体チップのクラック発生率の、窒化物半導体チップの厚さに対する依存性を示す図である。 図８Ａは、窒化物半導体チップの厚さに対するミーゼス応力の依存性を示す図である。 図８Ｂは、窒化物半導体チップの厚さに対するミーゼス応力の依存性および近似式による曲線を示す図である。 図９は、Ｃｕ基板からなるダイパッドの厚さに対するミーゼス応力の、依存性を示す図である。 図１０は、窒化物半導体チップの長辺の長さに対するミーゼス応力の依存性を示す図である。 図１１は、窒化物半導体チップがクラックを起こさない条件を求めた結果であって、Ｃｕ基板からなるダイパッドの厚さとチップの長辺の長さとの依存性を示す図である。 図１２は、積層体に生じる反りを定量化するための積層体のモデルを示す模式図である。 図１３は、窒化物半導体チップの厚さに対するバックグラインドの加工歩留の依存性を示す図である。 図１４は、Ｐｂ重量比に対するＰｂ系はんだの融点の依存性を示す図である。 図１５は、２次実装の標準的な熱プロファイルを示す図である。 図１６は、実施の形態における半導体装置の製造方法の一例を示すフローチャートである。 図１７は、従来の窒化物半導体装置の断面構造を模式的に表した図である。
（本開示の基礎となった知見）
本発明者らは、「背景技術」の欄において記載した半導体装置に関し、以下の問題が生じることを見出した。
窒化物半導体は、一般式ＩｎｘＧａｙＡｌ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）で表され、ＩＩＩ族元素であるアルミニウム（Ａｌ）、ガリウム（Ｇａ）及びインジウム（Ｉｎ）と、Ｖ族元素である窒素（Ｎ）とからなる化合物半導体である。
窒化物半導体は、炭化珪素、サファイア、シリコン等の基板上に、有機金属気相成長法（ＭＯＣＶＤ: Metal Organic Chemical Vapor Deposition）により、エピタキシャル成長するのが一般的である。
特に近年、窒化物半導体を用いたパワーデバイスはサーバー用電源、基地局用電源、車載用途等において、１チップで５０アンペア以上の大電流化の期待が著しく高い傾向がある。
それにともなって、窒化物半導体チップのサイズも大きくなってきており、最近では窒化物半導体チップの一辺の長さが３ｍｍを超えるものが必要となっている。
また、窒化物半導体チップを収納するパッケージは低インダクタンス化が求められ、端子の寄生インダクタンスが低減できる表面実装型のパッケージでの実装が進んでいる。
係る大きなサイズの窒化物半導体チップと表面実装パッケージを用いた窒化物半導体装置は、窒化物半導体の熱膨張係数とシリコン基板の熱膨張係数及び表面実装パッケージのダイパッド材の熱膨張係数の差による歪みが大きく現れ、窒化物半導体チップに反りが発生して窒化物半導体のクラックという極めて深刻な問題が生じる。
本発明者らは、このような窒化物半導体のクラック発生の原因について、半導体装置の製造工程において２段階で反りが発生することを見出した。
図１は、窒化物半導体チップ６に２段階で反りが発生するメカニズムを示す説明図である。
まず、１段階目の反りの発生について説明する。
図１の（１ａ）および（１ｂ）は、窒化物半導体チップ６に１段階目の反りが発生するメカニズムを示す。図１の（１ａ）および（１ｂ）に示すように窒化物半導体チップ６は、シリコン基板２とＩｎＧａＡｌＮ層４とを有する。シリコン基板２はＩｎＧａＡｌＮ層４を形成するための基材であり、サファイア基板よりも低コスト、低熱抵抗、かつ加工性が良い点で優れている。ＩｎＧａＡｌＮ層４は、シリコン基板２の表面にエピタキシャル成長により形成されたＩｎｘＧａｙＡｌ１−ｘ−ｙＮからなる層である。ここで、ｘ、ｙは、上記の通り組成比である。また、ＩｎＧａＡｌＮ層４は、エピ層（エピタキシャル層の略）、または窒化物層とも呼ぶ。
図１の（１ａ）は、高温時つまりエピタキシャル成長時における窒化物半導体チップ６を模式的に示している。シリコン基板２上にＩｎＧａＡｌＮ層４をエピタキシャル成長させる時、窒化物半導体チップ６は１０００度程度の高温になる。
これに対して、図１の（１ｂ）は常温時（例えば約２５度）つまりエピタキシャル成長後に常温にまで冷却された時における窒化物半導体チップ６を模式的に示している。高温から常温への温度差、および、シリコン基板２とＩｎＧａＡｌＮ層４との熱膨張率の差に起因して、窒化物半導体チップ６には下に凸の反りが生じる。
より詳しく言うと、ＩｎＧａＡｌＮ層４の熱膨張係数は約５．４５×１０−６／℃であり、シリコン基板２の熱膨張係数は約２．４×１０−６／℃である。ＩｎＧａＡｌＮ層４の熱膨張係数はシリコン基板２の熱膨張係数より大きい。このため、高温から常温への温度差によるＩｎＧａＡｌＮ層４の収縮量はシリコン基板２の収縮量よりも大きい。これにより、窒化物半導体チップ６には下側に凸の反りが発生する。なお、図１の（１ｂ）の反りは説明のために誇張して図示している。
また、シリコン基板２の厚さが薄いほど、ＩｎＧａＡｌＮ層４からの応力の影響を受けて、下に凸の反りが大きくなる。下に凸の反りによって、シリコン基板２の引張応力は大きくなる。この引張応力が許容応力を超えると窒化物半導体チップ６が破断する。
次に、２段階目の反りの発生について説明する。
図１の（２ａ）および（２ｂ）は、窒化物半導体チップ６に２段階目の反りが発生するメカニズムを示す。図１の（２ａ）および（２ｂ）は、窒化物半導体チップ６とダイパッド１０との積層体を示している。ダイパッド１０は、例えばリードフレームの一部であり、Ｃｕ基板等である。積層体は、半導体装置の製造工程において窒化物半導体チップ６とダイパッド１０とが接着剤８によって接着されたものである。接着剤８は、はんだである。
図１の（２ａ）は、高温時つまり窒化物半導体チップ６をダイパッド１０にはんだ付けしている時における積層体を模式的に示している。はんだ付けの高温時は、はんだが液状に溶解しているため窒化物半導体チップ６がダイパッド１０に固定されておらず２段階目の反りはまだ発生していない。接着剤８としてのはんだには、例えば、鉛系はんだまたは金シリコン（ＡｕＳｉ）はんだ等があり、はんだ付け時の積層体の温度は、約３６０〜３８０度程度になる。このときの窒化物半導体チップ６は、図１の（１ｂ）に示した１段階目の下に凸の反りがある状態である。ただし、図１の（２ａ）の状態は（１ａ）よりも低い温度で（１ｂ）よりも高い温度なので、窒化物半導体チップ６の１段階目の反りが少し緩和されているかもしれない。
これに対して図１の（２ｂ）は常温時つまりはんだ付けによる接着後の常温時における積層体を模式的に示している。窒化物半導体チップ６は接着剤８によりダイパッド１０に固着されている。はんだ付けの高温から常温への温度差、および、窒化物半導体チップ６とダイパッド１０の熱膨張率の差に起因して、２段階目の反りとして上に凸の反りが積層体に発生する。ただし、図１の（２ｂ）では、説明のため反りを誇張して図示している。
より詳しく説明すると、窒化物半導体チップ６の大部分を占めるシリコン基板２の熱膨張係数は２．４×１０−６／℃である。ダイパッド１０ここではＣｕ基板）の熱膨張係数は約１６．８×１０−６／℃である。Ｃｕ基板の熱膨張係数がシリコン基板２の熱膨張係数より大きいため、高温から常温に変化した時、ダイパッド１０（Ｃｕ基板）の収縮量はシリコン基板２の収縮量より大きい。このため、２段階目の反りとして積層体には上に凸の反りが発生する。
上記の２段階の反りは重畳する。つまり、下凸反りの窒化物半導体チップ６（図１の（１ｂ））は、ダイパッド１０のＣｕ基板の熱膨張係数がシリコン基板２の熱膨張係数より十分に大きいため、２段階目では、逆反りの上凸反りになる（図１の（２ｂ））。この時、窒化物半導体チップ６の引張応力がさらに大きくなる。
以上のように、１段階目の反りとして、図１の（１ｂ）における窒化物半導体チップ６のシリコン基板２の厚さと反りの関係は、シリコン基板２が薄くなるほど、下凸反りとなる。２段階目の反りとして、図１の（２ｂ）における窒化物半導体チップ６とＣｕ基板からなるダイパッド１０の反りの関係は、シリコン基板２が厚くなるとほど上凸反りになる。
このような２段階の反りの発生が、窒化物半導体チップ６のクラックを発生させる原因となる。
特許文献１に開示された先行技術では、サファイア基板上の窒化物半導体チップに限定されている。パワーデバイスとしては、サファイヤよりも熱伝導率が高く、かつ、コストも低いシリコン基板２に形成された窒化物半導体チップ６が適している。
また、熱膨張係数はサファイアが８．５ｐｐｍ／℃であるのに対して、シリコンは３．４ｐｐｍ／℃である。ＧａＮの熱膨張係数７．８ｐｐｍ／℃との差がサファイアよりもシリコンの方が大きいため、シリコンベースの窒化物半導体チップ６はサファイアベースの窒化物半導体チップよりもクラックがより発生しやすい傾向にある。
さらに、特許文献１はチップとパッケージの間に、ＡｌＮ基板からなるヒートシンクを用いているが、ＡｌＮよりも熱伝導度が高くてコストが低いＣｕ製のダイパッドに直接実装することがパワーデバイスとして望ましい。
また、窒化物半導体チップを鉛フリーハンダで接合しているが、パワーデバイスとしては信頼性が高いＰｂ系はんだで接合すことが望ましい。
そこで、本発明者らは、シリコンベースの窒化物半導体チップ６とＣｕ製のダイパッド１０を含む半導体装置について、クラックの発生に関する、窒化物半導体チップ６の長辺の長さへの依存性を実験した。
実験の条件は、次の通りである。ダイパッド１０の厚さｔｍを０．２ｍｍ、窒化物半導体チップ６の厚さｔｃを０．２５ｍｍとした。また、窒化物半導体チップ６のチップ長（長辺の長さ）を変数として、２．２２ｍｍ、３．１２ｍｍ、３．９７ｍｍ、４．６９ｍｍの複数について実験した。
この条件下の実験結果から、窒化物半導体チップの長辺の長さＬが３．１２ｍｍ以上で窒化物半導体チップにクラックが発生することを発見した。
この原因は既に説明した通り製造過程における２段階の反りと考えられる。すなわち、第１段階目として、熱膨張係数がシリコンよりもＧａＮが大きいため、ＭＯＣＶＤによる高温成長状態から室温に戻したときに、窒化物半導体チップは下側に凸の反りが発生する。２段階目として、熱膨張係数がシリコン基板よりも大きいＣｕ製のダイパッド１０に実装した場合は、接着剤の融点以上の温度から室温に戻したときに、上側に凸の反りが発生する。つまり、窒化物半導体チップ６に下側に凸と上側に凸のストレスが印加された場合に、窒化物半導体チップ６内の応力がある閾値を超えるとクラックが発生すると考える。
本開示の目的の１つは、Ｐｂ系はんだによりＣｕ基板からなるダイパッドに接着されるチップ長３．１２ｍｍ以上の窒化物半導体チップ６において、窒化物半導体チップ６のクラック発生を抑制する構造を有する半導体装置を提供する。
（実施形態）
以下、本開示の実施の形態に係る半導体装置について、図面を参照しながら説明する。なお、以下の実施の形態は、いずれも本開示の一具体例を示すものであり、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態などは、一例であり、本開示を限定するものではない。
（実施の形態１）
まず、窒化物半導体チップ６の構成例について説明する。
図２は、実施の形態１に係る窒化物半導体装置内に搭載される窒化物半導体チップ６の構成例を示す断面図である。図２に示す窒化物半導体チップ６は、シリコン基板２とＩｎＧａＡｌＮ層４とを有する。ＩｎＧａＡｌＮ層４は、活性層４ａとバッファ層４ｂとを有する。
この窒化物半導体チップ６は、厚さが０．２５０ｍｍ以上であり、第１の熱膨張係数のシリコン基板２に、シリコン基板２表面に接して厚さ数μｍの第３の熱膨張係数のＩｎＧａＡｌＮ層４が形成されている。ＩｎＧａＡｌＮ層４は、例えば有機金属気相成長法（ＭＯＣＶＤ）によりエピタキシャル成長されたＩｎｘＧａｙＡｌ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）層である。なお、組成比ｘ、ｙは、０≦ｘ≦１、０＜ｙ≦１、ｘ＋ｙ＜１でもよい。ＩｎＧａＡｌＮ層４の第３の熱膨張係数は、シリコン基板２の第１の熱膨張係数より大きい。また、活性層４ａは、パワートランジスタを形成するためのソース領域、ドレイン領域、チャネル等が形成される。バッファ層４ｂは、活性層４ａの結晶欠陥を低減するための緩衝層である。
この窒化物半導体チップ６は、ダイパッドに固定され、複数の端子とともに半導体装置内に樹脂封止される。この窒化物半導体チップ６はバンドギャップが大きいワイドバンドギャップ半導体であるため絶縁破壊電圧が高く、低抵抗と高耐圧を必要とするパワーデバイスに適している。窒化物半導体は種々の混晶を形成することができ、ヘテロ接合界面を容易に形成することができる。
さらに、窒化物半導体のヘテロ接合には、ドーピングなしの状態においても自発分極又はピエゾ分極によって高濃度の２次元電子ガス層（２ＤＥＧ層）が接合界面に発生するという特徴がある。
この高濃度の２ＤＥＧ層をキャリアとして用いた電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）が、大電力用及び高周波用のパワーデバイスとして利用される。
次に半導体装置１の構成例について説明する。
図３は、実施の形態１に係る半導体装置１の構成例を示す断面図である。図４は、実施の形態１に係る半導体装置１の構成例を示す上面透視図である。図３は、図４のＡＡ線の断面に対応する。図中のｔｍはダイパッド１０の厚さ、ｔｃは窒化物半導体チップ６の厚さ、ｔｐは半導体装置１の厚さ、Ｌは窒化物半導体チップ６の長辺の長さである。
図３および図４において半導体装置１は、ボンディングワイヤ３、窒化物半導体チップ６、接着剤８、樹脂９、ダイパッド１０、および複数の端子１１を有する。
ボンディングワイヤ３は、例えば金、銅、アルミニウム等の金属配線材であり、窒化物半導体チップ６のパッドと端子１１とを接続する。
窒化物半導体チップ６は、例えば図２の構成であり、Ｃｕ基板からなるダイパッド１０の上面に接着剤８により接着される。窒化物半導体チップ６の長辺の長さＬは３．００ｍｍ以上である。
接着剤８は、例えばＰｂ系のはんだであり、窒化物半導体チップ６とＣｕ基板からなるダイパッド１０を接合する。
樹脂９は、窒化物半導体チップ６とＣｕ基板からなるダイパッド１０等を封止する樹脂である。半導体装置１は、樹脂９によって表面実装型の矩形状のパッケージに形成される。
ダイパッド１０は、厚さｔｍ０．２００ｍｍ以上第２の熱膨張係数のＣｕ基板からなる。第２の熱膨張係数は、約１６．８×１０−６／℃であり、シリコン基板２の熱膨張係数（第１熱膨張係数、約２．４×１０−６／℃）よりも大きい。Ｃｕ基板からなるダイパッド１０の厚さｔｍは、窒化物半導体チップ６の厚さｔｃより厚く形成される。また、ダイパッド１０のサイズは窒化物半導体チップ６のサイズより大きく設けられている。平面視においてダイパッド１０の外形は窒化物半導体チップ６の外形を内側に含む。
複数の端子１１のそれぞれは、窒化物半導体チップ６のパッドとボンディングワイヤ３により接続され、半導体装置１のプリント基板への実装時にはんだ付けされる。半導体装置１のプリント基板への実装は、窒化物半導体チップ６から見て２次実装と呼ぶ。複数の端子１１は、例えばゲート端子、ソース端子およびドレイン端子を含む。
さらに、半導体装置１のより具体的な構成例および外観について説明する。
図５Ａは、実施の形態１に係る半導体装置１のより具体的な構成例を示す上面透視図である。図６は、半導体装置１の外観を示す４面図である。図６の（ａ）は上面、（ｂ）は下面、（ｃ）は左側側面、（ｄ）は下側側面を示す。
窒化物半導体チップ６は、トランジスタ６ｔと、ゲートパッド６ｇ、ソースパッド６ｓ、ドレインパッド６ｄを有する。
トランジスタ６ｔは、ＩｎＧａＡｌＮ層４に形成されるパワートランジスタである。
ゲートパッド６ｇは、トランジスタ６ｔのゲートに接続されたパッドであって、ワイヤボンディング用である。
ソースパッド６ｓは、トランジスタ６ｔのソースに接続されたパッドであって、ワイヤボンディング用である。同図では長尺状のソースパッド６ｓに複数本のボンディングワイヤ３が接合されている。ソースパッド６ｓは、窒化物半導体チップ６の対向する２つの長辺のうちの第１の長辺側に設けられる。図５Ａ、図６の（ａ）および（ｂ）では第１の長辺は下側の長辺をいう。
ドレインパッド６ｄは、トランジスタ６ｔのドレインに接続されたパッドであって、ワイヤボンディング用である。同図では長尺状のドレインパッド６ｄに複数本のボンディングワイヤ３が接合されている。ドレインパッド６ｄは、第１の長辺に対向する第２の長辺側に設けられる。図５Ａ、図６の（ａ）および（ｂ）では第２の長辺は上側の長辺をいう。
ドレインパッド６ｄとソースパッド６ｓは、窒化物半導体チップ６の同じ辺に設けられることなく、窒化物半導体チップ６の対向する辺に平行に設けられる。これにより、ドレイン・ソース間の耐圧確保を容易にする。
図５Ａおよび図６に示す構成例では半導体装置１は、矩形状パッケージである。
図４に示した複数の端子１１は、例えば図５Ａのゲート端子１１ｇ、ソースセンス端子１１ｓｓ、複数のソース端子１１ｓ、複数のドレイン端子１１ｄとして設けられる。同図では複数の端子１１は、１つのゲート端子１１ｇ、１つのソースセンス端子１１ｓｓ、２つのソース端子１１ｓ、４つのドレイン端子１１ｄからなる。
ゲート端子１１ｇは、ボンディングワイヤ３によりゲートパッド６ｇに接続される。
ソース端子１１ｓおよびソースセンス端子１１ｓｓは、それぞれボンディングワイヤ３によりソースパッド６ｓに接続される。ソースセンス端子１１ｓｓは、電圧値の検出等に利用可能である。
ドレイン端子１１ｄは、それぞれボンディングワイヤ３によりドレインパッド６ｄに接続される。
複数の端子１１は、矩形状パッケージである半導体装置１の平面視において対向する２辺である第１の辺および第２の辺に分散配置され、他の２辺には配置されない。複数の端子１１が配置される２辺は、窒化物半導体チップ６の長辺と平行な２辺である第１の辺および第２の辺である。
第１の辺にはゲート端子１１ｇ、ソース端子１１ｓおよびソースセンス端子１１ｓｓが配置される。図５Ａ、図６の（ａ）および（ｂ）では第１の辺は下側の辺をいう。第２の辺にはドレイン端子１１ｄが配置される。図５Ａ、図６の（ａ）および（ｂ）では第２の辺は上側の辺をいう。第１の辺と第２の辺は同数の端子１１を有する。複数の端子１１のそれぞれのサイズ、底面積および側面積は同じである。第１の辺の端子１１と第２の辺の端子１１は対称（図５Ａ、図６では上下対称）である。第１の辺と第２の辺とで直近の端子１１間の距離も同じである。こうすれば、２次実装におけるはんだ付けの条件つまり、はんだ濡れ面積や配置位置は、第１の辺と第２の辺とで均等になり、アンバランスにならない。これにより、２次実装時の傾きの発生を抑制する。
図６の（ａ）、（ｂ）、（ｄ）に示すように、複数の端子１１のそれぞれは、半導体装置１の側面に対して実質的に面一である。これにより、２次実装時の実装面積を最小化することができる。複数の端子１１のそれぞれは、半導体装置１の底面に対しても実質的に面一でもよい。
また、図６の（ｂ）に示すように、ダイパッド１０の対向する２つの主面のうち窒化物半導体チップ６と接合されていない主面は、半導体装置１から露出している。つまり、半導体装置１の底面にダイパッド１０の裏面が露出している。これによりダイパッド１０の放熱性を高めている。
なお、図５Ｂに示すように半導体装置１は、さらに電極１２ｄ、１２ｓ、１２ｇを備えていてもよい。この電極１２ｄ、１２ｓ、１２ｇは、ダイパッド１０、複数の端子１１とともにリードフレームの一部として形成されてもよい。
電極１２ｄは、４つのドレイン端子１１ｄを相互に電気的に接続する。電極１２ｓはソース端子１１ｓのそれぞれとダイパッド１０とを電気的に接続する。こうすれば半導体装置１をソース接地回路として用いるのに適している。電極１２ｇは端子１１ｇに電気的に接続される。電極１２ｄ、１２ｓは電流容量の確保を容易にする。また、樹脂と端子の接触面積が大きくなり、密着性が上がることにより、樹脂剥離を抑制する。
複数の端子１１のうちの第２の辺に配置された全端子はダイパッド１０と離間している。図５Ａ、図５Ｂでは第２の辺に配置された全端子は、４つのドレイン端子１１ｄでありダイパッド１０と離間している。ここでいう離間は、距離的、物理的および電気的に離れていることをいう。ソース端子１１ｓ、１１ｓｓは、図５Ａでは、ダイパッド１０と離間しているが、図５Ｂでは距離的および物理的に離間しているが電気的に離間していない。
また、ソース端子１１ｓおよびソースセンス端子１１ｓｓと、ドレイン端子１１ｄとは、矩形状パッケージの対向する２辺に互いに排他的に配置される。さらに、半導体装置１の平面視における第２の辺とダイパッド１０の中心との距離Ｄ２は、第１の辺とダイパッド１０の中心との距離Ｄ１よりも大きい。別言すれば、半導体装置１の第２の辺と窒化物半導体チップ６の第２の長辺との距離は、半導体装置１の第１の辺と窒化物半導体チップ６の第１の長辺との距離よりも大きい。これにより、ドレイン・ソース間の耐圧確保を容易にする。
次に、窒化物半導体チップ６のクラック発生率と窒化物半導体チップ６の厚さｔｃに関する実験結果について説明する。
図７は、窒化物半導体チップ６の厚さｔｃに対する窒化物半導体チップ６のクラック発生率の依存性を示す図である。窒化物半導体チップ６の複数通りの厚さｔｃについて、窒化物半導体チップ６のクラック発生率を調べる実験をしたところ、図７に示すような結果が得られた。同図を得た実験の条件は次の通りである。すなわち、ダイパッド１０の厚さｔｍは０．２００ｍｍの固定値、窒化物半導体チップ６の長辺の長さＬは４．７９ｍｍの固定値とした。窒化物半導体チップ６の厚さｔｃは、０．２００、０．２２５、０．２５０、０．３００、０．３３０ｍｍを含む複数通りとした。
同図の横軸は窒化物半導体チップ６の厚さｔｃを、縦軸はクラックの発生率を示す。同図から、次のことがわかる。すなわち、窒化物半導体チップ６の厚さｔｃが０．２２５ｍｍ以上であれば窒化物半導体チップ６にクラックが発生している。窒化物半導体チップ６の厚さｔｃが薄くなれば（０．３３０ｍｍから０．２００ｍｍに薄くなるに連れて）で窒化物半導体チップのクラック発生率が低下する傾向にある。窒化物半導体チップ６の厚さｔｃが０．２００ｍｍではクラック発生率が０％である。このことから、窒化物半導体チップ６の厚さｔｃが０．２００ｍｍ以上で０．２２５ｍｍより小さい範囲内に、クラックの発生無しの基準値であるクライテリアが存在する。窒化物半導体チップ６の厚さｔｃの０．２００ｍｍは、クラック発生率が０％であり、クライテリアとみなせる。
続いて、図８Ａ〜図１０を用いて、窒化物半導体チップ６に生じるミーゼス応力を調べるシミュレーション結果について説明する。ここでは、図１に示した２段階の反りが発生するメカニズムをシミュレーションすることによって、窒化物半導体チップ６に発生するミーゼス応力を求めている。ここで、ミーゼス応力とは、物体内部に生じる応力状態を単一の値で示す応力であり、方向を持たないスカラー量である。
図８Ａは、窒化物半導体チップ６の厚さｔｃに対するミーゼス応力の依存性を示す図である。同図において横軸は窒化物半導体チップ６の厚さｔｃ、縦軸はミーゼス応力［ＭＰａ］を示す。このミーゼス応力を求めるシミュレーションの実施条件は次の通りである。すなわち、ダイパッド１０の厚さｔｍは０．２００ｍｍの固定値、窒化物半導体チップ６の長辺の長さＬは４．７９ｍｍの固定値とした。窒化物半導体チップ６の厚さｔｃは、０．１００〜０．３５０ｍｍの範囲でシミュレーションを実施した。
図８Ａによれば、ミーゼス応力は窒化物半導体チップ６の厚さが０．１００ｍｍから０．３５ｍｍの区間で単調増加するという結果を示す。窒化物半導体チップ６の厚さｔｃがＣｕからなるダイパッド１０の厚さｔｍと同程度の厚さ０．２００ｍｍである付近に、変曲点が存在し、窒化物半導体チップ６の厚さｔｃを０．２００ｍｍ以下に設定することが変曲点を境界にミーゼス応力がより低減され、窒化物半導体のクラックを抑制することが可能となることがわかる。
図８Ａの曲線上の丸印とバツ印は、図７から得られたクラックの発生の有無を示す。つまり、丸印はクラックの発生なしを、バツ印はクラックの発生ありを示す。図７と図８Ａによれば、ミーゼス応力と窒化物半導体チップ６の厚さｔｃとの関係は、窒化物半導体チップ６の厚さｔｃが０．２００ｍｍ以下の場合にクラック発生率が実質０％になっている。このことから、窒化物半導体チップ６の厚さｔｃが０．２００ｍｍに対応するミーゼス応力１１０ＭＰａ以下であればクラックが発生しないことがわかる。
図８Ｂは図８Ａの横軸の値が０．２００ｍｍ以上の部分を拡大した、窒化物半導体チップ６の厚さｔｃに対するミーゼス応力の依存性および近似式による曲線を示す図である。同図の太い実線は隣のシミュレーション値の間を接続し３つの線分からなる。同図の細い実線は、シミュレーション値を通過する曲線であって多項式で近似した曲線を示す。この多項式は、２次の近似式であり、ミーゼス応力をｙとしたとき、同図ではｙ＝−８９０・ｔｃ２＋６７０・ｔｃ＋１１．３で表される。
図８Ｂによれば、窒化物半導体チップ６がダイパッド１０に実装された後のミーゼス応力と窒化物半導体チップ６の厚さｔｃの近似式は、窒化物半導体チップ６の厚さｔｃが０．２００ｍｍ以上でミーゼス応力が増加し、窒化物半導体チップ６の厚さｔｃが０．３７７ｍｍの時にミーゼス応力が最大値の結果を示す。つまり、厚さｔｃが０．２００ｍｍから０．３７７ｍｍの範囲ではミーゼス応力が増加する。また、厚さｔｃが０．３７７ｍｍより大きくなると、ミーゼス応力はほぼ一定になると考えられる。
図９は、Ｃｕ基板からなるダイパッド１０の厚さｔｍに対するミーゼス応力の依存性を示す図である。同図において横軸はダイパッド１０の厚さｔｍ、縦軸はミーゼス応力［ＭＰａ］を示す。このミーゼス応力を求めるシミュレーションの実施条件は次の通りである。すなわち、窒化物半導体チップ６の厚さｔｃは０．２５ｍｍの固定値、窒化物半導体チップ６の長辺の長さＬは４．７９ｍｍの固定値とした。ダイパッド１０の厚さｔｍは、０．２ｍｍ〜０．６ｍｍの範囲でシミュレーションを実施した。
ダイパッド１０の厚さｔｍが０．２ｍｍから０．４ｍｍの範囲では、ミーゼス応力は単調減少している。
図９において、同図の太い実線はシミュレーションによるミーゼス応力値を結ぶ線である。ミーゼス応力はＣｕ基板からなるダイパッド１０の厚さｔｍが０．２００ｍｍから０．４００ｍｍの区間で単調減少の結果を示す。すなわち、Ｃｕ基板からなるダイパッド１０厚さｔｍは厚くなるとミーゼス応力を小さくすることが可能であり、クラックを抑制できることがわかる。
また、細い実線は、ダイパッド１０の厚さｔｍが０．２ｍｍから０．４ｍｍの範囲で丸印の測定点を通る直線を線形近似した線分を示す。線形近似の結果、ミーゼス応力ＦとＣｕ基板からなるダイパッド１０の厚みｔｍとの関係は、Ｆ＝−５９３・ｔｍ＋２４２で示すことができる。今後の議論においては、ｔｍ値からＦ値への変換係数は−５９３とする。
図１０は、窒化物半導体チップ６の長辺の長さＬに対するミーゼス応力の依存性を示す図である。このミーゼス応力を求めるシミュレーションの実施条件は次の通りである。すなわち、ダイパッド１０の厚さｔｍは０．２ｍｍの固定値、窒化物半導体チップ６の厚さｔｃは０．２５ｍｍの固定値とした。窒化物半導体チップ６の長辺の長さＬは、３．１２ｍｍ〜４．７９ｍｍの範囲でシミュレーションを実施した。
図１０によれば、ミーゼス応力は、窒化物半導体チップ６の長辺の長さＬが少なくとも３．１２ｍｍ以上、４．７９ｍｍ以下の区間で単調増加を示す。すなわち、窒化物半導体チップ６の長辺の長さＬは長くなるとミーゼス応力が大きくなることがわかる。
上記の通り図８Ａ〜図１０に示したように、シミュレーションによって窒化物半導体チップ６に生じるミーゼス応力を、窒化物半導体チップ６の厚さｔｃ、ダイパッド１０の厚さｔｍ、窒化物半導体チップ６の長辺の長さＬのそれぞれを変数として求めた。
以下では、これらのシミュレーション結果に基づいて、窒化物半導体チップ６がクラックを起こさない条件としてミーゼス応力が１１０ＭＰａを超えない条件について説明する。
図１１は、窒化物半導体チップがクラックを起こさない境界条件を求めた結果であって、Ｃｕ基板からなるダイパッド１０の厚さｔｍと窒化物半導体チップ６の長辺の長さＬとの依存性を示す図である。
同図において、窒化物半導体チップ６の厚さｔｃ＝０．１ｍｍ、０．２ｍｍ、０．３ｍｍ、０．３５ｍｍに対応する４本の線（Ｌが３．１２ｍｍ〜４．７９ｍｍの範囲の線）は、図８Ａ〜図１０に示したシミュレーション結果から得られた。すなわち、クラックが起きない境界条件であるミーゼス応力が１１０ＭＰａの場合の、窒化物半導体チップ６の長辺の長さＬと、Ｃｕ基板からなるダイパッド１０の厚さｔｍとの関係を求めたところ図１１に示すような４本の線が得られた。
また、上記４本の線以外の３本の線（近似式（１）、（２）、（３））は、後述する下に凸の２次関数により近似した曲線である。この曲線より上側（つまり縦軸のプラス側）の領域のダイパッド１０の厚さｔｍならばクラックが発生しないと言える。
次に、ダイパッド１０の厚さｔｍと窒化物半導体チップ６の長辺の長さＬとの関係をより詳細に表すための数式モデルおよび近似式について説明する。
図１２は、積層体に生じる室温での反りδを定量化するための積層体のモデルを示す模式図である。なお、このモデルにおいては、窒化物半導体チップ６とダイパッド１０の間にある接着剤に関しては省略して議論を行う。図１２において、窒化物半導体チップ６の長辺の長さをＬ、Ｃｕ基板からなるダイパッド１０の厚さをｔｍ、ダイパッド１０の反り量をδ、反りの曲率半径をＲとしている。三平方の定理から、近似的に以下の式が成り立つ。
Ｒ２＝（Ｒ−δ）２＋｛（Ｌ／２）２−δ２｝
ゆえに、曲率半径Ｒは（１）式となる。
Ｒ＝Ｌ２／８δ （１）式
この反りδは、はんだ付け時とその後の冷却時の温度差から窒化物半導体チップ６とＣｕ基板からなるダイパッド１０の熱収縮量の差から発生しており、Ｃｕ基板からなるダイパッド１０上面の熱収縮量は窒化物半導体チップ６の熱収縮量ΔＬｃに等しく、Ｃｕ基板
からなるダイパッド１０下面の収縮量はダイパッド材料の熱収縮量ΔＬｄに等しいと考えることができる。
その場合、高温時は反りが無いとすると、以下の式が成り立つ。
（Ｒ＋ｔｍ）θ＋ΔＬｃ＝Ｒθ＋ΔＬｄ
ここで、ΔＬｃ＝αｃ・Ｌ・ΔＴ、ΔＬｄ＝αｄ・Ｌ・ΔＴである。αｃは窒化物半導体チップ６の線膨張係数、αｄはダイパッド１０の線熱膨張係数、ΔＴははんだ付けの高温と室温との温度差である。
ゆえに、（２）式が得られる。
ｔｍ・θ＝（Ｌ・αｄ−Ｌ・αｃ）ΔＴ （２）式
また、図１２からＬ=(Ｒ+ｔｍ)θである。Ｒ＞＞ｔｍであるため、以下の近似式が成り立つ。
Ｌ＝Ｒθ （３）式
（１）式、（２）式、（３）式からＲとθを消去した関係式は、次式となる。
８δ・ｔｍ＝（αｄ−αｃ）Ｌ２・ΔＴ
ゆえに、（４）式が得られる。
ｔｍ＝（αｄ−αｃ）Ｌ２・ΔＴ／８δ （４）式
ここで、発明者のこれまでの行った実験によると、窒化物半導体チップ６にクラックを発生させないためには、窒化物半導体チップ６のサイズによらず窒化物半導体チップ６の反り量δをある値（例えば４μｍ）以下にしておく必要がある。その理由は、窒化物半導体チップ６内の応力はチップ端からチップ中央に向かって比例的に増加して、チップ中央の応力がもっとも大きくなると考えている。
この現象を引き起こす原因は、接着剤８（はんだ）の硬化が窒化物半導体チップ６の端から窒化物半導体チップ６の中央に向かって進むため、窒化物半導体チップ６内の応力もチップ端からチップ中央に向かって比例的に増加していると推測している。
その結果、同じ曲率半径Ｒで窒化物半導体チップ６が反った場合も、窒化物半導体チップ６の長さが長い方が反り量が大きくなるために、クラックが発生しやすくなる。
したがって、ΔＴがある固定値の場合、窒化物半導体チップ６のクラックを発生させないために、（４）式におけるδをある値にするには、βを比例係数として次の（５）式の関係が必要となる。
ｔｍ＞βＬ２ （５）式
つまり、窒化物半導体チップ６の長さＬが長くなるにつれ、ダイパッド１０の厚さｔｍは窒化物半導体チップ６の長さＬの２乗に比例して厚くする必要がある。
さらに、一般式を求めると次の（６）式となる。ただし、ａ、ｂはそれぞれ零でない定数である。
ｔｍ＝ａＬ２＋ｂ （６）式
上記のように、クラックを発生させない境界条件として、ダイパッド１０の厚さｔｍと窒化物半導体チップ６の長辺の長さＬとの関係は、（６）式によって表される。
さらに、図１１等の実験及びシミュレーションデータと（６）式を用いて、定数ａ、ｂを求める。
（６）式による曲線が、図１１のｔｃ＝０．２ｍｍの実験データの曲線の３点を下回らずに接するようにして、ａ＝２．００×１０−３、ｂ＝０．１７３を求めた。
ｔｍ ≧ ２．００×１０−３×Ｌ２＋０．１７３ （７）式
この（７）式は、図１１の近似式（１）の曲線に対応する。
図１１によれば、Ｃｕからなるダイパッド１０の厚さと窒化物半導体チップ６の長辺の長さＬは、Ｌ≧３．１２ｍｍにおいて、ｔｍ≧２．００×１０−３×Ｌ２＋０．１７３の関係がクラックを発生させない境界条件であることがわかった。
また、この曲線より上側（つまり図１１の縦軸のプラス側）の領域のダイパッド厚さ条件ならばクラックの発生を抑制できることがわかった。
図１１において、実際はｔｃ＞０．２ｍｍになると、（７）式の条件では不十分な場合があるので、チップ厚ｔｃも算出パラメータに含ませる工夫をした。すなわち、窒化物半導体チップ６の厚さｔｃを（７）式の関数に入れ込むため、図８Ｂの結果を用いる。すなわち、厚さｔｃが０．２００ｍｍから０．３７７ｍｍの範囲でミーゼス応力Ｆと厚さｔｃの依存性は、以下の通りである。
Ｆ＝−８９０ｔｃ２＋６７０ｔｃ＋１１．３
この式を（７）式に組み込むと、次式が得られた。
ｔｍ ≧ ２．００×１０−３×Ｌ２＋０．１７３＋（−８９０×ｔｃ２＋６７０×ｔｃ−９８．４）／５９３
この式において、ｔｃ＝０．２５、０．３５の値を用いると、それぞれ近似式（２）、近似式（３）が得られる。この曲線より上側（つまり図１１の縦軸のプラス側）の領域のダイパッド厚さ条件ならばクラックの発生をより確実に抑制できると言える。
次に、窒化物半導体チップ６の厚さｔｃと歩留まりの関係について説明する。
図１３は、ウェハ厚（つまり窒化物半導体チップ６の厚さｔｃ）に対するバックグラインドの加工歩留の依存性を示す図である。
窒化物半導体チップ６を作製するためには、ウェハ上に窒化物半導体パワーデバイスを形成したあと、熱抵抗を低減するためにウェハ裏面をバックグラインドすることによりウェハを薄くする。最終的な窒化物半導体チップ６の厚さとなるウェハ厚を変えて、バックグラインドの加工歩留を調べたところ、図１３に示すような結果が得られた。
図１３によれば、窒化物半導体チップ６の厚さｔｃが０．２５０ｍｍ未満の場合、バックグラインドの加工歩留がクラックによる９０％未満と低歩留であることがわかった。
したがって、窒化物半導体チップの厚みは０．２５０ｍｍ以上とすれば歩留を高くできる。
窒化物半導体チップ６の厚さｔｃについて、より詳しく説明すると、半導体装置１は応力を小さくする観点からは、窒化物半導体チップ６のシリコン基板２の厚さを出来るだけ薄くすることが好ましい。
しかし、窒化物半導体チップ６は例えば０．２ｍｍ程度まで薄くすると窒化物半導体チップ６がより下凸に反りとなる。このとき、引張応力が許容応力を超えるとバックグラインドでシリコン基板２が破断することがある。よって、窒化物半導体チップの厚さは、０．２５ｍｍ以上が望ましい。
また、放熱の観点からは、窒化物半導体チップ６のシリコン基板２の熱伝導率はＣｕ基板であるダイパッド１０の熱伝導率より小さいので、シリコン基板２を出来るだけ薄くすることが好ましい。
しかし、窒化物半導体チップ６のシリコン基板２を例えば０．３５ｍｍ以上に厚くすると窒化物半導体（ＩｎＧａＡｌＮ層４）が応力に弱くなるだけでなく、熱抵抗の影響を受けて温度が高くなる。よって、窒化物半導体チップ６の厚さは０．３５ｍｍ以下が望ましい。
続いて、接着剤８として用いられるはんだの融点について説明する。接着剤８の融点は、半導体装置１をプリント基板に実装するための２次実装用接着剤の融点よりも高く、例えば、２６０℃以上、３３０℃以下である。
図１４は、Ｐｂ重量比に対するＰｂ系はんだの融点の依存性を示す図である。図１４によれば、窒化物半導体チップ６は、例えばＰｂ系からなるはんだ材料を接着剤８として接着される。窒化物半導体チップ６とＣｕ基板からなるダイパッド１０を接着するはんだは、半導体装置１の２次実装を考慮して融点が２６０℃以上のＰｂ含有材料、例えば約３１４℃の鉛錫はんだ（９５Ｐｂ５Ｓｎ）から構成されている。窒化物半導体チップ６は、厚さ０．２５ｍｍ以上のシリコン基板２上に、ＩｎＧａＡｌＮ層４を有する窒化物半導体の構成である。はんだによってＣｕ基板からなるダイパッド１０に接合する際は鉛系はんだが適している。
鉛系はんだの融点の低さ、良好な濡れ性（流動性、なじみ）、接合強度が金系はんだ等、他の接着剤よりも優れている。
また、鉛系はんだの最大融点は３２７℃である。
窒化物半導体チップ６とＣｕ基板からなるダイパッド１０は、はんだ、例えば鉛錫はんだ（９５Ｐｂ５Ｓｎ）の融点以上の実装温度、例えば３６０℃〜３７０℃に曝される。
その後にはんだ融点から室温に戻した時に温度差ΔＴが発生する。
窒化物半導体チップ６のシリコン基板２の熱膨張係数がＣｕ基板のダイパッド１０の熱膨張係数より小さいため、窒化物半導体チップ６のシリコン基板２の収縮量はＣｕ基板の収縮量より小さい。その結果、窒化物半導体チップ６のシリコン基板２の収縮量とＣｕ基板のダイパッド１０の収縮量の差により、窒化物半導体チップは上凸反りとなる。
また、例えば金シリコン（ＡｕＳｉ）の融点約３６３℃のはんだで実装されるときの実装温度、例えば３７０℃〜３８０℃に曝される。
その後にはんだ融点から室温に戻した時に温度差ΔＴが発生する。はんだ融点が高いと温度差ΔＴが大きくなり、窒化物半導体チップのシリコン基板の収縮量とＣｕ基板のダイパッドの収縮量の差がより大きくなる。
窒化物半導体チップ６はより上凸反りとなる。
よって、窒化物半導体の上面の引張応力が大きくなり、窒化物半導体のクラックが生じる危険がある。この観点からは、はんだ融点は出来る限り低い温度が好ましい。
また、図１５は、２次実装の標準的な熱プロファイルを示す図である。図１５によれば、２次実装時の最大温度は２６０℃に到達することがわかる。したがって、半導体装置１内のＰｂ系はんだが、再溶融しない温度、例えば融点が約３１４℃の鉛錫はんだ（９５Ｐｂ５Ｓｎ）である２６０℃以上が好ましい。
また、ダイボン後（つまりダイパッド１０に窒化物半導体チップ６を接合後）の樹脂封止においても、樹脂９の厚さｔｐが厚いと下に凸の反りが発生する。これによりパッケージダイシングにおいて、加工不良が発生することがある。発明者らの実験ではダイパッド厚ｔｍ＝０．４ｍｍの場合に、パッケージ厚（つまり樹脂９の厚さ）ｔｐ＝１．２ｍｍであれば、反りによる加工不良は発生しなかった。従って、ｔｍ／ｔｐ≧３３％にすることが好ましい。
続いて、半導体装置１の製造方法について説明する。
図１６は、実施の形態における半導体装置１の製造方法の一例を示すフローチャートである。同図において、まず、窒化物半導体チップ６の長辺の長さＬ（ｍｍ）およびダイパッド１０の厚さｔｍ（ｍｍ）のうちの一方の寸法を決定し（Ｓ２１）、次に、ｔｍ ≧ ａ×Ｌ２＋ｂ の式の範囲内で、長さＬおよび厚さｔｍのうちの他方の寸法を決定する（Ｓ２２）。ａ、ｂはそれぞれ零でない定数である。例えば、ａは２．００×１０−３、ｂは０．１７３でよい。
さらに、決定された長さＬおよび厚さｔｍに従って窒化物半導体チップ６を製造し（Ｓ２３）、窒化物半導体チップ６とダイパッド１０との接着、ワイヤボンディング、樹脂封止等によって半導体装置１を製造する（Ｓ２４）。
なお、ステップＳ２１、Ｓ２２は、半導体装置１の設計段階における設計方法の一工程としてもよい。
これによれば、窒化物半導体チップ６のクラック発生を抑制することができる。
以上説明してきたように本開示における半導体装置１は、第１の熱膨張係数のシリコン基板２、および、シリコン基板２の表面に接して形成されたＩｎｘＧａｙＡｌ１−ｘ−ｙＮ層４（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）を有する窒化物半導体チップ６と、第１の熱膨張係数よりも大きい第２の熱膨張係数のダイパッド１０と、窒化物半導体チップ６の裏面とダイパッド１０とを接合する接着剤８とを、有し、窒化物半導体チップ６の長辺の長さＬは３．１２ｍｍ以上であり、ダイパッド１０の厚さｔｍ（ｍｍ）と半導体チップ６の長辺の長さＬ（ｍｍ）とはｔｍ ≧ ２．００×１０−３×Ｌ２＋０．１７３の関係を満たし、表面実装型である。
これによれば、窒化物半導体チップ６のクラック発生を抑制することができる。
ここで、半導体装置１は、ゲート端子１１ｇ、ソース端子１１ｓおよびドレイン端子１１ｄを含む複数の端子１１を有する矩形状パッケージであり、複数の端子１１は、半導体装置１の平面視において対向する２辺である第１の辺および第２の辺に分散配置され、第１の辺はゲート端子１１ｇを有し、複数の端子１１のうち第２の辺に配置された全端子はダイパッド１０と離間していてもよい。
ここで、半導体装置１は、ゲート端子１１ｇ、ソース端子１１ｓおよびドレイン端子１１ｄを含む複数の端子１１を有する矩形状パッケージであり、ソース端子１１ｓとドレイン端子１１ｄとは、矩形状パッケージの対向する２辺に互いに排他的に配置されていてもよい。
これによれば、ドレイン・ソース間の耐圧の確保を容易にすることができる。
ここで、ダイパッド１０の対向する２つの主面のうち窒化物半導体チップ６と接合されていない主面は、半導体装置１から露出していてもよい。
これによれば、ダイパッド１０から外部への放熱を容易にすることができる。
ここで、第１の辺と第２の辺は同数の端子を有していてもよい。
これによれば、第１の辺と第２の辺とで、はんだ付けの条件が同じになるので２次実装において半導体装置１の傾き実装等を抑制できる。
ここで、複数の端子１１は、矩形状パッケージの側面と実質的に面一であってもよい。
これによれば、２次実装における半導体装置１の実装面積を最小化することができる。
ここで、窒化物半導体チップ６の厚さｔｃは０．２００ｍｍ以上０．３７７ｍｍ以下であり、ｔｍ、Ｌおよびｔｃはｔｍ ≧ ２．００×１０−３×Ｌ２＋０．１７３＋（−８９０×ｔｃ２＋６７０×ｔｃ−９８．４）／５９３の関係を満たしてもよい。
これによれば、窒化物半導体チップ６の厚さｔｃが０．２００ｍｍより大きくてもクラックの発生をより確実に抑制することができる。
ここで、窒化物半導体チップ６の厚さが０．２５ｍｍ以上であってもよい。
これによれば、ウェハ段階の窒化物半導体チップ６のバックグラインドの加工歩留を高くすることができる。
ここで、接着剤８は、Ｐｂ含有はんだであってもよい。
ここで、接着剤８の融点は、半導体装置１をプリント回路基板に実装するための２次実装用接着剤の融点よりも高くてもよい。
ここで、接着剤８の融点は２６０℃以上、３３０℃以下であってもよい。
これによれば、２段階目の反りを低減することができる。また、２次実装時に接着剤８が溶解しないので実装の信頼性を確保できる。
また、本開示における半導体装置１の製造方法は第１の熱膨張係数のシリコン基板２、および、シリコン基板２の表面に接して形成されたＩｎｘＧａｙＡｌ１−ｘ−ｙＮ層４（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）を有する窒化物半導体チップ６と、第１の熱膨張係数よりも大きい第２の熱膨張係数のダイパッド１０と、窒化物半導体チップ６の裏面とダイパッド１０とを接合する接着剤８とを有する半導体装置１の製造方法であって、窒化物半導体チップ６の長辺の長さＬ（ｍｍ）およびダイパッド１０の厚さｔｍ（ｍｍ）のうちの一方の寸法を決定する工程と、ｔｍ ≧ ａ×Ｌ２＋ｂ（ａ、ｂはそれぞれ零でない定数）の式の範囲内で、長さＬおよび厚さｔｍのうちの他方の寸法を決定する工程とを有する。
これによれば、窒化物半導体チップ６のクラック発生を抑制することができる。
本開示は窒化物半導体チップの反りおよび応力が抑制された窒化物半導体装置を提供でき、放熱性が優れ、信頼性の高い窒化物半導体装置を提供できるので、本開示の窒化物半導体装置は有用である。
１ 半導体装置
２ シリコン基板
３ ボンディングワイヤ
４ ＩｎＧａＡｌＮ層
４ａ 活性層
４ｂ バッファ層
６ 窒化物半導体チップ
６ｇ ゲートパッド
６ｄ ドレインパッド
６ｓ ソースパッド
６ｔ トランジスタ
８ 接着剤
９ 樹脂
１０ ダイパッド
１１ 端子
１１ｇ ゲート端子
１１ｄ ドレイン端子
１１ｓ ソース端子
１１ｓｓ ソースセンス端子
１２ｇ、１２ｄ、１２ｓ、１２ｓｓ 電極

Claims (17)

  1. 第１の熱膨張係数のシリコン基板、および、前記シリコン基板の表面に接して形成されたＩｎｘＧａｙＡｌ１−ｘ−ｙＮ層（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）を有する窒化物半導体チップと、
    前記第１の熱膨張係数よりも大きい第２の熱膨張係数を有し、Ｃｕを含むダイパッドと、
    前記窒化物半導体チップの裏面と前記ダイパッドとを接合する接着剤とを、有し、
    前記窒化物半導体チップの厚さは０．２００ｍｍ以上であり、
    前記ダイパッドの厚さｔｍ（ｍｍ）と前記窒化物半導体チップの長辺の長さＬ（ｍｍ）とはｔｍ≧２．００×１０−３×Ｌ２＋０．１７３の関係を満たし、
    ゲート端子、ソース端子およびドレイン端子を含む複数の端子を有する矩形状パッケージで、かつ
    表面実装型であり、
    前記ダイパッドの厚さと前記複数の端子の厚さが等しい
    半導体装置。
  2. 前記ダイパッドの上面の高さは、前記複数の端子の上面の高さと等しい
    請求項１に記載の半導体装置。
  3. 前記ダイパッドと前記複数の端子とは、１枚のリードフレームの一部である
    請求項１または２に記載の半導体装置。
  4. 前記窒化物半導体チップの長辺の長さＬは３．１２ｍｍ以上である、
    請求項１〜３の何れか１項に記載の半導体装置。
  5. 前記複数の端子は、前記半導体装置の平面視において対向する２辺である第１の辺および第２の辺に分散配置され、
    前記第１の辺は前記ゲート端子を有し、
    前記複数の端子のうち前記第２の辺に配置された全端子は前記ダイパッドと離間している
    請求項１〜４の何れか１項に記載の半導体装置。
  6. 前記ソース端子と前記ドレイン端子とは、前記矩形状パッケージの対向する２辺に互いに排他的に配置される
    請求項１〜４の何れか１項に記載の半導体装置。
  7. 前記ダイパッドの対向する２つの主面のうち前記窒化物半導体チップと接合されていない主面は、前記半導体装置から露出している
    請求項１〜６の何れか１項に記載の半導体装置。
  8. 前記対向する２辺は同数の端子を有する
    請求項５または６に記載の半導体装置。
  9. 前記複数の端子は、前記矩形状パッケージの側面と実質的に面一である
    請求項１〜８の何れか１項に記載の半導体装置。
  10. 前記窒化物半導体チップの厚さｔｃは０．２００ｍｍ以上０．３７７ｍｍ以下であり、
    前記ｔｍ、前記Ｌおよび前記ｔｃはｔｍ≧２．００×１０−３×Ｌ２＋０．１７３＋（−８９０×ｔｃ２＋６７０×ｔｃ−９８．４）／５９３の関係を満たす
    請求項１〜９の何れか１項に記載の半導体装置。
  11. 前記窒化物半導体チップの厚さが０．２５ｍｍ以上である
    請求項１〜１０の何れか１項に記載の半導体装置。
  12. 前記接着剤は、Ｐｂ含有はんだである
    請求項１〜１１の何れか１項に記載の半導体装置。
  13. 前記接着剤の融点は、前記半導体装置をプリント回路基板に実装するための２次実装用接着剤の融点よりも高い
    請求項１２に記載の半導体装置。
  14. 前記接着剤の融点は２６０℃以上、３３０℃以下である
    請求項１〜１３の何れか１項に記載の半導体装置。
  15. 前記ダイパッドの厚さｔｍが、前記窒化物半導体チップの前記厚さよりも厚い
    請求項１〜１４の何れか１項に記載の半導体装置。
  16. 第１の熱膨張係数のシリコン基板、および、前記シリコン基板の表面に接して形成されたＩｎｘＧａｙＡｌ１−ｘ−ｙＮ層（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）を有する、厚さ０．２００ｍｍ以上の窒化物半導体チップと、前記第１の熱膨張係数よりも大きい第２の熱膨張係数を有し、Ｃｕを含むダイパッドと、前記窒化物半導体チップの裏面と前記ダイパッドとを接合する接着剤とを有する半導体装置の製造方法であって、
    前記窒化物半導体チップの長辺の長さＬ（ｍｍ）、および前記ダイパッドの厚さｔｍ（ｍｍ）のうちの一方の寸法を決定する工程と、
    ｔｍ≧２．００×１０−３×Ｌ２＋０．１７３の式の範囲内で、前記長さＬおよび前記厚さｔｍのうちの他方の寸法を決定する工程とを有する
    半導体装置の製造方法。
  17. 前記窒化物半導体チップの長辺の長さＬは３．１２ｍｍ以上である
    請求項１６に記載の半導体装置の製造方法。
JP2018542336A 2016-09-27 2017-09-08 半導体装置および製造方法 Active JP6872711B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021036585A JP6979610B2 (ja) 2016-09-27 2021-03-08 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016188885 2016-09-27
JP2016188885 2016-09-27
PCT/JP2017/032453 WO2018061711A1 (ja) 2016-09-27 2017-09-08 半導体装置および製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021036585A Division JP6979610B2 (ja) 2016-09-27 2021-03-08 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2018061711A1 JPWO2018061711A1 (ja) 2019-07-18
JP6872711B2 true JP6872711B2 (ja) 2021-05-19

Family

ID=61760659

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018542336A Active JP6872711B2 (ja) 2016-09-27 2017-09-08 半導体装置および製造方法
JP2021036585A Active JP6979610B2 (ja) 2016-09-27 2021-03-08 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021036585A Active JP6979610B2 (ja) 2016-09-27 2021-03-08 半導体装置

Country Status (3)

Country Link
US (2) US11189549B2 (ja)
JP (2) JP6872711B2 (ja)
WO (1) WO2018061711A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7090494B2 (ja) * 2018-07-12 2022-06-24 株式会社 日立パワーデバイス 半導体装置および半導体装置の製造方法
JP7260224B2 (ja) 2019-01-18 2023-04-18 ローム株式会社 半導体装置
JP7313197B2 (ja) * 2019-06-11 2023-07-24 ローム株式会社 半導体装置
JP7319494B2 (ja) * 2020-04-15 2023-08-02 株式会社東芝 半導体装置、半導体装置の検査装置、及び、半導体装置の検査方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0242962A1 (en) * 1986-04-25 1987-10-28 Inmos Corporation Offset pad semiconductor lead frame
US7057273B2 (en) * 2001-05-15 2006-06-06 Gem Services, Inc. Surface mount package
JP3894749B2 (ja) * 2001-06-19 2007-03-22 株式会社ルネサステクノロジ 半導体装置
JP4471555B2 (ja) * 2002-04-22 2010-06-02 三洋電機株式会社 半導体装置
US6903448B1 (en) * 2002-11-12 2005-06-07 Marvell International Ltd. High performance leadframe in electronic package
JP4248953B2 (ja) * 2003-06-30 2009-04-02 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US7439555B2 (en) * 2003-12-05 2008-10-21 International Rectifier Corporation III-nitride semiconductor device with trench structure
JP4329678B2 (ja) * 2004-11-11 2009-09-09 株式会社デンソー 半導体装置に用いるリードフレームの製造方法
JP4849802B2 (ja) * 2005-01-21 2012-01-11 パナソニック株式会社 半導体装置
US20070130759A1 (en) * 2005-06-15 2007-06-14 Gem Services, Inc. Semiconductor device package leadframe formed from multiple metal layers
JP2008034514A (ja) * 2006-07-27 2008-02-14 Toshiba Corp 半導体装置
JP5479667B2 (ja) 2006-10-19 2014-04-23 古河電気工業株式会社 半導体パワーモジュール
JP2008294384A (ja) * 2007-04-27 2008-12-04 Renesas Technology Corp 半導体装置
US20090057855A1 (en) * 2007-08-30 2009-03-05 Maria Clemens Quinones Semiconductor die package including stand off structures
JP4769784B2 (ja) * 2007-11-05 2011-09-07 ルネサスエレクトロニクス株式会社 半導体装置
KR101877149B1 (ko) * 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
JP2011138968A (ja) * 2009-12-28 2011-07-14 Senju Metal Ind Co Ltd 面実装部品のはんだ付け方法および面実装部品
JP6002461B2 (ja) * 2011-08-26 2016-10-05 ローム株式会社 半導体装置および電子デバイス
US8853835B2 (en) * 2012-10-05 2014-10-07 Infineon Technologies Ag Chip arrangements, a chip package and a method for manufacturing a chip arrangement
JP2014127715A (ja) * 2012-12-27 2014-07-07 Toshiba Corp 半導体装置
WO2015079808A1 (ja) * 2013-11-29 2015-06-04 シャープ株式会社 半導体装置
WO2015079834A1 (ja) * 2013-11-29 2015-06-04 シャープ株式会社 半導体装置
US20160005680A1 (en) * 2014-07-02 2016-01-07 Nxp B.V. Exposed-Heatsink Quad Flat No-Leads (QFN) Package
JP2016129205A (ja) * 2015-01-09 2016-07-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2016146458A (ja) * 2015-01-28 2016-08-12 株式会社東芝 半導体装置
US9966326B2 (en) * 2015-03-16 2018-05-08 Unisem (M) Berhad Lead frames with wettable flanks

Also Published As

Publication number Publication date
US20210183747A1 (en) 2021-06-17
JPWO2018061711A1 (ja) 2019-07-18
US20190221503A1 (en) 2019-07-18
JP6979610B2 (ja) 2021-12-15
US11189549B2 (en) 2021-11-30
JP2021090074A (ja) 2021-06-10
WO2018061711A1 (ja) 2018-04-05

Similar Documents

Publication Publication Date Title
JP6979610B2 (ja) 半導体装置
US8803312B2 (en) Method for manufacturing semiconductor devices having a glass substrate
US10170433B2 (en) Insulated circuit board, power module and power unit
JP5684230B2 (ja) 電気的に絶縁された裏面を有するバンプ付き自己分離型ＧａＮトランジスタチップ
US20120175755A1 (en) Semiconductor device including a heat spreader
US20160126197A1 (en) Semiconductor device having a stress-compensated chip electrode
US8796843B1 (en) RF and milimeter-wave high-power semiconductor device
US20170171978A1 (en) Power module and manufacturing method thereof
US20180090472A1 (en) Integrated iii-v device and driver device units and methods for fabricating the same
US9082742B2 (en) Semiconductor device
US10068780B2 (en) Lead frame connected with heterojunction semiconductor body
CN113903793A (zh) 半导体器件和用于制造半导体器件的方法
JP2018527762A (ja) エアキャビティパッケージ
US20110180855A1 (en) Non-direct bond copper isolated lateral wide band gap semiconductor device
US20220359423A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20210005531A1 (en) Integrated iii-v device and driver device packages with improved heat removal and methods for fabricating the same
EP3598481A1 (en) Semiconductor wafer, semiconductor chip, semiconductor component and method of fabricating a semiconductor wafer
US20230215833A1 (en) Limiting Failures Caused by Dendrite Growth on Semiconductor Chips
US20140077388A1 (en) Semiconductor device and method of manufacturing the same
US11569211B2 (en) Semiconductor die with improved thermal insulation between a power portion and a peripheral portion, method of manufacturing, and package housing the die
US11646249B2 (en) Dual-side cooling semiconductor packages and related methods
US20230019230A1 (en) High reliability semiconductor devices and methods of fabricating the same
US20220139852A1 (en) Transistor packages with improved die attach
JP2002289763A (ja) 電界効果トランジスタ
CN114551249A (zh) 一种用于耗尽型GaN HEMT器件堆叠封装方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190318

A80 Written request to apply exceptions to lack of novelty of invention

Free format text: JAPANESE INTERMEDIATE CODE: A801

Effective date: 20190318

A80 Written request to apply exceptions to lack of novelty of invention

Free format text: JAPANESE INTERMEDIATE CODE: A80

Effective date: 20190320

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210401

R151 Written notification of patent or utility model registration

Ref document number: 6872711

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151