CN114551249A - 一种用于耗尽型GaN HEMT器件堆叠封装方法 - Google Patents

一种用于耗尽型GaN HEMT器件堆叠封装方法 Download PDF

Info

Publication number
CN114551249A
CN114551249A CN202210141635.8A CN202210141635A CN114551249A CN 114551249 A CN114551249 A CN 114551249A CN 202210141635 A CN202210141635 A CN 202210141635A CN 114551249 A CN114551249 A CN 114551249A
Authority
CN
China
Prior art keywords
chip
packaged
wafer
gan hemt
depletion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210141635.8A
Other languages
English (en)
Inventor
顾岚雁
林河北
梅小杰
解维虎
覃尚育
陈永金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Jinyu Semiconductor Co ltd
Original Assignee
Shenzhen Jinyu Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Jinyu Semiconductor Co ltd filed Critical Shenzhen Jinyu Semiconductor Co ltd
Priority to CN202210141635.8A priority Critical patent/CN114551249A/zh
Publication of CN114551249A publication Critical patent/CN114551249A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了用于耗尽型GaNHEMT器件堆叠封装方法，通过将耗尽型GaNHEMT器件通过机械减薄得到芯片的晶圆，并将晶圆切割至预设尺寸，将胶带贴在晶圆的背面且用铁圈固定起来，采用晶片切割机将晶圆片切成一颗颗芯片，将切割后的芯片放置在导线架或基板中的晶片座上，并以银浆或金‑硅共晶黏合法黏住固定送至烘烤，烘烤完成后送入压焊机物料轨道，先用铝线后用铜线进行压焊得到待封装器件，将待封装器件的栅极和启动管的源极分别使用金属加厚并进行键合形成用于耗尽型GaNHEMT器件的堆叠封装结构，通过在芯片上堆叠封装Si增强型VDMOS，大大增加了功率器件芯片的热耗散，提高了器件工作的可靠性。

Description

一种用于耗尽型GaN HEMT器件堆叠封装方法
技术领域
本发明属于功率半导体芯片封装工艺技术领域，尤其涉及一种用于耗尽型GaNHEMT器件堆叠封装方法。
背景技术
功率电子器件正朝着模块化、智能化的方向发展，大规模、超大规模集成电路的出现导致功率电子器件的集成度越来越高，基板上各类芯片的组装数及组装密度也越来越大要缩小功率电子模块的体积，进一步提高功率密度，就要求无论在稳态还是瞬态条件下，功率模块都能够拥有良好的电、热性能和工作可靠性。常规的GaN HEMT是天然的耗尽型也就是常开型器件，而GaN HEMT器件作为功率开关器件的应用，这些都导致芯片在使用过程中承受越来越多的高温或温度漂移。高温对功率电子产品的可靠性及快速老化有很大影响，而过高温度以及温度循环常常直接导致产品提前失效。因此，有效的热管理成为功率电子未来发展的一大挑战，对封装技术和封装材料的研发和进步提出了更高的要求。由于有效散热是密度化、集成化大功率电子器件未来发展的一大技术挑战。因此，要想大幅度提高功率电子元器件的最大输出功率，降低功率电子元器件工作温度从而提高其工作寿命以及保证元器件表面均匀散热，防止工作温度过高而导致整个器件的可靠性降低是电子封装产业的发展趋势和发展需求。
发明内容
有鉴于此，本发明提供了一种用于耗尽型GaN HEMT器件堆叠封装方法，通过堆叠封装可以大大增加GaN HEMT器件和Si VDMOS芯片混合封装的封装密度，同时增强了器件的散热性，具体采用以下技术方案来实现：
本发明提供了一种用于耗尽型GaN HEMT器件堆叠封装方法，包括以下步骤：
将耗尽型GaN HEMT器件通过机械减薄得到芯片的晶圆，并将晶圆切割至预设尺寸；
将胶带贴在晶圆的背面且用铁圈固定起来，采用晶片切割机将晶圆片切成一颗颗芯片；
将切割后的芯片放置在导线架或基板中的晶片座上，并以银浆或金-硅共晶黏合法黏住固定送至烘烤；
烘烤完成后送入压焊机物料轨道，先用铝线后用铜线进行压焊得到待封装器件，其中，设定好压焊的参数，铝线压焊采用的是超声波压焊；
将待封装器件的栅极和启动管的源极分别使用金属加厚并进行键合形成用于耗尽型GaN HEMT器件的堆叠封装结构，其中，启动管为Si增强型VDMOS。
作为上述技术方案的进一步改进，启动管的源极金属层的截面积大于待封装器件的栅极金属层的截面积。
作为上述技术方案的进一步改进，金属采用金或铜，加厚的厚度大于10微米。
作为上述技术方案的进一步改进，待封装器件的漏极用于输入功率电源，待封装器件的源极用于输出功率电源。
作为上述技术方案的进一步改进，启动管的栅极用于输入启动信号，启动管的漏极用于输入启动电源。
作为上述技术方案的进一步改进，待封装器件的栅极、源极和漏极位于待封装器件的同一侧。启动管的源极和栅极位于同一侧。
本发明提供了一种用于耗尽型GaN HEMT器件堆叠封装方法，通过将耗尽型GaNHEMT器件通过机械减薄得到芯片的晶圆，并将晶圆切割至预设尺寸，将胶带贴在晶圆的背面且用铁圈固定起来，采用晶片切割机将晶圆片切成一颗颗芯片，将切割后的芯片放置在导线架或基板中的晶片座上，并以银浆或金-硅共晶黏合法黏住固定送至烘烤，烘烤完成后送入压焊机物料轨道，先用铝线后用铜线进行压焊得到待封装器件，将待封装器件的栅极和启动管的源极分别使用金属加厚并进行键合形成用于耗尽型GaN HEMT器件的堆叠封装结构，通过在芯片上堆叠封装Si增强型VDMOS，大大增加了功率器件芯片的热耗散，提高了器件工作的可靠性。堆叠封装后的芯片上下都可以增加散热结构，改善了芯片散热速度，降低了热阻，提高了产品的可靠性，堆叠封装和平面封装相比封装密度大幅度提升，降低了生产和制造成本。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的用于耗尽型GaN HEMT器件堆叠封装方法的流程图；
图2为本发明实施例提供的启动管的结构示意图；
图3为本发明实施例提供的GaN HEMT器件的结构示意图；
图4为本发明实施例提供的堆叠封装的结构示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。相反，当元件被称作“直接在”另一元件“上”时，不存在中间元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
参阅图1、图2、图3和图4，本发明提供了一种用于耗尽型GaN HEMT器件堆叠封装方法，包括以下步骤：
S1：将耗尽型GaN HEMT器件通过机械减薄得到芯片的晶圆，并将晶圆切割至预设尺寸；
S2：将胶带贴在晶圆的背面且用铁圈固定起来，采用晶片切割机将晶圆片切成一颗颗芯片；
S3：将切割后的芯片放置在导线架或基板中的晶片座上，并以银浆或金-硅共晶黏合法黏住固定送至烘烤；
S4：烘烤完成后送入压焊机物料轨道，先用铝线后用铜线进行压焊得到待封装器件，其中，设定好压焊的参数，铝线压焊采用的是超声波压焊；
S5：将待封装器件的栅极和启动管的源极分别使用金属加厚并进行键合形成用于耗尽型GaN HEMT器件的堆叠封装结构，其中，启动管为Si增强型VDMOS。
本实施例中，GaN材料具有较强的自发极化和压电极化效应，AlGaN与GaN构成的AlGaN/GaN异质结结构中由AlGaN自发极化与压电极化方向相同，从而产生较高的极化电场并在AlGaN/GaN界面电离产生高浓度的二维电子气(2DEG)。由于二维电子气的限域性较好，且在输运过程中受到的散射较小，其迁移率远高于Si和SiC中电子迁移率。基于这种异质结结构的GaN基功率器件与Si基器件相比具有更高的击穿电压、更低的导通电阻和更高的功率密度。启动管的源极金属层的截面积大于待封装器件的栅极金属层的截面积，金属采用金或铜，加厚的厚度大于10微米，待封装器件的漏极用于输入功率电源，待封装器件的源极用于输出功率电源，启动管的栅极用于输入启动信号，启动管的漏极用于输入启动电源，待封装器件的栅极、源极和漏极位于待封装器件的同一侧。启动管的源极和栅极位于同一侧。
需要说明的是，GaN HEMT是在GaN上生长氮化铝，氮化铝与GaN形成AlGaN经由铝镓氮与氮化镓费米能级的不同，且氮化镓材料特有的极化特性，在磊晶过程中会产生两种极化效应即自发极化和压电极化，自发极化为在一定温度范围内，由于氮原子与镓原子的质心无法重合于同一点，自发极化现象也是因此而产生形成偶极，从而自发极化产生，压电极化为因结构的关系，基底的晶格常数与磊晶的晶格常数不匹配，通常会发生于两相异材料之间，基底与磊晶的原子间产生应力，而应力会慢慢的聚焦累积，当磊晶层晶格常数小于基底的晶格常数时，就会发生舒张形变的现象，若磊晶层晶格常数大于基底晶格常数时就会发生压缩形变的现象，并形成差排作用，从而产生极化效应，由于自发极化的系数远远小于氮化物的压电极化系数，使得GaN HEMT主要由压电极化来产生芯片的特性。
在另一个可行的实施例中，首先要针对高压GaN技术研发新的硅上GaN工艺节点，由于金属层和钝化层较厚等特点要定义新的设计规则，如最大线宽、金属槽宽、芯片倒角尺寸等，因为封装应力会直接带来钝化层破裂的风险，进而影响器件可靠性。接下来，GaN外延层与硅衬底之间形成的应力和热膨胀系数失配问题，在后续的晶圆减薄和切割时更容易造成晶圆脆性以及外延层中的裂纹，有时切损的地方会穿透芯片电路引起器件失效，因此要改进切割工艺，优化顶部切削和侧壁切削的工艺技术。
应理解，GaN HEMT器件是由有机金属化学气相沉积法慢慢磊晶上去，假设芯片分为上下两层，上层为GaN缓冲层，下层为基板，波浪线为等温线，在GaN层上方为栅极指所产生的细长型热源而基板底部设为绝缘，而AlGaN层和厚度很薄的其它层等部分由热阻公式
Figure BDA0003507270410000061
可知，在厚度L极小时其热阻可以忽略不计，以减少模组在计算和分析上所产生的负担，Ti为芯片打线接触温度，TA为芯片基板环境温度，Pd为消耗功率。对于耗尽型GaN HEMT器件只有负压才能关断，存在短路直通这种情况，并且在器件工作过程中，其中栅极电压、漏极电压的极性总是相反。
此外，由于封装逐渐演变至轻、薄、短、小的封装结构形式和制程上的应用，在芯片制作完成后，需要将芯片研磨至封装设计厚度以配合产品的结构要求，所需的耗尽型GaNHEMT功率器件由于厚度太厚无法进行划片，因此将芯片通过机械减薄至合适厚度进行晶圆研磨，将晶圆上每一颗芯片分离是芯片划分的目的，可由于封装制程所需，将晶片切割至适当的尺寸以便于下一制程作业，另外需将胶带贴在晶圆的背面且用铁圈固定起来，即铁圈可支撑并避免了胶带的破损及芯片间的相互碰撞，然后晶片切割机将晶圆切成一颗颗的芯片，上芯的目的是将切割后一颗颗的芯片放置在导线架或基板中的晶片座上，并以银浆或金Au-硅Si共晶黏结法黏住固定，后送至下一制程进行引线键合作业。烘烤目的是为了固化银浆，其交替特性尚未完全硬化，需经过特别的加热曲线的烘烤使银浆的特性更加稳定，而烘烤时间长短是取决于银浆的特性或种类，超声压焊是为了使金属材料在摩擦作用下具有较强的塑性流动，当金属原子接触时，温度升高和接触区域的高频振动进一步使金属晶格上的原子进入活化态，具有共价键特性的分子之间的距离接近纳米，可以共同公共电子在原子之间形成电子桥，这样金属键合过程会实现，最后将启动管与耗尽型GaN HEMT器件进行贴合形成堆叠封装结构，待封装器件为栅极带有金属层的耗尽型GaN HEMT器件。通过在芯堆叠封装，大大增加了功率器件芯片的热耗散，提高了工作可靠性。堆叠封装后，芯片上下都可以增加散热结构，改善了芯片散热速度，降低了热阻，提高产品可靠性。堆叠封装和平面封装相比封装密度大幅度提升，生产和制造成本有明显降低
在这里示出和描述的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制，因此，示例性实施例的其他示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。

Claims (6)

1.一种用于耗尽型GaN HEMT器件堆叠封装方法，其特征在于，包括以下步骤：
将耗尽型GaN HEMT器件通过机械减薄得到芯片的晶圆，并将晶圆切割至预设尺寸；
将胶带贴在晶圆的背面且用铁圈固定起来，采用晶片切割机将晶圆片切成一颗颗芯片；
将切割后的芯片放置在导线架或基板中的晶片座上，并以银浆或金-硅共晶黏合法黏住固定送至烘烤；
烘烤完成后送入压焊机物料轨道，先用铝线后用铜线进行压焊得到待封装器件，其中，设定好压焊的参数，铝线压焊采用的是超声波压焊；
将待封装器件的栅极和启动管的源极分别使用金属加厚并进行键合形成用于耗尽型GaN HEMT器件的堆叠封装结构，其中，启动管为Si增强型VDMOS。
2.根据权利要求1所述的用于耗尽型GaN HEMT器件封装方法，其特征在于，启动管的源极金属层的截面积大于待封装器件的栅极金属层的截面积。
3.根据权利要求1所述的用于耗尽型GaN HEMT器件封装方法，其特征在于，金属采用金或铜，加厚的厚度大于10微米。
4.根据权利要求1所述的用于耗尽型GaN HEMT器件封装方法，其特征在于，待封装器件的漏极用于输入功率电源，待封装器件的源极用于输出功率电源。
5.根据权利要求1所述的用于耗尽型GaN HEMT器件封装方法，其特征在于，启动管的栅极用于输入启动信号，启动管的漏极用于输入启动电源。
6.根据权利要求1所述的用于耗尽型GaN HEMT器件封装方法，其特征在于，待封装器件的栅极、源极和漏极位于待封装器件的同一侧；启动管的源极和栅极位于同一侧。
CN202210141635.8A 2022-02-16 2022-02-16 一种用于耗尽型GaN HEMT器件堆叠封装方法 Pending CN114551249A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210141635.8A CN114551249A (zh) 2022-02-16 2022-02-16 一种用于耗尽型GaN HEMT器件堆叠封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210141635.8A CN114551249A (zh) 2022-02-16 2022-02-16 一种用于耗尽型GaN HEMT器件堆叠封装方法

Publications (1)

Publication Number Publication Date
CN114551249A true CN114551249A (zh) 2022-05-27

Family

ID=81676214

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210141635.8A Pending CN114551249A (zh) 2022-02-16 2022-02-16 一种用于耗尽型GaN HEMT器件堆叠封装方法

Country Status (1)

Country Link
CN (1) CN114551249A (zh)

Similar Documents

Publication Publication Date Title
TWI636567B (zh) 半導體元件、電氣機器、雙向場效電晶體及安裝構造體
JP5526179B2 (ja) Ｉｉｉ−ｖ族トランジスタとｉｖ族横型トランジスタを含む積層複合デバイス
JP5632416B2 (ja) Ｉｉｉ−ｖ族トランジスタとｉｖ族縦型トランジスタを含む積層複合デバイス
US10008591B2 (en) Semiconductor device, fabrication method for semiconductor device, power supply apparatus and high-frequency amplifier
JP5828435B1 (ja) 半導体素子、電気機器、双方向電界効果トランジスタおよび実装構造体
US9324645B2 (en) Method and system for co-packaging vertical gallium nitride power devices
JP2006100645A (ja) ＧａＮ系半導体集積回路
JP5643783B2 (ja) Ｉｉｉ−ｖ族トランジスタとｉｖ族ダイオードを含む積層複合デバイス
JP7240480B2 (ja) エンハンスメント・モード及びデプレッション・モード・トランジスタの両者を有するモノリシック・マイクロ波集積回路
JP2021090074A (ja) 半導体装置
JP2023520029A (ja) 裏面ソース端子、ゲート端子及び／又はドレイン端子を有するｉｉｉ族窒化物ベースの高周波増幅器
JP2013197590A (ja) Ｉｉｉ−ｖ族及びｉｖ族複合ダイオード
US10068780B2 (en) Lead frame connected with heterojunction semiconductor body
CN114551249A (zh) 一种用于耗尽型GaN HEMT器件堆叠封装方法
US20110180855A1 (en) Non-direct bond copper isolated lateral wide band gap semiconductor device
JP6819318B2 (ja) 半導体装置、半導体集積回路及び半導体装置の製造方法
JP7099255B2 (ja) 化合物半導体装置、高周波増幅器及び電源装置
KR20140067524A (ko) 파워소자의 웨이퍼 레벨 패키징 방법
US20220139852A1 (en) Transistor packages with improved die attach
US11569211B2 (en) Semiconductor die with improved thermal insulation between a power portion and a peripheral portion, method of manufacturing, and package housing the die
KR20210129457A (ko) 고출력 전력 반도체 소자 패키지 및 그 제조 방법
JP2022045568A (ja) 半導体装置
WO2024081401A1 (en) Methods of forming semiconductor structures and resulting semiconductor structures
JP2008117934A (ja) 半導体装置
Cheng et al. All GaN-on-Si high power module design and performance evaluation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination