CN113903793A - 半导体器件和用于制造半导体器件的方法 - Google Patents

半导体器件和用于制造半导体器件的方法 Download PDF

Info

Publication number
CN113903793A
CN113903793A CN202111182915.5A CN202111182915A CN113903793A CN 113903793 A CN113903793 A CN 113903793A CN 202111182915 A CN202111182915 A CN 202111182915A CN 113903793 A CN113903793 A CN 113903793A
Authority
CN
China
Prior art keywords
conductive
substrate
layer
front surface
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111182915.5A
Other languages
English (en)
Inventor
A.比尔纳
H.布雷希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/370,639 external-priority patent/US9991373B1/en
Priority claimed from US15/370,536 external-priority patent/US9929107B1/en
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN113903793A publication Critical patent/CN113903793A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

公开了半导体器件和用于制造半导体器件的方法。在实施例中，半导体器件包括：衬底；布置在衬底的前部表面上的基于III族氮化物的晶体管；和导电的穿衬底导孔。导电的穿衬底导孔包括从衬底的前部表面延伸到后部表面的导孔以及从衬底的前部表面延伸到后部表面的导电材料。导孔从衬底的前部表面渐缩到后部表面。

Description

半导体器件和用于制造半导体器件的方法
背景技术
直到现今，在功率电子应用中使用的晶体管已经典型地利用硅（Si）半导体材料制备。用于功率应用的常见的晶体管器件包括硅CoolMOS®、硅功率MOSFET和硅绝缘栅双极晶体管（IGBT）。最近已经考虑了碳化硅（SiC）功率器件。基于III族氮化物的半导体器件（诸如氮化镓（GaN）器件）现在正作为用以承载大电流密度、承受高击穿电压以及用以提供非常低的导通阻抗、超快开关时间和改进的功率效率的有吸引力的候选而出现。
在一些横向晶体管器件（诸如基于氮化镓的高电子迁移率晶体管（HEMT））中，源极被耦合到在其上形成了晶体管结构的衬底的后部侧。源极可以通过导电的穿衬底导孔（TSV）耦合到衬底的后部表面。
对源极和衬底的后部表面之间的连接的进一步改进是合期望的。
发明内容
在一个实施例中，半导体器件包括：衬底；布置在衬底的前部表面上的基于III族氮化物的晶体管；以及导电的穿衬底导孔。导电的穿衬底导孔包括从衬底的前部表面延伸到后部表面的导孔和从衬底的前部表面延伸到后部表面的导电材料。导孔从衬底的前部表面渐缩到后部表面。
在一个实施例中，半导体器件包括：衬底；布置在衬底的前部表面上的基于III族氮化物的晶体管；以及导电的穿衬底导孔。导电的穿衬底导孔包括：从衬底的前部表面延伸到后部表面的导孔；填充导孔的第一部分的导电插塞；以及对导孔第二部分的侧壁进行衬垫并被电耦合到导电插塞的导电衬垫层。
在一个实施例中，半导体器件包括：衬底；布置在衬底的前部表面上的基于III族氮化物的晶体管；以及导电的穿衬底导孔。导电的穿衬底导孔包括：从衬底的前部表面延伸到后部表面的导孔；以及从衬底的前部表面延伸到后部表面并延伸到衬底的邻近导孔的第一表面上的导电材料。
在一个实施例中，方法包括：在衬底的前部表面中形成开口，所述衬底在第一表面上包括至少一个基于III族氮化物的晶体管；将导电材料插入到开口中；以及利用导电材料将基于III族氮化物的晶体管的源极电极耦合到衬底的后部表面。
本领域技术人员在阅读下面的详细描述时以及在查看随附附图时将认识到附加的特征和优点。
附图说明
附图的元件不一定相对于彼此成比例。同样的参考标号指明对应的类似部分。各种图示的实施例的特征可以被组合，除非它们彼此排斥。示例性实施例被描绘在附图中并且在随后的描述中被详述。
图1图示包括基于III族氮化物的晶体管和导电的穿衬底导孔（TSV）的半导体器件的横截面图；
图2a图示包括基于III族氮化物的晶体管和导电的穿衬底导孔（TSV）的半导体器件的横截面图；
图2b图示包括基于III族氮化物的晶体管和导电的穿衬底导孔（TSV）的半导体器件的横截面图；
图3a图示包括基于III族氮化物的晶体管和导电的穿衬底导孔（TSV）的半导体器件的横截面图；
图3b图示包括基于III族氮化物的晶体管和导电的穿衬底导孔（TSV）的半导体器件的横截面图；
图4a图示图3b的半导体器件的平面图和导电的穿衬底导孔与基于III族氮化物的晶体管之间的连接；
图4b图示沿图4a的线A-A的横截面图，以及导电的穿衬底导孔与基于III族氮化物的晶体管之间的连接；
图4c图示导电的穿衬底导孔与基于III族氮化物的晶体管之间的连接的横截面图；
图5a图示图2b和图3b的导电的穿衬底导孔的横截面图；
图5b图示图2b和图3b的导电的穿衬底导孔的横截面图；
图6图示用于制备导电的穿衬底导孔的方法的流程图；
图7图示用于制备具有导电的穿衬底导孔的基于III族氮化物的晶体管器件的方法的流程图；
图8图示初始的半导体衬底的横截面图；
图9图示具有盲孔的图8的初始半导体衬底的横截面图；
图10图示在图9的盲孔的底部处的导电插塞的横截面图；
图11图示图10的盲孔的上部部分的放大图；
图12图示布置在导电插塞上并且围绕被盖住的间隙的导电层的横截面图；
图13图示在导电插塞上方的盲孔中形成的腔体的横截面图；
图14图示在基于III族氮化物的晶体管上形成金属化结构之后和在对后部表面加工以形成导电的穿衬底导孔之后的横截面图；
图15图示具有耦合到被使用双镶嵌技术实质地填充的导电的穿衬底导孔的基于III族氮化物的晶体管的半导体器件的横截面图；
图16图示具有耦合到通过单镶嵌技术形成的导电的穿衬底导孔的基于III族氮化物的晶体管的半导体器件的横截面图；
图17图示具有耦合到通过单镶嵌技术形成的导电的穿衬底导孔的基于III族氮化物的晶体管的半导体器件的横截面图；
图18图示具有基于III族氮化物的晶体管和使用双镶嵌技术在多个外延III族氮化物层中形成的导电的穿衬底导孔的半导体器件的横截面图；
图19图示图18的半导体器件的平面图；
图20图示具有基于III族氮化物的晶体管和通过单镶嵌技术在多个外延III族氮化物层中形成的导电的穿衬底导孔的半导体器件的横截面图；
图21图示具有基于III族氮化物的晶体管和通过单镶嵌技术在多个外延III族氮化物层中形成的导电的穿衬底导孔的半导体器件的横截面图。
具体实施方式
在下面的详细描述中，参考形成在此的一部分并且其中通过图示方式示出其中可以实践本发明的具体实施例的随附附图。在这方面，参考正描述的（多个）图的定向使用诸如“顶部”，“底部”，“前”，“后”，“前向”，“尾向”等的方向术语。因为实施例的组件可以被定位在很多个不同的定向上，所以方向术语是为了图示的目的使用的而绝不是进行限制。要理解的是，可以利用其它实施例，并且可以在不脱离本发明范围的情况下作出结构或逻辑上的改变。下面的对它的详细描述不应是在限制的意义上取得的，并且本发明的范围由所附权利要求限定。
下面将解释很多示例性实施例。在这种情况下，相同的结构特征在各图中由相同或相似的参考符号标识。在本描述的上下文中，“横向”或“横向方向”应当理解为意味着一般地平行于半导体材料或半导体载体的横向限度行进的方向或限度。因此横向方向一般地平行于这些表面或侧延伸。与此相对，术语“竖向”或“竖向方向”应理解为意味着一般地垂直于这些表面或侧并且因此垂直于横向方向行进的方向。因此竖向方向在半导体材料或半导体载体的厚度方向上行进。
如在本说明书中所采用的，当诸如层、区域或衬底的元件被称为在另一元件“上”或“延伸”到另一元件“上”时，其可以是直接在另一元件上或直接延伸到另一元件上，或者也可以存在介于中间的元件。与之相对，当元件被称为“直接在元件上”或“直接延伸到另一元件上”时，没有介于中间的元件存在。
如在本说明书中所采用的，当元件被称为“连接”或“耦合”到另一元件时，其可以被直接连接或耦合到另一元件，或者可以存在介于中间的元件。与之相对，当元件被称为“直接连接”或“直接耦合”到另一元件时，没有介于中间的元件存在。
诸如高电压耗尽型晶体管的耗尽型器件具有负的阈值电压，这意味着其可以在零栅极电压下传导电流。这些器件通常是导通的。诸如低电压增强型晶体管的增强型器件具有正的阈值电压，这意味着它不能在零栅极电压下传导电流并且通常是断开的。增强型器件不限于低电压器件，并且也可以是高电压器件。
如在此所使用的，诸如高电压耗尽型晶体管的“高电压器件”是针对高电压开关应用而优化的电子器件。也就是，当晶体管断开时，能够阻断诸如约300V或更高，约600V或更高，或约1200V或更高的高电压，并且当晶体管导通时，对于其中其被使用的应用而言其具有足够低的导通阻抗（RON），即当实质的电流通过该器件时其经受足够低的传导损耗。高电压器件可以至少能够阻断等于高电压供给或者其所用于的电路中的最大电压的电压。高电压器件可能能够阻断应用所要求的300V，600V，1200V或其它合适的阻断电压。
如在此所使用的，短语“III族氮化物”是指包括氮（N）和如下的至少一种III族元素的化合物半导体：所述至少一种III族元素包括铝（Al），镓（Ga），铟（In）和硼（B），并且包括但不限于任何它们的合金，诸如例如氮化铝镓（AlxGa（1-x）N），氮化铟镓（InyGa（1-y）N），氮化铝铟镓（AlxInyGa（1-x-y）N），氮化砷化镓磷化物（GaAsaPbN（1-a-b））和氮化砷化铝铟镓磷化物（AlxInyGa（1-x-y）AsaPbN（1-a-b））。氮化铝镓以及AlGaN是指由式AlxGa（1-x）N描述的合金，其中0<x<1。
图1图示包括衬底31和布置在衬底31的前部表面33上的基于III族氮化物的晶体管32（诸如高电子迁移率晶体管（HEMT））的半导体器件30。半导体器件30还包括至少一个导电的穿衬底导孔（TSV）34。
导电的穿衬底导孔34包括：导孔或过孔35，其从衬底31前部表面33延伸到后部表面41；以及导电材料36，其也从前部表面33延伸到后部表面41。
导电材料36可以被电耦合到基于III族氮化物的晶体管32，例如，耦合到诸如基于III族氮化物的晶体管32的源极电极的电极，以使基于III族氮化物的晶体管电耦合到衬底31的后部表面41。通过将导孔35引入到衬底31的邻近基于III族氮化物的晶体管32的前部表面33中从而形成导电的穿衬底导孔34。从前部表面33引入导孔35使得能够通过处理衬底31的在其上布置有基于III族氮化物的晶体管32的一侧来形成导孔35。这可以用于协助导孔35关于基于III族氮化物的晶体管32的更好的定位并用于协助导电材料36与基于III族氮化物的晶体管32的电耦合。
衬底31包括能够支持至少一个III族氮化物层的外延生长的前部表面33。衬底31可以包括诸如<100>硅晶片或<111>硅晶片、碳化硅或蓝宝石的半导体晶片。基于III族氮化物的晶体管32可以包括在前部表面33上外延生长的多个III族氮化物层。
基于III族氮化物的晶体管32可以具有不同的结构。在一些实施例中，基于III族氮化物的晶体管32是通过台面37或包括提供单个开关器件的多个III族氮化物层的分立区提供的。至少台面37的侧面可以被嵌入在诸如SiO2层的绝缘层中。
在晶片水平上，衬底31可以包括多个台面37，每个提供基于III族氮化物的晶体管器件32，各台面在前部表面33上彼此间隔开。台面37可以具有嵌入在共同的绝缘层中的侧面。在一些实施例中，导电的穿衬底导孔34被邻近包括基于III族氮化物的晶体管的台面37布置并且通过衬底31的一部分和绝缘层与包括基于III族氮化物的晶体管的台面37间隔开。
在其它实施例中，基于III族氮化物的晶体管和导电的穿衬底导孔形成在跨衬底的前部表面延伸的多个外延III族氮化物层中。基于III族氮化物的晶体管可以是并联耦合的多个晶体管单元中的一个晶体管单元。导电的穿衬底导孔可以被布置在单元域内。
导电的穿衬底导孔34可以具有各种形式。例如，导电材料36可以实质地填充导孔35、部分地填充导孔35或衬垫导孔35。导电的穿衬底导孔34可以具有不同的横向形状。例如导电的穿衬底导孔可以具有横向地伸长的形状，诸如实质上矩形的形式，或者可以具有方形、圆形或六边形的横向形状。
图2a图示半导体器件50，其包括衬底31、形成在衬底31的前部表面33上的台面37中的基于III族氮化物的晶体管32和导电的穿衬底导孔34。
在一些实施例中，诸如在图2a图示的实施例中，导孔35从衬底31的前部表面33渐缩到后部表面41，以使得导孔35的横向面积在衬底31的前部表面33处比在后部表面41处更大。
导电的穿衬底导孔34的侧壁51可以相对于衬底31的前部表面33以86°到89°之间的角度倾斜以形成锥形。锥形形状可以形成为被从前部表面33引入到衬底31中的导孔35的一种结果。导孔35可以通过蚀刻（诸如等离子体蚀刻）形成。
在一些实施例中，导孔35实质上由导电材料36填充，如例如在图2a中图示的。在这些实施例中，与在衬底31的后部表面41处相比，导电材料在衬底31的前部表面33处具有更大的横向面积。
导电材料36并且因此导电的穿衬底导孔34可以被电耦合到基于III族氮化物的晶体管32的源极电极38，如由图2a中的线53示意性地指示的。
基于III族氮化物的晶体管32和台面37可以包括如下的半导体结构：该半导体结构包括多个外延的基于III族氮化物的层。台面37可以包括：缓冲结构54，该缓冲结构54包括一个或多个外延的基于III族氮化物的层；布置在缓冲结构54上的沟道层55；和布置在沟道层55上的势垒层56。沟道层55可以包括氮化镓（GaN），并且势垒层56可以包括氮化铝镓（AlxGa（1-x）N，其中0<x<1）以在沟道层55和势垒层56之间的界面57处形成异质结，其能够支持二维电荷气，例如二维电子气（2DEG）或二维空穴气（2DHG），如利用虚线58指示的。基于III族氮化物的晶体管32包括布置在势垒层56上的源极电极38、漏极电极39和栅极电极40。栅极电极40被横向地布置在源极电极38和漏极电极39之间。
诸如二维电子气（2DEG）的二维电荷气可以通过在沟道层55和势垒层56之间的界面处的压电和自发极化来形成。基于III族氮化物的晶体管32可以是高电子迁移率晶体管（HEMT），并且可以具有至少200V的击穿电压。
导电层59被布置在衬底31的后部表面41上，并且可以具有可焊接的表面或包括焊料以使得半导体衬底31能够被安装在封装的管芯焊盘或接地平面上并且电耦合到封装的管芯焊盘或接地平面。导电层59可以包括两个或更多个子层，例如金属层和可焊接层。
图2b图示半导体器件60，其包括形成在被布置于衬底31的前部表面33上的台面37中的基于III族氮化物的晶体管32和至少一个导电的穿衬底导孔34。
导电的穿衬底导孔34与图2a中图示的导电的穿衬底导孔的不同之处在于导孔35中的导电材料36的布置。在此实施例中，导孔35的邻近衬底31后部表面41的第一部分包括导电插塞61，其实质地填充导孔35的底部。还提供导电衬垫层62，其在导孔35的邻近衬底31前部表面33的第二部分中衬垫导孔35的侧壁51。导电衬垫层62围绕导孔35的上部部分中的间隙63。导电衬垫层62被布置在导电插塞61的至少外周区域上，以使得导体插塞61和导电衬垫层62提供从衬底31前部表面33到后部表面41的导电路径。
导孔35还可以从前部表面33渐缩到后部表面41以使得导孔35的更窄的底部实质上被填充有导电材料并且使得导孔35的邻近前部表面33的更宽的区域包括由导电衬垫层62和导电插塞61的上部表面限定的间隙63。
衬底31可以具有高度h1并且第一导电部分61可以具有高度h2，其中h2≤2h1/3。作为示例，20μm≤h1≤100μm并且5μm≤h2≤70μm。
第二导电部分62可以具有厚度t，例如0.5μm≤t≤3μm，并且第一导电部分61可以具有高度h2，例如5μm≤h2≤70μm。
可以在导电材料36和穿衬底导孔35的侧壁之间提供多层衬垫结构。多层衬垫结构可以与衬底31直接接触并且提供粘合和/或阻挡功能。
在一些实施例中，衬底31的前部表面33的一部分还在邻接台面37的区域中被去除以使得台面37被定位在衬底41的抬升的区域上。
台面37可以具有在1μm至10μm范围内的高度，并且具有适合于形成半导体器件（诸如HEMT）或半导体器件的有源区的横向尺寸。
在所图示的实施例中，台面37具有分立突起的形式，所述分立突起具有可以嵌入在绝缘层中的侧面。然而，在其它实施例中，为半导体器件提供台面的突起结构可以通过包括一个或多个III族氮化物层的部分而被连接到邻接的突起区域。
在前部表面上形成分立台面37可以用于协助减小晶片弯曲并且用于简化制造。外延生长在晶片（诸如单晶硅晶片）的整个表面上的一个或多个III族氮化物可能造成晶片的弯曲——因为高度地压缩或拉伸的（多个）个别的外延III族氮化物层并且因为高的面内晶格失配和III族氮化物层与衬底之间的热膨胀系数上的差异。对于200mm晶片而言在中心处可能出现达到200μm的晶片弯曲值。结果，在半导体生产线中的处理期间这些晶片可能表现出脆弱性。
然而，如果布置在半导体晶片的上部表面上的材料的大部分包括绝缘材料而不是外延沉积的III族氮化物层。由包含晶片的上部表面上的区域的III族氮化物占据的总面积可以处在晶片的总面积的10％到90％之内。因此，这种布置可以被用于减小半导体晶片的任何弯曲以便在随后的处理步骤中协助半导体晶片的自动处置。
晶片可以具有小于200μm的晶片弯曲b，其中：
100*t*b/d²≤15
其中，d是晶片直径，t是外延沉积的III族氮化物层的厚度，并且b是晶片中心处的晶片弯曲。
直径d可以是200mm，并且厚度t可以是1μm至10μm。200mm直径的晶片可以具有大约725μm的厚度。在200mm的晶片直径下（还对于具有0.5μm至10μm的高度的台面而言）台面37可以具有小于台面高度的±10％的表面平坦度变化。
在一些实施例中，基于III族氮化物的晶体管和导电的穿衬底导孔可以被形成在包括多个外延III族氮化物层的连续的半导体结构中。在这些实施例中，导电的穿衬底导孔被布置在其中形成晶体管结构的各外延III族氮化物层中并且可以与所述各外延III族氮化物层直接接触。
图3a图示半导体器件70的横截面图，半导体器件70包括具有前部表面72的衬底71，前部表面72能够支持一个或多个III族氮化物的外延生长。衬底71可以包括半导体衬底，例如诸如<100>或<111>硅晶片、碳化硅或蓝宝石的半导体晶片。多个III族层被外延生长在前部表面32上以形成半导体结构73。半导体衬底73可以包括：布置在前部表面72上的缓冲或过渡结构74；布置在缓冲结构74上的包括氮化镓的沟道层75；以及布置在沟道层75上的包括氮化铝镓（AlxGa（1-x）N，其中0<x<1）的势垒层76，以便在势垒层76和沟道层75之间的界面77处形成异质结，其能够支持在图3a中利用虚线78指示的二维电荷气，诸如二维电子气（2DEG）或二维空穴气（2DHG）。
通过如下来在半导体结构73的一部分中形成基于III族氮化物的晶体管：源极电极79、漏极电极80和栅极电极81被布置在势垒层76上以使得栅极电极81被横向地布置在源极电极79和漏极电极80之间。电极79、80、81可以形成作为被并联电耦合以形成单个开关器件的多个晶体管单元中的一个的晶体管单元或分段88。源极电极79、漏极电极80和栅极电极91可以具有类似伸长的条形的形状，每个具有延伸到附图平面中的长度。源极电极79、漏极电极80和栅极电极91可以包括一种或多种金属。
半导体器件70还包括至少一个导电的穿衬底导孔82，其延伸通过包括外延III族氮化物层的半导体结构73并且延伸通过衬底71，以使得其从半导体结构73的最外表面的上部表面83（其在本实施例中通过势垒层76提供）延伸到衬底71的后部表面84。导电的穿衬底导孔82包括：导孔85，其从上部表面83延伸到后部表面84；以及导电材料86，其从上部表面83延伸到后部表面84。导电层87被布置在后部表面84上，其电耦合到导电的穿衬底导孔82内的导电材料86。
导电的穿衬底导孔82可以被耦合到基于III族氮化物的晶体管88的电极，如在图3a中由线89示意性地指示的那样。特别是，导电的穿衬底导孔82可以电耦合到晶体管88的源极电极79。在一些实施例中，导电的穿衬底导孔82在前部表面72上被电耦合到布置在导电的穿衬底导孔82的相对的侧上的两个邻接的晶体管单元88。
导电的穿衬底导孔82还可以具有不同的形式。在图3a图示的实施例中，导孔85具有锥形形状以使得侧壁95相对于上部表面83以大约86°到89°的角度倾斜。导孔85在上部表面83处的横向面积大于导孔85在后部表面84处的横向面积。导孔85可以实质地被填充有导电材料86，如图3a图示那样。在其它实施例中，导电的穿衬底导孔85包括导孔85的至少一部分中的间隙或未填充的区域。在一些实施例中，侧壁95被衬垫有导电材料以使得间隙从上部表面83延伸到后部表面84。
在一些实施例中，诸如在图3b中图解的实施例中，导孔85的底部实质上填充有形成导电插塞91的导电材料，而导孔85的上部部分包括导电衬垫层92，其衬垫导孔85的侧壁90，在导孔85的中心留下间隙93。在其中导孔85被部分地填充有导电材料86的实施例中，导孔85也可以从上部表面83渐缩到后部表面84，从而与在后部表面84处相比导孔在上部表面83处具有更大的横向面积。
可以在导电材料86和穿衬底导孔85的侧壁之间提供多层衬垫结构。
根据在此描述的实施例的导电的穿衬底导孔可以具有不同的横向形状。例如，导电的穿衬底导孔82可以具有伸长的横向区，例如矩形，或可以具有方形、圆形或六边形的横向形状。
多个导电的穿衬底导孔可以布置被成行或被布置成阵列，其实质上平行于基于III族氮化物的晶体管88的源极电极79延伸。两个或更多个导电的穿衬底导孔也可以被明智地耦合到基于III族氮化物的晶体管的公共电极。
然而，基于III族氮化物的晶体管32、88并不限制于所图示的布置，并且可能具有其它的布置。例如，包括氮化镓（GaN）的帽层可以被布置在势垒层上。一个或多个绝缘和/或钝化层可以被布置在势垒层上。栅极可以包括栅极凹陷结构并且/或者p掺杂的III族氮化物层可以被布置在栅极电极下方。源极和/或漏极接触可以包括凹陷结构以例如最小化欧姆接触阻抗。
基于III族氮化物的晶体管32、88可以是HEMT，并且可以是通常为导通的耗尽型器件。金属栅极形成肖特基势垒接触并且源极和漏极形成欧姆金属接触。基于Ⅲ族氮化物的晶体管32、88也可以是通常为断开的增强型器件。基于III族氮化物的晶体管32、88可以是高电压器件，例如具有至少600V的阻断电压的能力。
导电的穿衬底导孔可以以各种方式—例如，通过一个或多个接合布线或通过布置在衬底的前部表面上的金属化结构的一部分—耦合到基于III族氮化物的晶体管的源极电极。
图4a图示平面图并且图4b图示沿着半导体器件70的A—A线的横截面图并且图示两个邻接的晶体管单元88，88'。图4a和图4b还图示源极电极79和导电的穿衬底导孔82之间的电连接的实施例。
基于III族氮化物的晶体管70包括彼此并联耦合的多个晶体管单元或分段88。图4a和图4b图示两个晶体管单元88，88'，其具有关于中心线94对称的布置，由此对于两个晶体管单元88、88'公共的漏极电极80被按中心线94对称地布置。每个晶体管单元88、88'包括源极电极79和栅极电极81，栅极电极81被横向地布置在源极电极79和漏极电极80之间。晶体管单元88、88'的每个的源极电极79、栅极81和漏极电极80具有类似条带的伸长的形状并且实质上彼此平行地延伸。
至少一个导电的穿衬底导孔82、82'被横向上邻近地布置并且被与每个晶体管单元88、88'的源极电极79间隔开。多个导电的穿衬底导孔82、82'可以被提供用于源极电极79、79'和衬底71的后部表面84之间的单个导电连接。穿衬底导孔82、82'可以被布置成行，其实质上平行地延伸到源极电极79、79'并相对于中心线94在源极电极79、79'外部地横向延伸。
通过布置在穿衬底导孔82、82'中的导电材料86、86'提供从上部表面83到后部表面84的导电路径以形成导电的穿衬底导孔85、85'。在穿衬底导孔82、82'内的导电路径可以如图3a中图示那样通过一个导电部分来提供，或者如图3b中图示那样通过不同形状的两个导电部分91、92来提供。
导电层95、95'被布置在上部表面83上并且在源极电极79、79'和导电的穿衬底导孔82、82'之间提供源极连接的横向重新分布。导电层95可以是衬垫金属化的后端的第一层的部分。
在一些实施例中，在导孔82、82'内的导电材料86、86'可以延伸到邻近导孔82、82'的区域中的上部表面83上以形成导电层95、95，其延伸到源极电极79、79'上并与源极电极79、79'电耦合。导电层95、95'和导电材料86、86'可以包括高纯度铜，其可以是通过电镀沉积的。因为单个元件提供竖向的和横向的电路径，所以这样的布置可以被称为双镶嵌。
在一些实施例中，导电层95、95'被与导孔82内的导电材料86、86'分离地沉积。这样的布置可以被称为单镶嵌。
图4c图示包括布置在台面37中的基于III族氮化物的晶体管32的半导体器件30的横截面图。台面37的侧面被嵌入在绝缘层96中，绝缘层96与III族氮化物晶体管32的上部表面一起形成实质上平坦的表面97。导孔35延伸通过绝缘层96并进入衬底31中到达衬底31的后部表面41。导电层95从导孔35内的导电材料36延伸到绝缘层96的上部表面97上并且延伸到源极电极38上，以通过导电的穿衬底导孔34的方式将源极电极38电耦合到布置在衬底31的后部表面41上的层59。导电层95可以是与导电材料36集成的或者可以是通过分离地沉积的导电层提供的。
在图5a和图5b中更详细地图示了用于部分地填充的导电的穿衬底导孔的各种结构。各结构是参照图2b中图示的导电的穿衬底导孔34描述的。然而，各结构不限制于在半导体器件30中使用。例如，它们可以被用于图3b图示的半导体器件70的导电导孔82。
图5a图示包括在导电衬垫层62和导电插塞61的导电材料36的结构100的实施例，其中导电衬垫层62被直接定位在导电插塞61的上部表面上，在导电插塞61和导电衬垫层62之间形成实质上水平的界面101。导电衬垫层62可以围绕导孔35内的间隙63，该间隙63在半导体衬底31的第一表面33处是开口的。
该结构100包括在导电插塞61的上部表面和U形的导电衬垫层62的底部的下部表面之间的界面101，并且可以是在导电插塞61上沉积导电衬垫层62之后产生的。
导电衬垫层62和导电插塞61可以具有不同的微结构。例如，导电插塞61可以包括比导电衬垫层62的晶粒大小更大的晶粒大小。不同的微结构可能产生自用于在导孔34中沉积导电插塞61和导电衬垫层62的不同的条件。
在实施例中，包括不同的化学添加剂系统的不同的电化学加工浴被用于沉积导电插塞61和导电衬垫层62。可以使用分析技术（诸如TOF-SIMS（Time-Of-Flight SecondaryIon Mass Spectrometry，飞行时间---次级离子质谱分析法））在最终产物中标识化学添加剂系统。
导电衬垫层62和导电插塞61可以包括相同的材料，例如相同的金属。在一些实施例中，导电衬垫层62和导电插塞61包括高纯度铜。
导电插塞61具有高度h2，其大于导电衬垫层62的厚度t，例如，h2≥3t。在一些实施例中，0.5μm≤t≤3μm并且5μm≤ħ2≤50μm。
导电的穿衬底导孔34可以具有高度h1，并且导电插塞61可以具有高度h2，其中h2可以小于或等于2/3h1，即h2≤2h1/3。在一些实施例中，20μm≤h1≤100μm并且5μm≤h2≤70μm。
提供粘合促进的一个或多个进一步的层、扩散势垒和/或种子层可以被布置在限定导孔35的侧壁51的衬底31的材料、导电插塞61和导电衬垫层62之间。
导电的穿衬底导孔34可以被认为是由于导电插塞61填充导孔35的横向区而同时导电衬垫层62在导孔35的中心处围绕成间隙63或空出部从而被各向异性地填充。各向异性的填充可以被用于在晶片水平上针对衬底以及在从晶片单体化之后在器件水平上针对衬底提供应力缓解和更简单的处理。
例如，将间隙63定位在导孔35内可以被用于防止特别是在晶片水平上在导电的穿衬底导孔34的阵列的制备期间衬底31的弯曲，并且可以被用于应力补偿。因为导电插塞61和导电衬垫层62的导电材料可以膨胀到间隙63中，所以导电的穿衬底导孔34在热循环期间可以具有改进的热性能。更进一步地，导电的穿衬底导孔34的被填充的底部的使用防止焊料在管芯附接期间—例如，当后部表面25被焊接到管芯焊盘或接地平面上时—进入导孔。
定位在导孔35的上部部分内的间隙63可以在前部表面33处是开口的。在一些实施例中，导电导孔34的上部端部102在前部表面33处是密封的，以在导电的穿衬底导孔34的上部部分内以及在导电衬垫层62内产生腔体。由间隙63或腔体—如果存在的话—形成的导电的穿衬底导孔34的横向面积可以是衬底31总表面面积的大约4％。
图5b图示结构103，该结构103可以例如在具有包括在导电插塞61的上部表面和U形的导电衬垫层62的底部之间的界面101的布置的器件的随后的处理期间形成—如果半导体衬底31经受退火处理的话。该随后的退火处理可以造成导电插塞61和导电衬垫层62的材料的晶粒生长以使得界面不再是可分辨的，并且导电衬垫层62被形成在导孔34的侧壁51上并且形成在具有与导电插塞61不同的微结构—例如具有更小的晶粒大小—的导电插塞61的上部表面的外周上。在本实施例中，导电插塞61的上部表面的中间部分形成间隙63的底部。
图6图示用于在前部表面上包括基于Ⅲ族氮化物的晶体管的衬底中制备导电导孔（诸如导电的穿衬底导孔34、82）的方法的流程图110。在框111中，在包括布置在前部表面上的基于III族氮化物的晶体管的衬底的该前部表面中形成开口。在框112中，导电材料被插入到开口中。在框113中，基于III族氮化物的晶体管的源极电极被耦合到衬底的后部表面，后部表面与前部表面相对。
开口被布置在衬底的前部表面中，以使得其在基于III族氮化物的晶体管形成之后与基于III族氮化物的晶体管间隔开并且处在距基于III族氮化物的晶体管一定的横向距离处。
在一些实施例中，方法进一步包括：在衬底的前部表面上外延沉积具有第一带隙的第一III族氮化物层；在衬底的前部表面上外延沉积具有与第一带隙不同的第二带隙的第二III族氮化物层并在其之间形成异质结；在第二III族氮化物层上形成金属化结构以形成晶体管结构；以及使开口插入通过第一III族氮化物层和第二III族氮化物层并进入到衬底的前部表面中。异质结可以支持由压电和自发极化形成的二维电荷气。金属化结构可以包括类似条形的金属电极，其实质上彼此平行地延伸以形成布置在源极电极和漏极电极之间的栅极电极。通过第一和第二III族氮化物层的区域将开口与形成晶体管结构的金属化结构间隔开。
在一些实施例中，基于III族氮化物的晶体管被形成于布置在衬底的前部表面上的台面中。台面包括具有第一带隙的第一外延III族氮化物层和具有与第一带隙不同的第二带隙的第二外延III族氮化物层从而在它们之间形成异质结。彼此间隔开的多个台面可以被布置在前部表面上。在一些实施例中，至少台面的侧面被嵌入于布置在衬底的前部表面上的绝缘层中。可以通过绝缘层并进入衬底的前部表面而形成开口以使得通过绝缘层和衬底的部分来把开口与台面的III族氮化物层间隔开。
在一些实施例中，方法进一步包括将导电材料应用到衬底的前部表面上，以使得其从开口的侧壁延伸到前部表面上并且延伸到基于Ⅲ族氮化物的晶体管的源极电极上。
在一些实施例中，进一步的导电层被应用到开口内的导电材料上并且被应用到衬底的前部表面上，以使得其将基于III族氮化物的晶体管的源极电极与导电材料电耦合。进一步的导电层可以被布置在基于III族氮化物的晶体管的平面上方并且被通过在源极电极和进一步的导电层之间延伸的一个或多个导电导孔电耦合到源极电极。
在一些实施例中，开口被实质地填充有导电材料。导电材料可以是例如通过电镀应用的。
在一些实施例中，开口被部分地填充有导电材料。开口可以是使用电镀来在开口内产生不同形状的两个部分而被部分地填充的。
在一些实施例中，导电材料是使用第一沉积参数插入到开口中的，以使得第一导电层在第一部分中填充开口。第二导电层是使用第二沉积参数在开口的第二部分中形成在第一导电层上的，以使得第二导电层在第二部分中围绕成间隙。
第一导电层和第二导电层可以是通过电沉积技术形成的。第一导电层可以形成导电插塞并且第二导电层可以形成导电衬垫层。第二导电层可以直接形成在第一导电层上，并且在它们之间形成实质上水平的界面。在一些实施例中，第二导电层可以从开口的侧壁上的第一导电层的外周延伸。第一和第二导电层可以是通过它们的相应的微结构而可区分的。例如，与第二导电层相比第一导电层可以具有更大的平均晶粒大小。
可以选择第一沉积参数以有利于第一导电层相对于衬底的主表面在竖向方向上的生长并且可以选择第二沉积参数以有利于第二导电层相对于衬底的主表面在横向方向上的生长。第一和第二沉积参数可以被选择以使得第一导电层具有导电插塞（其具有高度h1）的形式，并且第二导电层具有厚度t，由此h1≥3t。
在一些实施例中，衬底在布置的随后的处理期间经受退火处理。该随后的的退火处理可以导致第一和第二导电层的材料的晶粒生长，以使得界面不再是可分辨的。然而，在开口侧壁上并且在第一导电层的外周处形成的第二导电层的部分可以具有与第一导电层不同的微结构（例如更小的晶粒大小），从而两个导电层是可分辨的。
在一些实施例中，开口具有盲孔或端部封闭孔的形式，并且第一导电层被应用到盲孔的底部以使得盲孔的底部部分被填充有第一导电层。在一些实施例中，盲孔被填充到盲孔的总深度的10％至70％的深度。第二层可以直接定位在第一层上以形成界面并沿侧壁延伸到导孔在第一表面处的开口端部。在一些实施例中，第二层进一步延伸到半导体衬底的第一表面上并且电耦合到基于III族氮化物的晶体管。为了在最终的衬底的前部表面和后部表面之间提供导电路径，邻近盲孔的后部表面可以被加工以移除材料直到导电插塞的一部分被暴露为止，并且衬底具有想要的厚度。
在一些实施例中，开口的第二部分中的间隙在应用第二导电层之后被盖住。可以通过形成围绕间隙的第二导电层的第一绝缘层并且在间隙之上形成第二绝缘层来盖住间隙，由此在开口内形成封闭的且密封的腔体或空出部。
在应用第二导电层之后并且在将金属化结构应用到第一表面之前，开口的第二部分中的间隙可以例如通过插入抗蚀剂插塞而被暂时地盖住，前部表面例如通过化学机械抛光（CMP）而被平坦化，并且抗蚀剂插塞被去除。
图7图示用于制备基于Ⅲ族氮化物的晶体管器件的方法120的流程图。在框121中，在半导体衬底的前部表面上形成基于III族氮化物的晶体管。在框122中，将盲孔插入到前部表面中，并且将导电材料插入到盲孔中。在框123中，金属化结构被应用到前部表面，金属化结构具有：被电耦合在盲孔中的导电材料和基于III族氮化物的晶体管的源极电极之间的至少一个导电部分；以及被耦合到基于III族氮化物的晶体管的栅极电极和漏极电极的每个的至少一个导电部分。在框124中，衬底的与第一表面和金属化结构相对的第二表面被加工以暴露出布置在导孔的底部处的导电材料的表面。
在衬底的第一表面上形成基于III族氮化物的晶体管之后并且在前部表面上沉积金属化结构之前形成导电的穿衬底导孔。前部表面包括合成物和/或结晶定向，其支持III族氮化物的外延生长。
基于Ⅲ族氮化物的晶体管可以是以布置在衬底的前部表面上或者布置在实质上延伸于整个前部表面之上的外延的III族氮化物层的堆叠的部分中的分立台面的形式提供的。如果基于III族氮化物的晶体管被提供在台面中，则开口可以被间隔开并且处在距台面的侧面一定距离处并且被通过衬底的一部分与基于III族氮化物的材料横向地分离开。开口可以是由衬底的材料和绝缘层的材料限定的。如果基于III族氮化物的晶体管被形成在III族氮化物层的堆叠的一部分中，则开口可以被形成在III族氮化物层的堆叠中，以使得III族氮化物层的堆叠限定开口的一部分，其中衬底的材料限定开口的其余的部分。
在将导孔插入到衬底中以及制备导电导孔期间，基于III族氮化物的晶体管可以被一个或多个绝缘层覆盖。
导电的穿衬底导孔的体积可以被填充或部分地填充有导电材料。穿衬底导孔的体积可以被各向同性地或均质地填充有导电材料。替换地，穿衬底导孔的体积可以被各向异性地或非均质地填充有导电材料。
在其中导电的穿衬底导孔的体积被部分地填充有导电材料的实施例中，开口可以是盲孔并且盲孔的底部可以被利用导电材料填充到预定的深度。可以在围绕间隙的导电材料上方的导孔中形成导电衬垫层。导电衬垫层可以从导电材料延伸到基于III族氮化物的晶体管的源极电极并且将导电材料与基于III族氮化物的晶体管的源极电极电耦合。导孔可以被称为是各向异性地填充的。
在其中导电材料包括导电插塞和导电衬垫层的实施例中，导电衬垫层可以被进一步形成在衬底的围绕开口的第一表面上并且与基于III族氮化物的晶体管的源极电极电耦合。
在一些实施例中，在导孔内由导电衬垫层围绕的间隙被盖住或密封。可以完全通过诸如电介质的绝缘材料来限定封闭的腔体或空出部。
现在将参照图8到图14描述用于制备基于III族氮化物的晶体管器件的方法。
图8图示具有前部表面131的初始衬底130。衬底130可以例如包括<100>或<111>硅晶片或碳化硅或蓝宝石晶片，并且具有大于晶体管器件的衬底的最终厚度的初始厚度ti。
多个台面132被形成在前部表面131上。各台面132被其中将形成导电的穿衬底导孔（TSV）的区域136间隔开。各区域136可以被称为无源区，因为它们不贡献于晶体管器件的开关功能。台面132包括多个外延III族氮化物层并且形成晶体管器件。台面132可以例如具有图2和图3中图示的结构并且具有嵌入在绝缘层133中的侧面。前部表面131中的台面132被第一氧化物层134（例如SiO2，其覆盖源极、栅极和漏极金属接触或电极）、在第一氧化物层134上的氮化物层135（例如SiNx）、以及在氮化物层135上的第二氧化物层137（例如SiO2）覆盖。在区域136中，第一氧化物层可以被省略并且SiNX层135和第二氧化物层137被布置在绝缘层133上。
如图9中图解那样，将盲孔140插入到无源区136中的衬底130的前部表面131中，无源区136被定位在其中形成晶体管的台面132或有源区138之间。
盲孔140具有由半导体衬底130的材料的部分形成的底部141并且具有深度tb，深度tb小于衬底130的初始厚度ti并且近似于基于Ⅲ族氮化物的晶体管器件中的衬底的想要的最终厚度tf。底部141的形状实质上是圆形的。盲孔140的上部部分是由绝缘层133限定的。盲孔140可以通过反应离子蚀刻而被插入到前部表面131中。通过衬底131和绝缘层133的一部分将盲孔140与台面132间隔开。第二氧化物层137和氮化物层135可以然后被从无源区136中的前部表面131去除。
在平面图中，盲孔140可以具有伸长的形状，并且可以例如实质上为在伸长方向上的矩形。盲孔140可以是可以被布置成延伸到附图的平面（其实质上平行于基于III族氮化物的晶体管132源极电极延伸）中的行或者被布置成布置在两个有源区138或台面137之间的规则的阵列的多个盲孔中的一个，其中有源区138或台面137的每个包括基于III族氮化物的晶体管。盲孔140的侧壁142可以实质上垂直于前部表面131或者可以被略微倾斜，以使得盲孔140在朝着底部141的方向上渐缩。作为示例，盲孔140可以具有在前部表面131处的大约8μm乘50μm的横向尺寸以及大约60μm的深度。
图10图示在盲孔140的侧壁142上和在衬底130的前部表面131上、特别是在绝缘层133上的势垒层结构143的沉积。图11更详细地图示势垒层结构143。势垒层结构143可以是使用物理气相沉积（PVD）技术（例如溅射）和/或化学气相沉积（CVD）技术沉积的。
势垒层143在盲孔140的侧壁142和底部141上、以及在无源区136中的衬底130的前部表面131上的绝缘层133上、以及在有源区138中的第二氧化物层137上延伸。
势垒层143可以具有各种结构，例如Ta的层、或者使用PVD沉积的Ta/TaN或TaN/Ta或Ti/TiN或使用PVD沉积的Ti/TiN和使用CVD或PVD沉积的W层或使用PVD沉积的Ti/TiN和使用CVD或PVD沉积的W/Ta/TaN或使用PVD沉积的Ti/TiN和使用CVD或PVD沉积的W/TaN/Ta的层——以及可选地进一步包括如下中的至少一个：例如预清洁，湿法化学HF-保持，溅射预清洁，或者在使用CVD沉积W之后进行溅射之前进行氢量降低，执行W回蚀处理以从晶片的平坦部分去除W——以及通过针对铜电镀进行溅射而沉积的进一步的铜种子层。
在一些实施例中，如可以在图11的放大视图中看到那样，布置在衬底130的前部表面131上的势垒层143的部分144具有与布置在盲孔140的侧壁142和底部141上的部分145不同的层数。在该实施例中，部分144包括如下的结构：其从绝缘层133开始，包括Ti，TiN、TaN、Ta的层和Cu种子层。第二部分145包括如下的结构：从形成盲孔140的侧壁142和底部141的半导体衬底131的被清洁的表面开始，包括Ti、TiN、W、TaN、Ta的层和Cu种子层。
在沉积包括最外的种子层的势垒层143之后，例如通过电镀将导电材料插入到盲孔140中。在一些实施例（诸如在图15中图示的实施例）中，盲孔140被填充有导电材料。
在一些实施例（诸如在图10至图13中图示的那些实施例）中，导电材料是使用两阶段处理而插入到盲孔中的，以产生被部分地和各向异性地填充的盲孔140。
图10图示在两阶段处理的第一阶段后的衬底。在第一阶段中，导电材料被插入到盲孔140的底部141中以形成填充盲孔140的邻近底部141的体积的第一导电层146。第一层146可以是使用电镀技术沉积的，并且可以是使用有利于层146相对于第一主表面131的竖向生长而抑制横向的或衬底前部侧区域的生长的条件沉积的，以使得盲孔140的体积被填充有第一层146。第一导电层146可以被称为导电插塞。
图12图示在随后在盲孔140内沉积第二导电层147之后的衬底130。第二导电层147衬垫盲孔140的侧壁142上的势垒层143、盲孔140内的第一层146的上部表面并且在衬底130的前部表面131和绝缘层133之上延伸。第二导电层147在盲孔140的上部部分150内围绕成间隙149。
第二导电层147可以是通过电镀技术沉积的，并且可以是使用有利于第二导电层147的共形沉积和生长的条件沉积的，以使得第二导电层147衬垫盲孔140的上部部分150，在盲孔140的中心留出间隙149。第二导电层147可以被称为导电衬垫层。第一导电层146和第二导电层147可以包括高纯度铜。
在沉积之后，在第一导电层146和第二导电层147之间形成界面148。界面148是可分辨的，因为第一导电层146和第二导电层147是在两个沉积步骤中沉积的，并且可以具有不同的微结构。
在其中衬底经受随后的热处理的实施例中，界面148可能不再是可分辨的。然而，布置在盲孔140的侧壁142上的第二导电层147和第一导电层146可以具有不同的微结构，诸如不同的晶粒大小，并且是可分辨的。
盲孔140内的间隙149可以使用诸如抗蚀剂151的进一步的材料而被暂时地密封。可以对前部表面执行平坦化处理，其中抗蚀剂层151防止材料进入盲孔140中的间隙149。抗蚀剂层151可以然后被去除。
第二导电层147可以延伸到衬底130的前部表面131上，并且可以被电耦合到III族氮化物晶体管的电极（诸如源极电极）。第二导电层147的至少部分可以延伸到源极电极上并且与源极电极直接接触。因为第二层147在盲孔140内提供竖向的导电路径并且在前部表面131上提供水平的导电路径，并且由于提供这两个路径的导电材料实质上是使用一个共同的化学机械抛光（CMP）处理步骤构造的，所以该方法可以被称为双镶嵌。
在一些实施例中，第二导电层147可以从第一导电层延伸到绝缘层133的最外表面并且被包含在导孔中。这种方法可以被称为单镶嵌方法。第二导电层可以通过从导孔横向地延伸到基于III族氮化物的晶体管的上方的导电层和从源极电极竖向地延伸到导电层的导孔而被电耦合到基于III族氮化物的晶体管（例如源极电极）。
图13图示形成在盲孔140的上部部分150内的空出部或封闭的腔体152。空出部或封闭的腔体152可以是由电介质材料限定的。空出部可以通过首先沉积对盲孔140内和前部表面131上的第二导电层147进行衬垫和钝化的氮化硅层153来形成。氮化硅层153可以是被共形沉积的。诸如氧化物154的第二电介质层可以被沉积到盲孔140的最上部部分上，以使得氧化物层154密封对盲孔140的开口并在盲孔140中与氮化硅层153一起形成腔体或空出部152。氧化物层154也可以在基于III族氮化物的晶体管131上方延伸并形成随后被沉积在前部表面131上的金属化结构的层间电介质。氧化物层154也可以部分地覆盖氮化硅层153。
至少形成第一水平的BeoL（Back end of line，后段制程）金属化。通过所布置的电介质层134、153、154而形成导孔160，以便暴露源极电极161、栅极电极162和漏极电极163的一部分。导孔160可以利用一个或多个势垒层和/或粘合层而被填充有一种或多种金属，例如钨。
图14图示金属化结构170的示例，金属化结构170可以被形成在前部表面131上以将基于III族氮化物的晶体管132的金属接触电耦合到外部接触焊盘171。金属化结构是多层金属化结构。
在形成前部表面131的金属化结构170之后，可以对初始的衬底130的后部表面172进行加工以去除材料、将衬底130的厚度从初始厚度ti减小到最终厚度tf、并暴露在盲孔140的底部141处的第一导电层146的表面173，以使得表面173被暴露在衬底130的新的后部表面172中。可以通过研磨、干法抛光、化学机械抛光或它们的组合来对后部表面进行加工。
包括例如焊料层的一个或多个导电层174可以被沉积到最终的后部表面172上，一个或多个导电层174使得基于III族氮化物的晶体管器件能够被安装在进一步的表面上并且被电耦合到进一步的表面，诸如凸缘的进一步的表面提供接地平面并且还可以充当用于基于Ⅲ族氮化物的晶体管器件的热沉。
在衬底130的后部表面172中暴露的第一导电层146和延伸到前部表面131上并且与基于Ⅲ族氮化物的晶体管132、并且特别是基于III族氮化物的晶体管132的源极电极161电耦合的第二导电层147的组合为基于Ⅲ族氮化物的晶体管132提供导电的穿衬底导孔175。导电的穿衬底导孔175使源极电极161能够被耦合到在衬底130的相对侧上的表面。
导电的穿衬底导孔175被部分地填充，因为其在其上部部分中包括电介质限定的腔体152。导电的穿衬底导孔175包括由第一导电层146提供的底部封闭的金属平面和由密封腔体152的电介质层154部分地形成的顶部平面。在底部的封闭的金属平面防止在后部表面172的加工期间对导孔175的污染并且腔体152提供膨胀体积以补偿热应力。
图14还图示衬底130的横截面图，其中图示了在导孔140内的导电材料与基于Ⅲ族氮化物的晶体管132的源极电极161之间的横向连接。
导电的穿衬底导孔175延伸通过绝缘层133，其被布置在邻近基于III族氮化物的晶体管132的无源区136中。绝缘层133实质上是与基于III族氮化物的晶体管132的上部表面共面的。被布置在导孔140的侧壁上的第二导电层147延伸到绝缘层133的上部表面上并且延伸到源极电极161的至少部分上，以将源极电极161电耦合到衬底130的后部表面。
金属化结构170可以包括多个电介质层和导电层，以为栅极电极162和漏极电极163和可选地源极电极161的每个提供至金属化结构170的最外表面的导电的再分布结构。
图15图示半导体器件180的横截面图，半导体器件180包括衬底130、在前部表面133上的基于III族氮化物的晶体管132、和从前部表面131延伸到后部表面172的至少一个导电的穿衬底导孔175'。半导体器件180还包括布置在前部表面131上的金属化结构170，如在图14中图示的实施例那样。半导体器件180与图14中图示的器件的不同在于导孔140内的导电材料181的布置。在图15中图示的实施例中，导电的穿衬底导孔175'被实质地填充有导电材料，诸如高纯度铜。如在图14中图示的实施例中那样，导电材料181横向地延伸到衬底130的前部表面131上从而形成层182，并且特别是延伸到无源区136中的绝缘层133上。导电材料181延伸到基于Ⅲ族氮化物的晶体管132的源极电极161并且与基于Ⅲ族氮化物的晶体管132的源极电极161电耦合。
图16图示用于可以被描述为单镶嵌处理的导电的穿衬底导孔175''的替换结构。导电材料被包含在盲孔140内并且仅提供竖向导电路径。在该实施例中，盲孔被填充有导电材料。在该实施例中，盲孔140是不仅通过绝缘层133—其被布置在衬底130的前部表面131上并具有实质上与基于Ⅲ族氮化物的晶体管132的上部表面共面的上部表面—而且通过进一步的绝缘层154—其被布置在绝缘层133上并且被布置在基于III族氮化物的晶体管132的上部表面上—而形成的。进一步的绝缘层154覆盖源极电极161、栅极电极162和漏极电极163。
在图16中图示的实施例中，导电的穿衬底导孔175"被部分地填充，以使得间隙152被提供在导电的穿衬底导孔175"的上部部分中，导电的穿衬底导孔175"被在导电的穿衬底导孔175"和基于III族氮化物的晶体管132的上方延伸的进一步的绝缘层154盖住以在导孔175"内形成空出部或腔体152。在该实施例中导电的穿衬底导孔175"仅提供竖向导电路径。在导电的穿衬底导孔175"和基于III族氮化物的晶体管132（例如源极电极161）之间的电连接可以通过在图16的横截面图中不能看到的进一步的导电层和通过源极电极161上方的绝缘层134的导孔来提供。进一步的导电层和导孔可以由金属化结构170的一部分来提供。
图17图示具有在使用单镶嵌技术制备的盲孔140中的导电材料181的替换布置的半导体器件180。穿衬底导孔175’’’被实质地填充有导电材料181，其延伸通过绝缘层133和134并且被包含在盲孔140内。
在一些实施例中，导电的穿衬底导孔被部分地由形成晶体管器件的III族氮化物层限定。导电的穿衬底导孔可以被形成在晶体管器件的单元域内。
图18图示包括具有前部表面192的衬底191的半导体器件190的横截面图，在前部表面192上沉积了多个外延III族氮化物层193。多个III族氮化物层193包括形成能够支持二维电荷气的异质结的势垒层和沟道层。
晶体管结构194是通过布置在多个外延III族氮化物层193上的源极电极196、漏极电极197和栅极电极198而形成在多个III族氮化物层193的一部分195中的。栅极电极198被横向地布置在源极电极196和漏极电极197之间。晶体管结构194可以是并联耦合的多个晶体管单元中的一个。半导体器件190还包括导电的穿衬底导孔200，其被横向地邻近源极电极196布置并且被通过衬底191的区域与源极电极196间隔开。多个III族氮化物层193的最上部表面可以包括一个或多个钝化层和或绝缘层199。导电的穿衬底导孔200延伸通过绝缘层199、通过多个III族氮化物层193进入到衬底191中并且延伸到后部表面201。
导电的穿衬底导孔200可以具有不同的形式。在图18中图示的实施例中，导电的穿衬底导孔200包括被部分地填充有导电材料（例如高纯度铜）的导孔202。导孔202的底部被实质地填充有导电材料以形成导电插塞203，而导孔202的上部部分被衬垫有导电衬垫层204，其围绕并限定间隙205。导电衬垫层204延伸通过由多个III族氮化物层193界定的导孔的上部部分并且延伸到多个III族氮化物层193的邻近导孔202的上部表面上。因此，导电的穿衬底导孔200包括从导孔202的底部到多个III族氮化物层193的上部表面的竖向导电路径和在基于Ⅲ族氮化物的晶体管194的方向上从导孔202起实质上垂直于导孔202的横向导电路径。间隙205可以被绝缘层208密封以在导电的穿衬底导孔200内形成封闭的腔体。
半导体器件190还包括多层金属化结构206，其被布置在钝化层199上并且提供从基于III族氮化物的晶体管194的电极（诸如漏极电极197和栅极电极198和可选地源极电极196）到布置在前部表面192上的最外接触焊盘207的导电再分布结构。
导电的穿衬底导孔200可以被横向地定位在两个邻近的基于III族氮化物的晶体管之间。在一些实施例中，基于III族氮化物的晶体管194是被并联耦合以产生单个开关器件的多个的晶体管单元中的一个。电极196、197和198可以具有类似条形的形状并且实质上彼此平行地延伸到附图的平面中。布置在邻接的晶体管单元的源极电极196之间的多个III族氮化物层的区域可以被叫作做无源区，因为它们不对基于III族氮化物的层193的提供开关功能的体积有贡献。导电的穿衬底导孔200可以是如下的多个导电的穿衬底导孔中的一个：所述多个导电的穿衬底导孔被布置成实质上平行于源极电极196延伸到附图的平面中的行或阵列。一个或多个导电的穿衬底导孔200可以被耦合到公共的源极电极196。在一些实施例中，一个或多个导电的穿衬底导孔200被电耦合到布置在导电的穿衬底导孔200的相对的侧上的两个邻接的晶体管单元的源极电极。
图19图示半导体器件190的平面图。源极电极196、漏极电极197和栅极电极197具有类似条形的形状并且实质上彼此平行地延伸。导电的穿衬底导孔200被布置成实质上平行于邻接的晶体管结构194的源极电极延伸的行。导电的穿衬底导孔200被通过布置在前部表面193上的导电层204的区域彼此电耦合并且被电耦合到源极电极196。
图20图示用于导电的穿衬底导孔200'的替换结构。导孔202延伸通过布置在多个III族氮化物层193上的绝缘层209并且延伸通过多个III族氮化物层193和衬底191，如在图18中图示的实施例那样。在该实施例中，导电衬垫层204是在导孔202内整体地布置的，并且仅提供竖向导电路径。导电的穿衬底导孔200'可以被通过例如金属化结构206的一个或多个部分电耦合到基于III族氮化物的晶体管194。
在一些实施例中，导电的穿衬底导孔200"也可以被实质地填充有导电材料，如在图21中图示那样。
为了描述容易而使用诸如“之下”，“下面”，“下部”，“之上”和“上部”等空间上相对的术语以解释一个元件相对于第二元件的定位。除了与在各图中描绘的那些相比不同的定向之外，这些术语还意图涵盖器件的不同定向。进一步地，诸如“第一”和“第二”等的术语也被用于描述各种元件、区域、区段等，并且也不意图进行限制。类似的术语贯穿于描述指代类似的元件。
如在此使用的那样，术语“具有”、“含有”、“包括”、“包含”等是开放式术语，其指示存在所声明的元件或特征，但是不排除附加的元件或特征。量词和代词“一”、“一个”和“这个”意图包括复数以及单数，除非上下文另外清楚地指示。要理解的是，在此描述的各种实施例的特征可以彼此结合，除非另外具体地指出。
虽然已经在此描述和图示了具体的实施例，但是本领域的普通技术人员将领会各种替换和/或等同的实现可以替代所示出和描述的具体的实施例而不脱离本发明的范围。本申请意图覆盖在此讨论的具体实施例的任何适配或变化。因此，意图的是本发明仅由权利要求及其等同物来限制。

Claims (32)

1.一种半导体器件，包括：
衬底；
基于III族氮化物的晶体管，布置在衬底的前部表面上；
导电的穿衬底导孔；和
在衬底的前部表面上的一个或多个台面，
其中，所述导电的穿衬底导孔包括：
导孔，从衬底的前部表面延伸到后部表面；和
导电材料，从半导体衬底的前部表面延伸到后部表面，
其中导孔从衬底的前部表面渐缩到后部表面，
其中基于III族氮化物的晶体管形成在所述一个或多个台面中，并且所述一个或多个台面与衬底上的所述导电的穿衬底导孔的所述导孔横向间隔开。
2.根据权利要求1所述的半导体器件，其中，所述导孔的侧壁相对于所述前部表面以86°至89°的角度倾斜。
3.根据权利要求1所述的半导体器件，其中所述导电材料填充所述导孔。
4.根据权利要求1所述的半导体器件，其中所述一个或多个台面包括多个外延III族氮化物层并且通过至少一个绝缘层与所述导电的穿衬底导孔间隔开。
5.一种半导体器件，包括：
衬底；
基于III族氮化物的晶体管，布置在衬底的前部表面上；
导电的穿衬底导孔；和
在衬底的前部表面上的一个或多个台面，
其中，所述导电的穿衬底导孔包括：
导孔，从衬底的前部表面延伸到后部表面；
导电插塞，填充导孔的第一部分；和
导电衬垫层，装衬导孔的第二部分的侧壁并电耦合到导电插塞，
其中基于III族氮化物的晶体管形成在所述一个或多个台面中，并且所述一个或多个台面与衬底上的所述导电的穿衬底导孔的所述导孔横向间隔开。
6.根据权利要求5所述的半导体器件，其中所述导电插塞包括大于所述导电衬垫层的晶粒大小的晶粒大小。
7.根据权利要求5所述的半导体器件，其中，所述导电衬垫层在所述导孔内围绕间隙。
8.根据权利要求5所述的半导体器件，其中，所述导电的穿衬底导孔将布置在所述衬底的前部表面上的所述基于III族氮化物的晶体管的源极电极电耦合到布置在所述衬底的后部表面上的导电层。
9.根据权利要求5所述的半导体器件，还包括覆盖所述导孔并在所述导孔的第二部分内限定腔体的电介质材料。
10.根据权利要求9所述的半导体器件，其中，所述电介质材料包括布置在所述导电衬垫层上的第一层和盖住所述导孔以限定所述腔体的第二层。
11.根据权利要求5所述的半导体器件，其中，所述一个或多个台面包括多个外延III族氮化物层并且通过至少一个绝缘层与所述导电的穿衬底导孔间隔开。
12.一种半导体器件，包括：
衬底；
基于III族氮化物的晶体管，布置在衬底的前部表面上；
导电的穿衬底导孔；和
在衬底的前部表面上的一个或多个台面，
其中，所述导电的穿衬底导孔包括：
导孔，从衬底的前部表面延伸到后部表面；和
导电材料，从衬底的前部表面延伸到后部表面并延伸到邻近导孔的衬底的第一表面上，
其中基于III族氮化物的晶体管形成在所述一个或多个台面中，并且所述一个或多个台面与衬底上的所述导电的穿衬底导孔的所述导孔横向间隔开。
13.根据权利要求12所述的半导体器件，其中所述导电材料填充所述导孔。
14.根据权利要求12所述的半导体器件，其中所述导电材料包括：导电插塞，填充所述导孔的第一部分；以及导电衬垫层，装衬所述导孔的第二部分的侧壁并电耦合到所述导电插塞。
15.根据权利要求12所述的半导体器件，其中，所述导孔从所述衬底的前部表面渐缩到后部表面。
16.根据权利要求12所述的半导体器件，其中，所述一个或多个台面包括多个外延III族氮化物层并且通过至少一个绝缘层与所述导电的穿衬底导孔间隔开。
17.根据权利要求12所述的半导体器件，还包括横向导电层，所述横向导电层在所述导电材料和所述III族氮化物晶体管的源极电极之间在所述衬底的前部表面上延伸，其中，所述导电材料布置在所述横向导电层的一部分上。
18.一种制造半导体器件的方法，包括：
在衬底的前部表面中形成开口，所述衬底包括在前部表面上的至少一个基于 III 族氮化物的晶体管；
将导电材料插入到开口中；和
利用导电材料将基于 III 族氮化物的晶体管的源极电极耦合到衬底的后部表面，
其中，基于III族氮化物的晶体管形成在布置在衬底的前部表面上的台面中，并且所述台面与衬底上的开口横向间隔开。
19.根据权利要求18所述的方法，其中所述开口为盲孔，将所述导电材料插入到所述盲孔中并且从所述衬底的后部表面去除材料以暴露所述导电材料的表面并产生导电的穿衬底导孔。
20.根据权利要求18所述的方法，其中所述台面包括具有第一带隙的第一外延III族氮化物层和具有不同于所述第一带隙的第二带隙的第二外延III族氮化物层，其中在第一外延III族氮化物层和第二外延III族氮化物层之间有异质结，并且所述台面嵌入在布置于衬底的前部表面上的绝缘层中，并且其中使开口插入通过绝缘层并进入到衬底的前部表面中。
21.根据权利要求18所述的方法，还包括：
将金属化结构应用到衬底的前部表面；
从衬底的后部表面去除材料以便暴露导电材料的表面；以及
将导电层应用到后部表面。
22.根据权利要求18所述的方法，还包括在邻近开口的衬底的前部表面上形成导电材料。
23.根据权利要求22所述的方法，还包括在布置在前部表面上的与基于III族氮化物的晶体管的源极电极电耦合的导电层上形成导电材料。
24.根据权利要求18所述的方法，其中将所述导电材料插入到所述开口中包括利用所述导电材料填充所述开口。
25.根据权利要求24所述的方法，其中通过电镀来插入所述导电材料。
26. 根据权利要求18所述的方法，其中将所述导电材料插入到所述开口中包括：
使用第一沉积参数在衬底中的开口的第一部分中形成第一导电层以使得第一导电层填充第一部分中的开口；以及
使用第二沉积参数在开口的第二部分中在第一导电层上形成第二导电层以使得第二导电层在第二部分中界定间隙。
27.根据权利要求26所述的方法，其中选择第一沉积参数以便有利于第一导电层相对于衬底的主表面在竖向方向上的生长并且选择第二沉积参数以便有利于第二导电层相对于衬底的主表面在横向方向上的生长。
28.根据权利要求26所述的方法，其中所述第一导电层和所述第二导电层通过电镀来形成。
29.根据权利要求26所述的方法，其中所述开口是盲孔，第一导电层被应用到盲孔的底部并且盲孔的底部被填充有第一导电层。
30.根据权利要求29所述的方法，其中所述第一导电层填充所述盲孔至所述盲孔的总深度的10％至70％的深度。
31.根据权利要求26所述的方法，还包括：
在应用第二导电层之后盖住在开口的第二部分中的间隙。
32.根据权利要求26所述的方法，还包括在围绕间隙的第二导电层之上形成第一绝缘层并且在间隙之上形成第二绝缘层以便在开口内形成封闭的腔体。
CN202111182915.5A 2016-12-06 2017-12-06 半导体器件和用于制造半导体器件的方法 Pending CN113903793A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US15/370,639 US9991373B1 (en) 2016-12-06 2016-12-06 Semiconductor device
US15/370536 2016-12-06
US15/370639 2016-12-06
US15/370,536 US9929107B1 (en) 2016-12-06 2016-12-06 Method for manufacturing a semiconductor device
CN201711274998.4A CN108155234B (zh) 2016-12-06 2017-12-06 半导体器件和用于制造半导体器件的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201711274998.4A Division CN108155234B (zh) 2016-12-06 2017-12-06 半导体器件和用于制造半导体器件的方法

Publications (1)

Publication Number Publication Date
CN113903793A true CN113903793A (zh) 2022-01-07

Family

ID=60574444

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201711274998.4A Active CN108155234B (zh) 2016-12-06 2017-12-06 半导体器件和用于制造半导体器件的方法
CN202111182915.5A Pending CN113903793A (zh) 2016-12-06 2017-12-06 半导体器件和用于制造半导体器件的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201711274998.4A Active CN108155234B (zh) 2016-12-06 2017-12-06 半导体器件和用于制造半导体器件的方法

Country Status (4)

Country Link
EP (1) EP3333897B1 (zh)
KR (1) KR102059981B1 (zh)
CN (2) CN108155234B (zh)
MA (1) MA44708A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3664126B1 (en) 2018-12-03 2022-09-14 Infineon Technologies AG Semiconductor device and method of fabricating a semiconductor device
CN113539944B (zh) 2020-04-16 2023-09-12 长鑫存储技术有限公司 半导体结构及其形成方法和半导体器件
CN113793838B (zh) * 2021-11-15 2022-02-25 深圳市时代速信科技有限公司 半导体器件及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4438133B2 (ja) * 1999-08-19 2010-03-24 シャープ株式会社 ヘテロ接合型バイポーラトランジスタおよびその製造方法
US7476918B2 (en) * 2004-11-22 2009-01-13 Panasonic Corporation Semiconductor integrated circuit device and vehicle-mounted radar system using the same
JP5022683B2 (ja) * 2006-11-30 2012-09-12 株式会社東芝 半導体装置の製造方法
US8003525B2 (en) * 2007-06-29 2011-08-23 Fujitsu Limited Semiconductor device and method of manufacturing the same
US7772123B2 (en) * 2008-06-06 2010-08-10 Infineon Technologies Ag Through substrate via semiconductor components
US8101517B2 (en) * 2009-09-29 2012-01-24 Infineon Technologies Ag Semiconductor device and method for making same
US8362515B2 (en) * 2010-04-07 2013-01-29 Chia-Ming Cheng Chip package and method for forming the same
US8847229B2 (en) * 2011-03-24 2014-09-30 Panasonic Corporation Flexible semiconductor device, method for manufacturing the same, image display device using the same and method for manufacturing the image display device
JP2012248743A (ja) * 2011-05-30 2012-12-13 Japan Display West Co Ltd 半導体装置およびその製造方法、表示装置ならびに電子機器
KR20130053338A (ko) * 2011-11-15 2013-05-23 삼성전자주식회사 Ｔｓｖ 구조를 구비한 집적회로 소자
JP5983912B2 (ja) * 2012-02-09 2016-09-06 セイコーエプソン株式会社 電子デバイスおよびその製造方法、並びに電子機器
US8916909B2 (en) * 2012-03-06 2014-12-23 Infineon Technologies Austria Ag Semiconductor device and method for fabricating a semiconductor device
JP5888027B2 (ja) * 2012-03-14 2016-03-16 富士通株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
EP3333897A1 (en) 2018-06-13
KR20180064997A (ko) 2018-06-15
CN108155234B (zh) 2021-11-02
CN108155234A (zh) 2018-06-12
MA44708A (fr) 2021-03-24
EP3333897B1 (en) 2023-06-07
KR102059981B1 (ko) 2019-12-27

Similar Documents

Publication Publication Date Title
US9991373B1 (en) Semiconductor device
JP7059257B2 (ja) 加工基板と統合された電子パワーデバイス
US11869961B2 (en) Semiconductor device and method of manufacturing semiconductor device
US9196731B2 (en) Semiconductor device
US10163707B2 (en) Method for forming group III-V device structure
US9929107B1 (en) Method for manufacturing a semiconductor device
US11817482B2 (en) Semiconductor device and method
US10403724B2 (en) Semiconductor wafer
CN108155234B (zh) 半导体器件和用于制造半导体器件的方法
US10672686B2 (en) LDMOS transistor and method
EP2904642B1 (en) Devices, systems and methods related to removing parasitic conduction in semiconductor devices
US10720359B2 (en) Substrate and method
US20200395447A1 (en) Semiconductor Device and Method for Fabricating a Wafer
US9460995B2 (en) Semiconductor device and structure therefor
KR20170048126A (ko) 고전자이동도 트랜지스터 및 그의 제조방법
US20230060866A1 (en) Semiconductor Device and Method of Forming Radiation Hardened Substantially Defect Free Silicon Carbide Substrate
CN113597680A (zh) 具有包括掩埋晶粒停止层的顶侧金属化结构的功率半导体装置
US20240055375A1 (en) Silicon carbide semiconductor device and method of manufacturing semiconductor device
US20230061047A1 (en) Semiconductor Device and Method of Forming Sacrificial Heteroepitaxy Interface to Provide Substantially Defect-Free Silicon Carbide Substrate
EP3852148A1 (en) Semiconductor device and method for fabricating a semiconductor wafer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination