CN113597680A - 具有包括掩埋晶粒停止层的顶侧金属化结构的功率半导体装置 - Google Patents

具有包括掩埋晶粒停止层的顶侧金属化结构的功率半导体装置 Download PDF

Info

Publication number
CN113597680A
CN113597680A CN202080021107.8A CN202080021107A CN113597680A CN 113597680 A CN113597680 A CN 113597680A CN 202080021107 A CN202080021107 A CN 202080021107A CN 113597680 A CN113597680 A CN 113597680A
Authority
CN
China
Prior art keywords
layer
contact layer
semiconductor device
diffusion barrier
stop layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080021107.8A
Other languages
English (en)
Other versions
CN113597680B (zh
Inventor
S·萨布里
D·J·里施顿瓦尔纳
E·R·范布朗特
S·T·艾伦
B·胡尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of CN113597680A publication Critical patent/CN113597680A/zh
Application granted granted Critical
Publication of CN113597680B publication Critical patent/CN113597680B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

半导体装置包括在宽带隙半导体层结构上延伸的多个栅极指。在栅极指上形成金属间电介质图案，所述金属间电介质图案包括覆盖相应栅极指的多个电介质指。在金属间电介质图案上以及在宽带隙半导体层结构的上表面的暴露部分上设置顶侧金属化。顶侧金属化包括在金属间电介质图案上以及在宽带隙半导体层结构的上表面的暴露部分上的第一导电扩散阻挡层、在第一导电扩散阻挡层的上表面上的导电接触层和掩埋在导电接触层内的晶粒停止层。

Description

具有包括掩埋晶粒停止层的顶侧金属化结构的功率半导体 装置
相关申请的交叉引用
本申请要求于2019年3月14日提交的美国专利申请序列号No.16/353,313的优先权，该美国专利申请的全部内容通过引用并入本文。
技术领域
本发明涉及半导体装置，并且更具体地，涉及功率半导体装置。
背景技术
功率半导体装置用于携带大电流并支持高电压。在本领域中已知各种功率半导体装置，包括例如功率金属氧化物半导体场效应晶体管(“MOSFET”)、双极结晶体管(“BJT”)、绝缘栅双极晶体管(“IGBT”)、肖特基二极管、结势垒肖特基(“JBS”)二极管、合并p-n肖特基(“MPS”)二极管、门极可关断晶闸管(“GTO”)、MOS控制晶闸管和各种其它装置。这些功率半导体装置通常由宽带隙半导体材料制成，宽带隙半导体材料诸如是基于碳化硅或氮化镓的材料(这里，术语“宽带隙半导体”包括具有至少1.4eV的带隙的任何半导体)。功率半导体装置被设计为阻止(在正向或反向阻止状态)或通过(在正向操作状态)大电压和/或电流。例如，在阻止状态下，功率半导体装置可以被设计为维持数百或数千伏的电位。
功率半导体装置可以具有横向结构或垂直结构。在具有横向结构的装置中，装置的端子(例如，用于功率MOSFET的漏极、栅极和源极端子)在半导体层结构的相同主表面(即，上部或下部)上。相反，在具有垂直结构的装置中，在半导体层结构的每个主表面上设置至少一个端子(例如，在垂直MOSFET中，源极和栅极可以位于半导体层结构的上表面上，并且漏极可以位于半导体层结构的底表面上)。垂直结构通常用于非常高的功率应用，因为垂直结构允许可以支持高电流密度并阻止高电压的厚半导体漂移层。这里，术语“半导体层结构”是指包括一个或多个半导体层的结构，一个或多个半导体层诸如是半导体衬底和/或半导体外延层。
传统的碳化硅功率装置通常具有其上形成有外延层结构的碳化硅衬底，诸如碳化硅晶片。该外延层结构(可以包括一个或多个分开的层)用作功率半导体装置的漂移区。该装置通常包括“有源区”，有源区包括具有p-n结和/或肖特基结的一个或多个功率半导体装置。有源区可以形成在漂移区上和/或中。有源区充当用于阻止反向偏置方向上的电压并在正向偏置方向上提供电流流动的主结。功率半导体装置可以具有单位单元结构，其中每个功率半导体装置的有源区包括并联电连接以用作单个功率半导体装置的大量的单独的“单位单元”装置。在高功率应用中，这种装置可以包括数千或数万个单位单元。
发明内容
依据本发明的实施例，提供了半导体装置，所述半导体装置包括宽带隙半导体层结构以及在宽带隙半导体层结构的上表面上的顶侧金属化。顶侧金属化包括在宽带隙半导体层结构的上表面上的第一导电扩散阻挡层、在第一导电扩散阻挡层的上表面上的导电接触层以及掩埋在导电接触层内的晶粒停止层。
在一些实施例中，半导体装置可以进一步包括在宽带隙半导体层结构上延伸的多个栅极指、在栅极指上的金属间电介质图案，所述金属间电介质图案包括覆盖相应栅极指的多个电介质指，所述金属间电介质图案包括开口。例如，半导体装置可以是在半导体层结构中具有多个源极区的MOSFET。在这样的实施例中，导电接触层是源极接触层，其在半导体层结构的第一侧并且电连接到源极区，并且半导体装置进一步包括在半导体层结构的与第一侧相对的第二侧的漏极接触件。在其它实施例中，半导体装置可以包括IGBT或HEMT。
在一些实施例中，晶粒停止层可以是第二导电扩散阻挡层。在这样的实施例中，第二导电扩散阻挡层可以包括钛。
在一些实施例中，晶粒停止层可以具有非平面上表面。
在一些实施例中，晶粒停止层可以是薄金属氧化物层。
在一些实施例中，晶粒停止层可以掩埋在源极接触层的上30％内。在一些实施例中，晶粒停止层的至少部分可以在从源极接触层的上表面起的1微米内。
在一些实施例中，晶粒停止层可以是不连续层。
在一些实施例中，晶粒停止层可以是第一晶粒停止层，并且半导体装置可以进一步包括第二晶粒停止层，该第二晶粒停止层也掩埋在导电接触层内。在一些实施例中，第一晶粒停止层可以是连续晶粒停止层，并且第二晶粒停止层可以是不连续晶粒停止层。在其它实施例中，第一和第二晶粒停止层可以各自包括连续晶粒停止层，或者可以各自包括不连续晶粒停止层。
晶粒停止层可以将源极接触层分成下部和上部。在一些实施例中，源极接触层的下部和上部两者均可以具有至少1.5微米的平均厚度，并且可以由相同的材料形成。
依据本发明的进一步实施例，提供了半导体装置，所述半导体装置包括：宽带隙半导体层结构，在其上表面中具有多个源极区；在宽带隙半导体层结构上延伸的多个栅极指；在宽带隙半导体层结构上的接触层；和掩埋在接触层内的晶粒停止层，晶粒停止层具有非平面上表面。在一些实施例中，接触层可以是源极接触层。
在一些实施例中，半导体装置可以进一步包括在栅极指上的金属间电介质图案，所述金属间电介质图案包括覆盖相应栅极指的多个电介质指，所述金属间电介质图案包括开口。在一些实施例中，晶粒停止层可以是导电扩散阻挡层。在一些实施例中，导电扩散阻挡层可以包括钛。
在一些实施例中，导电扩散阻挡层可以是第二导电扩散阻挡层，并且半导体装置可以进一步包括在金属间电介质图案上和半导体层结构上共形地形成的第一导电扩散阻挡层，使得第一导电扩散阻挡层在金属间电介质图案和源极接触层之间。
在一些实施例中，导电扩散阻挡层可以掩埋在源极接触层的上30％内和/或可以在从源极接触层的上表面起的1微米内。
在一些实施例中，导电扩散阻挡层将源极接触层分成下部和上部，并且源极接触层的下部和上部两者均具有至少1.5微米的平均厚度并且由铝形成。
依据本发明的更进一步的实施例，提供了制造半导体装置的方法，其中形成了宽带隙半导体层结构。然后，在宽带隙半导体层结构的上表面上形成金属图案。在金属图案上形成金属间电介质图案，所述金属间电介质图案包括暴露宽带隙半导体层结构的上表面的开口。在金属间电介质图案上和宽带隙半导体层结构的暴露的上表面上形成第一导电扩散阻挡层。在第一导电扩散阻挡层的上表面上形成接触层的第一部分，所述接触层的第一部分包括第一材料。在接触层的第一部分上形成晶粒停止层。在晶粒停止层的上表面上形成接触层的第二部分，所述接触层的第二部分包括第一材料。然后可以(可选地)对源极接触层的第二部分执行包括湿蚀刻剂的工艺。
在一些实施例中，在源极接触层的第一部分上形成晶粒停止层可以包括在源极接触层的第一部分上形成导电扩散阻挡层。
在一些实施例中，在源极接触层的第一部分上形成晶粒停止层可以包括在源极接触层的第一部分上形成不连续材料层，所述不连续材料层包括与源极接触层中包括的任何金属不同的金属。
在一些实施例中，在源极接触层的第一部分上形成晶粒停止层可以包括中断源极接触层的生长，以允许源极接触层的第一部分的上表面氧化。在一些这样的实施例中，可以在紧接在中断源极接触层的生长之前和/或期间将氧气注入生长设备中。
在一些实施例中，晶粒停止层可以是第一晶粒停止层，并且可以形成掩埋在源极接触层内的第二晶粒停止层。
在一些实施例中，可以在宽带隙半导体层结构的下表面上形成漏极接触件。
在一些实施例中，晶粒停止层的上表面可以是非平面的。
在一些实施例中，源极接触层的第一部分的厚度可以是源极接触层的第二部分的厚度的至少两倍。
附图说明
图1是传统功率MOSFET的数个单位单元的顶侧金属化结构的示意性截面图。
图2是包括多个根据本发明的实施例的功率MOSFET的半导体晶片的示意性平面图。
图3A是图2的半导体晶片上包括的功率MOSFET之一的示意性平面图。
图3B是图3A的功率MOSFET的示意性平面图，其中省略了其顶侧源极金属化结构、栅极接合焊盘以及金属间电介质图案。
图3C是图3B的功率MOSFET的数个相邻单位单元的部分的示意性平面图，其中省略了顶侧源极金属化结构和金属间电介质图案的部分。
图3D是沿着图3C的线3D-3D截取的示意性截面图，其中顶侧源极金属化结构和金属间电介质图案的其余部分添加到图中。
图4是图示根据本发明的进一步实施例的具有不连续晶粒停止层的功率MOSFET的示意性截面图。
图5是图示根据本发明的更进一步实施例的具有多个掩埋导电扩散阻挡层的功率MOSFET的示意性截面图。
图6是图示根据本发明的另外实施例的具有至少一个掩埋导电扩散阻挡层和至少一个掩埋不连续晶粒停止层的功率MOSFET的示意性截面图。
图7是图示根据本发明的又另外实施例的具有源极接触层的功率MOSFET的示意性截面图，该源极接触层包括用作晶粒停止层的多个掩埋氧化物层。
图8是根据本发明的实施例的形成功率MOSFET的方法的流程图。
图9A是根据本发明的实施例的n沟道IGBT的简化电路图。
图9B是图9A的IGBT的一对单位单元的示意性截面图。
具体实施方式
诸如功率MOSFET和IGBT之类的功率半导体装置通常包括用于将装置的端子连接到外部结构的顶侧金属化结构。例如，具有垂直结构的功率MOSFET包括半导体层结构、用作装置的源极端子的顶侧源极金属化结构、用作装置的栅极端子的顶侧栅极金属化结构和用作装置的漏极端子的“背侧”漏极金属化结构。图1是传统功率MOSFET 10的示意性截面图，其示出了数个单位单元的顶侧源极金属化结构。
如图1中所示，传统功率MOSFET 10包括半导体层结构20和形成在半导体层结构20的上表面上的顶侧源极金属化结构60。仅在图1中示出了半导体层结构20的上部以简化附图。半导体层结构20可以包括例如碳化硅半导体衬底和/或在其上外延生长的一个或多个碳化硅层。源极区28形成在半导体层结构20的上表面中。虽然在图1中未示出，但是在半导体层结构20的下表面上形成漏极接触件。
多个栅极指34形成在半导体层结构20的上表面上。每个栅极指34可以包括条形金属图案并且栅极指34可以平行于彼此延伸。栅极绝缘图案40形成在每个栅极指34和半导体层结构20的上表面之间以将栅极指34从半导体层结构20绝缘。栅极绝缘图案40可以包括图案化的氧化硅层。在形成栅极指34之后，包括多个电介质指52的金属间电介质图案50形成在半导体层结构20的上表面上。每个电介质指52可以覆盖栅极指34的相应栅极指的侧壁和上表面。间隙54设置在相邻的电介质指52之间，暴露半导体层结构20的上表面中的源极区28。相邻的电介质指52之间的节距可以是相当小的，并且因此间隙54具有对应窄的宽度，诸如，例如，1-5微米。
顶侧源极金属化结构60包括导电扩散阻挡层70和源极接触金属层80。导电扩散阻挡层70可以在金属间电介质图案50和半导体层结构20的上表面中的暴露的源极区28上共形地形成。导电扩散阻挡层70可以被设计成防止诸如湿蚀刻剂之类的材料扩散到金属间电介质图案50中。
源极接触层80可以包括高导电率金属层。通常希望源极接触层80具有光滑的上表面，因为这可以增加湿蚀刻剂或施加到装置10的其它材料在以后的处理步骤期间可以从装置完全冲洗掉的可能性。然而，在实践中，对于一些功率半导体装置而言，获得这种光滑的上表面可能不是实用的或者甚至不可能。如上所讨论的，在碳化硅功率装置中，每个间隙54的宽度可能非常窄，诸如1-5微米的量级。间隙54还可以具有大于2的高宽纵横比。由于沉积了顶侧源极金属化结构60，间隙54被填充，但通常被称为键孔(keyhole)62的深凹陷通常形成在间隙54上方的区域中的顶侧源极金属化结构60中。此外，在实践中，不是每个间隙54可以被完全填充，因此小空隙(未示出)可能存在于顶侧源极金属化结构60内。
在许多情况下，在形成顶侧源极金属化结构60之后，可以对MOSFET 10执行诸如湿蚀刻之类的湿化学。在完成湿化学处理步骤之后，可能非常难以完全冲洗掉在这种湿化学中使用的湿蚀刻剂。这在诸如具有包括深键孔62和/或针孔的非平面上表面的MOSFET 10之类的装置中尤其如此。如果湿蚀刻剂或其它腐蚀性材料没有被完全冲走，则它们可能穿透源极接触层80的上表面。湿蚀刻剂可以在源极接触层80处侵蚀，并且更重要的是，如果在源极接触层80内存在扩散路径，则湿蚀刻剂扩散深入顶侧源极金属化结构60中。如果化学品穿透通过顶侧源极金属化结构60，则它们可能攻击金属间电介质图案50。如果发生这种情况，则可能在栅极指34和顶侧源极金属化结构60之间形成电气短路。这种电气短路将装置的源极接触件(可以是源极接触层80的一部分或者电连接到源极接触层80的分开的金属层)电连接到与栅极指34电连接的栅极接触件(未示出)。甚至单个单位单元中形成这种电气短路也可能导致MOSFET 10的损坏或破坏。虽然这种电气短路可能非常少发生，但是在装置10中有大量单位单元晶体管，即使在1,000,000中1个的故障率也可能是不可接受的。
源极接触层80可以是在高温(例如，475℃)沉积的金属层(例如，铝)，使得金属将不那么粘稠，并且将更好地填充间隙54而不形成空隙。然而，高温沉积也有助于形成单晶材料。因此，如图1中所示，源极接触层80可能具有在其间限定晶界84的大的金属晶粒82。由于单晶结构，晶界84可以完全延伸通过源极接触层80(即，从源极接触层80的与导电扩散阻挡层70相邻的下表面86到源极接触层80的上表面88)。晶界84可以充当湿蚀刻剂或其它腐蚀性材料的扩散路径。此外，由于晶界84可以延伸通过源极接触层80的大部分或者甚至全部，所以晶界84可以允许湿蚀刻剂完全穿透通过源极接触层80。虽然导电扩散阻挡层70将通常防止到达源极接触层80的底部的湿蚀刻剂进一步扩散，但是如上所述，小空隙可能存在于间隙54内的导电扩散阻挡层70中。这些空隙表示导电扩散阻挡层70中的可以提供通过其的扩散路径的缺陷。然后湿蚀刻剂可以“侵蚀”通过金属间电介质图案50，以在顶侧源极金属化结构60和栅极指34之间生成电气短路。因此，金属化后湿化学与导电扩散阻挡层70中的缺陷(例如，由于在小间隙54内填充较差)和源极接触层80中的大晶界84的组合可以允许湿蚀刻剂有时穿透顶侧源极金属化结构60以到达金属间电介质图案50。如上所述，这可能是许多高功率半导体装置中的潜在故障机制。
依据本发明的实施例，提供了功率半导体装置，所述功率半导体装置包括顶侧金属化结构，每个顶侧金属化结构具有掩埋在其中的至少一个晶粒停止层。掩埋晶粒停止层可以包括例如在顶侧金属化结构的中央或上部中形成的导电扩散阻挡层，但是掩埋晶粒停止层可以替代地或另外地形成在顶侧金属化结构的下部中。掩埋晶粒停止层可以停止顶侧金属化结构的金属中的单独晶粒的生长，并且可以用作新晶粒的成核位点，因此可以减小顶侧金属化结构中单独晶粒的尺寸。结果，晶粒停止层可以减少或甚至消除延伸通过顶侧金属化结构的大部分或者甚至全部的晶界。对于某些后续化学工艺，诸如例如随后的镀敷工艺，较小的晶粒尺寸也可能是有利的。在一些实施例中，晶粒停止层可以包括第二导电扩散阻挡层，所述第二导电扩散阻挡层可以提供用于防止湿蚀刻剂穿透通过顶侧金属化结构的附加屏障。掩埋晶粒停止层可以形成在顶侧金属化结构的金属层的中间部分中，因此金属层可以在晶粒停止层的下侧和上侧两者。掩埋晶粒停止层可以大大降低可能使装置发生故障的湿蚀刻剂或其它腐蚀性材料可以完全扩散通过顶侧金属化的可能性。在一些实施例中，晶粒停止层可以形成在顶侧金属化结构的上表面附近，诸如例如在源极接触层的顶部15％内。
在一些实施例中，功率半导体装置可以是包括在宽带隙半导体层结构的上表面上延伸的多个栅极指的功率MOSFET。在栅极指上形成金属间电介质图案，所述金属间电介质图案包括覆盖相应栅极指的多个电介质指。金属间电介质图案中的开口暴露宽带隙半导体层结构的上表面的部分。在金属间电介质图案上和宽带隙半导体层结构的上表面的暴露部分上设置顶侧源极金属化结构。顶侧源极金属化结构包括在金属间电介质图案上和在宽带隙半导体层结构的上表面的暴露部分上的第一导电扩散阻挡层、在第一导电扩散阻挡层的上表面上的源极接触层以及掩埋在源极接触层内的晶粒停止层。
晶粒停止层可以将源极接触层分成下部和上部。在一些实施例中，源极接触层的下部可以具有至少0.5微米的厚度。在其它实施例中，源极接触层的下部的厚度可以是至少1.0微米、至少1.5微米、至少2.0微米、至少2.5微米或至少3.0微米。在一些实施例中，源极接触层的上部也可以具有至少0.5微米的厚度。在其它实施例中，源极接触层的上部的厚度可以是至少1.0微米、至少1.5微米、至少2.0微米、至少2.5微米或至少3.0微米。源极接触层的下部和上部由相同的材料组成。例如，源极接触层的下部可以包括具有至少1.0、1.5、2.0、2.5或3.0微米的平均厚度的镍、钛、钨和/或铝的层(和/或这些和/或类似材料的合金和/或薄层堆叠)，并且源极接触层的上部可以包括具有至少1.0、1.5、2.0、2.5或3.0微米的平均厚度的镍、钛、钨和/或铝的层(和/或这些和/或类似材料的合金和/或薄层堆叠)。
在一些实施例中，晶粒停止层可以具有非平面上表面和/或非平面下表面。换句话说，晶粒停止层可以是遵循源极接触层的下部的非平面上表面的轮廓的共形层。晶粒停止层的非平面上表面可以促进新晶粒的成核位点，因此可以有助于晶粒尺寸和晶界的长度的总体减小。晶粒停止层可以包括例如可以通过在生长期间氧化源极接触层的内部部分而形成的连续导电扩散阻挡层、不连续材料层和/或薄氧化物层。
虽然这里的讨论侧重于包括源极接触件的功率半导体装置，诸如MOSFET、IGBT或HEMT装置，但是应当意识到，本文公开的技术不限于这种装置。特别地，二极管、BJT、GTO等也可以受益于本文公开的技术。
现在将参考图2-图8进一步详细地讨论本发明的实施例，其中示出了本发明的示例实施例。
图2是包括多个根据本发明的实施例的功率MOSFET 110的半导体晶片100的示意性平面图。功率MOSFET 110可以形成为行和列，并且可以彼此间隔开，使得晶片100可以稍后被分割(例如，切块)来分开单独的功率MOSFET 110用于封装和测试。在一些实施例中，晶片100可以包括例如其上形成有一个或多个碳化硅层(例如，通过外延生长)的4H碳化硅衬底。可以在碳化硅半导体层结构上形成其它半导体层(例如，多晶硅层)、绝缘层和/或金属层以形成功率MOSFET 110。在某些情况下，在其上形成其它半导体层之后，碳化硅衬底可以变薄或甚至去除。
图3A是图2的半导体晶片100上包括的功率MOSFET 110之一的示意性平面图。图3B是图3A的功率MOSFET 110的示意性平面图，其中省略了其顶侧源极金属化结构、栅极接合焊盘和金属间电介质图案。
如图3A中所示，栅极接合焊盘112以及一个或多个源极接合焊盘114-1、114-2可以形成在MOSFET 110的半导体层结构120的上表面上。漏极接合焊盘116(图3A中的虚线框所示)可以设置在MOSFET 110的底侧。每个接合焊盘112、114、116可以由诸如铝之类的金属形成，接合线可以经由诸如热压缩或焊接之类的传统技术容易地附接到这些接合焊盘。
如下面将更详细地讨论的，MOSFET 110包括将MOSFET 110的半导体层结构120中的源极区128电连接到外部装置的顶侧金属化结构160。顶侧金属化结构160由图3A中的虚线框指示，因为顶侧金属化结构160的显著部分被诸如聚酰亚胺层之类的保护层118覆盖。在一些实施例中，源极接合焊盘114-1、114-2可以是顶侧金属化结构160的通过保护层118中的开口暴露的部分。接合线119示于图3A中，接合线可以用于将栅极接合焊盘112和源极接合焊盘114-1、114-2连接到外部电路等。
如图3B中所示，可以设置栅极电极图案130，该栅极电极图案130包括栅极焊盘132、多个栅极指134以及将栅极指134电连接到栅极焊盘132的一个或多个栅极总线136。在一些实施例中，栅极电极图案130可以包括例如多晶硅图案，但是也可以使用金属或其它导电图案。在一些实施例中，栅极焊盘132可以直接在栅极接合焊盘112下面并电连接到栅极接合焊盘112，并且栅极指134可以跨越该装置水平地延伸。在其它实施例中，栅极焊盘132也可以用作栅极接合焊盘112。其它配置是可能的。金属间电介质图案150(图3B中未示出，但参见图3C)可以包括覆盖相应栅极指134和(一个或多个)栅极总线136的多个单独的电介质指152。顶侧源极金属化结构160可以形成在金属间电介质图案150上。顶侧源极金属化结构160包括导电扩散阻挡层170、源极接触层180和掩埋在源极接触层180内的晶粒停止层190。MOSFET 110包括并行布置的多个单位单元晶体管111。图3B中示出了数个相邻单位单元111的部分的位置以提供上下文。
图3C是图3B的功率MOSFET 110的数个相邻单位单元111的部分的示意性平面图，其中省略了其顶侧源极金属化结构160和金属间电介质图案150的每个电介质指152的上部以示出下面的栅极指134。图3D是沿着图3C的线3D-3D截取的示意性截面图，其中顶侧源极金属化结构160和金属间电介质图案150的其余部分添加到图中。应当意识到，图3C和图3D图示了一个完整单位单元111和其两侧的两个附加单位单元111的部分以便提供上下文。
参考图3C-图3D，单位单元晶体管111可以形成在n型碳化硅半导体衬底122上，n型碳化硅半导体衬底122诸如是用n型杂质重掺杂(例如，在1×1018原子/cm3和1x1021原子/cm3之间)的单晶4H碳化硅半导体衬底。这里，半导体材料的“掺杂浓度”是指如使用标准测量技术(诸如二次离子质谱)(“SIMS”)测量的导致半导体材料具有存在于半导体材料的立方厘米内的某种导电类型(即，n型或p型)的掺杂剂原子的数量。衬底122可以具有任何适当的厚度(例如，在100和500微米厚之间)，并且可以在一些实施例中部分或完全去除。
漏极接触件可以形成在半导体衬底122的下表面上。漏极接触件可以用作与半导体衬底122的欧姆接触并且用作提供MOSFET 110的漏极端子和外部装置之间的电连接的漏极接合焊盘116。在其它实施例中，漏极接触件可以与漏极接合焊盘116分开(例如，第二层可以形成在漏极接触件上用作漏极接合焊盘116)。在所描绘的实施例中，在半导体衬底122的下表面上形成用作欧姆漏极接触件并用作漏极接合焊盘的单个金属层116。漏极接触件/漏极接合焊盘116可以包括例如诸如镍、钛、钨和/或铝之类的金属和/或这些和/或类似材料的合金和/或薄层堆叠。
轻掺杂的n型(n-)碳化硅漂移区124设置在衬底122的上表面上。例如，n型碳化硅漂移区124可以通过碳化硅衬底122上的外延生长形成。n型碳化硅漂移区124可以具有例如1×1014至1x1016掺杂剂/cm3的掺杂浓度。n型碳化硅漂移区124可以是厚区域，在衬底122上方具有例如3-100微米的垂直高度。虽然未在图3D中示出，但在一些实施例中，n型碳化硅漂移区124的上部比其下部可以更重掺杂(例如，掺杂浓度为1×1016至5×1016掺杂剂/cm3)，以提供n型碳化硅漂移区124的上部中的电流散布层。
P型阱区126形成在n型漂移区124的上部中。然后，可以通过例如离子注入在阱区126的上部中形成重掺杂(n+)n型碳化硅源极区128。沟道区形成在阱区126的侧面中。衬底122、漂移区124、阱区126和源极区128可以一起包括上面参考图3A-图3B讨论的半导体层结构120。
在形成n型源极区128之后，可以在半导体层结构120的上表面上形成栅极绝缘图案140。栅极绝缘图案140可以包括例如氧化硅图案、氮化硅图案或者氧氮化硅图案，但是可以使用其它绝缘材料。诸如多晶硅栅极指134之类的栅极指134形成在栅极绝缘图案140上。当向栅极指134施加足够的偏压时，沟道区将n型源极区128电连接到漂移区124。当向栅极指134施加偏压时，电流可以从n型源极区128通过阱区126的侧面中的沟道区流到漂移区124并且向下到漏极接触件116。
形成可以包括以电介质材料的间隔开的条带形式的多个电介质指152的金属间电介质图案150。金属间电介质图案150可以包括例如氧化硅层、氮化硅层、氧化硅和氮化硅层的组合或回流的硼磷硅酸盐玻璃(“BPSG”)图案。每个电介质指152可以覆盖栅极指134的相应栅极指的上表面和侧壁。n型源极区128暴露在相邻电介质指152之间的间隙154中。如上所讨论的，在碳化硅功率装置中，每个间隙154的宽度可以非常窄，诸如1-5微米的量级。此外，随着技术的继续发展，间隙154变得越来越小，并且在不久的将来可以在商业装置中实现小到0.5微米的间隙154。这种小间隙154可能难以用顶侧源极金属化结构160填充(下面讨论)而不在顶侧源极金属化结构160中形成空隙。
顶侧源极金属化结构160形成在金属间电介质图案150上和在半导体层结构120中的暴露的n型源极区128上。顶侧源极金属化结构160包括导电扩散阻挡层170、源极接触层180和掩埋在源极接触层180内的晶粒停止层190。导电扩散阻挡层170可以是相对于相邻层相对惰性的金属或含金属层，并且延迟或基本上防止其它材料通过其扩散。导电扩散阻挡层170可以包括例如连续导电层，其包括钛、钨、钽、镍、铪和/或铟。例如，导电扩散阻挡层170可以包括钛、钽、镍、铪、钨、氮化钛、氮化钨、氧化铟或氮化钽。在一个示例实施例中，导电扩散阻挡层170可以是钛层。导电扩散阻挡层170可以在半导体层结构120的暴露部分上(例如，在源极区128上)和金属间电介质图案150上共形地形成。导电扩散阻挡层170通常由比包括在源极接触层180中的金属不导电的金属形成。这样，导电扩散阻挡层170可以是相对薄的层，以便降低其对顶侧源极金属化结构160的电阻的影响。在一些实施例中，可以省略导电扩散阻挡层170(并且这不仅相对于图3A-图3D的MOSFET 110如此，而且也相对于本文公开的每个附加实施例如此)。
源极接触层180可以共形地形成在导电扩散阻挡层170上。源极接触层180可以包括例如诸如镍、钛、钨和/或铝之类的金属和/或这些和/或类似材料的合金和/或薄层堆叠。在一些实施例中，源极接触层180可以包括铝层，因为铝相对便宜、高导电、易沉积并且可以用作其它金属的良好种子层。源极接触层180可以基本上比导电扩散阻挡层170厚。源极接触层180的厚度可以反映顶侧源极金属化结构160的电阻(这希望是低的)与趋于在源极区128上方的源极接触层180的部分中形成的键孔162的深度之间的折衷。一般而言，随着源极接触层180的厚度增加，源极接触层180的电阻增加，而键孔162的平均深度减小。
当铝用作源极接触层180的材料时，典型的沉积温度将在450-475℃的量级。虽然可以使用更高的沉积温度，但沉积温度越高，源极接触层180中的晶粒182的尺寸越大。因此，沉积温度可以有意地设定低于所需的温度以降低源极接触层180的晶粒尺寸。然而，由于本发明的实施例可以使用不同的分开的技术来减小晶粒尺寸，即设置晶粒停止层190，因此沉积温度在一些实施例中可以增加到475-550℃之间，并且在其它实施例中在500-550℃之间，并且在又进一步的实施例中在510-540℃之间。使用这种较高的沉积温度可以改善源极接触层180的间隙填充特性，因此可以进一步降低装置故障率。
晶粒停止层190被掩埋在源极接触层180内。在一些实施例中，晶粒停止层190可以包括第二导电扩散阻挡层。在这样的实施例中，晶粒停止层190可以包括连续层，该连续层包含趋于阻止其它材料通过其扩散的一种或多种金属。在晶粒停止层190被实现为第二导电扩散阻挡层的示例实施例中，晶粒停止层190可以包括镍、钽、钛、铪、钨、氮化钛、氧化铟、氮化钨、氮化钽和/或其组合。晶粒停止层190可以与用于形成源极接触层180的(一种或多种)材料进行化学兼容，并且可以是导电层。然而，如将在下面所讨论的，在其它实施例中，晶粒停止层190可以是可能不是特别导电的氧化物层，但是可以是足够薄的，即电子将隧穿通过该层，因此该层将不会妨碍顶侧源极金属化结构160的整体电导率。晶粒停止层190当作为第二导电扩散阻挡层实现时，可以抵抗湿蚀刻剂或其它材料通过其扩散，并且也可以用作中断源极接触层180中的晶粒生长的层，使得在晶粒停止层190的上侧形成新的晶粒。
虽然将晶粒停止层190作为第二导电扩散阻挡层配置将可能是有利的，但是本发明的实施例不限于此。特别地，在其它实施例中，晶粒停止层190可以简单地是被设计成通过用作其上形成新晶粒的成核层而打碎源极接触层180中的晶粒182的层。在这样的实施例中，晶粒停止层190可以仅用于减小晶界184的尺寸，特别是从上表面188一直延伸到源极接触层180的下表面186的晶界的数量。这可以减少或消除通过源极接触层180的长扩散路径，湿蚀刻剂或其它腐蚀性材料可以沿着该长扩散路径扩散。
可以例如通过在源极接触层180的中央或上部中形成不同导电材料的薄层而形成简单地被设计用于打碎源极接触层180中的晶粒182的晶粒停止层190，但是晶粒停止层可以替代地形成在源极接触层的下部中。所使用的导电材料不需要是用作扩散阻挡层的材料，和/或导电材料的薄层可以是不连续的层，使得该层将不会用作导电扩散阻挡层。然而，通过形成不同的材料层，源极接触层180材料中的晶粒的生长可以由中间薄晶粒停止层190中断。当恢复源极接触层180的生长时，源极接触材料的新晶粒将在晶粒停止层190的上表面上成核。因此，在一些实施例中，虽然晶粒停止层190可以是导电扩散阻挡层，但是它不需要是。
源极接触层180(包括掩埋在其中的任何晶粒停止层190)可以在垂直方向上具有X的平均高度(其中“高度”是指在垂直于衬底122的底表面的方向上的层的厚度)，并且晶粒182的平均高度可以等于Y。通过示例，值X在一些实施例中可以在2.5微米和6.5微米之间，在其它实施例中可以在3.0和6.0微米之间，在又另外的实施例中可以在3.5和5.5微米之间，并且在又进一步的实施例中可以在4.0和5.0微米之间。作为进一步的示例，值Y可以在一些实施例中小于2.5微米，在其它实施例中小于2.0微米，在进一步实施例中小于1.5微米，在其它实施例中小于1.0微米，并且在又进一步的实施例中小于0.5微米。在每个上述情况中，在某些情况下，Y的值可以是至少0.1微米。在一些实施例中，Y/X的比率可以是至少1.5。在其它实施例中，Y/X的比率可以是至少2.0。在又另外的实施例中，Y/X的比率可以是至少4.0。在又进一步的实施例中，Y/X的比率可以是至少8.0。因此，将意识到，源极接触层180中的晶粒182的平均高度(即，Y)与源极接触层180的平均高度的比率在本发明的各种实施例中可以是至少1.5、2.0、4.0或8.0，并且在一些实施例中可以小于20。
此外，如将参考图7的实施例进一步详细讨论的，在某些情况下，可以通过简单地在源极接触层180沉积工艺中添加生长停止来形成晶粒停止层190。在生长设备中的生长停止氧气期间，可以氧化源极接触层180的暴露表面以形成薄金属氧化物层，该薄金属氧化物层中断源极接触层180中的晶粒182的生长并且用作新晶粒182的生长的成核位点。
在一些实施例中，晶粒停止层190可以形成在顶侧源极金属化结构160的上表面附近，诸如在垂直方向上(即，在垂直于半导体衬底122的主表面的方向上)在源极接触层180的平均厚度的上半部内。例如，在示例实施例中，晶粒停止层190可以形成在源极接触层180的平均厚度的上40％中。在又另外的实施例中，晶粒停止层190可以形成在源极接触层180的平均厚度的上30％中或者甚至在上20％内。在顶侧源极金属化结构160的上表面附近具有晶粒停止层190可以帮助确保湿蚀刻剂或其它有害化学物不会穿透深入到顶侧源极金属化结构160中。就与上表面的距离而言，在一些实施例中，晶粒停止层190可以平均在源极接触层180的上表面的2微米内。在其它实施例中，晶粒停止层190可以平均在源极接触层180的上表面的1.5微米内。在又另外的实施例中，晶粒停止层190可以平均在源极接触层180的上表面的1微米内。
在包括单个晶粒停止层190的实施例中，晶粒停止层190可以将源极接触层180分成下部185和上部187。晶粒停止层190可以在源极接触层180的底部185的上表面上共同地形成。由于源极接触层180是非平面层，因此晶粒停止层190可以同样是具有非平面下表面和非平面上表面的非平面层。
在一些实施例中，源极接触层180的下部185在一些实施例中可以具有至少0.5微米的厚度。在其它实施例中，源极接触层180的下部185的厚度可以是至少1.0微米、至少2.0微米或至少3.0微米。在一些实施例中，源极接触层180的上部187也可以具有至少0.5微米的厚度。在其它实施例中，源极接触层180的上部187的厚度可以是至少1.0微米、至少2.0微米或至少3.0微米。源极接触层180的下部和上部185、187由相同的材料形成。在示例实施例中，源极接触层180的下部185可以包括具有至少2.0微米的平均厚度的铝层，并且源极接触层180的上部187可以包括具有至少2.0微米的平均厚度的铝层。如下文将讨论的，在本发明的一些实施例中，多于一个晶粒停止层190可以掩埋在源极接触层180内。在包括多个掩埋晶粒停止层190的实施例中，源极接触层180的下部185和/或上部187可以细分为多个部分。
在形成晶粒停止层190之后，完成源极接触层180的其余部分(即，上部187)的形成，以在源极接触层180内掩埋晶粒停止层190。此后，可以对源极接触层180的暴露的上表面执行镀敷工艺，诸如例如Ni：Au无电镀工艺，以便在源极接触层180的上表面上形成镍层(未示出)然后形成金层(未示出)。镍层可以经由烧结或焊接工艺沉积，并且可以用作外部装置的接触件，并且金层可以用作银层的腐蚀保护层。
虽然MOSFET 110是在其上表面上具有源极接触层180并且在其底表面上具有漏极接触件116的n型装置，但是应当意识到，在p型装置中这些位置颠倒。此外，虽然如上所述的功率MOSFET 110和本文所述的其它装置被示出为是基于碳化硅的半导体装置，但是应当意识到，本发明的实施例不限于此。相反，半导体装置可以包括适用于功率半导体装置中使用的任何宽带隙半导体，包括例如基于氮化镓的半导体装置和II-VI化合物半导体装置。另外，虽然本文描述的本发明的示例实施例是功率半导体装置，但是应当意识到，包括本文公开的晶粒停止层的金属化结构可以用于任何半导体装置中，而不仅仅在功率半导体装置中。
因此，依据本发明的实施例，提供了功率MOSFET，该功率MOSFET由于设置晶粒停止层190而可以不易受到由于栅极至源极电气短路导致的装置故障，该晶粒停止层190减少或消除通过源极接触层180的扩散路径和/或提供对扩散的附加屏障。这样，根据本发明的实施例的功率MOSFET可以具有更低的故障率。另外，在源极接触层180金属中的较小尺寸的晶粒182和减小长度的晶界184可能在稍后的处理步骤中是有利的，稍后的处理步骤例如是可以对源极接触层180的上表面执行的上述Ni：Au无电镀工艺。
根据本发明的实施例的技术解决的问题例如趋于是特定于诸如基于碳化硅和/或氮化镓的装置之类的宽带隙功率半导体装置的问题。在这样的装置中，相邻电介质指152之间的间隙154可以比在诸如基于硅的装置之类的窄带隙半导体装置中形成的MOSFET中设置的对应间隙小得多。这样，在硅MOSFET中，源极接触层中的空隙不趋于形成在相邻电介质指之间的间隙中，并且形成的任何键孔由于间隙的大得多的尺寸而趋于浅得多。
应当注意，还有其它潜在的方法来解决腐蚀性材料扩散通过上面参考图1讨论的传统功率MOSFET 10的顶侧源极金属化结构60的问题。作为一个示例，间隙54的纵横比可以通过例如放大源极区28的宽度来减小。这可以改善顶侧源极金属化结构60的间隙填充特性。作为另一个示例，可以通过控制沉积参数(例如，通过降低沉积温度，可以减小晶粒尺寸)来减小源极接触层80中的晶粒82的尺寸。晶粒尺寸也可能受到形成源极接触层80之后的冷却序列的条件的影响。同样可以使用沉积参数的改变来改善源极接触层80的材料的间隙填充特性(例如，增加的沉积温度可以促进改善的间隙填充)。此外，还可以通过使用高精度沉积设备来改善间隙填充特性。另外，诸如原子层沉积之类的其它沉积技术可以用于形成源极接触层80的部分(例如，间隙54中的部分)，以便获得更一致的覆盖并减少或防止空隙。
图4是图示根据本发明的进一步实施例的具有不连续晶粒停止层的功率MOSFET210的示意性截面图。除了具有包括在功率MOSFET 110中的连续晶粒停止层190的顶侧源极金属化结构160被功率MOSFET 210中的具有不连续晶粒停止层290的顶侧源极金属化结构60替换之外，功率MOSFET 210可以与上面讨论的功率MOSFET 110相同。
在图4中可以看出，晶粒停止层290是仅形成在源极接触层的底部185的上表面上的位置中的不连续层。不连续晶粒停止层290可以例如通过各种沉积技术来形成，沉积技术包括例如溅射、电子束蒸发或原子层沉积。因为晶粒停止层290是不连续的，所以它将通常不会用作有效的扩散阻挡层。然而，如果正确地形成，晶粒停止层290将中断源极接触层180中的晶体生长，并将用作新的晶体生长的成核位点，因此晶粒停止层290将减少或防止长晶界184形成在源极接触层180中。
图5是图示根据本发明的又进一步实施例的具有多个掩埋扩散阻挡层的功率MOSFET 310的示意性截面图。除了功率MOSFET 310包括具有多个晶粒停止层390-1至390-3的顶侧源极金属化结构360之外，功率MOSFET 310可以与上面讨论的功率MOSFET 110相同。虽然图5中总共示出了三个晶粒停止层390，但是将意识到，在其它实施例中，可以设置两个晶粒停止层390或多于三个晶粒停止层390。此外，在一些实施例中，如图5中所示，最上晶粒停止层390也可以不是掩埋层，而是可以形成在源极接触层180的上表面上。将意识到，晶粒停止层390-1至390-3中的每一个可以是上面关于图3A-图3D讨论的任何晶粒停止层。例如，晶粒停止层390-1至390-3中的一些或全部可以是由例如上面列出的钛或其它材料形成的导电扩散阻挡层，和/或晶粒停止层390-1至390-3中的一些或全部可以是被设计成中断晶粒生长的不连续层和/或薄金属氧化物层，从而使源极接触层180的金属的新晶粒182将在晶粒停止层390的上表面上成核。
图6是图示根据本发明的另外实施例的功率MOSFET 410的示意性截面图，功率MOSFET 410具有至少一个掩埋扩散阻挡层490-1和至少一个掩埋不连续晶粒停止层490-2的形式的多个晶粒停止层490。除了顶侧源极金属化结构460中的掩埋晶粒停止层490-2中的至少一个可以包括不连续层之外，功率MOSFET 410可以与上述功率MOSFET 310相同。应当意识到，晶粒停止层490的顺序可以从图6上所示的顺序改变，并且可以在装置中包括任何数量的掩埋扩散阻挡层490-1和掩埋不连续晶粒停止层490-2。
图7是图示根据本发明的又进一步实施例的功率MOSFET 510的示意性截面图。如上所讨论的，在一些情况下，可以通过简单地在源极接触层180沉积工艺中添加生长停止来形成晶粒停止层190。例如，可以通过溅射或蒸发来沉积用于形成源极接触层180的金属。溅射或蒸发工艺可以暂停一段时间以允许在生长设备中的氧气氧化源极接触层180的暴露表面。在一些实施例中，可以将氧气的爆发注入到生长室中以加速氧化工艺。如果以这种方式加入氧气，则生长停止可以非常短，例如长度小于秒。目标是氧化源极接触层180的非常小的厚度，该厚度足以打碎源极接触层180中的现有晶粒并形成新晶粒182的生长的成核位点。虽然氧化的金属可能具有比源极接触层180的金属高的电阻，但是用作晶粒停止层190的氧化物层可以形成为足够薄以使得电子将简单地隧穿通过氧化层，因此晶粒停止层190将对装置的操作和/或顶侧源极金属化结构160的电阻率几乎没有影响。
在图7的实施例中，MOSFET 510具有包括多个掩埋晶粒停止层590的顶侧源极金属化结构560，其中通过中断源极接触层180的生长来实现每个晶粒停止层590以形成掩埋在源极接触层180内或在源极接触层180的顶部的薄金属氧化物层590。薄金属氧化物层用作晶粒停止层590，该薄金属氧化物层不用作扩散屏障而是中断源极接触层180中的晶粒生长并且用作新晶粒182的成核位点。可以在晶粒停止层180内形成两个、三个、四个、五个、六个、七个或更多个这样的薄金属氧化物层590。通过形成大量(例如，四个或更多个)薄金属氧化物层590，可以显著地降低源极接触层180中的晶粒182的平均尺寸。虽然未在图7中示出，但是一个或多个掩埋导电扩散阻挡层也可以形成在源极接触层180内，如可以是一个或多个不连续晶粒停止层。
在本文公开的任何实施例中，导电扩散阻挡层和/或不连续晶粒停止层可以由相同的材料形成，或者可以由不同的材料形成。例如，在包括多个导电扩散阻挡层的实施例中，这些层可以由相同的材料形成(例如，每个层可以是钛层)，或者可以由不同的材料形成(例如，一层是钛层，另一层是氮化钛层，另一层是钽层等)。
还应当意识到，上面讨论的每个晶粒停止层可以包括单层，或者可以是多层结构。在一些情况下，多层结构可以更有效地作为扩散屏障和/或作为用于中断晶粒生长以减小源极接触层180中的晶粒的尺寸的机制。还将意识到，连续晶粒停止层和不连续晶粒停止层两者均可以实现为多层结构。在一些实施例中，多层晶粒停止层可以包括直接堆叠的一个或多个连续层以及一个或多个不连续层。
还将意识到，本文公开的掩埋晶粒停止层可以用于除垂直功率MOSFET装置之外的功率半导体装置中。例如，这些晶粒停止层也可以用于功率IGBT装置中，如本领域技术人员已知的，功率IGBT装置是BJT和MOSFET的组合，其供给BJT的基极以便将BJT从电流控制装置转变为电压控制装置。
图9A是根据本发明的实施例的IGBT 700的简化电路图。图9B是图9A的IGBT 700的示意性截面图。
如图9A中所示，IGBT 700包括具有基极704、发射极706和集电极708的p-n-p碳化硅BJT 702。IGBT 700进一步包括具有栅极730、源极780和漏极716的碳化硅MOSFET 710。MOSFET 710的源极780电连接到BJT 702的基极704，并且碳化硅MOSFET 710的漏极716电连接到BJT 702的集电极708。按照惯例，BJT 702的集电极708是IGBT 700的“发射极”，并且BJT 702的发射极706是IGBT 700的“集电极”，并且MOSFET 710的栅极730是IGBT 700的“栅极”。
图9B是图9A的IGBT 700的一对单位单元的一部分的示意性截面图。如图9B中所示，IGBT 700可以形成在例如重掺杂(p+)的p型碳化硅层722上。p型层722可以例如外延生长在碳化硅衬底上并且衬底可以随后被去除。p+层722充当IGBT 700的集电极(并因此也作为BJT 702的发射极706)。轻掺杂n型(n-)碳化硅漂移区724(在其上部中可以可选地包括中度掺杂的n型碳化硅电流散布层)设置在p型层722上。n型漂移区724充当BJT 702的基极并充当MOSFET 710的源极。中度掺杂的p型阱区726设置在n型漂移区724的上部中。每个p阱726的上部可以用p型掺杂剂更重掺杂，以形成重掺杂p+发射极区727，该p+发射极区727也用作BJT 702的集电极)。可以在重掺杂p型发射极区727的相对侧的每个p阱726的上部中形成重掺杂(n+)n型漏极区728。n+漏极区728用作IGBT 700的公共漏极。欧姆接触780被形成为接触p型阱区726和n+漏极区728两者，并且在p+碳化硅层722的下侧形成欧姆接触716。
栅极绝缘图案740设置在半导体层结构720的上表面上，并且栅极指734形成在栅极绝缘图案740上。在栅极绝缘图案740的正下面的p型阱区726的边缘区包括沟道区，当向栅极指734施加足够的偏压时，沟道区将n型源极区728电连接到n型漂移区724。栅极接触件730可以电连接到每个栅极指734。
形成包括覆盖相应栅极指734的多个电介质指752的金属间电介质图案750。金属间电介质图案750可以与上面讨论的金属间电介质图案150相同，因此将省略其进一步的描述。间隙754设置在相邻的电介质指752之间，暴露n型源极区728和p型阱区726。顶侧源极金属化结构760形成在金属间电介质图案750上以及在暴露的n型源极区728和p型阱区726上。顶侧金属化结构760包括导电扩散阻挡层770、欧姆接触层780和掩埋在源极接触层780内的晶粒停止层790。除了顶侧金属化结构760可以用作发射极接触件而不是作为源极接触件并且可以包括任何适当的数量和/或类型的晶粒停止层之外，顶侧金属化结构760可以与任何上述顶侧源极金属化结构相同。
除了IGBT之外，根据本发明的实施例的掩埋晶粒停止层可以例如用在p-n二极管、门极可关断晶闸管(“GTO”)、MOS控制晶闸管和各种其它功率半导体装置中。该技术同样可以用于RF晶体管放大器中，诸如用于基于氮化镓的高功率高电子迁移率晶体管(“HEMT”)放大器中。因此，应当意识到，诸如结构160、260、360、460、560、760之类的根据本发明的实施例的顶侧金属化结构可以用于任何适当的半导体装置上，而不仅仅在MOSFET、IGBT等上。
如上所讨论的，根据本发明的实施例的掩埋晶粒停止层可以包括在形成在宽带隙半导体装置中的功率半导体装置中。可以使用根据本发明的实施例的掩埋晶粒停止层的宽带隙半导体装置的类型的示例包括基于碳化硅、氮化镓和氧化镓的装置以及各种II-VI化合物半导体装置。
图8是根据本发明的实施例的形成功率半导体装置的方法的流程图。如图8中所示，可以以包括多个半导体层的宽带隙半导体层结构的形成开始操作(框600)。接下来，在宽带隙半导体层结构的上表面上形成多个栅极指(框610)。在栅极指上形成金属间电介质图案，所述金属间电介质图案包括覆盖相应栅极指的多个电介质指，所述金属间电介质图案包括暴露宽带隙半导体层结构的上表面的开口(框620)。在金属间电介质图案上以及在宽带隙半导体层结构的暴露的上表面上形成第一导电扩散阻挡层(框630)。在第一导电扩散阻挡层的上表面上形成源极接触层的第一部分，所述源极接触层的第一部分包括第一材料(框640)。在源极接触层的第一部分上形成晶粒停止层(框650)。晶粒停止层可以是任何上述的晶粒停止层。在晶粒停止层的上表面上形成源极接触层的第二部分，所述源极接触层的第二部分包括第一材料(框660)。最后，对源极接触层的第二部分执行包括湿蚀刻剂的工艺(框670)。该工艺可以包括例如对源极接触层的上表面执行的镀敷工艺。
根据本发明的实施例的功率MOSFET和其它半导体装置可以具有更稳健的顶侧金属化，该更稳健的顶侧金属化更好地抵抗否则可能通过顶侧金属化扩散并且在装置内生成电气短路的湿蚀刻剂或其它材料的进入。此外，顶侧金属化可以具有较小的晶粒尺寸，这可以更适合于随后的工艺，随后的工艺诸如是可以对顶侧金属化执行的镀敷工艺。
上面已经参考附图描述了本发明，其中示出了本发明的实施例。然而，本发明可以以许多不同的形式实施，并且不应被解释为限于本文所阐述的实施例。相反，提供了这些实施例以使得本公开将是彻底和完整的，并且将本发明的范围完全传达给本领域技术人员。在附图中，为了清楚起见，可以夸大层和区域的尺寸和相对尺寸。应当理解，当元件或层被称为在另一个元件或层“上”、“连接到”或“耦接到”另一个元件或层时，它可以直接在其它元件或层上、直接连接或耦接到其它元件或层，或可以存在中间元件或层。相反，当元件被称为“直接在另一个元件或层上”、“直接连接到”或“直接耦接到”另一个元件或层时，不存在中间元件或层。如本文所使用的，术语“和/或”包括相关联的列出的项目中的一个或多个的任何和所有组合。类似数字始终指类似的元件。
应当理解，尽管术语第一和第二在本文中用于描述各种区域、层和/或元件，但是这些区域、层和/或元件不应受到这些术语的限制。这些术语仅用于将一个区域、层或元件与另一个区域、层或元件区分开。因此，在不脱离本发明的范围的情况下，下面讨论的第一区域、层或元件可以被称为第二区域、层或元件，并且类似地，第二区域、层或元件可以被称为第一区域、层或元件。
这里可以使用诸如“下”或“底部”和“上”或“顶部”之类的相对术语来描述如附图中所示的一个元件与另一个元件的关系。应当理解，除了附图中描绘的定向之外，相对术语旨在包括装置的不同定向。例如，如果附图中的装置被翻转，则描述为在其它元件的“下”侧的元件将被定向为在其它元件的“上”侧。因此，取决于图的特定定向，示例性术语“下”可以包括“下”和“上”的两个定向。类似地，如果附图之一中的装置被翻转，则描述为在其它元件“下方”或“下面”的元件将被定向为在其它元件“上方”。因此，示例性术语“下方”或“下面”可以包括上方和下方的两个定向。
这里使用的术语仅用于描述特定实施例的目的，并且不旨在限制本发明。如本文所用的，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文另有清楚指示。还应理解，术语“包括”、“包括有”、“包含”和/或“包括有”在本文中使用时指定所述的特征、元件和/或组件的存在，但不排除存在或添加一个或多个其它特征、元件、组件和/或其组。
本文参考作为示意图的截面图描述了本发明的实施例。因此，例如由于制造技术和/或容差导致的与图示的形状的变化是预期的。因此，本发明的实施例不应被解释为限于本文中所图示的区域的特定形状，而是包括例如由制造导致的形状的偏差。例如，图示为矩形的注入区通常将在其边缘处具有圆形或弯曲的特征和/或注入物浓度的梯度，而不是从注入到非注入区的二进制改变。因此，图中所图示的区域本质上是示意性的，并且它们的形状不旨在图示装置的区域的实际形状，并且不旨在限制本发明的范围。
应当理解，可以组合本文公开的实施例。因此，相对于第一实施例图示和/或描述的特征同样可以包括在第二实施例中，反之亦然。
虽然参考特定附图描述了上述实施例，但是应该理解，本发明的一些实施例可以包括附加和/或中间的层、结构或元件，和/或可以删除特定层、结构或元件。尽管已经描述了本发明的一些示例性实施例，但是本领域技术人员将容易意识到，在不实际脱离本发明的新颖教导和优点的情况下，在示例性实施例中可以进行许多修改。因此，所有这些修改旨在包括在权利要求中限定的本发明的范围内。因此，应当理解，前述内容是本发明的说明并且不应被解释为限于所公开的具体实施例，并且对所公开的实施例以及其它实施例的修改旨在包括在所附权利要求的范围内。本发明由所附权利要求和包括在其中的权利要求的等同物限定。

Claims (44)

1.一种半导体装置，包括：
宽带隙半导体层结构；
在所述宽带隙半导体层结构的上表面上的顶侧金属化，所述顶侧金属化包括：
在所述宽带隙半导体层结构的上表面上的第一导电扩散阻挡层；
在所述第一导电扩散阻挡层的上表面上的导电接触层；和
在所述导电接触层内的晶粒停止层。
2.根据权利要求1所述的半导体装置，还包括：
在所述宽带隙半导体层结构上延伸的多个栅极指；和
在所述栅极指上的金属间电介质图案，所述金属间电介质图案包括覆盖相应栅极指的多个电介质指，所述金属间电介质图案包括开口。
3.根据权利要求2所述的半导体装置，其中所述半导体装置包括MOSFET，多个源极区设置在所述半导体层结构中，其中所述导电接触层是所述半导体层结构的第一侧的源极接触层并且电连接到所述源极区，所述半导体装置还包括在所述半导体层结构的与所述第一侧相对的第二侧的漏极接触件。
4.根据权利要求1-3中的任一项所述的半导体装置，其中所述晶粒停止层包括第二导电扩散阻挡层。
5.根据权利要求4所述的半导体装置，其中所述第二导电扩散阻挡层包含钛、钨、钽、镍、铪和/或铟中的至少一种。
6.根据权利要求1-5中的任一项所述的半导体装置，其中所述晶粒停止层具有非平面上表面。
7.根据权利要求1-6中的任一项所述的半导体装置，其中所述晶粒停止层包括金属氧化物层。
8.根据权利要求3-7中的任一项所述的半导体装置，其中所述晶粒停止层掩埋在所述源极接触层的上30％内。
9.根据权利要求3-8中的任一项所述的半导体装置，其中所述晶粒停止层的至少部分在从所述源极接触层的上表面起的1微米内。
10.根据权利要求1-9中的任一项所述的半导体装置，其中所述晶粒停止层包括不连续层。
11.根据权利要求1-10中的任一项所述的半导体装置，其中所述晶粒停止层包括第一晶粒停止层，所述半导体装置还包括掩埋在所述导电接触层内的第二晶粒停止层。
12.根据权利要求11所述的半导体装置，其中所述第一晶粒停止层包括连续晶粒停止层，并且所述第二晶粒停止层包括不连续晶粒停止层。
13.根据权利要求11-12中的任一项所述的半导体装置，其中所述第一晶粒停止层和第二晶粒停止层各自包括连续晶粒停止层。
14.根据权利要求1-13中的任一项所述的半导体装置，其中所述半导体装置包括绝缘栅双极结晶体管。
15.根据权利要求3-14中的任一项所述的半导体装置，其中所述晶粒停止层将所述源极接触层分成下部和上部，并且所述源极接触层的下部和上部两者均具有至少为2.0微米的平均厚度并且由相同的材料形成。
16.一种半导体装置，包括：
宽带隙半导体层结构，在其上表面中具有多个源极区；
在所述宽带隙半导体层结构上延伸的多个栅极指；
在所述宽带隙半导体层结构上的接触层；和
在所述接触层内的晶粒停止层，所述晶粒停止层具有非平面上表面。
17.根据权利要求16所述的半导体装置，还包括：
在所述栅极指上的金属间电介质图案，所述金属间电介质图案包括覆盖相应栅极指的多个电介质指，所述金属间电介质图案包括开口。
18.根据权利要求17所述的半导体装置，其中所述晶粒停止层是导电扩散阻挡层。
19.根据权利要求18所述的半导体装置，其中所述导电扩散阻挡层包括钛。
20.根据权利要求18-19中的任一项所述的半导体装置，其中所述导电扩散阻挡层包括第二导电扩散阻挡层，所述半导体装置还包括在所述金属间电介质图案上和所述半导体层结构上共形地形成的第一导电扩散阻挡层，使得所述第一导电扩散阻挡层在所述金属间电介质图案和所述接触层之间。
21.根据权利要求18-19中的任一项所述的半导体装置，其中所述导电扩散阻挡层掩埋在所述接触层的上30％内。
22.根据权利要求18-21中的任一项所述的半导体装置，其中所述导电扩散阻挡层的至少部分在从所述接触层的上表面起的1微米内。
23.根据权利要求16-22中的任一项所述的半导体装置，还包掩埋在所述接触层内的第二晶粒停止层。
24.根据权利要求23所述的半导体装置，其中所述导电扩散阻挡层包括连续导电扩散阻挡层，并且所述第二晶粒停止层包括不连续晶粒停止层。
25.根据权利要求16-24中的任一项所述的半导体装置，还包括在所述宽带隙半导体层结构的下表面上的漏极接触件。
26.根据权利要求18-25中的任一项所述的半导体装置，其中所述导电扩散阻挡层将所述接触层分成下部和上部，并且其中所述接触层的下部和上部两者均具有至少2.0微米的平均厚度并且由铝形成。
27.一种制造半导体装置的方法，该方法包括：
形成宽带隙半导体层结构；
在所述宽带隙半导体层结构的上表面上形成金属图案；
在所述金属图案上形成金属间电介质图案；
在所述金属间电介质图案的上表面上形成接触层的第一部分，所述接触层的第一部分包括第一材料；
在所述接触层的第一部分上形成晶粒停止层；以及
在所述晶粒停止层的上表面上形成所述接触层的第二部分，所述接触层的第二部分包括所述第一材料。
28.根据权利要求27所述的方法，其中所述金属图案包括多个栅极指。
29.根据权利要求27所述的方法，其中在所述接触层的第一部分上形成所述晶粒停止层包括在所述接触层的第一部分上形成导电扩散阻挡层。
30.根据权利要求27-29中的任一项所述的方法，其中在所述接触层的第一部分上形成所述晶粒停止层包括在所述接触层的第一部分上形成不连续材料层，所述不连续材料层包括与所述接触层中包含的任何金属不同的金属。
31.根据权利要求27-30中的任一项所述的方法，其中在所述接触层的第一部分上形成所述晶粒停止层包括中断所述接触层的生长，以允许所述接触层的第一部分的上表面氧化。
32.根据权利要求31所述的方法，所述方法还包括紧接在中断所述接触层的生长之前和/或期间将氧气注入生长设备中。
33.根据权利要求27-32中的任一项所述的方法，其中所述晶粒停止层是第一晶粒停止层，所述方法还包括形成掩埋在所述接触层内的第二晶粒停止层。
34.根据权利要求27-33中的任一项所述的方法，该方法还包括在所述宽带隙半导体层结构的下表面上形成接触件。
35.根据权利要求27-34中的任一项所述的方法，其中所述晶粒停止层的上表面是非平面的。
36.根据权利要求27-35中的任一项所述的方法，其中所述接触层的第一部分的厚度是所述接触层的第二部分的厚度的至少两倍。
37.根据权利要求27-36中的任一项所述的方法，还包括对所述接触层的第二部分执行湿法蚀刻工艺。
38.根据权利要求3-15中的任一项所述的半导体装置，其中所述源极接触层中晶粒的平均高度与所述源极接触层的平均高度的比率为至少1.5。
39.根据权利要求3-15中的任一项所述的半导体装置，其中所述源极接触层中晶粒的平均高度与所述源极接触层的平均高度的比率为至少2.0并且小于20。
40.根据权利要求16-26中的任一项所述的半导体装置，其中所述接触层中晶粒的平均高度与所述接触层的平均高度的比率为至少2.0。
41.根据权利要求27-37中的任一项所述的方法，还包括在所述金属间电介质图案上和所述宽带隙半导体层结构的暴露的上表面上形成第一导电扩散阻挡层。
42.一种半导体装置，包括：
宽带隙半导体层结构；
在所述宽带隙半导体层结构的上表面上的顶侧金属化，所述顶侧金属化包括：
在所述宽带隙半导体层结构的上表面上的第一导电扩散阻挡层；和
在所述第一导电扩散阻挡层的上表面上的导电接触层，
其中所述导电接触层中晶粒的平均高度与所述导电接触层的平均高度的比率至少为1.5。
43.根据权利要求42所述的半导体装置，还包括在所述导电接触层内的晶粒停止层。
44.根据权利要求42或43所述的半导体装置，其中所述导电接触层中晶粒的平均高度与所述导电接触层的平均高度的比率为至少2.0并且小于20。
CN202080021107.8A 2019-03-14 2020-02-19 具有包括掩埋晶粒停止层的顶侧金属化结构的功率半导体装置 Active CN113597680B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/353,313 US10847647B2 (en) 2019-03-14 2019-03-14 Power semiconductor devices having top-side metallization structures that include buried grain stop layers
US16/353,313 2019-03-14
PCT/US2020/018730 WO2020185362A1 (en) 2019-03-14 2020-02-19 Power semiconductor devices having top-side metallization structures that include buried grain stop layers

Publications (2)

Publication Number Publication Date
CN113597680A true CN113597680A (zh) 2021-11-02
CN113597680B CN113597680B (zh) 2024-05-24

Family

ID=69960717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080021107.8A Active CN113597680B (zh) 2019-03-14 2020-02-19 具有包括掩埋晶粒停止层的顶侧金属化结构的功率半导体装置

Country Status (5)

Country Link
US (1) US10847647B2 (zh)
EP (1) EP3939090A1 (zh)
JP (1) JP7288969B2 (zh)
CN (1) CN113597680B (zh)
WO (1) WO2020185362A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11205720B2 (en) 2019-05-30 2021-12-21 Rohm Co., Ltd. Semiconductor device with contact plugs

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102947938A (zh) * 2010-04-28 2013-02-27 克里公司 具有改进的粘合的半导体器件及制造该半导体器件的方法
CN103400857A (zh) * 2009-11-27 2013-11-20 株式会社半导体能源研究所 半导体装置和及其制造方法
CN104009034A (zh) * 2013-02-26 2014-08-27 台湾积体电路制造股份有限公司 包含hemt和misfet的半导体装置及其形成方法
CN105247683A (zh) * 2013-03-05 2016-01-13 罗姆股份有限公司 半导体装置
US20180374943A1 (en) * 2017-06-21 2018-12-27 Cree, Inc. Semiconductor devices having a plurality of unit cell transistors that have smoothed turn-on behavior and improved linearity

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100815A (ja) 1998-09-18 2000-04-07 Denso Corp アルミニウム配線を有する半導体装置及びその製造方法
JP4973046B2 (ja) 2006-07-20 2012-07-11 株式会社デンソー 半導体装置の製造方法
JP6034354B2 (ja) 2014-11-21 2016-11-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2016162975A (ja) 2015-03-04 2016-09-05 株式会社東芝 半導体装置
JP2017135283A (ja) 2016-01-28 2017-08-03 ローム株式会社 半導体装置および半導体装置の製造方法
JP6690985B2 (ja) 2016-02-24 2020-04-28 株式会社神戸製鋼所 オーミック電極
JP7127279B2 (ja) * 2017-12-14 2022-08-30 富士電機株式会社 炭化シリコン半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400857A (zh) * 2009-11-27 2013-11-20 株式会社半导体能源研究所 半导体装置和及其制造方法
CN102947938A (zh) * 2010-04-28 2013-02-27 克里公司 具有改进的粘合的半导体器件及制造该半导体器件的方法
CN104009034A (zh) * 2013-02-26 2014-08-27 台湾积体电路制造股份有限公司 包含hemt和misfet的半导体装置及其形成方法
CN105247683A (zh) * 2013-03-05 2016-01-13 罗姆股份有限公司 半导体装置
US20180374943A1 (en) * 2017-06-21 2018-12-27 Cree, Inc. Semiconductor devices having a plurality of unit cell transistors that have smoothed turn-on behavior and improved linearity

Also Published As

Publication number Publication date
US10847647B2 (en) 2020-11-24
JP7288969B2 (ja) 2023-06-08
US20200295174A1 (en) 2020-09-17
CN113597680B (zh) 2024-05-24
EP3939090A1 (en) 2022-01-19
JP2022525744A (ja) 2022-05-19
WO2020185362A1 (en) 2020-09-17

Similar Documents

Publication Publication Date Title
US11869961B2 (en) Semiconductor device and method of manufacturing semiconductor device
US7838907B2 (en) Semiconductor device and power conversion device using the same
TWI389309B (zh) 利用下沉溝槽之具有頂部汲極的半導體功率元件
US7629226B2 (en) Semiconductor device and manufacturing method thereof
JP6950290B2 (ja) 半導体装置および半導体装置の製造方法
US11081576B2 (en) Insulated-gate semiconductor device and method of manufacturing the same
US20220130996A1 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
US20210391437A1 (en) Silicon carbide semiconductor device
KR102059981B1 (ko) 반도체 디바이스와 그 제조 방법
CN113597680B (zh) 具有包括掩埋晶粒停止层的顶侧金属化结构的功率半导体装置
US20220130997A1 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
US10998418B2 (en) Power semiconductor devices having reflowed inter-metal dielectric layers
JP7371426B2 (ja) 半導体装置
JP7415413B2 (ja) 半導体装置
JP7451981B2 (ja) 半導体装置
JP7456268B2 (ja) 半導体装置および半導体装置の製造方法
JP7192683B2 (ja) 炭化珪素半導体装置の選別方法
US20230420527A1 (en) Gate trench power semiconductor devices having improved breakdown performance and methods of forming such devices
US20210343708A1 (en) Conduction enhancement layers for electrical contact regions in power devices
US20240194745A1 (en) Semiconductor device having a shielding layer and a method of fabricating the semiconductor device
CN108701694B (zh) 高压碳化硅肖特基二极管倒装芯片阵列
CN115868030A (zh) 用于电气接触区域的阻挡层
JP2020047672A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: North Carolina USA

Applicant after: Wofu Semiconductor Co.,Ltd.

Address before: North Carolina USA

Applicant before: CREE, Inc.

GR01 Patent grant
GR01 Patent grant