JP6817160B2 - 電子増倍体 - Google Patents

電子増倍体 Download PDF

Info

Publication number
JP6817160B2
JP6817160B2 JP2017129419A JP2017129419A JP6817160B2 JP 6817160 B2 JP6817160 B2 JP 6817160B2 JP 2017129419 A JP2017129419 A JP 2017129419A JP 2017129419 A JP2017129419 A JP 2017129419A JP 6817160 B2 JP6817160 B2 JP 6817160B2
Authority
JP
Japan
Prior art keywords
layer
secondary electron
insulating material
resistance
forming surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017129419A
Other languages
English (en)
Other versions
JP2019012657A (ja
Inventor
太地 増子
太地 増子
康全 浜名
康全 浜名
一 西村
一 西村
渡辺 宏之
宏之 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2017129419A priority Critical patent/JP6817160B2/ja
Priority to CN201880035055.2A priority patent/CN110678957B/zh
Priority to EP18824702.7A priority patent/EP3648139B1/en
Priority to PCT/JP2018/015081 priority patent/WO2019003566A1/ja
Priority to US16/624,027 priority patent/US10727035B2/en
Priority to RU2020103415A priority patent/RU2756843C2/ru
Publication of JP2019012657A publication Critical patent/JP2019012657A/ja
Application granted granted Critical
Publication of JP6817160B2 publication Critical patent/JP6817160B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J43/00Secondary-emission tubes; Electron-multiplier tubes
    • H01J43/04Electron multipliers
    • H01J43/06Electrode arrangements
    • H01J43/18Electrode arrangements using essentially more than one dynode
    • H01J43/24Dynodes having potential gradient along their surfaces
    • H01J43/246Microchannel plates [MCP]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J43/00Secondary-emission tubes; Electron-multiplier tubes
    • H01J43/04Electron multipliers
    • H01J43/06Electrode arrangements
    • H01J43/18Electrode arrangements using essentially more than one dynode
    • H01J43/24Dynodes having potential gradient along their surfaces

Landscapes

  • Electron Tubes For Measurement (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)

Description

本発明は、荷電粒子の入射に応答して二次電子を放出する電子増倍体に関するものである。
電子増倍機能を有する電子増倍体として、チャネルを有する電子増倍体やマイクロチャネルプレート(Micro-ChannelPlate、以下、「MCP」と記す)等の電子デバイスが知られている。これらは、電子増倍管(Electron Multiplier Tube)、質量分析計、イメージインテンシファイヤ、光電子増倍管(Photo-MultiplierTube、以下、「PMT」と記す)等において使用される。上記の電子増倍体の基体としては鉛ガラスが使用されてきたが、近年、鉛ガラスを使用しない電子増倍体が求められており、鉛フリーの基体に設けられたチャネルに対して二次電子放出面等の成膜を精度よく行う必要性が増してきた。
このような精密な成膜制御を可能にする技術としては、例えば原子層堆積法(Atomic Layer Deposition、以下、「ALD」と記す)が知られており、係る成膜技術を用いて製造されたMCP(以下、「ALD−MCP」と記す)が、例えば以下の特許文献1に開示されている。特許文献1のMCPには、二次電子放出面の直下に形成される抵抗値調整が可能な抵抗層として、Al絶縁層を介して複数のCZO(亜鉛ドーピング酸化銅ナノ合金)導電層がALD法により形成された積層構造を有する抵抗層が採用されている。また、特許文献2には、抵抗値調整可能な膜をALD法により生成するため、絶縁層とW(タングステン)やMo(モリブデン)からなる複数の導電層とが交互に配置された積層構造を有する抵抗膜の生成技術が開示されている。
特表2011−525294号公報 米国特許第9,105,379号明細書
発明者らは、ALD法により二次電子放出層等の成膜が行われる従来のALD−MCPについて検討した結果、以下のような課題を発見した。すなわち、上記特許文献1および2の何れにも言及されていないが、ALD法により成膜された抵抗膜を使用したALD−MCPは、従来までのPb(鉛)ガラスを使用したMCPと比較して、抵抗値の温度特性が優れないことが、発明者らの検討により判った。特に、イメージインテンシファイヤや、MCPが組み込まれたPMTの使用環境温度は低温から高温まで幅広く、動作環境温度の影響を小さくしたALD−MCPの開発が求められている。
なお、MCPの動作環境温度の影響を受ける要因の一つは、上述のような温度特性(当該MCPにおける抵抗値変動)である。このような温度特性は、MCP使用時の外気温に依存してどの程度MCP中を流れる電流(Strip電流)が変動するかを表わしている指標であり、抵抗値の温度特性が優れているほど、動作環境温度を変えた際にMCPに流れるStrip電流の変動が小さく、MCPの使用温度環境が広くなる。
本発明は、上述のような課題を解決するためになされたものであり、より広い温度範囲において抵抗値変動を抑制かつ安定させるための構造を備えた電子増倍体を提供することを目的としている。
上述の課題を解決するため、本実施形態に係る電子増倍体は、電子増倍チャネルを構成する二次電子放出層等の成膜がALD法を用いて行われるマイクロチャネルプレート(MCP)、チャネルトロン等の電子デバイスに適用可能であり、少なくとも、基板と、二次電子放出層と、抵抗層と、を備える。基板は、チャネル形成面を有する。二次電子放出層は、第1の絶縁材料からなるとともに、チャネル形成面に対面する底面と、該底面に対向するとともに荷電粒子の入射に応答して二次電子を放出する二次電子放出面と、を有する。抵抗層は、基板と二次電子放出層に挟まれている。特に、抵抗層は、その抵抗値が正の温度特性を有する金属材料からなる複数の金属塊が、第1の絶縁材料の一部を介して互いに隣接した状態で、チャネル形成面に一致または実質的に平行な層形成面上に二次元的に配置された金属層を含む。また、チャネル形成面と二次電子放出面との間に存在する金属層の層数が1に制限されている。
なお、本発明に係る各実施形態は、以下の詳細な説明及び添付図面によりさらに十分に理解可能となる。これら実施例は単に例示のために示されるものであって、本発明を限定するものと考えるべきではない。
また、本発明のさらなる応用範囲は、以下の詳細な説明から明らかになる。しかしながら、詳細な説明及び特定の事例はこの発明の好適な実施形態を示すものではあるが、例示のためにのみ示されているものであって、本発明の範囲における様々な変形および改良はこの詳細な説明から当業者には自明であることは明らかである。
本実施形態によれば、二次電子放出層の直下に形成される抵抗層を、その抵抗値が正の温度特性を有する金属材料からなる複数の金属塊が、絶縁材料の一部を介して互いに隣接した状態で、所定面上に二次元的に配置された金属層のみで構成することにより、当該電子増倍体における抵抗値の温度特性を効果的に向上させることが可能になる。
本実施形態に係る電子増倍体が適用可能な種々の電子デバイスの構造を示す図である。 本実施形態および比較例それぞれに係る電子増倍体の種々の断面構造の例を示す図である。 本実施形態に係る電子増倍体、特に抵抗層の構造を示す電子伝導モデルである。 本実施形態に係る電子増倍体、特に抵抗層における温度と電気伝導度との関係を定量的に説明するための図である。 抵抗層として膜厚の異なる単一のPt層を含むサンプルそれぞれについて、電気伝導度の温度依存性を示すグラフである。 図4(a)に示された断面構造を有する電子増倍体の断面のTEM(透過型電子顕微鏡:Transmission Electron Microscope)画像および単一のPt層(抵抗層)の表面のSEM(走査型電子顕微鏡:Scanning Electron Microscope)画像である。 本実施形態に係る電子増倍体に適用可能な種々の断面構造の例を示す図である。 比較例に係る電子増倍体の断面構造(図4(a)の断面に対応)の例を示す図およびそのTEM画像である。 本実施形態に係る電子増倍体が適用されたMCPサンプルと比較例に係る電子増倍体が適用されたMCPサンプルそれぞれにおける規格化抵抗の温度特性(800V動作時)を示すグラフである。 本実施形態に係る電子増倍体に相当する測定用サンプル、比較例に係る電子増倍体に相当する測定サンプル、および本実施形態に係る電子増倍体に適用されたMCPサンプルそれぞれの、XRD(X線回折:X-Ray Diffraction)分析により得られたスペクトルである。
[本願発明の実施形態の説明]
最初に本願発明の実施形態の対応それぞれを個別に列挙して説明する。
(1)本実施形態に係る電子増倍体は、その一態様として、電子増倍チャネルを構成する二次電子放出層等の成膜がALD法を用いて行われるマイクロチャネルプレート(MCP)、チャネルトロン等の電子デバイスに適用可能であり、少なくとも、基板と、二次電子放出層と、抵抗層と、を備える。基板は、チャネル形成面を有する。二次電子放出層は、第1の絶縁材料からなるとともに、チャネル形成面に対面する底面と、該底面に対向するとともに荷電粒子の入射に応答して二次電子を放出する二次電子放出面と、を有する。抵抗層は、基板と二次電子放出層に挟まれている。特に、抵抗層は、その抵抗値が正の温度特性を有する金属材料からなる複数の金属塊が、第1の絶縁材料の一部を介して互いに隣接した状態で、チャネル形成面に一致または実質的に平行な層形成面上に二次元的に配置された金属層を含む。また、チャネル形成面と二次電子放出面との間に存在する金属層の層数が1に制限されている。
なお、本明細書において、「金属塊」は、二次電子放出層側から層形成面を見たとき、絶縁材料により完全に取り囲まれた状態で配置され、明確な結晶性を示す金属片を意味するものとする。この構成において、抵抗層は、温度20℃における当該抵抗層の抵抗値に対して、−60℃における当該抵抗層の抵抗値が2.7倍以下であり、かつ、+60℃における当該抵抗層の抵抗値が0.3倍以上の範囲内に収まる温度特性を有するのが好ましい。また、金属塊の結晶性を示す指標として、例えばPt塊の場合、XRD分析により得られるスペクトルにおいて、少なくとも(111)面および(200)面において半値幅が角度5°以下となるピークが出現する。
(2)本実施形態の一態様として、当該電子増倍体は、基板と二次電子放出層との間に設けられた、第2の絶縁材料からなる下地層を更に備えてもよい。この場合、下地層は、二次電子放出層の底面に対面する位置に層形成面を有する。
(3)本実施形態の一態様として、第1の絶縁材料と第2の絶縁材料とは、互いに異なってもよい。逆に、本実施形態の一態様として、第2の絶縁材料は、第1の絶縁材料と同じ絶縁材料であってもよい。また、本実施形態の一態様として、チャネル形成面から二次電子放出面に向かう積層方向に沿って規定される各層の厚みに関して、二次電子放出層は、下地層よりも厚く設定されてもよい。逆に、本実施形態の一態様として、チャネル形成面から二次電子放出面に向かう積層方向に沿って規定される各層の厚みに関して、二次電子放出層は、下地層よりも薄く設定されてもよい。
(4)本実施形態の一態様として、金属層を構成する複数の金属塊のうち、第1の絶縁材料の一部を介して互いに隣接する少なくとも1組の金属塊は、該1組の金属塊の最小距離がチャネル形成面から二次電子放出面に向かう積層方向に沿って規定される該金属塊の平均厚みよりも短い関係を満たすのが好ましい。なお、本明細書において、金属塊の「平均厚み」とは、層形成面上に二次元的に配置された複数の金属塊を平坦な膜状にならした場合の該膜の厚みを意味し、この「平均厚み」により、複数の金属塊を含む金属層の層厚が規定される。
以上、この[本願発明の実施形態の説明]の欄に列挙された各態様は、残りの全ての態様のそれぞれに対して、または、これら残りの態様の全ての組み合わせに対して適用可能である。
[本願発明の実施形態の詳細]
本願発明に係る電子増倍体の具体例を、以下に添付の図面を参照しながら詳細に説明する。なお、本発明は、これら例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図されている。また、図面の説明において同一の要素には同一符号を付して重複する説明を省略する。
図1は、本実施形態に係る電子増倍体が適用可能な種々の電子デバイスの構造を示す図である。具体的に、図1(a)は、本実施形態に係る電子増倍体が適用可能なMCPの代表的な構造を示す一部破断図であり、図1(b)は、本実施形態に係る電子増倍体が適用可能なチャネルトロンの断面図である。
図1(a)に示されたMCP1は、電子増倍用のチャネル12として機能する複数の貫通孔を有するガラス基板と、該ガラス基板の側面を保護する絶縁性リング11と、ガラス基板の一方の端面上に設けられた入力側電極13Aと、ガラス基板の他方の端面上に設けられた出力側電極13Bと、を備える。なお、入力側電極13Aと出力側電極13Bとの間には、電圧源15により所定の電圧が印加される。
また、図1(b)のチャネルトロン2は、電子増倍用のチャネル12として機能する貫通孔を有するガラス管と、ガラス管の入力側開口部分に設けられた入力側電極14と、該ガラス管の出力側開口部分に設けられた出力側電極17と、を備える。なお、このチャネルトロン2においても、入力側電極14と出力側電極17との間には、電圧源15により所定の電圧が印加される。入力側電極14と出力側電極17との間に所定の電圧が印加された状態でチャネルトロン2の入力側開口からチャネル12内に荷電粒子16が入射されると、該チャネル12内において、荷電粒子16の入射に応じた二次電子の放出が繰り返される(二次電子のカスケード増倍)。これにより、チャネルトロン2の出射側開口部分からは、チャネル12においてカスケード増倍された二次電子が放出される。この二次電子のカスケード増倍は、図1(a)に示されたMCPのチャネル12それぞれにおいても行われる。
図2(a)は、図1に示されたMCP1の一部(破線で示された領域Aの拡大図である。図2(b)は、図2(a)中に示された領域B2の断面構造を示す図であり、本実施形態に係る電子増倍体の断面構造の一例を示す図である。また、図2(c)は、図2(b)と同様に、図2(a)中に示された領域B2の断面構造を示す図であり、本実施形態に係る電子増倍体の断面構造の他の例を示す図である。なお、図2(b)および図2(c)に示された断面構造は、図1(b)に示されたチャネルトロン2の領域B1の断面構造と実質的に一致している(ただし、図1(b)中に示された座標軸は、図2(b)および図2(c)それぞれの座標軸と不一致である)。
図2(b)に示されたように、本実施形態に係る電子増倍体の一例は、ガラス又はセラミックからなる基板100と、該基板100のチャネル形成面101上に設けられた下地層130と、該下地層130の層形成面140上に設けられた抵抗層120と、二次電子放出面111を有するとともに、下地層130とともに抵抗層120を挟むよう配置された二次電子放出層110と、により構成される。ここで、二次電子放出層110は、Al、MgOなどの第1の絶縁材料からなる。電子増倍体のゲイン向上のためには二次電子放出能力の高いMgOを使用することが好ましい。下地層130は、Al、SiOなどの第2の絶縁材料からなる。下地層130と二次電子放出層110で挟まれた抵抗層120は、下地層130の層形成面140上に、その抵抗値が正の温度特性を有する複数の金属塊と、これら複数の金属塊間に充填された絶縁材料(二次電子放出層110の一部)から構成された単一層である。本実施形態では、基板100のチャネル形成面101から二次電子放出面111との間に存在する抵抗層120の層数が、1に制限されている。抵抗層120を構成する複数の金属塊は、Pt、Ir、Mo、Wなど、その抵抗値が正の温度特性を有する材料が好ましい。発明者らは、一例として、原子層堆積法(ALD:Atomic Layer Deposition)により平面的に形成された、複数のPt塊を含む単一のPt層で抵抗層120が構成された場合、絶縁材料を介して複数のPt層が積層された構造と比較して、その抵抗値の温度特性の傾きが小さくなることを確認した(図9参照)。ここで、各金属塊の結晶性は、XRD分析により得られるスペクトルで確認可能である。例えば金属塊がPtの場合、本実施形態では、図10(a)に示されたように、少なくとも(111)面および(200)面において半値幅が角度5°以下となるピークを有するスペクトルが得られる。図10(a)および図10(b)中、Ptの(111)面はPt(111)、Ptの(200)面はPt(200)で示されている。
なお、図2(b)に示された下地層130の存在は、当該電子増倍体全体における抵抗値の温度依存性には影響しない。したがって、本実施形態に係る電子増倍体の構造は、図2(b)の例には限定されず、図2(c)に示されたような断面構造を有してもよい。図2(c)に示された断面構造は、基板100と二次電子放出層110との間に下地層が設けられていない点で、図2(b)に示された断面構造と異なっており、基板100のチャネル形成面101が、抵抗層120が形成される層形成面140として機能する。図2(c)におけるその他の構造は、図2(b)に示された断面構造と同じである。
以下の説明では、抵抗層120を構成する、抵抗値が正の温度特性を有する金属塊として、Ptが適用された構成について言及するものとする。
図3および図4(a)〜図4(b)は、本実施形態に係る電子増倍体、特に抵抗層における温度と電気伝導度との関係を定量的に説明するための図である。特に、図3は、下地層130の層形成面140上に形成された単一のPt層(抵抗層120)における電子伝導モデルを説明するための模式図である。また、図4(a)は、本実施形態に係る電子増倍体の断面モデルの例を示し、図4(b)は、比較例に係る電子増倍体の断面モデルの例を示す。
図3に示された電子伝導モデルでは、下地層130の層形成面140上に、自由電子が存在できる非局在領域として、単一のPt層(抵抗層120)を構成するPt塊121が、自由電子が存在しない局在領域(例えば下地層130の層形成面140に接する二次電子放出層110の一部)を介して距離Lだけ離れている。なお、本実施形態では、抵抗層120を構成するとともに、層形成面140上に、二次電子放出層110の一部(第1の絶縁材料)を介して二次元的に配置された複数のPt塊121(抵抗値が正の温度特性を有する金属塊)の積層方向に沿った平均厚みSは、距離(絶縁材料を介して隣接するPt塊の最小距離)Lに対してS>Lの関係を満たしている。なお、Pt塊の平均厚みSは、図3に示されたように、複数のPt塊を膜状にならした場合(図3中の斜線部分)の該膜の厚みで規定される。また、この平均厚みSが抵抗層120の層厚に相当する。
また、本実施形態に係る電子増倍体として想定しているモデルの断面構造は、図4(a)に示されたように、基板100と、該基板100のチャネル形成面101上に設けられた下地層130と、該下地層130の層形成面140上に設けられた抵抗層120と、二次電子放出面111を有するとともに、下地層130とともに抵抗層120を挟むよう配置された二次電子放出層110と、により構成されている。
一方、比較例に係る電子増倍体として想定しているモデルの断面構造は、図4(b)に示されたように、基板100と、該基板100のチャネル形成面101上に設けられた下地層130と、該下地層130の層形成面140上に設けられた抵抗層120Aと、二次電子放出面111を有するとともに、下地層130とともに抵抗層120Aを挟むよう配置された二次電子放出層(絶縁体)110と、により構成されている。本実施形態のモデル(図4(a))と比較例のモデル(図4(b))との構造上の差異は、本実施形態のモデルの抵抗層120が単一のPt層で構成されているのに対し、比較例のモデルの抵抗層120Aが、絶縁体層を介して複数のPt層120Bがチャネル形成面101から二次電子放出面111に向かって積層された構造を有する点である。
基板100上に形成された各Pt層は、離散的に存在する複数のエネルギー準位のうち何れかのエネルギー準位を有するPt塊間に絶縁材料(例えばMgOやAl)が充填されており、あるPt塊121(非局在領域)内の自由電子は、トンネル効果により絶縁材料(局在領域)を介して隣接するPt塊121に移動ことになる(ホッピング)。このような二次元の電子伝導モデルにおいて、温度Tに対する電気伝導度(抵抗率の逆数)σは、以下の式により与えられる。なお、層形成面140上に複数のPt塊121が二次元に配置された層形成面140内のホッピングについて検討するため、以下、二次元の電子伝導モデルに限定して考える。
図5は、上記の式に基づいて得られたフィッティング関数のグラフ(G410、G420)とともに、実際に測定された複数サンプルの実測値がプロットされたグラフである。なお、図5において、グラフG410は、Alからなる下地層130の層形成面140上にALDにより7「cycle」分に厚みが調整されたPt層が形成され、更にALDにより20「cycle」分の厚みに調整されたAl(二次電子放出層110)が形成されたサンプルの電気伝導度σを示し、記号「○」は、その実測値である。なお、単位「cycle」は、ALDによる原子打ち込み回数を意味する「ALDサイクル」である。この「ALDサイクル」を調整することにより形成される原子層の層厚が制御可能になる。また、グラフG420は、Alからなる下地層130の層形成面140上にALDにより6「cycle」分に厚みが調整されたPt層が形成され、更にALDにより20「cycle」分の厚みに調整されたAl(二次電子放出層110)が形成されたサンプルの電気伝導度σを示し、記号「△」は、その実測値である。図5のグラフG410およびG420から分かるように、抵抗層120を構成するPt塊121が平面的に配置される構成であっても、該抵抗層120の厚み(積層方向に沿ったPt塊121の平均厚みで規定)をより厚く設定された方が、抵抗層120の抵抗値に関して温度特性が改善されることが分かる。
定性的には、図4(a)に示された本実施形態に係る電子増倍体のモデルの場合、基板100のチャネル形成面101から二次電子放出面111との間に単一のPt層のみが形成されている。すなわち、本実施形態では、XRD分析により得られるスペクトルで少なくとも(111)面および(200)面において半値幅が角度5°以下のピークが確認できる程度の結晶性を有するPt塊121が、層形成面140上に形成される。このように、本実施形態では、導電領域が層形成面140内に制限され、かつ、Pt塊121間をトンネル効果により移動する自由電子のホッピング回数が少ない。
一方、図4(b)に示された比較例に係る電子増倍体のモデルの場合、基板100のチャネル形成面101から二次電子放出面111との間に設けられる抵抗層120が、絶縁層を介して複数のPt層120Bが配置された積層構造を有する。特に、このように複数のPt層120Bが積層される構造では、各Pt塊121の結晶性は確認できない(XRD分析により得られるスペクトルでは複数のピークが確認できない)。このように、図4(b)の比較例では、Pt塊それぞれが小さいために結晶性が低く、加えてホッピング回数が多くなるため、また、導電領域が層形成面140内だけでなく積層方向にも広がるため、抵抗値に関してより強く負の温度特性を示す。これに対し、本実施形態では、導電領域の制限および平面的に形成されたPt塊(単一のPt層を構成する金属塊)間を電子がホッピングする回数の減少することから、抵抗値に対する温度特性が効果的に改善されることになる。
図6(a)は、図4(a)に示された断面構造(単層構造)を有する本実施形態に係る電子増倍体の断面のTEM画像であり、図6(b)は、単一のPt膜(抵抗層120)の表面のSEM画像である。なお、図6(a)のTEM画像は、加速電圧300kVに設定して得られた、厚み440オングストローム(=44nm)のサンプルの多波干渉像である。TEM画像(図6(a))を得た本実施形態に係る電子増倍体のサンプルは、基板100のチャネル形成面101上に、下地層130、単一のPt層で構成された抵抗層120、二次電子放出層110が順に設けられた積層構造を有する。一方、SEM画像(図6(b))を得た本実施形態に係る電子増倍体のサンプルは、Pt膜の観察のため、二次電子放出層110が除去されたサンプルが使用された。単一のPt層(抵抗層120)は、ALDにより14[cycle]分にその厚みが調整され、Alからなる二次電子放出層110は、ALDにより68[cycle]分にその厚みが調整されている。単一のPt層(抵抗層120)は、Pt塊121の間に絶縁材料(二次電子放出層の一部)が充填された構造を有する。また、図6(a)に示されたTEM画像に示された層150は、TEM測定のために二次電子放出面111上に設けられた表面保護層である。
なお、上述の二次電子放出層110を構成する第1の絶縁材料と、下地層130を構成する第2の絶縁材料は、互いに異なっていてもよく、また、同じであってもよい。更に、基板100のチャネル形成面101上に設けられる抵抗層の位置は、任意に設定可能である。例えば図7(a)に示された例では、下地層130とともに抵抗層120を挟む二次電子放出層110の厚みS1は、該下地層130の厚みS2よりも大きい。この場合、抵抗層120は、チャネル形成面101よりも二次電子放出面111に近い位置に形成される。下地層130を厚く形成することで、ALDによる成膜安定性が低い材料を抵抗層120として使用する場合に、抵抗層120の成膜安定性を向上させることができる。逆に、図7(b)に示された例では、下地層130とともに抵抗層120を挟む二次電子放出層110の厚みS1は、該下地層130の厚みS2よりも小さい。この場合、抵抗層120の位置は、二次電子放出面111よりもチャネル形成面101に近い位置に形成される。二次電子放出層110を厚く形成することで、電子増倍体のゲインを向上させることができる。
一方、図8(a)は、比較例に係る電子増倍体の断面構造(図4(b)の断面に対応)の例を示す図であり、図8(b)は、そのTEM画像である。比較例に係る電子増倍体の断面構造は、図8(a)に示されたように、基板100と、該基板100のチャネル形成面101上に設けられた下地層130と、該下地層130の層形成面140上に設けられた抵抗層120Aと、二次電子放出面111を有するとともに、下地層130とともに抵抗層120Aを挟むよう配置された二次電子放出層110と、により構成されている。また、比較例のモデル(図8(a))において、抵抗層120Aは、絶縁体層を介して複数のPt層120Bがチャネル形成面101から二次電子放出面111に向かって積層された多層構造を有する。なお、Pt層120Bそれぞれは、Pt塊121の間に絶縁材料(二次電子放出層の一部)が充填された構造を有する。
図8(b)のTEM画像は、加速電圧300kVに設定して得られた、厚み440オングストローム(=44nm)のサンプルの多波干渉像であり、抵抗層120AはAlからなる絶縁材料を介して10層のPt層120Bで構成されている。Pt層120B間に位置する各絶縁層は、ALDにより20[cycle]分にその厚みが調整され、各Pt層120Bは、ALDにより5[cycle]分に厚みが調整され、更に、Alからなる二次電子放出層110は、ALDにより68[cycle]分に厚みが調整されている。なお、図8(b)に示されたTEM画像に示された層150は、二次電子放出層110の二次電子放出面111上に設けられた表面保護層である。
次に、本実施形態に係る電子増倍体が適用されたMCPサンプルと比較例に係る電子増倍体が適用されたMCPサンプルの比較結果について図9および図10を用いて説明する。
本実施形態のサンプルは、図4(a)に示された断面構造を有する、厚み220オングストローム(=22nm)のサンプルである。当該サンプルは、基板100のチャネル形成面101上に、下地層130、単一のPt層で構成された抵抗層120、二次電子放出層110が順に設けられた積層構造を有する。単一のPt層(抵抗層120)は、Pt塊121の間に絶縁材料(二次電子放出層の一部)が充填された構造を有し、ALDにより14[cycle]分にその厚みが調整されている。Alからなる二次電子放出層110は、ALDにより68[cycle]分にその厚みが調整されている。
一方、比較例のサンプルは、図4(b)に示された断面構造を有する、厚み440オングストローム(=44nm)のサンプルである。当該サンプルは、基板100のチャネル形成面101上に、下地層130、抵抗層120A、二次電子放出面111が順に設けられた積層構造を有する。抵抗層120Aは、10層のPt層120Bが絶縁体を介して積層された構造を有する。なお、Pt層120Bそれぞれは、Pt塊121の間に絶縁材料(二次電子放出層の一部)が充填された構造を有する。また、Pt層120B間に位置する各絶縁層は、ALDにより20[cycle]分にその厚みが調整され、各Pt層120Bは、ALDにより5[cycle]分に厚みが調整され、更に、Alからなる二次電子放出層110は、ALDにより68[cycle]分に厚みが調整されている。
図9は、上述のような構造を有する本実施形態のサンプルと比較例のサンプルそれぞれにおける規格化抵抗の温度特性(800V動作時)を示すグラフである。具体的に、図9において、グラフG710は、本実施形態のサンプルにおける抵抗値の温度依存性を示し、グラフG720は、比較例のサンプルにおける抵抗値の温度依存性を示す。図9から分かるように、グラフG720の傾きに対し、グラフG710の傾きが小さくなっている。すなわち、抵抗層120として、単一のPt層を層形成面上に二次元的に制限した状態で構成することにより、抵抗値に関して温度依存性が向上する。このように、本実施形態によれは、比較例よりも広い温度範囲において温度特性が安定する。具体的に、本実施形態に係る電子増倍体をイメージインテンシファイヤ等の技術分野への適用を考えると、例えば許容可能な温度依存性は、温度20℃における抵抗値を基準として、−60℃における抵抗値が2.7倍以下であり、かつ、+60℃における抵抗値が0.3倍以上となる範囲に収まるのが好ましい。
図10(a)は、本実施形態に係る電子増倍体に相当する測定用サンプルとして、ガラス基板上に、MCP用の成膜と同等の膜(Pt層を用いた図4(a)のモデル)が成膜されたサンプル、および比較例に係る電子増倍体に相当する測定サンプルとして、ガラス基板上に、MCP用の成膜と同等の膜(Pt層を用いた図4(b)のモデル)が成膜されたサンプルそれぞれの、XRD分析により得られたスペクトルである。一方、図10(b)は、上述のような構造を有する本実施形態のMCPサンプルの、XRD分析により得られたスペクトルである。特に、図10(b)の測定態様は、入力側電極13Aおよび出力側電極13BとしてNi−Cr系合金(インコネル:登録商標「Inconel」)の電極が設けられたMCPサンプルである。具体的に、図10(a)において、スペクトルG810は、本実施形態の測定サンプルのXRDスペクトルを示し、スペクトルG820は、比較例の測定サンプルのXRDスペクトルを示す。一方、図10(b)のXRDスペクトルは、本実施形態のMCPサンプルの、Ni−Cr系合金の電極を除去した後に測定された。なお、図10(a)および図10(b)に示されたスペクトルの測定条件は、X線源管電圧が45kV、管電流200mA、X線入射角が0.3°、X線照射間隔が0.1°、X線スキャンスピードが5°/min、X線照射スリットの長手方向の長さが5mmに設定された。
図10(a)において、本実施形態の測定サンプルのスペクトルG810には、(111)面、(200)面、(220)面それぞれにおいて半値幅が角度5°以下となるピークが出現している。一方、比較例の測定サンプルのスペクトルG820には、(111)面のみにおいてピークが出現するが、このピークの半値幅は角度5°よりも遥かに大きくなっている(ピーク形状が鈍る)。このように、比較例と比べて本実施形態では、抵抗層120を構成するPt層に含まれる各Pt塊の結晶性が大きく向上している。
以上の本発明の説明から、本発明を様々に変形しうることは明らかである。そのような変形は、本発明の思想および範囲から逸脱するものとは認めることはできず、すべての当業者にとって自明である改良は、以下の請求の範囲に含まれるものである。
1…MCP(マイクロチャネルプレート)、2…チャネルトロン、12…チャネル、100…基板、101…チャネル形成面、110…二次電子放出層、111…二次電子放出面、120…抵抗層、121…Pt塊(金属塊)、130…下地層、140…層形成面。

Claims (9)

  1. チャネル形成面を有する基板と、
    前記チャネル形成面に対面する底面と、前記底面に対向するとともに荷電粒子の入射に応答して二次電子を放出する二次電子放出面と、を有し、かつ、第1の絶縁材料からなる二次電子放出層と、
    前記基板と前記二次電子放出層に挟まれた抵抗層と、
    を備え、
    前記抵抗層は、その抵抗値が正の温度特性を有する金属材料からなる複数の金属塊が、前記第1の絶縁材料の一部を介して互いに隣接した状態で、前記チャネル形成面に一致または実質的に平行な層形成面上に二次元的に配置された金属層を含むとともに、
    前記チャネル形成面と前記二次電子放出面との間に存在する前記金属層の層数が1に制限された、
    電子増倍体。
  2. 前記基板と前記二次電子放出層との間に設けられ、前記二次電子放出層の前記底面に対面する位置に前記層形成面を有し、かつ、第2の絶縁材料からなる下地層を更に備えたことを特徴とする請求項1に記載の電子増倍体。
  3. 前記第1の絶縁材料と前記第2の絶縁材料とは、互いに異なることを特徴とする請求項2に記載の電子増倍体。
  4. 前記第2の絶縁材料は、前記第1の絶縁材料と同じ絶縁材料であることを特徴とする請求項2に記載の電子増倍体。
  5. 前記第1の絶縁材料はMgOであり、前記第2の絶縁材料はAl又はSiOであることを特徴とする請求項2に記載の電子増倍体。
  6. 前記チャネル形成面から前記二次電子放出面に向かう積層方向に沿って規定される各層の厚みに関して、前記二次電子放出層は、前記下地層よりも厚いことを特徴とする請求項2〜5の何れか一項に記載の電子増倍体。
  7. 前記チャネル形成面から前記二次電子放出面に向かう積層方向に沿って規定される各層の厚みに関して、前記二次電子放出層は、前記下地層よりも薄いことを特徴とする請求項2〜5の何れか一項に記載の電子増倍体。
  8. 前記金属層を構成する前記複数の金属塊のうち、前記第1の絶縁材料の一部を介して互いに隣接する少なくとも1組の金属塊は、前記1組の金属塊の最小距離が前記チャネル形成面から前記二次電子放出面に向かう積層方向に沿って規定される金属塊の平均厚みよりも短い関係を満たすことを特徴とする請求項1〜7の何れか一項に記載の電子増倍体。
  9. 抵抗層は、温度20℃における当該抵抗層の抵抗値に対して、−60℃における当該抵抗層の抵抗値が2.7倍以下であり、かつ、+60℃における当該抵抗層の抵抗値が0.3倍以上の範囲に収まる温度特性を有することを特徴とする請求項1〜8の何れか一項に記載の電子増倍体。
JP2017129419A 2017-06-30 2017-06-30 電子増倍体 Active JP6817160B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2017129419A JP6817160B2 (ja) 2017-06-30 2017-06-30 電子増倍体
CN201880035055.2A CN110678957B (zh) 2017-06-30 2018-04-10 电子倍增体
EP18824702.7A EP3648139B1 (en) 2017-06-30 2018-04-10 Electron multiplier
PCT/JP2018/015081 WO2019003566A1 (ja) 2017-06-30 2018-04-10 電子増倍体
US16/624,027 US10727035B2 (en) 2017-06-30 2018-04-10 Electron multiplier
RU2020103415A RU2756843C2 (ru) 2017-06-30 2018-04-10 Электронный умножитель

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017129419A JP6817160B2 (ja) 2017-06-30 2017-06-30 電子増倍体

Publications (2)

Publication Number Publication Date
JP2019012657A JP2019012657A (ja) 2019-01-24
JP6817160B2 true JP6817160B2 (ja) 2021-01-20

Family

ID=64742112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017129419A Active JP6817160B2 (ja) 2017-06-30 2017-06-30 電子増倍体

Country Status (6)

Country Link
US (1) US10727035B2 (ja)
EP (1) EP3648139B1 (ja)
JP (1) JP6817160B2 (ja)
CN (1) CN110678957B (ja)
RU (1) RU2756843C2 (ja)
WO (1) WO2019003566A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6875217B2 (ja) * 2017-06-30 2021-05-19 浜松ホトニクス株式会社 電子増倍体
JP7279375B2 (ja) * 2019-01-29 2023-05-23 株式会社三洋物産 遊技機
JP7279373B2 (ja) * 2019-01-29 2023-05-23 株式会社三洋物産 遊技機
JP7279374B2 (ja) * 2019-01-29 2023-05-23 株式会社三洋物産 遊技機
JP7279377B2 (ja) * 2019-01-29 2023-05-23 株式会社三洋物産 遊技機
JP7279378B2 (ja) * 2019-01-29 2023-05-23 株式会社三洋物産 遊技機
CN112420477B (zh) * 2020-10-30 2022-09-06 北方夜视技术股份有限公司 高增益、低发光ald-mcp及其制备方法与应用
CN115692140B (zh) * 2022-11-03 2023-10-17 北方夜视科技(南京)研究院有限公司 抑制微光像增强器雪花点噪声的微通道板及其制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE633900A (ja) * 1962-06-26
FR2580864B1 (fr) * 1984-12-18 1987-05-22 Thomson Csf Couche barriere au bombardement ionique pour tube a vide
JPH01186731A (ja) * 1988-01-19 1989-07-26 Matsushita Electric Ind Co Ltd 二次電子増倍器の製造方法
DE19506165A1 (de) * 1995-02-22 1996-05-23 Siemens Ag Elektronenvervielfacher und Verfahren zu dessen Herstellung
JPH11233060A (ja) * 1998-02-17 1999-08-27 Fujitsu Ltd 2次電子検出器及びこれを用いた電子ビーム装置
US6455987B1 (en) * 1999-01-12 2002-09-24 Bruker Analytical X-Ray Systems, Inc. Electron multiplier and method of making same
US8052884B2 (en) * 2008-02-27 2011-11-08 Arradiance, Inc. Method of fabricating microchannel plate devices with multiple emissive layers
RU2387042C2 (ru) * 2008-04-29 2010-04-20 ФГУП "Научно-исследовательский институт физических проблем им. Ф.В. Лукина" Усилитель электронного потока
JP2009289693A (ja) * 2008-05-30 2009-12-10 Hamamatsu Photonics Kk 荷電粒子検出器
US8237129B2 (en) 2008-06-20 2012-08-07 Arradiance, Inc. Microchannel plate devices with tunable resistive films
US8227965B2 (en) 2008-06-20 2012-07-24 Arradiance, Inc. Microchannel plate devices with tunable resistive films
RU2009148557A (ru) * 2009-12-18 2011-06-27 Эдуард Михайлович Дробышевский (RU) Вакуумный электронный умножитель для регистрации направленного движения ядерно-активных частиц
US8969823B2 (en) * 2011-01-21 2015-03-03 Uchicago Argonne, Llc Microchannel plate detector and methods for their fabrication
US9105379B2 (en) * 2011-01-21 2015-08-11 Uchicago Argonne, Llc Tunable resistance coatings
JP5981820B2 (ja) * 2012-09-25 2016-08-31 浜松ホトニクス株式会社 マイクロチャンネルプレート、マイクロチャンネルプレートの製造方法、及びイメージインテンシファイア
US9425030B2 (en) * 2013-06-06 2016-08-23 Burle Technologies, Inc. Electrostatic suppression of ion feedback in a microchannel plate photomultiplier
JP6474281B2 (ja) * 2015-03-03 2019-02-27 浜松ホトニクス株式会社 電子増倍体、光電子増倍管、及び光電子増倍器

Also Published As

Publication number Publication date
EP3648139A4 (en) 2021-03-24
RU2020103415A (ru) 2021-07-30
EP3648139B1 (en) 2023-12-06
US20200176236A1 (en) 2020-06-04
US10727035B2 (en) 2020-07-28
JP2019012657A (ja) 2019-01-24
CN110678957A (zh) 2020-01-10
EP3648139A1 (en) 2020-05-06
WO2019003566A1 (ja) 2019-01-03
CN110678957B (zh) 2022-04-01
RU2020103415A3 (ja) 2021-07-30
RU2756843C2 (ru) 2021-10-06

Similar Documents

Publication Publication Date Title
JP6817160B2 (ja) 電子増倍体
JP6395906B1 (ja) 電子増倍体
US10522316B2 (en) X-ray source
KR102188055B1 (ko) 엑스선 소스
WO2013172278A1 (ja) マイクロチャネルプレート
WO2013172417A1 (ja) マイクロチャネルプレート
US3612946A (en) Electron multiplier device using semiconductor ceramic
EP1465232B1 (en) Conductive tube for use as a reflectron lens
JP6875217B2 (ja) 電子増倍体
JP5956292B2 (ja) 電子管
JP6738244B2 (ja) 電子増倍体の製造方法及び電子増倍体
JP2007520048A (ja) イオンフィードバックを抑制した平行板型電子増倍管
JP2021089892A (ja) X線チューブ
KR102283035B1 (ko) 전자빔 증폭형 초소형 엑스선 튜브
JP7445098B1 (ja) 電子管
JP3630456B2 (ja) 電子増倍管
US20240021400A1 (en) Planar filament with focused, central electron emission
Alkasim et al. Maximum conversion efficiency of thermionic heat to electricity converters using pure tungsten as the emitter: A theoretical review

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180925

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201224

R150 Certificate of patent or registration of utility model

Ref document number: 6817160

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250