JP6800181B2 - 共振器及びフィルタ - Google Patents

Description

本発明は、共振器及びフィルタに関する。

誘電体基板の一方の主面側に形成された遮蔽導体に対向するストリップ線路と、一端が誘電体基板の他方の主面側に形成された遮蔽導体に接続され、他端がストリップ線路に接続されたビア電極とを有する共振器が提案されている（特許文献１〜３）。ビア電極の一端が遮蔽導体に接続されたこのような共振器は、λ／４共振器として動作し得る。

特開２０１７−１９５５６５号公報 特許第３５０１３２７号公報 特表２０１１−５０７３１２号公報

しかしながら、上記のようなλ／４共振器は小型化には有効であるが、共振時に、ビア電極と遮蔽導体とが接している部分、即ち、短絡部に電流が集中する。これに対し、短絡部への電流の集中を解消することによりＱ値を向上すべく、電流経路の断面積を大きくすることが考えられる。例えば、ビア径を大きくすることや、ビアの本数を増やすことが考えられる。しかし、このようにした場合には、共振器の大きさが大きくなってしまい、共振器の小型化の要請を満たし得ない。

本発明の目的は、Ｑ値の良好な共振器及びその共振器を用いたフィルタを提供することにある。

本発明の一態様による共振器は、誘電体基板内に形成されたビア電極部と、前記誘電体基板に、前記ビア電極部を囲むように形成された複数の遮蔽導体と、前記誘電体基板内において前記ビア電極部の一端に接続され、且つ、前記複数の遮蔽導体のうちの第１遮蔽導体と対向する第１ストリップ線路と、前記誘電体基板内において前記ビア電極部の他端に接続され、且つ、前記複数の遮蔽導体のうちの第２遮蔽導体と対向する第２ストリップ線路とを有し、前記第１遮蔽導体に第１入出力端子及び第２入出力端子が接続されている。

本発明によれば、Ｑ値の良好な共振器及びその共振器を用いたフィルタを提供することができる。

第１実施形態による共振器を示す斜視図である。 第１実施形態による共振器を示す断面図である。 第１実施形態による共振器を示す平面図である。 第１実施形態の変形例１による共振器を示す斜視図である。 第１実施形態の変形例１による共振器を示す断面図である。 第１実施形態の変形例１による共振器を示す平面図である。 図７Ａ及び図７Ｂは、第１実施形態の変形例２による共振器を示す平面図である。 第１実施形態の変形例３による共振器を示す平面図である。 図９Ａ〜図９Ｃは、第１実施形態の変形例４による共振器を示す平面図である。 第１実施形態の変形例５による共振器を示す平面図である。 図１１Ａ及び図１１Ｂは、第１実施形態の変形例６による共振器を示す平面図である。 第１実施形態の変形例６による共振器の等価回路を示す図である。 第１実施形態の変形例７による共振器を示す平面図である。 第１実施形態の変形例８による共振器を示す斜視図である。 第１実施形態の変形例９による共振器を示す斜視図である。 第１実施形態の変形例９による共振器を示す断面図である。 第１実施形態の変形例９による共振器を示す平面図である。 第１実施形態の変形例１０による共振器を示す斜視図である。 第１実施形態の変形例１０による共振器を示す断面図である。 第１実施形態の変形例１０による共振器を示す平面図である。 第１実施形態の変形例１１による共振器を示す斜視図である。 第１実施形態の変形例１１による共振器を示す断面図である。 第１実施形態の変形例１１による共振器を示す平面図である。 第１実施形態の変形例１２による共振器を示す斜視図である。 第１実施形態の変形例１２による共振器を示す断面図である。 第１実施形態の変形例１２による共振器を示す平面図である。 第１実施形態の変形例１３による共振器を示す斜視図である。 第１実施形態の変形例１３による共振器を示す断面図である。 第１実施形態の変形例１３による共振器を示す平面図である。 第２実施形態によるフィルタを示す斜視図である。 第２実施形態によるフィルタを示す断面図である。 第２実施形態によるフィルタを示す平面図である。

本発明に係る共振器及びフィルタについて、好適な実施形態を挙げ、添付の図面を参照して以下に詳細に説明する。

［第１実施形態］
第１実施形態による共振器について図１〜図３を用いて説明する。図１は、本実施形態による共振器を示す斜視図である。図２は、本実施形態による共振器を示す断面図である。図２は、図１のＩＩ−ＩＩ線に対応している。図３は、本実施形態による共振器を示す平面図である。

図１に示すように、本実施形態による共振器１０は、少なくとも上部及び下部にそれぞれ上部遮蔽導体１２Ａ及び下部遮蔽導体１２Ｂが形成された誘電体基板１４と、誘電体基板１４内に形成された１つの構造体１６とを有する。上部遮蔽導体１２Ａは、誘電体基板１４の一方の主面側に形成されている。下部遮蔽導体１２Ｂは、誘電体基板１４の他方の主面側に形成されている。構造体１６は、上部遮蔽導体１２Ａに対向する上部ストリップ線路１８Ａと、下部遮蔽導体１２Ｂに対向する下部ストリップ線路１８Ｂとを有する。構造体１６は、誘電体基板１４内に形成されるとともに上部ストリップ線路１８Ａから下部ストリップ線路１８Ｂにかけて形成されたビア電極部２０を更に有する。上部ストリップ線路１８Ａ及び下部ストリップ線路１８Ｂの平面形状は、例えば長方形である。

誘電体基板１４は、複数の誘電体層を積層することにより構成されている。誘電体基板１４は、例えば直方体状に形成されている。誘電体基板１４の４つの側面のうちの第１側面１４ａには、第１入出力端子２２Ａが形成されている。第１側面１４ａに対向する第２側面１４ｂには、第２入出力端子２２Ｂが形成されている。誘電体基板１４の４つの側面のうちの第３側面１４ｃには、第１側面遮蔽導体１２Ｃａが形成されている。第３側面１４ｃに対向する第４側面１４ｄには、第２側面遮蔽導体１２Ｃｂが形成されている。

本実施形態では、ビア電極部２０が単一のビア電極２４によって構成されている。ビア電極２４は、誘電体基板１４に形成されたビアホールに埋め込まれている。

上部遮蔽導体１２Ａは、第１接続線路３２ａを介して第１入出力端子２２Ａに結合されている。より具体的には、上部遮蔽導体１２Ａは、第１接続線路３２ａを介して第１入出力端子２２Ａに導通している。また、上部遮蔽導体１２Ａは、第２接続線路３２ｂを介して第２入出力端子２２Ｂに結合されている。より具体的には、上部遮蔽導体１２Ａは、第２接続線路３２ｂを介して第２入出力端子２２Ｂに導通している。

ビア電極部２０と、第１側面遮蔽導体１２Ｃａ及び第２側面遮蔽導体１２Ｃｂとは、半同軸共振器のように振る舞う。ビア電極部２０に流れる電流の向きと第１側面遮蔽導体１２Ｃａに流れる電流の向きとは逆となり、また、ビア電極部２０に流れる電流の向きと第２側面遮蔽導体１２Ｃｂに流れる電流の向きとは逆となる。このため、遮蔽導体１２Ａ、１２Ｂ、１２Ｃａ、１２Ｃｂによって囲まれた部分に電磁界を閉じ込めることができ、放射による損失を小さくすることができ、且つ、外部への影響を小さくすることができる。共振時のあるタイミングにおいては、上部遮蔽導体１２Ａの中心から上部遮蔽導体１２Ａの面全体に拡散するように電流が流れる。この際、下部遮蔽導体１２Ｂには、下部遮蔽導体１２Ｂの面全体から下部遮蔽導体１２Ｂの中心に向かって集中するように電流が流れる。また、共振時の他のタイミングにおいては、下部遮蔽導体１２Ｂの中心から下部遮蔽導体１２Ｂの面全体に拡散するように電流が流れる。この際、上部遮蔽導体１２Ａには、上部遮蔽導体１２Ａの面全体から上部遮蔽導体１２Ａの中心に向かって集中するように電流が流れる。上部遮蔽導体１２Ａ又は下部遮蔽導体１２Ｂの面全体に拡散するように流れる電流は、そのまま第１側面遮蔽導体１２Ｃａ及び第２側面遮蔽導体１２Ｃｂにも同様に流れる。即ち、線幅の広い導体に電流が流れる。線幅の広い導体は抵抗成分が少ないため、Ｑ値の劣化は小さい。

本実施形態では、ビア電極部２０が上部遮蔽導体１２Ａにも下部遮蔽導体１２Ｂにも導通していない。ビア電極部２０に接続された上部ストリップ線路１８Ａと上部遮蔽導体１２Ａとの間には、静電容量（開放端容量）が存在する。また、ビア電極部２０に接続された下部ストリップ線路１８Ｂと下部遮蔽導体１２Ｂとの間にも、静電容量が存在する。ビア電極部２０は、上部ストリップ線路１８Ａ及び下部ストリップ線路１８Ｂとともに、λ／２共振器を構成する。本実施形態による共振器１０は、両端開放型のλ／２共振器として動作し得る。

特許文献１〜３に記載されたようなλ／４共振器においては、共振時に、ビア電極部と遮蔽導体とが接している部分、即ち、短絡部に電流が集中する。ビア電極部と遮蔽導体とが接している部分は、電流の経路が垂直に曲がる部分である。電流の経路が大きく曲がる箇所に電流が集中すると、必ずしも十分に良好なＱ値が得られないことが懸念される。短絡部への電流の集中を解消することによりＱ値を向上すべく、電流経路の断面積を大きくすることも考えられる。例えば、ビア径を大きくすることや、ビアの本数を増やすことが考えられる。しかし、このようにした場合には、共振器の大きさが大きくなってしまい、共振器の小型化の要請を満たし得ない。これに対し、本実施形態では、ビア電極部２０が上部遮蔽導体１２Ａにも下部遮蔽導体１２Ｂにも接していない。即ち、本実施形態では、両端開放型のλ／２共振器が構成されている。このため、本実施形態では、局所的な電流の集中が上部遮蔽導体１２Ａ及び下部遮蔽導体１２Ｂに生じることが防止される一方、ビア電極部２０の中心付近に電流を集中させることができる。電流が集中する箇所がビア電極部２０のみであるため、即ち、連続性（直線性）のある箇所に電流が集中するため、本実施形態によれば、Ｑ値を向上させることができる。

このように、本実施形態では、上部遮蔽導体１２Ａに対向する上部ストリップ線路１８Ａがビア電極部２０の一端に接続されており、下部遮蔽導体１２Ｂに対向する下部ストリップ線路１８Ｂがビア電極部２０の他端に接続されている。このため、本実施形態によれば、上部遮蔽導体１２Ａ及び下部遮蔽導体１２Ｂに局所的な電流の集中が生じるのを防止しつつ、ビア電極部２０の中心付近に十分な電流を集中させることができる。従って、本実施形態によれば、Ｑ値の良好な共振器１０を提供することができる。

（変形例１）
本実施形態の変形例１による共振器について図４〜図６を用いて説明する。図４は、本変形例による共振器を示す斜視図である。図５は、本変形例による共振器を示す断面図である。図５は、図４のＶ−Ｖ線に対応している。図６は、本変形例による共振器を示す平面図である。

本変形例による共振器１０は、ビア電極部２０が複数のビア電極、即ち、複数のビア電極２４によって構成されているものである。複数のビア電極２４は、仮想の円３６に沿って配列されている。本変形例では、複数のビア電極２４を仮想の円３６に沿うように配列することによってビア電極部２０が構成されているため、当該ビア電極部２０は、当該仮想の円３６に対応する大径のビア電極のように振る舞い得る。このように、複数のビア電極２４によってビア電極部２０を構成するようにしてもよい。そして、複数のビア電極２４を仮想の円３６に沿うように配列してもよい。

（変形例２）
本実施形態の変形例２による共振器について図７Ａ及び図７Ｂを用いて説明する。図７Ａ及び図７Ｂは、本変形例による共振器を示す平面図である。図７Ａは、ビア電極部２０を構成する複数のビア電極２４が仮想の楕円３７に沿って配列されている例を示している。図７Ｂは、ビア電極部２０を構成する複数のビア電極２４が仮想のトラック形状３８に沿って配列されている例を示している。

図７Ａに示す例においては、ビア電極部２０を構成する複数のビア電極２４が仮想の楕円３７に沿って配列されている。図７Ｂに示す例においては、ビア電極部２０を構成する複数のビア電極２４が仮想のトラック形状３８に沿って配列されている。トラック形状とは、対向する２つの半円部と、これら半円部を接続する２つの平行な直線部とから構成される形状である。本変形例では、ビア電極部２０を構成する複数のビア電極２４が仮想の楕円３７又は仮想のトラック形状３８に沿うように配列されている。このため、本変形例では、当該ビア電極部２０は、当該仮想の楕円３７又は当該仮想のトラック形状３８に対応する大径のビア電極のように振る舞い得る。このように、複数のビア電極２４を仮想の楕円３７又は仮想のトラック形状３８に沿うように配列することによりビア電極部２０を構成するようにしてもよい。

（変形例３）
本実施形態の変形例３による共振器について図８を用いて説明する。図８は、本変形例による共振器を示す平面図である。

本変形例による共振器１０は、ビア電極部２０を構成する複数のビア電極２４が仮想の多角形４０（例えば四角形）に沿って配列されている。本変形例では、ビア電極部２０を構成する複数のビア電極２４が仮想の多角形４０に沿うように配列されているため、当該ビア電極部２０は、当該仮想の多角形４０に対応する大径のビア電極のように振る舞い得る。このように、複数のビア電極２４を仮想の多角形４０に沿うように配列することによりビア電極部２０を構成するようにしてもよい。多角形としては、図８に示すような四角形の他、六角形、八角形等が挙げられる。

（変形例４）
本実施形態の変形例４による共振器について図９Ａ〜図９Ｃを用いて説明する。図９Ａ〜図９Ｃは、本変形例による共振器を示す平面図である。

本変形例による共振器１０は、ビア電極部２０を構成する複数のビア電極２４が仮想の円弧４２に沿って配列されている。仮想の円弧４２の向きは特に限定されるものではない。図９Ｂは、図９Ａに対して、仮想の円弧４２の向きを反時計回りに９０度回転させた場合の例を示している。また、仮想の円弧４２の半径も特に限定されるものではない。図９Ｃは、図９Ｂに対して、仮想の円弧４２の半径を大きく設定した場合の例を示している。本変形例では、ビア電極部２０を構成する複数のビア電極２４が仮想の円弧４２に沿うように配列されているため、当該ビア電極部２０は、当該仮想の円弧４２に対応する大径のビア電極のように振る舞い得る。このように、複数のビア電極２４を仮想の円弧４２に沿うように配列することによりビア電極部２０を構成するようにしてもよい。

（変形例５）
本実施形態の変形例５による共振器について図１０を用いて説明する。図１０は、本変形例による共振器を示す平面図である。

本変形例による共振器１０は、ビア電極部２０を構成する複数のビア電極２４が仮想の直線４４に沿って配列されている。本変形例では、ビア電極部２０を構成する複数のビア電極２４が仮想の直線４４に沿うように配列されているため、当該ビア電極部２０は、当該仮想の直線４４に対応する大径のビア電極のように振る舞い得る。このように、複数のビア電極２４を仮想の直線４４に沿うように配列することによりビア電極部２０を構成するようにしてもよい。

（変形例６）
本実施形態の変形例６による共振器について図１１Ａ〜図１２を用いて説明する。図１１Ａ及び図１１Ｂは、本変形例による共振器を示す平面図である。図１１Ａは、仮想の楕円３７の一部に沿うように第１ビア電極２４ａ及び第２ビア電極２４ｂが配列されている例を示している。図１１Ｂは、仮想のトラック形状３８の一部に沿うように第１ビア電極２４ａ及び第２ビア電極２４ｂが配列されている例を示している。

本変形例では、ビア電極部２０が、第１ビア電極部２０Ａと第２ビア電極部２０Ｂとを有する。第１ビア電極部２０Ａと第２ビア電極部２０Ｂとは、互いに隣接するように配置されている。第１ビア電極部２０Ａは、複数の第１ビア電極２４ａから構成されている。第２ビア電極部２０Ｂは、複数の第２ビア電極２４ｂから構成されている。第１ビア電極部２０Ａと第２ビア電極部２０Ｂとの間に他のビア電極部は存在していない。

図１１Ａに示す例においては、複数の第１ビア電極２４ａは、上面から見たとき、仮想の楕円３７の輪郭線の一部を構成する仮想の第１湾曲線４５ａに沿って配列されている。また、図１１Ａに示す例においては、複数の第２ビア電極２４ｂは、上面から見たとき、仮想の楕円３７の輪郭線の一部を構成する仮想の第２湾曲線４５ｂに沿って配列されている。図１１Ｂに示す例においては、複数の第１ビア電極２４ａは、上面から見たとき、仮想のトラック形状３８の輪郭線の一部を構成する仮想の第１湾曲線４６ａに沿って配列されている。また、図１１Ｂに示す例においては、複数の第２ビア電極２４ｂは、上面から見たとき、仮想のトラック形状３８の輪郭線の一部を構成する仮想の第２湾曲線４６ｂに沿って配列されている。図１１Ａ及び図１１Ｂにおいては、第１ビア電極部２０Ａが５つの第１ビア電極２４ａによって構成され、第２ビア電極部２０Ｂが５つの第２ビア電極２４ｂによって構成されている例が示されているが、これに限定されるものではない。第１ビア電極部２０Ａが例えば３つの第１ビア電極２４ａによって構成されていてもよく、第２ビア電極部２０Ｂが例えば３つの第２ビア電極２４ｂによって構成されていてもよい。また、第１ビア電極部２０Ａが例えば７つの第１ビア電極２４ａによって構成されていてもよく、第２ビア電極部２０Ｂが例えば７つの第２ビア電極２４ｂによって構成されていてもよい。

本変形例において、仮想の楕円３７又は仮想のトラック形状３８に沿うように第１ビア電極２４ａ及び第２ビア電極２４ｂを配列しているのは、以下のような理由によるものである。即ち、共振器１０を多段化してフィルタを構成する場合において、ビア電極部２０の径を単に大きくすると、共振器１０間に電気壁が発生し、Ｑ値の劣化を招く。これに対し、ビア電極部２０を楕円形にし、当該楕円形の短軸方向に共振器１０を多段化すれば、ビア電極部２０間の距離が互いに長くなるため、Ｑ値を向上させることができる。また、ビア電極部２０をトラック形状３８にし、当該トラック形状３８の直線部の長手方向に垂直な方向に共振器１０を多段化すれば、ビア電極部２０間の距離が互いに長くなるため、Ｑ値を向上させることができる。このような理由により、本変形例では、仮想の楕円３７又は仮想のトラック形状３８に沿うように第１ビア電極２４ａ及び第２ビア電極２４ｂを配列している。

また、本変形例において、仮想の楕円３７の端部、即ち、仮想の楕円３７のうちの曲率の大きい両端部に第１ビア電極２４ａ及び第２ビア電極２４ｂをそれぞれ配置しているのは、以下のような理由によるものである。また、本変形例において、仮想のトラック形状３８の半円部に第１ビア電極２４ａ及び第２ビア電極２４ｂをそれぞれ配置しているのは、以下のような理由によるものである。即ち、高周波電流は、仮想の楕円３７の端部、即ち、仮想の楕円３７のうちの曲率の大きい両端部に集中する。また、高周波電流は、仮想のトラック形状３８の両端部、即ち、仮想のトラック形状３８の半円部に集中する。このため、仮想の楕円３７又は仮想のトラック形状３８の両端部以外の部分にビア電極２４ａ、２４ｂを配置しないようにしても、高周波電流の大幅な低下を招くことはない。また、ビア電極２４ａ、２４ｂの数を減らせば、ビアを形成するために要する時間を短縮することができるため、スループットの向上を実現することができる。また、ビア電極２４ａ、２４ｂの数を減らせば、ビアに埋め込まれる銀等の材料を減らし得るため、コストダウンを実現することもできる。また、第１ビア電極部２０Ａと第２ビア電極部２０Ｂ間には、電磁界が比較的疎である領域が形成されるため、当該領域に結合調整等のためのパターンを形成することも可能である。このような観点から、本変形例では、仮想の楕円３７又は仮想のトラック形状３８の両端部に第１ビア電極２４ａ及び第２ビア電極２４ｂを配置している。

図１２は、本変形例による共振器の等価回路を示す図である。図１２に示すように、下部ストリップ線路１８Ｂの一部と第１ビア電極部２０Ａと上部ストリップ線路１８Ａの一部とを含む第１λ／２共振器３４Ａが構成される。また、図１２に示すように、下部ストリップ線路１８Ｂの他の一部と第２ビア電極部２０Ｂと上部ストリップ線路１８Ａの他の一部とを含む第２λ／２共振器３４Ｂが構成される。第１λ／２共振器３４Ａと第２λ／２共振器３４Ｂには同相の電流が流れる。第１λ／２共振器３４Ａと第２λ／２共振器３４Ｂとに流れる電流が同相であるため、第１ビア電極部２０Ａと第２ビア電極部２０Ｂとの間の領域は電磁界が疎の状態となる。このため、本変形例では、不要な結合を抑制しつつ、第１ビア電極部２０Ａと第２ビア電極部２０Ｂとの間にパターンを配置することが可能となる。

このように、互いに隣接する第１ビア電極部２０Ａと第２ビア電極部２０Ｂとによりビア電極部２０を構成するようにしてもよい。そして、第１ビア電極部２０Ａと第２ビア電極部２０Ｂとを、仮想の楕円３７の輪郭線の一部を構成する仮想の第１湾曲線４５ａ及び仮想の第２湾曲線４５ｂにそれぞれ沿うように配列してもよい。また、第１ビア電極部２０Ａと第２ビア電極部２０Ｂとを、仮想のトラック形状３８の輪郭線の一部を構成する仮想の第１湾曲線４６ａ及び仮想の第２湾曲線４６ｂにそれぞれ沿うように配列してもよい。

（変形例７）
本実施形態の変形例７による共振器について図１３を用いて説明する。図１３は、本変形例による共振器を示す平面図である。

本変形例による共振器１０は、第１ビア電極部２０Ａ及び第２ビア電極部２０Ｂがそれぞれ仮想の円に沿うように配列されているものである。

本変形例による共振器１０の評価結果について以下に説明する。参考例による共振器は、第１ビア電極部２０Ａの上端及び第２ビア電極部２０Ｂの上端を上部遮蔽導体１２Ａに直接接続することにより構成した。参考例による共振器の無負荷Ｑ値を測定したところ、約４５０であった。実施例、即ち、本変形例による共振器１０の無負荷Ｑ値を測定したところ、約５４０であった。このことから、本変形例によれば、参考例と比較して、無負荷Ｑ値を約２０％向上させ得ることが分かる。

このように、第１ビア電極部２０Ａ及び第２ビア電極部２０Ｂをそれぞれ仮想の円に沿うように配列してもよい。

（変形例８）
本実施形態の変形例８による共振器について図１４を用いて説明する。図１４は、本変形例による共振器を示す斜視図である。

本変形例による共振器１０は、第１ビア電極部２０Ａ及び第２ビア電極部２０Ｂがそれぞれ単一のビア電極２４によって構成されているものである。このように、第１ビア電極部２０Ａ及び第２ビア電極部２０Ｂをそれぞれ単一のビア電極２４によって構成するようにしてもよい。

（変形例９）
本実施形態の変形例９による共振器について図１５〜図１７を用いて説明する。図１５は、本変形例による共振器を示す斜視図である。図１６は、本変形例による共振器を示す断面図である。図１６は、図１５におけるＸＶＩ−ＸＶＩ線に対応している。図１７は、本変形例による共振器を示す平面図である。

本変形例による共振器１０は、上部遮蔽導体１２Ａに第１入出力端子２２Ａ及び第２入出力端子２２Ｂが導通していないものである。本変形例では、第１入出力端子２２Ａに接続された第１接続線路３２ａと上部遮蔽導体１２Ａとが、第１間隙２６ａを介して容量結合されている。また、本変形例では、第２入出力端子２２Ｂに接続された第２接続線路３２ｂと上部遮蔽導体１２Ａとが、第２間隙２６ｂを介して容量結合されている。

このように、上部遮蔽導体１２Ａに第１入出力端子２２Ａ及び第２入出力端子２２Ｂが導通していなくてもよい。本変形例によれば、第１入出力端子２２Ａに接続された第１接続線路３２ａと上部遮蔽導体１２Ａとの間に容量が形成される。また、本変形例によれば、第２入出力端子２２Ｂに接続された第２接続線路３２ｂと上部遮蔽導体１２Ａとの間に容量が形成される。このため、本変形例によれば、これらの容量を適宜設定することにより外部Ｑを調整することができる。

なお、ここでは、図４〜図６に示す共振器１０に対して、上部遮蔽導体１２Ａに第１入出力端子２２Ａ及び第２入出力端子２２Ｂを導通させないようにする場合を例に説明したが、これに限定されるものではない。図１〜図３、図７〜図１４に示す共振器１０に対して、上部遮蔽導体１２Ａに第１入出力端子２２Ａ及び第２入出力端子２２Ｂを導通させないようにしてもよい。即ち、図１〜図３に示す共振器１０において、第１入出力端子２２Ａに接続された第１接続線路３２ａと上部遮蔽導体１２Ａとが第１間隙２６ａを介して容量結合するようにしてもよい。また、図１〜図３に示す共振器１０において、第２入出力端子２２Ｂに接続された第２接続線路３２ｂと上部遮蔽導体１２Ａとが第２間隙２６ｂを介して容量結合するようにしてもよい。また、図７〜図１４に示す共振器１０において、第１入出力端子２２Ａに接続された第１接続線路３２ａと上部遮蔽導体１２Ａとが第１間隙２６ａを介して容量結合するようにしてもよい。また、図７〜図１４に示す共振器１０において、第２入出力端子２２Ｂに接続された第２接続線路３２ｂと上部遮蔽導体１２Ａとが第２間隙２６ｂを介して容量結合するようにしてもよい。

（変形例１０）
本実施形態の変形例１０による共振器について図１８〜図２０を用いて説明する。図１８は、本変形例による共振器を示す斜視図である。図１９は、本変形例による共振器を示す断面図である。図１９は、図１８におけるＸＩＸ−ＸＩＸ線に対応している。図２０は、本変形例による共振器を示す平面図である。

本変形例による共振器１０は、上部ストリップ線路１８Ａに第１入出力端子２２Ａ及び第２入出力端子２２Ｂが導通しているものである。本変形例では、上部遮蔽導体１２Ａに第１入出力端子２２Ａ及び第２入出力端子２２Ｂが接続されていない。本変形例においても、Ｑ値の良好なλ／２共振器を実現し得る。

なお、ここでは、図４に示す共振器１０に対して、上部ストリップ線路１８Ａに第１入出力端子２２Ａ及び第２入出力端子２２Ｂを導通させる場合を例に説明したが、これに限定されるものではない。図１〜図３、図７〜図１４に示す共振器１０に対して、上部ストリップ線路１８Ａに第１入出力端子２２Ａ及び第２入出力端子２２Ｂを導通させるようにしてもよい。

（変形例１１）
本実施形態の変形例１１による共振器について図２１〜図２３を用いて説明する。図２１は、本変形例による共振器を示す斜視図である。図２２は、本変形例による共振器を示す断面図である。図２２は、図２１におけるＸＸＩＩ−ＸＸＩＩ線に対応している。図２３は、本変形例による共振器を示す平面図である。

本変形例による共振器１０は、上部ストリップ線路１８Ａに第１入出力端子２２Ａ及び第２入出力端子２２Ｂが導通していないものである。本変形例では、第１入出力端子２２Ａに接続された第１接続線路３２ａと上部ストリップ線路１８Ａとが第１間隙２６ａを介して容量結合されている。また、本変形例では、第２入出力端子２２Ｂに接続された第２接続線路３２ｂと上部ストリップ線路１８Ａとが第２間隙２６ｂを介して容量結合されている。

このように、上部ストリップ線路１８Ａに第１入出力端子２２Ａ及び第２入出力端子２２Ｂが導通していなくてもよい。本変形例によれば、第１入出力端子２２Ａに接続された第１接続線路３２ａと上部ストリップ線路１８Ａとの間に容量が形成される。また、本変形例によれば、第２入出力端子２２Ｂに接続された第２接続線路３２ｂと上部ストリップ線路１８Ａとの間に容量が形成される。このため、本変形例によれば、これらの容量を適宜設定することにより外部Ｑを調整することができる。

なお、ここでは、図４に示す共振器１０に対して、上部ストリップ線路１８Ａに第１間隙２６ａ及び第２間隙２６ｂをそれぞれ介して第１入出力端子２２Ａ及び第２入出力端子２２Ｂを容量結合させる場合を例に説明した。しかし、これに限定されるものではない。図１〜図３、図７〜図１４に示す共振器１０に対して、上部ストリップ線路１８Ａに第１間隙２６ａ及び第２間隙２６ｂをそれぞれ介して第１入出力端子２２Ａ及び第２入出力端子２２Ｂを容量結合させるようにしてもよい。

（変形例１２）
本実施形態の変形例１２による共振器について図２４〜図２６を用いて説明する。図２４は、本変形例による共振器を示す斜視図である。図２５は、本変形例による共振器を示す断面図である。図２５は、図２４におけるＸＸＶ−ＸＸＶ線に対応している。図２６は、本変形例による共振器を示す平面図である。

本変形例による共振器１０は、ビア電極部２０に第１入出力端子２２Ａ及び第２入出力端子２２Ｂが導通しているものである。本変形例においても、Ｑ値の良好なλ／２共振器を実現し得る。

なお、ここでは、図４に示す共振器１０に対して、ビア電極部２０に第１入出力端子２２Ａ及び第２入出力端子２２Ｂを導通させる場合を例に説明したが、これに限定されるものではない。図１〜図３、図７〜図１４に示す共振器１０に対して、ビア電極部２０に第１入出力端子２２Ａ及び第２入出力端子２２Ｂを導通させるようにしてもよい。

（変形例１３）
本実施形態の変形例１３による共振器について図２７〜図２９を用いて説明する。図２７は、本変形例による共振器を示す斜視図である。図２８は、本変形例による共振器を示す断面図である。図２８は、図２７におけるＸＸＶＩＩＩ−ＸＸＶＩＩＩ線に対応している。図２９は、本変形例による共振器を示す平面図である。

本変形例による共振器１０は、ビア電極部２０に第１入出力端子２２Ａ及び第２入出力端子２２Ｂが導通していないものである。本変形例では、ビア電極部２０と第１入出力端子２２Ａとが第１間隙２６ａを介して容量結合されている。また、本変形例では、ビア電極部２０と第２入出力端子２２Ｂとが第２間隙２６ｂを介して容量結合されている。

このように、ビア電極部２０に第１入出力端子２２Ａ及び第２入出力端子２２Ｂが導通していなくてもよい。本変形例によれば、ビア電極部２０と第１入出力端子２２Ａとの間に容量が形成される。また、本変形例によれば、ビア電極部２０と第２入出力端子２２Ｂとの間に容量が形成される。このため、本変形例によれば、これらの容量を適宜設定することにより外部Ｑを調整することができる。

なお、ここでは、図４に示す共振器１０に対して、ビア電極部２０に第１間隙２６ａ及び第２間隙２６ｂをそれぞれ介して第１入出力端子２２Ａ及び第２入出力端子２２Ｂを容量結合させる場合を例に説明した。しかし、これに限定されるものではない。図１〜図３、図７〜図１４に示す共振器１０に対して、ビア電極部２０に第１間隙２６ａ及び第２間隙２６ｂをそれぞれ介して第１入出力端子２２Ａ及び第２入出力端子２２Ｂを容量結合させるようにしてもよい。

［第２実施形態］
第２実施形態によるフィルタについて図３０〜図３２を用いて説明する。図３０は、本実施形態によるフィルタを示す斜視図である。図３１は、本実施形態によるフィルタを示す断面図である。図３１は、図３０のＸＸＸＩ−ＸＸＸＩ線に対応している。図３２は、本実施形態によるフィルタを示す平面図である。

本実施形態によるフィルタ（誘電体フィルタ）３０は、図４〜図６を用いて上述した共振器１０を多段化したものである。ここでは、共振器１０を３段にする場合を例に説明するが、これに限定されるものではない。

図３０〜図３２に示すように、本実施形態では、構造体１６が、３つ備えられている。構造体１６は、上述したように、上部遮蔽導体１２Ａに対向する上部ストリップ線路１８Ａと、下部遮蔽導体１２Ｂに対向する下部ストリップ線路１８Ｂとを有する。構造体１６は、誘電体基板１４内に形成されるとともに上部ストリップ線路１８Ａから下部ストリップ線路１８Ｂにかけて形成されたビア電極部２０を更に有する。なお、３つの構造体１６の各々の構成要素のサイズは、所望の電気的特性が得られるように適宜設定される。また、各々の構造体１６間に、不図示のパターンを適宜設けるようにしてもよい。

このように、複数の共振器１０を適宜用いて、フィルタ３０を構成するようにしてもよい。Ｑ値の良好な共振器１０を用いるため、良好な特性のフィルタ３０を得ることができる。

なお、ここでは、図４に示す共振器１０を多段化する場合を例に説明したが、これに限定されるものではない。図１〜図３、図７〜図１４に示す共振器１０を多段化するようにしてもよい。

上記実施形態をまとめると以下のようになる。

共振器（１０）は、誘電体基板（１４）内に形成されたビア電極部（２０）と、前記誘電体基板に、前記ビア電極部を囲むように形成された複数の遮蔽導体（１２Ａ、１２Ｂ、１２Ｃａ、１２Ｃｂ）と、前記誘電体基板内において前記ビア電極部の一端に接続され、且つ、前記複数の遮蔽導体のうちの第１遮蔽導体（１２Ａ）と対向する第１ストリップ線路（１８Ａ）と、前記誘電体基板内において前記ビア電極部の他端に接続され、且つ、前記複数の遮蔽導体のうちの第２遮蔽導体（１２Ｂ）と対向する第２ストリップ線路（１８Ｂ）とを有する。このような構成では、第１遮蔽導体に対向する第１ストリップ線路がビア電極部の一端に接続されており、第２遮蔽導体に対向する第２ストリップ線路がビア電極部の他端に接続されている。このような構成によれば、第１遮蔽導体及び第２遮蔽導体に局所的な電流の集中が生じるのを防止しつつ、ビア電極部の中心付近に十分な電流を集中させることができる。従って、このような構成によれば、Ｑ値の良好な共振器を得ることができる。

前記ビア電極部は、前記第１ストリップ線路及び前記第２ストリップ線路とともに、λ／２共振器を構成する。

前記第１遮蔽導体に第１入出力端子（２２Ａ）及び第２入出力端子（２２Ｂ）が結合されているようにしてもよい。このような構成においても、Ｑ値の良好な共振器を得ることができる。

前記第１遮蔽導体に第１入出力端子及び第２入出力端子が導通しているようにしてもよい。このような構成においても、Ｑ値の良好な共振器を得ることができる。

前記第１遮蔽導体に第１入出力端子及び第２入出力端子が導通しておらず、前記第１遮蔽導体と前記第１入出力端子とが第１間隙（２６ａ）を介して容量結合されており、前記第１遮蔽導体と前記第２入出力端子とが第２間隙（２６ｂ）を介して容量結合されているようにしてもよい。このような構成によれば、第１間隙によって形成される容量と、第２間隙によって形成される容量とを適宜設定することにより、外部Ｑを調整することができる。

前記第１ストリップ線路に第１入出力端子及び第２入出力端子が結合されているようにしてもよい。このような構成においても、Ｑ値の良好な共振器を得ることができる。

前記第１ストリップ線路に第１入出力端子及び第２入出力端子が導通しているようにしてもよい。このような構成においても、Ｑ値の良好な共振器を得ることができる。

前記第１ストリップ線路に第１入出力端子及び第２入出力端子が導通しておらず、前記第１ストリップ線路と前記第１入出力端子とが第１間隙を介して容量結合されており、前記第１ストリップ線路と前記第２入出力端子とが第２間隙を介して容量結合されているようにしてもよい。このような構成によれば、第１間隙によって形成される容量と、第２間隙によって形成される容量とを適宜設定することにより、外部Ｑを調整することができる。

前記ビア電極部に第１入出力端子及び第２入出力端子が結合されているようにしてもよい。このような構成においても、Ｑ値の良好な共振器を得ることができる。

前記ビア電極部に第１入出力端子及び第２入出力端子が導通しているようにしてもよい。このような構成においても、Ｑ値の良好な共振器を得ることができる。

前記ビア電極部に第１入出力端子及び第２入出力端子が導通しておらず、前記ビア電極部と前記第１入出力端子とが第１間隙を介して容量結合されており、前記ビア電極部と前記第２入出力端子とが第２間隙を介して容量結合されているようにしてもよい。このような構成によれば、第１間隙によって形成される容量と、第２間隙によって形成される容量とを適宜設定することにより、外部Ｑを調整することができる。

前記ビア電極部は、単一のビア電極から構成されているようにしてもよい。このような構成においても、Ｑ値の良好な共振器を得ることができる。

前記ビア電極部は、複数のビア電極から構成されているようにしてもよい。このような構成においても、Ｑ値の良好な共振器を得ることができる。

前記複数のビア電極は、上面から見たとき、仮想の円（３６）、仮想の楕円（３７）、仮想のトラック形状（３８）、仮想の多角形（４０）、仮想の円弧（４２）、又は、仮想の直線（４４）に沿って配列されているようにしてもよい。このような構成においても、Ｑ値の良好な共振器を得ることができる。

前記ビア電極部は、隣接して形成された第１ビア電極部（２０Ａ）と第２ビア電極部（２０Ｂ）とを有するようにしてもよい。このような構成においても、Ｑ値の良好な共振器を得ることができる。

前記第１ビア電極部は、複数の第１ビア電極（２４ａ）から構成され、前記第２ビア電極部は、複数の第２ビア電極（２４ｂ）から構成され、前記第１ビア電極部と前記第２ビア電極部との間に他のビア電極部が存在せず、前記複数の第１ビア電極は、上面から見たとき、仮想の第１湾曲線（４６ａ）に沿って配列され、前記複数の第２ビア電極は、上面から見たとき、仮想の第２湾曲線（４６ｂ）に沿って配列されているようにしてもよい。このような構成によれば、第１ビア電極部と第２ビア電極部との間に他のビア電極部が存在しないため、ビアを形成するために要する時間を短縮することができ、ひいてはスループットの向上を実現することができる。また、このような構成によれば、第１ビア電極部と第２ビア電極部との間に他のビア電極部が存在しないため、ビアに埋め込まれる銀等の材料が少なくて済み、ひいてはコストダウンを実現することもできる。また、第１ビア電極部と第２ビア電極部間に、電磁界が比較的疎である領域が形成されるため、当該領域に結合調整等のためのパターンを形成することもできる。

前記第１湾曲線及び前記第２湾曲線は、仮想の楕円又は仮想のトラック形状の輪郭線の一部を構成しているようにしてもよい。このような構成においても、Ｑ値の良好な共振器を得ることができる。

フィルタ（３０）は、上記のような共振器を備える。

１０…共振器 １２Ａ…上部遮蔽導体
１２Ｂ…下部遮蔽導体 １２Ｃａ…第１側面遮蔽導体
１２Ｃｂ…第２側面遮蔽導体 １４…誘電体基板
１６…構造体 １８Ａ、１８Ｂ…ストリップ線路
２０…ビア電極部 ２０Ａ…第１ビア電極部
２０Ｂ…第２ビア電極部 ２２Ａ…第１入出力端子
２２Ｂ…第２入出力端子 ２４ａ…第１ビア電極
２４ｂ…第２ビア電極 ２６ａ…第１間隙
２６ｂ…第２間隙 ３０…フィルタ
３２ａ…第１接続線路 ３２ｂ…第２接続線路
３４Ａ…第１λ／２共振器 ３４Ｂ…第２λ／２共振器
３６…仮想の円 ３７…仮想の楕円
３８…仮想のトラック形状 ４０…仮想の多角形
４２…仮想の円弧 ４４…仮想の直線
４５ａ、４６ａ…仮想の第１湾曲線 ４５ｂ、４６ｂ…仮想の第２湾曲線

Claims (9)

1. 誘電体基板内に形成されたビア電極部と、
   前記誘電体基板に、前記ビア電極部を囲むように形成された複数の遮蔽導体と、
   前記誘電体基板内において前記ビア電極部の一端に接続され、且つ、前記複数の遮蔽導体のうちの第１遮蔽導体と対向する第１ストリップ線路と、
   前記誘電体基板内において前記ビア電極部の他端に接続され、且つ、前記複数の遮蔽導体のうちの第２遮蔽導体と対向する第２ストリップ線路と
   を有し、
   前記第１遮蔽導体に第１入出力端子及び第２入出力端子が接続されている、共振器。
2. 請求項１に記載の共振器において、
   前記ビア電極部は、前記第１ストリップ線路及び前記第２ストリップ線路とともに、λ／２共振器を構成する、共振器。
3. 請求項１又は２に記載の共振器において、
   前記ビア電極部は、単一のビア電極から構成されている、共振器。
4. 請求項１又は２に記載の共振器において、
   前記ビア電極部は、複数のビア電極から構成されている、共振器。
5. 請求項４に記載の共振器において、
   前記複数のビア電極は、上面から見たとき、仮想の円、仮想の楕円、仮想のトラック形状、仮想の多角形、仮想の円弧、又は、仮想の直線に沿って配列されている、共振器。
6. 請求項４に記載の共振器において、
   前記ビア電極部は、隣接して形成された第１ビア電極部と第２ビア電極部とを有する、共振器。
7. 請求項６に記載の共振器において、
   前記第１ビア電極部は、複数の第１ビア電極から構成され、
   前記第２ビア電極部は、複数の第２ビア電極から構成され、
   前記第１ビア電極部と前記第２ビア電極部との間に他のビア電極部が存在せず、
   前記複数の第１ビア電極は、上面から見たとき、仮想の第１湾曲線に沿って配列され、
   前記複数の第２ビア電極は、上面から見たとき、仮想の第２湾曲線に沿って配列されている、共振器。
8. 請求項７に記載の共振器において、
   前記第１湾曲線及び前記第２湾曲線は、仮想の楕円又は仮想のトラック形状の輪郭線の一部を構成している、共振器。
9. 請求項１〜８のいずれか１項に記載の共振器を備える、フィルタ。

Images