JP6799369B2 - 試験測定システム及び複数のオシロスコープを同期させる方法 - Google Patents

試験測定システム及び複数のオシロスコープを同期させる方法 Download PDF

Info

Publication number
JP6799369B2
JP6799369B2 JP2015179172A JP2015179172A JP6799369B2 JP 6799369 B2 JP6799369 B2 JP 6799369B2 JP 2015179172 A JP2015179172 A JP 2015179172A JP 2015179172 A JP2015179172 A JP 2015179172A JP 6799369 B2 JP6799369 B2 JP 6799369B2
Authority
JP
Japan
Prior art keywords
host
client
signal
oscilloscope
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015179172A
Other languages
English (en)
Other versions
JP2016061781A (ja
Inventor
バートン・ティ・ヒックマン
ジェド・エイチ・アンドリューズ
ジェフリー・ダブリュ・ミュシャ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of JP2016061781A publication Critical patent/JP2016061781A/ja
Application granted granted Critical
Publication of JP6799369B2 publication Critical patent/JP6799369B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00Arrangements for displaying electric variables or waveforms
    • G01R13/20Cathode-ray oscilloscopes
    • G01R13/22Circuits therefor
    • G01R13/32Circuits for displaying non-recurrent functions such as transients; Circuits for triggering; Circuits for synchronisation; Circuits for time-base expansion
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00Arrangements for displaying electric variables or waveforms
    • G01R13/02Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form
    • G01R13/0218Circuits therefor
    • G01R13/0254Circuits therefor for triggering, synchronisation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/24Automatic control of frequency or phase; Synchronisation using a reference signal directly applied to the generator

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Small-Scale Networks (AREA)
  • Measurement Of Unknown Time Intervals (AREA)

Description

本発明は、複数のオシロスコープを同期させることによって、4つよりも多いチャンネルを含む信号取込みシステムを提供することに関する。
デジタル・オシロスコープは、最も頻繁に利用される装置の1つであり、信号を観測するのに広く利用される。一般に、現在入手可能なデジタル・オシロスコープは、2つ又は4つのアナログ入力チャンネルを有している(非特許文献1参照)。よって、もしユーザが5以上の被試験信号を同時に観測したいなら、2つ以上のオシロスコープの取込みを同期させる必要がある。従来、複数のオシロスコープを同期させるためには、これらオシロスコープの全てに単純にトリガ信号を配信している。
米国特許第8705677号明細書 米国特許第8705678号明細書
「オシロスコープ」の紹介ページ、[online]、テクトロニクス社、[2015年9月9日検索]、インターネット<URL:http://jp.tek.com/オシロスコープ#all>
しかし、こうした構成では、オシロスコープ間の同期ジッタが、2つのオシロスコープの個々のトリガ・ジッタの合計である。これは、約1〜2ピコ秒rmsのレンジとなりえる。更に、トリガを配信するのに、それを入手するため、もしプローブを利用しなければならない場合、困難なことが良くある。この場合、各オシロスコープに別々のプローブが必要で、よって、トリガ信号に余分な負荷を与え、これは、トリガ信号を遅くし、もっと多くのトリガ・ジッタを生じさせるか、又は、被試験デバイスの動作に影響さえ与える。
加えて、複数オシロスコープのタイム・ベースを位相ロックできたのなら、トリガの後、もっと長い期間、波形レコードが同期を維持するだろう。
本発明の実施形態は、従来技術におけるこれら及び他の制約に取り組むものである。
ある本発明の実施形態には、ホスト・オシロスコープと、少なくとも1つのクライアント・オシロスコープとを含む複数のオシロスコープを同期させる試験測定システムがある。このホスト・オシロスコープには、クロック信号を出力するよう構成されるホスト・タイムベース・クロックと、上記クロック信号に基づくデジタイザ同期クロックを含むホスト・デジタイザと、上記クロック信号に基づくトリガ同期クロックを含むホスト・アクイジション・コントローラとがあり、このホスト・アクイジション・コントローラは、全てのスコープがアクイジション(Acquisition:取込み)を開始する準備が完了(ready)したことを示すAcqReady信号を出力すると共に、入力信号のアクイジションを開始させる実行信号(Run signal)を出力するよう構成される。
各クライアント・オシロスコープには、ホスト・タイムベース・クロックからのクロック信号を受けて、クロック信号を出力するよう構成されるクライアント・タイムベース・クロックと、上記クロック信号に基づくデジタイザ同期クロックを含むクライアント・デジタイザと、上記クロック信号に基づくトリガ同期クロックを含むクライアント・アクイジション・コントローラとがあり、各クライアント・アクイジション・コントローラは、アクイジションを開始する準備が完了すると出力すると共に、ホスト・アクイジション・コントローラから実行信号を受けて、上記実行信号に基づいて新たな入力信号のアクイジションを開始するよう構成される。
ある本発明の実施形態には、複数のオシロスコープを同期させる方法もあり、ホスト・オシロスコープから、ホスト・タイムベースからのホスト・クロック信号を複数のクライアントに出力する処理と、上記ホスト・クロック信号に基いてホスト・デジタイザ同期クロックを設定する処理と、上記ホスト・クロック信号に基いてホスト・トリガ同期クロックを設定する処理と、入力信号のアクイジションを開始するための実行信号を生成する処理と、上記複数のクライアントに、対応する複数の入力信号のアクイジションを開始するための上記実行信号を出力する処理と、複数のクライアントから、それらがアクイジションを開始する準備が完了(ready)したことを示すAcqReady信号を受ける処理とを含んでいる。
ある別の本発明の実施形態には、、複数のオシロスコープを同期させる方法があり、ホスト・クロック信号をクライアントで受ける処理と、上記ホスト・クロック信号に基いてクライアント・デジタイザ同期クロックを設定する処理と、上記ホスト・クロック信号に基いてクライアント・トリガ同期クロックを設定する処理と、アクイジション準備完了信号をホストに出力する処理と、上記ホストから実行信号を受ける処理と、上記実行信号を受けたときにアクイジションを開始する処理とを含んでいる。
図1は、本発明の実施形態による複数オシロスコープ・アクイジション・システムのブロック図である。 図2は、図1による複数オシロスコープ・アクイジション・システムに関する新しいアクイジション・サイクルの初め部分のタイミング関係図である。 図3は、図1による、ホスト・システムがトリガを生成している複数オシロスコープ・アクイジション・システムに関するアクイジション・サイクルのトリガと最後部分のタイミング関係図である。 図4は、図1による、クライアント・システムがトリガを生成している複数オシロスコープ・アクイジション・システムに関するアクイジション・サイクルのトリガと最後部分のタイミング関係図である。 図5は、ホスト及びクラアント・デジタイザ間のスキューを校正するリング・オシロスコープ校正システムである。 図6は、図5のシステムで使用される高周波数ステップ信号源の例である。 図7は、図5のシステムで使用される高周波数ステップ信号源の別の例である。 図8は、図5の高周波数ステップ・リング発振校正システムに関するタイミング・チャートである。
図において、開示されるシステム及び方法の類似又は対応する要素は、同じ参照番号で示される。これら図面は、必ずしも縮尺率が同じではない。
本発明の実施形態は、複数のオシロスコープを組み合わせてチャンネル総数を拡張し、これら複数のオシロスコープが、ユーザの観点からは単一のスコープとして動作することを可能にする。より詳細には後述するように、1つのトリガ・イベントの1つの事象だけが必要で、結果として、オシロスコープ間のトリガ・ジッタが除去され、残存する波形間ジッタだけが、個々のデジタイザの非相関のショートターム・ジッタである。言い換えると、別々のオシロスコープ中のオシロスコープ・デジタイザ間のジッタを、単一のオシロスコープ内の複数デジタイザ間のジッタと比較可能である。
本発明の実施形態は、論理和(OR)機能をも可能にし、これは、複数のオシロスコープのどれがトリガ・イベントを起こすかを知る必要なしに、低ジッタの全ての利点を提供する。これは、どの信号がイベントを持っているか知ること無しに、複数のオシロスコープで多数の信号の観測を可能にする。
図1は、本発明の実施形態による複数オシロスコープ・システムのブロック図を描いている。図1に描かれたシステムは、ホスト100と、2つのクライアント102及び104とを有している。しかし、そのコンセプトは、任意の個数のクライアントに容易に拡張できる。複数のオシロスコープの1個の制御システムは、これら複数のオシロスコープの全てに関する制御システムとしての役割を果たす。図1では、ホスト100が、クライアント102及び104に関する制御システムとしての役割を果たす。
オシロスコープの簡略した制御システムが、ホスト100中に示されている。制御システムは、アクイジション・コントローラ108へ送信するクロックに加えて、デジタイザ・クロックを生成するタイムベース・ブロック106を含む。
デジタイザ・ブロック110は、複数のデジタイザ(図示せず)を用いて、アナログ波形を離散デジタル波形に変換し、この離散デジタル波形は、メモリ(図示せず)に記憶される。デジタイザ用のサンプル・クロックは、タイムベース106から導出される。デジタイザ・ブロック110は、ホスト100中にDigSyncClock1と呼ばれる低速クロック112も含み、これもタイムベース106から導出される。「クロック」は、時として、「クロック発生装置」又は「クロック回路」を意味し、時として、クロック信号を意味するが、単純にだたクロックと呼ぶことがあることに注意されたい。DigSyncClock1は、アクイジション・コントローラ108及び波形メモリ用のアドレス発生装置と同期した通信のために利用される。
しかし、本発明は、各デジタイザ・ブロック110内の複数のデジタイザを揃える(align:アライメントする)ための外部信号を必要としない。この機能は、複数オシロスコープ同期システムに関しては、各オシロスコープが非インターリーブのデジタイザとして抽出されるようにして、各オシロスコープに対して内部的に実行される。よって、個々のクライアント・オシロスコープは、切り離すことができ、スタンド・アローン(独立型)のオシロスコープとして利用可能である。
アクイジション・コントローラ108は、種々のイベントに基づくアクイジション・サイクルのシーケンス処理を制御する。例えば、もしユーザがオシロスコープを停止させたければ、アクイジション・コントローラ108は、デジタイザ・ブロック110中のデジタイザを停止させる。もしトリガ・イベントが生じれば、アクイジション・コントローラ108は、トリガ・イベントにタイム・スタンプを付け、適切な量のポスト・トリガ時間の後に、デジタイザ・ブロック110中のデジタイザを停止させる。
アクイジション・コントローラ108は、デジタイザ・ブロック110との同期通信のために、TrigSyncClock1 114を利用するが、これもタイムベース106から導出される。TrigSyncClock1 114及びDigSyncClock1 112は、好ましくは同一周波数である。しかし、TrigSyncClock1 114の周期は、DigSyncClock1 112の周期の任意の倍数であっても良い。実際、異なるDigSyncClock112を有するオシロスコープの異なるモデルをサポートするため、TrigSyncClock1 114の周期は、接続されたクライアント・オシロスコープについての全てのDigSyncClock1 112の周期の最も小さい公倍数とする必要がある。
クライアント102及び104のいずれかの内でトリガ生じるという状況において、クライアント102及び104からホスト100へとトリガ情報を通信するために、データ・リンク(図示せず)が複数のオシロスコープ間にある。データ・リンクは、波形データもクライアント102及び104からホスト100へと転送するので、必要に応じて、波形の制御及び表示がホスト・オシロスコープ100でまとめられる。
詳しくは後述のように、種々の制御リンク(同様に図示せず)が、オシロスコープ間の電源の入/切の情報をコーディネートし、ホスト100がシステムの接続状態を知るための情報を提供する。
本発明は、ホスト100に関して上述したアクイジション制御システムを、クライアント102及び104に拡張する。クライアント102及び104は、デジタイザ・ブロック110及びアクイジション・コントローラ108も含んでいる。DigSyncClock112及びTrigSyncClock114について、クライアント102及び104のそれぞれ内のクロックを区別するため、クライアント102に関してはDigSyncClock2及びTrigSyncClock2と呼び、クライアント104に関してはDigSyncClock3及びTrigSyncClock3と呼ぶ。
クライアント102及び104は、ホスト100のタイムベース106を利用する。即ち、DigClock1が、ホストからDigClock1_Out2を通してクライアント102のタイムベース106へとDigClock2_inを通って送られる。DigClock1は、ホストからDigClock1_Out3を通してクライアント104のタイムベース106へもDigClock3_Inを通って送られる。即ち、クライアント102及び104の両方のタイムベース106は、ホスト100のタイムベース106からDigClock信号を受ける。
図1は、1つのホスト100と2つのクライアント102及び104のシステムを示しているが、本発明は、任意の個数のクライアントで動作する。更に、内部的にか又は外部ケーブル接続によるかのどちらかで設定できる。
図1は、ホスト100とクライアント102及び104とを行き来する種々の信号を示す。これら信号は、図2〜4に関して、より詳細に後述される。
図2は、図1のシステムにおいて、新しいアクイジション・サイクルを始めることについて、タイミング状況を描いている。簡単のため、単一のホストとクライアントが、タイミング・チャートに示されている。しかし、そのコンセプトは、任意の個数のクライアントに容易に拡張される。
アクイジション・サイクルが始まるとき、ホスト及びクライアントは、デジタイザ110を起動し、続いて、トリガ・イベントの発生を可能にする必要がある。先のアクイジションからポスト処理が完了するか、又は、起動すると、各オシロスコープのアクイジション・コントローラ・ブロック108は、それぞれのAcqReady信号200及び204をアサートする。単一のオシロスコープのみが使われている場合、AcqReady信号は、アクイジション・コントローラ108にRun1信号をデジタイザ110に送り、データのメモリ(図示せず)への記憶を開始するように命じる。
図1の複数オシロスコープ構成では、全てのAcqReady信号がホスト100へ送られる。即ち、AcqReady2_Outは、AcqReady1_In2へ送られ、AcqReady3_Outは、AcqReady1_In3へ送られる。ホスト100は、接続されたクライアントのそれぞれについて、別々のAcqReady1_In/Outの対を有する。図1に示されるように、例えば、ホストは、AcqReady2_Out及びAcqReady3_Outをそれぞれ通して、クライアント102及び104のAcqReady信号を受けるために、AcqReady1_In2及びAcqReady1_In3を含む。
ホスト100は、接続されたクライアントから全てのAcqReadyを受けた時点で、全てのクライアントがアクイジション開始の準備が完了したとわかる。例えば、図2では、AcqReady1が200においてハイになり、ホスト100がアクイジションの準備が完了していることを示す。クライアントは、そのクライアントがアクイジションの準備が完了すると、そのAcqReady2 202信号をAcqReady2_Out204を通して発行する。AcqReady2_Out204信号を206においてAcqReady1_Inで受けるよりも先にAcqReady1が200でハイになっているので、AcqReady1_Outは、AcqReady1_Inを206で受けると直ぐに、208においてハイになる。即ち、AcqReady1_Outは、全てのAcqReady1_Inを受けると、208においてハイになり、AcqReadyのいずれかがローになると、ローになる。
このAcqReady_Out信号204が配信された後、ホスト100上のRun1が、214において、TrigSyncClock1の立ち上がりエッジでハイになる。Run1がハイになると、Run1_Outも216でハイになり、Run1信号が複数のクライアント装置に配信される。これは、218において示され、Run1をRun2_Inの218で受けるとハイになり、Run2が220においてハイになる。
Run1信号が214においてハイになり、Run2信号が220でハイになった後、アドレス発生部のカウントが、ホスト100においては、DigSyncClock1の次のハイ、222で始まり、クライアント102においては、DigSyncClock2の次のハイ、224で始まる。
システムは、Run1_OutからRun2_Inまでの伝播遅延に、いくらかのセットアップ時間を加えただけ、TrigSyncClock1から遅れるように、TrigSyncClock2の位相を調整する。伝播遅延は、図2及び3においてAとして示されている。
詳細は後述のように、TrigSyncClock114は、可変である。これは、リターン信号がクライアントからホストまでのセットアップ時間を充分に持てるようように選択される。ラッチ処理及び送信処理は、両方共にクロックの立ち上がりエッジで行われる。しかし、オシロスコープは、立ち下がりエッジでラッチし、立ち上がりエッジで送信し、両方向でセットアップ時間が同じとなるように位相を調整するよう設定されても良い。
図3は、トリガ・イベントが生じるときについてのタイミング・チャートを描いている。図2に続き、ホスト及びクライアント中のアクイジション・メモリは、トリガ・イベントが生じるのを待っている期間についてデータを取り込んでいる。クライアントかホストか、どちらでトリガ・イベントが生じても、Run(実行)信号のアサート停止(deassertion)がホスト100のアクイジション・コントローラ108へ送られ、そこからホスト100自身とクライアント102及び104へと再度配信される。Runの最初のアサート停止は、ホスト100が受けて、これが使用される。
上述のように、図3は、ホスト100でトリガが生じた場合のタイミング・チャートを示している。これに代えて、図4は、クライアント102でトリガが生じた場合のタイミング・チャートを示している。
図3から始めると、ホスト100において、300でトリガ・イベントが生じる。トリガ・イベントが生じた後、TrigSyncClock1の次のハイで、Run1がロー302になる。ホスト100で、Run1信号がRun1_Out304を通してクライアント102へ送り出され、クライアント102はその信号をRun2_Inで受けて、306でローになる。詳しくは後述するが、複数のSyncClockの位相アライメントのため、これは、ホストからクライアントまでの明確な遅延を用いて生じる。Run2_Inが306でローになるのに応答して、Run2は、TrigSyncClock2の次のハイ、308でローになる。Run1及びRun2が、302及び308でそれぞれローになる場合、ポスト・トリガ・カウンタは、DigSyncClock1及びDigSyncClock2の次のハイ、310及び312でそれぞれ始動する。
図4では、トリガ・イベント400が、クライアントで生じる。Run(実行)のアサート停止は、最初に、Run2_Outが402でローになることによってホストへ送られ、404において、Run1_Inで受ける。次に、システムは、図3でのように、ホストでトリガが生じた場合にしたように、続ける。クライアントからのRun2_Out信号402を404においてRun1_Inで受けると、ホスト100は、406でローになることによって、直ちにRun1_Out信号をクライアントへ配信する。もしシステム中に複数のクライアントがある場合には、上述のように、このRun1_Outは、全てのクライアントへ送信される。クライアントは、その信号をRun2_Inで受けて、408でローになる。Run2_Inが408でローになるのに応答して、Run2は、TrigSyncClock2の次のハイで、410においてローになる一方で、Run1は、TrigSyncClock1の次のハイで、412においてローになる。Run1及びRun2が、410及び412において、それぞれローになると、ポスト・トリガ・カウンタは、DigSyncClock1及びDigSyncClock2それぞれの次のハイ、414及び416で始動する。
オシロスコープにおいてトリガが生じると、そのオシロスコープ(ホスト又は複数のクライアントの1つのいずれか)は、そのローカルのTrigSyncClockに対するそのトリガのタイムスタンプを計算する。図3では、このタイムスタンプは、ttoff1であり、図4では、タイムスタンプはttoff2である。
1つのアクイジション・サイクルが完了した後、タイムスタンプttoffは、処理のためにホストへ送信される。これは、どのオシロスコープでトリガが生じたかに応じて、ttoff1又はttoff2となる。ホストは、そのトリガについての一貫したメモリ・ロケーションを決定するのに、このタイムスタンプ情報をそれ自身のアドレス発生部カウントと共に用いることができる。もし1つよりも多いトリガ、よって、ほとんど同じ時点でトリガ・イベントをホスト又はクライアントが受けたことが原因で、1つよりも多いトリガ・タイムスタンプttoffがある場合、ホストは、どのttoff値を使うかを選択するのに、同点決着判断を利用できる。ホストが利用する同点決着は、非常に単純なものにできる。例えば、ホスト100が最初でクライアントが続くという順番、又は、トリガ信号はクライアントからホスト中の共通点へ送られ、ここで最初のトリガ・イベントをもっと正確に決定、というような予め指定した優先順位を設定しても良い。
上述のように、TrigSyncClock及びDigSyncClockは、ホスト又はクライアント内で、位相が互いにアライメントされる。ホスト内でのデジタイザ110からアクイジション・コントローラ108へのAcqReady信号の通信は、ホスト内のSyncClock(同期クロック)によって同期される。デジタル・オシロスコープにおいて、起動時に現在行われているように、DigSyncClockを生成する分周回路は、その立ち上がりエッジが、TrigSyncClockの立ち上がりエッジ間のほぼ中間に存在するまで、ずらされる。そうすることで、1つのアクイジションからその次まで、そして、1つの電源投入サイクルからその次まで、アクイジション・コントローラ108から一貫してRun及びAcqReady信号が受けられるのを確実にする。
オシロスコープは、常に1つよりも多いデジタイザを有するので、これらデジタイザが、1つの電源投入サイクルからその次まで、同じ位相になるのを確実にすべきである。SyncClock処理は、DigSyncClockの位相のいずれかがメタステーブルとなる可能性があるために、これらデジタイザの位相アライメントを、タイムベース・クロックの半分内に追い込むだけであり、これは、DigSyncClockのずらした最終的な位相の不確実性の原因となりえる。これを解決するため、高速エッジ、矩形波又はインパルス信号のような校正信号を、複数デジタイザの全てに送り、その波形をデジタイズしても良い。次に、システムは、捕捉した校正信号の位相を分析し、必要に応じて、DigSyncClockを余分なサイクルだけずらす(dump)。即ち、セットアップ時間の違反(violation)が観測されるまでDigSyncClockのそれぞれをずらし、その次に、その違反から一定の距離にDigSyncClockをずらす。
各クライアント内でのTrigSyncClock及びDigSyncClock間の位相アライメントで、上述したホスト内の同じ手続が続いて起きる。
異なるオシロスコープのSyncClock間の位相アライメントでも、異なるオシロスコープ間のTrigSyncClockを互いに位相アライメントする必要性を除いて、上述と同じ原理が続いて起きる。TrigSyncClockの位相がずらされるときには、上述のように確立した内部的な一貫性を維持するのに加えて、1つのオシロスコープ内のそれぞれのDigSyncClockがずらされる。
簡単のため、図2〜4のタイミング・ダイヤグラムでは、TrigSyncClock114及びDigSyncClock112が同じ周波数として示されているが、TrigSyncClock114の周期をDigSyncClock112の倍数とすることも良くある。DigSyncClock112は、個々のオシロスコープ内の高い更新レートをサポートするために、可能な限り高速なものが選択される。しかし、この周波数は、単一のオシロスコープ内に存在する伝播遅延によって制限される。これは、概して、オシロスコープ間のケーブル中の伝播遅延に関しては、高速過ぎるであろう。従って、必要に応じて、TrigSyncClocks114をもっと遅くした方が良い。詳しくは後述のように、TrigSyncClock114は、予想される最も長いケーブルに対応するように、いくらか遅めに選択しても良いし、又は、電源投入時にダイナミックに決定しても良い。これによって、特定の複数オシロスコープ構成でだけ必要とされる更新レートは抑制される一方で、個々のオシロスコープが単独で使用されたときには、依然として高い更新レートを実現可能にする。
クライアントのTrigSyncClock114の位相は、伝播遅延までずらされ、加えて、入ってくるRun_Inイベントに関して、クライアントにおいて適切なセットアップ時間が実現される。クライアントのTrigSyncClock114の位相がずらされるので、クライアントは、Run_In信号のラッチ処理において、突然大きな変化を観測することになろう。この変化は、Run_In信号の到着時間が、TrigSyncClock114の遷移(transition)のほんの少し前から、ほんの少し後へと変化するときに生じる。
このサイクル・スリップの観測が可能な方法は、複数ある。図2〜4のタイミング・ダイヤグラムに見られる1つの方法は、戻りのAcqReady1_In信号が1クロック期間フルにスリップするものである。別の方法は、Run2_Outを、それがホスト100に戻ってくる前に、再同期するものである。ひとたび、このメタステーブル・ポイントが見つかれば、次に、クライアントは、ホスト100の制御の下で、確実に適切なセットアップ時間とするため、TrigSyncClock114をいくらか適切な一定量だけ更に遅延させる。TrigSyncClock114の周波数が充分遅く選択されていると仮定すれば、これを行うことにより、Run及びAcqReadyのようなクライアントからホストへの通信も堅実で且つ同期して受信されることも保障される。
クライアントのTrigSyncClock114の位相を、その全範囲を通してずらすことによって、TrigSyncClock114の必要な期間を推量できる。しかし、これは遅いし、繰り返しである。この処理をより簡単に、より速く行い、そして、デジタイザを有しない装置で実現可能にするため、図5に示すリング・オシレータ・ステップ・システムを用いても良く、以下で論ずる。
図5は、装置間の遅延を決定するために使用するリング・オシレータ・ステップの単純化したダイアグラムを示す。1つの実施形態では、HFステップ信号源508が、ホスト100及びクライアント102の両方において、図6に示すように構成される。立ち上がりエッジが、ホスト100において起動される一方で、クライアント(図では、クライアント102)は、そのエッジがローに維持され、これによって、高速なエッジが、500で、そして遅れて504で現れる。この遅延は、図8において、800で示されている。このエッジは、XORゲートを通過し、802の伝播遅延の後に、506において現れる。このエッジは、502においてホスト100へ戻り、804の伝播遅延の後に受信される。このエッジは、ホスト100中のXORゲートで反転され、このサイクルを繰り返すことで、2*(800+802+806+806)に等しい時間周期のリング・オシレータを形成する。
別の実施形態では、HFステップ信号源508を、図7に示すように構成することもできる。そのタイミング・ダイヤグラムは、リング・オシレータの周波数を測定する代わりに、そのパルスがホスト100でデジタル化され、その幅が測定されることを除けば、同じに見える。
高周波数(HF)ステップ信号源をリング・オシレータ構造に構成することにより、オシロスコープ間のケーブルのおおよその長さの決定が、速く、簡単である。ホスト及びクライアント間のHF Step In(HFステップ入力)、HF Step Out(HFステップ出力)、AcqReady_In、AcqReady_Out、Run_In及びRun_Outから構成される6つの信号のセット(組)は、同じケーブル内に含まれるので、かなり良く整合(マッチ)していると仮定される。しかし、異なるクライアントの複数セット間で、整合の要件は必要でないし、利点でさえもない。
TrigSyncClock114の設定を容易にするため、ホスト100及びクライアント102のHFステップ間の遅延は、デジタイザを用いてホストでデジタル化した図8に示すようなパルスの幅を測定することによって決定できる。パルスは、ホストによって始まり、クライアントを通って伝播し、パルスがホストに戻って到着することによって終わり、そして、ケーブルの遅延の約2倍である。これは、ホスト及びクライアントの対のそれぞれについて繰り返される。これに代えて(そして、好ましくは)、もしHFステップ信号源508中のラッチを除去したなら、リング・オシレータは、図5に示すように、クライアント及びホスト間に形成される。すると、発振の周期は、オシロスコープ間の往復伝播遅延の2倍である。正確且つ高速に、このクロック周期を測定するために、タイマ・カウンタをホスト・コントローラ中に構成しても良い。こうしたテクニックは、クライアントに、HFステップ信号をデジタル化するか又はタイムスタンプする能力がない状況において、有益である。
最も長いケーブル・セットに関してマージンを確保する必要から、マッチング(整合)ができないという程度まで、TrigSyncClocks114の周波数は落とさなければならない。DigSyncClockの周波数は、変化しないままであることに注意されたい。これらは、各オシロスコープ内で固定であり、内部のタイミング要件によって設定される。このTrigSyncClock114の周期は、常に、DigSyncClock112の周期の整数倍でなければならない。このシステムは、異なる内部DigSyncClock周期を有する非類似の複数オシロスコープ・モデルが、依然としてこの技術の利点を享受することを可能にする。これは、オシロスコープの異なる世代間の下位及び上位互換も可能にする。このような場合の要件は、TrigSyncClock114の周期が、異なる複数オシロスコープにおける全てのDigSyncClock周期の整数倍でなければならない、というものである。
ホストからクライアントへ、そして再度戻ってくる往復距離がわかれば、各方向でHFステップの長さの整合を可能な限り良く確保することによって、片道の距離の近似値が決定される。この情報があれば、ホスト及びクライアントそれぞれ中のデジタイザがHFステップ信号を受けたとき、このステップを受けたおおよその相対的な時間がわかり、従って、複数オシロスコープ間の相対的な遅延がわかる。
同じケーブル・セットが使われている限り、整合した遅延が、ある電源投入サイクルからその次へと維持されるであろう。もし電源投入サイクル間にケーブル・セットが変更されるか、再アレンジされると、複数オシロスコープ間の同期通信を確保するために、上述の遅延測定シーケンスが繰り返されるであろう。
もしユーザが複数オシロスコープ間の極めて正確な位相アライメントを望むなら、既知の整合させた信号対が、ホスト上のあるチャンネルと、クライアント上のあるチャンネルに供給される。そのデジタル化した信号間の相対的な遅延を測定することによって、複数オシロスコープ間の正確な相対遅延がわかる。この測定値を、HFステップ校正信号を用いて得たものと比較することによって、この正確なアライメントが、電源サイクル間で維持される。これは、単一のオシロスコープ内の複数チャンネルをアライメントするために、工場で採用されている手続と類似している。内部の複数デジタイザ間の相互接続は、ユーザによって変更できないので、1つのオシロスコープ内における校正は、繰り返す必要はない。
本発明は、スタンド・アローンのユニットとして使用されるときに、オシロスコープの高速更新レートの性能を犠牲にすることなしに、複数オシロスコープ間の任意のケーブル距離について、うまく機能する。更に、本発明を用いることで、異なるオシロスコープ間のデジタル化(Digitizing)チャンネル間のジッタが、1つのオシロスコープ内の複数チャンネル間のジッタと同様となる。本発明は、異なる複数オシロスコープ・モデルについても、内部のクロック処理アーキテクチャが異なっていても、うまく機能し、従って、下位及び上位互換がサポートされる。更に、オシロスコープは、ユーザによって、ホスト又はクライアントとして、簡単に設定できる。
好ましい実施形態において、本発明の原理を説明及び図示してきたが、こうした原理から離れることなく、本発明は、構成や細部において変更できることは当然である。例えば、本発明の概念は、以下のように記述しても良い。
即ち、本発明の概念1は、複数のオシロスコープを同期させる試験測定システムであって、
クロック信号を出力するよう構成されるホスト・タイムベース・クロックと、
上記クロック信号に基づくデジタイザ同期クロックを含むホスト・デジタイザと、
上記クロック信号に基づくトリガ同期クロックを含み、入力信号のアクイジションを開始するための実行信号(Run signal)を出力するよう構成されるホスト・アクイジション・コントローラと
を有するホスト・オシロスコープと、
少なくとも1つのクライアント・オシロスコープとを具え、
上記クライアント・オシロスコープのそれぞれが、
上記ホスト・タイムベース・クロックからの上記クロック信号を受け、上記クロック信号を出力するよう構成されるクライアント・タイムベース・クロックと、
上記クロック信号に基づくデジタイザ同期クロックを含むクライアント・デジタイザと、
上記クロック信号に基づくトリガ同期クロックを含むクライアント・アクイジション・コントローラと
を有し、上記クライアント・アクイジション・コントローラのそれぞれが、上記実行信号を上記ホスト・アクイジション・コントローラから受けて、上記実行信号に基いて、新たな入力信号のアクイジションを開始するよう構成される。
本発明の概念2は、上記概念1の試験測定システムであって、このとき、上記クライアント・アクイジション・コントローラのそれぞれが、上記クライアント・オシロスコープがアクイジションを受ける準備が完了したときに、アクイジション準備完了(Acquisition Ready)信号を出力するよう構成されると共に、上記ホスト・アクイジション・コントローラが、上記クライアントのそれぞれから上記アクイジション準備完了信号を受けたときに、上記実行信号(Run signal)を出力するよう更に構成されている。
本発明の概念3は、上記概念1の試験測定システムであって、このとき、上記ホスト・オシロスコープ及び上記クライアント・オシロスコープのそれぞれは、トリガを更に含み、各トリガがトリガ信号を出力するよう構成され、上記ホスト・オシロスコープ及びクライアント・オシロスコープのそれぞれが、上記トリガ信号に基づいてアクイジション停止信号を出力するよう構成され、上記ホスト・アクイジション・コントローラが、上記アクイジション停止信号に基いて上記システム中の全てのオシロスコープに上記アクイジション停止信号を出力するよう構成される。
本発明の概念4は、上記概念1の試験測定システムであって、このとき、各オシロスコープの上記デジタイザ同期クロックと、各オシロスコープの上記トリガ同期クロックは、同じ周波数である。
本発明の概念5は、上記概念1の試験測定システムであって、このとき、各オシロスコープの上記トリガ同期クロックの周期は、各オシロスコープの上記デジタイザ同期クロックの周期の倍数である。
本発明の概念6は、上記概念1の試験測定システムであって、このとき、各オシロスコープの上記トリガ同期クロックの周期は、複数の上記オシロスコープの全ての上記デジタイザ同期クロックの周期の最小公倍数の倍数である。
本発明の概念7は、上記概念1の試験測定システムであって、このとき、各デジタイザ同期クロックの位相は、上記デジタイザ同期クロックの立ち上がりエッジが、各トリガ同期クロックのハイ出力の間の中間となるまで進められる。
本発明の概念8は、上記概念1の試験測定システムであって、このとき、各トリガ同期クロックの位相は、校正信号に基いて設定される。
本発明の概念9は、上記概念1の試験測定システムであって、このとき、各クライアント・トリガ同期クロックの周波数は、更に、上記ホスト・オシロスコープ及び各クライアント・オシロスコープ間の絶対的な遅延に基づいている。
本発明の概念10は、複数のオシロスコープを同期させる方法であって、
ホスト・オシロスコープから、ホスト・タイムベースからのホスト・クロック信号を複数のクライアントに出力する処理と、
上記ホスト・クロック信号に基いてホスト・デジタイザ同期クロックを設定する処理と、
上記ホスト・クロック信号に基いてホスト・トリガ同期クロックを設定する処理と、
入力信号のアクイジションを開始するための実行信号を生成する処理と、
上記複数のクライアントに、対応する複数の入力信号のアクイジションを開始するための上記実行信号を出力する処理と
を具える方法。
本発明の概念11は、上記概念10の方法であって、
上記ホスト・オシロスコープでトリガ信号を受ける処理と、
上記トリガ信号を受けたときに、
アクイジション停止信号を出力する処理と
を更に具えている。
本発明の概念12は、上記概念10の方法であって、
クライアント・オシロスコープからトリガ信号を受ける処理と、
上記トリガ信号を受けたときに、アクイジション停止信号を上記ホストへ出力する処理と、
上記ホストからの受けたアクイジション停止信号に基いて、上記アクイジションを停止する処理と
を更に具えている。
本発明の概念13は、上記概念10の方法であって、このとき、各オシロスコープの上記トリガ同期クロックの周期は、上記オシロスコープ中の全ての上記デジタイザ同期クロックの周期の最小公倍数の倍数であって、各トリガ同期クロックの位相は、校正信号に基づいて設定される。
本発明の概念14は、複数のオシロスコープを同期させる方法であって、
ホスト・クロック信号をクライアントで受ける処理と、
上記ホスト・クロック信号に基いてクライアント・デジタイザ同期クロックを設定する処理と、
上記ホスト・クロック信号に基いてクライアント・トリガ同期クロックを設定する処理と、
アクイジション準備完了信号をホストに出力する処理と、
上記ホストから実行信号を受ける処理と、
上記実行信号を受けたときに、アクイジションを開始する処理と
を具える方法。
本発明の概念15は、上記概念14の方法であって、
トリガ信号を出力する処理と、
上記トリガ信号に応じて、第1のアクイジション停止信号を出力する処理と、
ホストから第2のアクイジション停止信号を受ける処理と、
上記アクイジション停止信号に応答して上記アクイジションを停止する処理と
を更に具えている。
100 ホスト・オシロスコープ
102 クライアント・オシロスコープ
104 クライアント・オシロスコープ
106 タイムベース
108 アクイジション・コントローラ
110 デジタイザ
112 低速クロック(DigSyncClock1)
114 TrigSyncClock1
508 高周波数ステップ信号源

Claims (3)

  1. ホスト・オシロスコープと、
    少なくとも1つのクライアント・オシロスコープと
    を具え、
    上記ホスト・オシロスコープが、
    ホスト・クロック信号を出力するよう構成されるホスト・タイムベース・クロック回路と、
    上記ホスト・タイムベース・クロック回路に結合され、上記ホスト・クロック信号に基づいて、ホスト・デジタイザ同期クロック信号を設定するよう構成されるホスト・デジタイザと、
    上記ホスト・タイムベース・クロック回路及び上記ホスト・デジタイザに結合され、上記ホスト・クロック信号に基づいて、ホスト・トリガ同期クロック信号を設定するよう構成され、更に、上記ホスト・オシロスコープに、上記ホスト・デジタイザ同期クロック信号に基づいて、入力信号のアクイジションを開始させるための実行信号を出力するよう構成されるホスト・アクイジション・コントローラと
    を有し、
    上記ホスト・オシロスコープに結合された上記クライアント・オシロスコープのそれぞれが、
    上記ホスト・タイムベース・クロック回路からの上記ホスト・クロック信号を受け、該ホスト・クロック信号に位相ロックされたクライアント・クロック信号を出力するよう構成されるクライアント・タイムベース・クロック回路と、
    上記クライアント・タイムベース・クロック回路に結合され、上記クライアント・クロック信号に基づいて、クライアント・デジタイザ同期クロック信号を設定するよう構成されるクライアント・デジタイザと、
    上記クライアント・タイムベース・クロック回路及び上記クライアント・デジタイザに結合され、上記クライアント・クロック信号に基づいて、クライアント・トリガ同期クロック信号を設定するよう構成され、更に、上記実行信号を上記ホスト・アクイジション・コントローラから受けて、上記実行信号に応じて、上記クライアント・オシロスコープに、クライアント・デジタイザ同期クロック信号に基づいて、別の入力信号のアクイジションを開始させるよう構成されるクライアント・アクイジション・コントローラと
    を有し、
    上記クライアント・オシロスコープそれぞれの上記クライアント・アクイジション・コントローラは、上記クライアント・オシロスコープのそれぞれがアクイジションを開始する準備ができたときに、アクイジション準備完了信号を出力するよう構成されると共に、上記ホスト・アクイジション・コントローラは、更に、上記クライアント・オシロスコープのそれぞれから上記アクイジション準備完了信号を受けた状態にあるときに、上記実行信号を出力するよう構成される複数のオシロスコープを同期させる試験測定システム。
  2. ホスト・オシロスコープから、スト・クロック信号をクライアント・オシロスコープに出力する処理と、
    上記ホスト・オシロスコープが、上記ホスト・クロック信号に基いてホスト・デジタイザ同期クロック信号を設定する処理と、
    上記ホスト・オシロスコープが、上記ホスト・クロック信号に基いてホスト・トリガ同期クロック信号を設定する処理と、
    上記ホスト・オシロスコープが、上記クライアント・オシロスコープからアクイジション準備完了信号を受ける処理と、
    上記ホスト・オシロスコープが、上記アクイジション準備完了信号を受けるのに応じて、上記ホスト・トリガ同期クロック信号に基づく実行信号を生成する処理と、
    上記ホスト・オシロスコープが、上記ホスト・クロック信号に位相ロックされたクライアント・デジタイザ同期クロック信号に基づく第1入力信号のアクイジションを上記クライアント・オシロスコープに開始させるための上記実行信号を上記クライアント・オシロスコープに出力する処理と
    上記ホスト・オシロスコープにおいて、上記実行信号に応じて、ホスト・デジタイザ同期クロック信号に基づいて第2入力信号のアクイジションを開始する処理と
    を具える複数のオシロスコープを同期させる方法。
  3. クライアント・オシロスコープにおいて、
    ホスト・オシロスコープからのホスト・クロック信号を受ける処理と、
    上記ホスト・クロック信号に位相ロックされたクライアント・デジタイザ同期クロック信号を設定する処理と、
    上記ホスト・クロック信号に位相ロックされたクライアント・トリガ同期クロック信号を設定する処理と、
    上記クライアント・オシロスコープが入力信号のアクイジション開始の準備が完了したことを示すアクイジション準備完了信号を上記ホスト・オシロスコープに出力する処理と、
    上記アクイジション準備完了信号に応じて、上記ホスト・オシロスコープからホスト実行信号を受ける処理と、
    上記クライアント・トリガ同期クロック信号に基づいて、クライアント実行信号を生成する処理と、
    上記ホスト実行信号、クライアント実行信号及び上記クライアント・デジタイザ同期クロック信号に基づいて上記入力信号のアクイジションを開始する処理と
    を具える複数のオシロスコープを同期させる方法。
JP2015179172A 2014-09-12 2015-09-11 試験測定システム及び複数のオシロスコープを同期させる方法 Active JP6799369B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462049966P 2014-09-12 2014-09-12
US62/049966 2014-09-12
US14/724302 2015-05-28
US14/724,302 US9651579B2 (en) 2014-09-12 2015-05-28 Multi-scope control and synchronization system

Publications (2)

Publication Number Publication Date
JP2016061781A JP2016061781A (ja) 2016-04-25
JP6799369B2 true JP6799369B2 (ja) 2020-12-16

Family

ID=54145614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015179172A Active JP6799369B2 (ja) 2014-09-12 2015-09-11 試験測定システム及び複数のオシロスコープを同期させる方法

Country Status (4)

Country Link
US (1) US9651579B2 (ja)
EP (1) EP3002593B1 (ja)
JP (1) JP6799369B2 (ja)
CN (1) CN105425899B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10050631B1 (en) 2017-05-04 2018-08-14 Keysight Technologies, Inc. Systems and methods for synchronizing multiple oscilloscopes
CN107561327A (zh) * 2017-07-13 2018-01-09 中国电力科学研究院 一种基于多路测量信号的同步触发系统及方法
CN109144935A (zh) * 2018-08-20 2019-01-04 深圳和而泰数据资源与云技术有限公司 一种数据采集方法、设备及可读存储介质
US11002764B2 (en) * 2019-02-12 2021-05-11 Tektronix, Inc. Systems and methods for synchronizing multiple test and measurement instruments
CN110954728A (zh) * 2020-02-24 2020-04-03 深圳市鼎阳科技股份有限公司 模拟信号的同步采集系统及相应的方法和存储介质
JP7404133B2 (ja) 2020-03-27 2023-12-25 横河電機株式会社 計測システム、及びその制御方法
EP4030171A1 (en) * 2021-01-18 2022-07-20 Rohde & Schwarz GmbH & Co. KG Main measurement device, secondary measurement device, measurement system and method
KR102483371B1 (ko) * 2022-12-01 2022-12-30 (주)이랑텍 전자장비용 시험계측기 확장 장치 및 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7152006B2 (en) 2004-11-12 2006-12-19 Tektronix, Inc. Multi-instrument triggering
US20080310315A1 (en) * 2007-06-18 2008-12-18 Lecroy Corporation Equalized trigger
US9026402B2 (en) 2010-01-29 2015-05-05 Teledyne Lecroy, Inc. Method and apparatus for synchronization of test and measurement apparatuses
US8542005B2 (en) 2010-04-28 2013-09-24 Teradyne, Inc. Connecting digital storage oscilloscopes
CN102611491B (zh) * 2011-01-21 2015-03-18 华为技术有限公司 基站时钟装置、基站系统和时钟同步方法
CN102142955B (zh) * 2011-04-21 2014-08-13 京信通信系统(中国)有限公司 一种MicroTCA架构同步时钟的分配方法和装置
US8705677B2 (en) 2011-09-27 2014-04-22 Teledyne Lecroy, Inc. Multiple channel distributed system and method

Also Published As

Publication number Publication date
US20160077131A1 (en) 2016-03-17
JP2016061781A (ja) 2016-04-25
EP3002593B1 (en) 2019-11-06
US9651579B2 (en) 2017-05-16
EP3002593A1 (en) 2016-04-06
CN105425899A (zh) 2016-03-23
CN105425899B (zh) 2020-09-18

Similar Documents

Publication Publication Date Title
JP6799369B2 (ja) 試験測定システム及び複数のオシロスコープを同期させる方法
CN1667997B (zh) 网络终端时钟同步的方法和系统
JP6670061B2 (ja) 複数任意波形発生装置の同期システム、マルチawgシステム同期方法及び複数装置同期方法
TWI821549B (zh) 相位預測器及相關使用方法
US8412975B2 (en) USB based synchronization and timing system
AU2009284710A1 (en) Synchronisation and timing method and apparatus
CN101103277A (zh) 自动测试设备中具有用于同步的接口的仪器
US9026402B2 (en) Method and apparatus for synchronization of test and measurement apparatuses
TWI642277B (zh) 分頻時鐘校準
TWI658700B (zh) 積體電路、多通道傳輸裝置及其信號傳輸方法
JP2005512446A (ja) 分散型システムの高精度同期化
TWI400596B (zh) 同步接收電路及方法
WO2022160283A1 (zh) 一种采样方法、采样电路及分布式网络的时钟同步方法
CN110727618B (zh) 集成电路、多通道传输装置及其信号传输方法
Dobrogowski et al. Generation of 1-pps timing signal controlled by NTP
JP2010212763A (ja) データ再生装置
JP6082419B2 (ja) データ信号発生装置及びデータ信号発生方法
CN116032278A (zh) 基于秒脉冲的时钟同步的数据采集装置、系统及方法
AU2013200979B2 (en) Usb based synchronization and timing system
Zhuang et al. Time synchronization of PLC in CSNS experimental control system
US20060202672A1 (en) Time aligned bussed triggering using synchronized time-stamps and programmable delays
CN114791896A (zh) 片上系统中的时域同步
JPH08316942A (ja) 非同期データ伝送回路
JPS6386628A (ja) フレ−ム同期特性試験回路
CN104730362A (zh) 自动测试设备以及时脉同步方法

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20180827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190625

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190924

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20191122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200825

R155 Notification before disposition of declining of application

Free format text: JAPANESE INTERMEDIATE CODE: R155

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201120

R150 Certificate of patent or registration of utility model

Ref document number: 6799369

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250