JP6670061B2 - 複数任意波形発生装置の同期システム、マルチawgシステム同期方法及び複数装置同期方法 - Google Patents
複数任意波形発生装置の同期システム、マルチawgシステム同期方法及び複数装置同期方法 Download PDFInfo
- Publication number
- JP6670061B2 JP6670061B2 JP2015167682A JP2015167682A JP6670061B2 JP 6670061 B2 JP6670061 B2 JP 6670061B2 JP 2015167682 A JP2015167682 A JP 2015167682A JP 2015167682 A JP2015167682 A JP 2015167682A JP 6670061 B2 JP6670061 B2 JP 6670061B2
- Authority
- JP
- Japan
- Prior art keywords
- awg
- master
- clock
- awgs
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 61
- 230000001360 synchronised effect Effects 0.000 claims description 32
- 230000008569 process Effects 0.000 claims description 28
- 238000001514 detection method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/083—Details of the phase-locked loop the reference signal being additionally directly applied to the generator
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0624—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0836—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of phase error, e.g. jitter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
本発明の実施形態では、単一のAWGで行われる同期処理を複数のAWGに拡張する。この実施形態は、スレーブAWGが何台あっても有効に機能する。サンプル・レートが変化する度に、システム内の複数のAWGは、このアライメント処理を通過する。全てのAWGが、同じサンプル・レートで動作する。
同期位相検出部164は、ケーブルとAWG間スキュー変動を除去するために校正される。これは、校正位相検出部168を使って行われる。AWG110及び130のそれぞれは、DACアナログ出力端子から矩形波形出力信号を出力するように設定される。AWGシステム100は、複数の動作周波数点について校正される。
マスターAWGクロック発生部及びマスター・デジタル・アナログ・コンバータ(DAC)を有するマスターAWGと、
スレーブ・デジタル・アナログ・コンバータ(DAC)をそれぞれ有する1つ以上のスレーブAWGと、
同期コントローラ及び同期位相検出部を有する同期ハブと、
上記マスターDAC及び上記同期位相検出部間、上記マスターDAC及び上記同期コントローラ間並びに上記スレーブDAC及び上記同期位相検出部間の信号パスと
を具え、
上記マスターDACが上記マスターAWGクロックから分周クロック(システム基準クロック)を生成し、上記同期ハブに上記システム基準クロックを出力し、
上記同期ハブの上記マスターAWG及び上記スレーブAWGへの出力端子が、上記システム基準クロックから導出したクロック信号(システム・クロック)を出力するよう構成され、上記システム・クロックが複数の上記AWG内において、複数の上記AWGからいつ波形出力を開始するかを示すのに利用される。
上記マスターAWGからの分周クロック(システム基準クロック)を上記同期ハブで受ける処理と、
上記マスターAWGから受けた上記システム基準クロックから、クロック信号(システム・クロック)を導出(派生)させ、上記システム・クロック信号を上記マスターAWG及び1つ以上の上記スレーブAWGへ出力する処理と、
上記システム・クロック信号を用いて、上記マスターAWG及び1つ以上の上記スレーブAWGが波形を出力するための同期トリガ信号をクロックする処理と
を具えている。
複数の上記装置に同じサンプル・レートを設定する処理と、
複数の上記AWGの1つをマスターAWGに、残りの上記AWGをスレーブAWGに指定する処理と、
複数の上記AWGのそれぞれからシステム基準クロック信号を上記同期位相検出部に出力する処理と、
上記マスターAWGから受けた上記システム基準クロック信号の位相と、上記スレーブAWGそれぞれからの上記システム基準クロック信号の位相とを比較する処理と、
複数の上記システム基準クロック信号の位相を目標値までアライメントする処理と、
上記アライメントする処理の後、上記同期コントローラから複数の上記AWGのそれぞれへパルス信号を出力し、複数の上記AWGで同時に上記パルス信号を受ける処理と、
上記パルス信号を用いて、複数の上記AWGに関する読み出し及び書き込み命令を同じクロック・エッジで同時にトリガする処理と、
複数の上記AWGの全てにおいて波形を出力する処理と
を具えている。
上記マスターAWGから受けた上記システム基準クロック信号からクロック信号(システム・クロック)を導出し、上記システム・クロック信号を上記マスターAWG及び上記スレーブAWGへ出力する処理と、
複数の上記AWGで上記システム・クロックのクロック周期を長くした1クロック・パルスのアライメント信号(アライメント基準信号)を同時に受ける処理と、
上記システム・クロックのクロック周期を長くした1クロック・パルス(実行信号:Run)を受けて、全てのAWGが波形出力を開始する処理と
を具えている。
上記パルス信号を用いて、複数の上記AWGのデータFIFOの読み出し及び書き込みを同じクロック・エッジで同時にトリガする処理と、
上記データFIFOをトリガした後、波形を出力するためのトリガとして実行パルス信号を複数の上記AWGに送信する処理と
を含んでいる。
このアライメントする処理が、
上記マスターAWGの上記アナログ出力信号の位相を、複数の上記スレーブAWGのそれぞれの上記アナログ出力信号の位相と比較する処理と、
IQモジュレータを用いて、上記マスター及びスレーブDACの上記アナログ出力信号の上記位相が、校正位相検出部上でアライメントするまで、複数の上記スレーブAWGのそれぞれの上記アナログ出力信号の上記位相を回転させる処理と、
上記マスター及びスレーブ・システム基準信号の位相差を目標値として保存する処理と、
上記目標値を、後続のアライメント処理において、校正目標値として利用する処理と
によって行われる。
110 マスターAWG
112 DAC
130 スレーブAWG
132 DAC
160 同期ハブ
162 ハブ同期コントローラ
164 位相同期検出部
166 DACクロック配信部
168 校正位相検出部
200 DACクロック・ライン
202 システム基準クロック・ライン
206 システム・クロック・ライン
208 アライメント基準信号ライン
210 実行(Run)信号ライン
212 マスターDACアナログ出力ライン
300 DACクロック・ライン
302 システム基準クロック・ライン
306 システム・クロック・ライン
308 アライメント基準信号ライン
310 実行(Run)信号ライン
312 スレーブDACアナログ出力ライン
Claims (4)
- 複数の任意波形発生装置(AWG)を同期させるシステムであって、
DACクロックに従って動作するマスター・デジタル・アナログ・コンバータ(DAC)を有するマスターAWGと、
上記DACクロックに従って動作するスレーブ・デジタル・アナログ・コンバータ(DAC)をそれぞれ有する1つ以上のスレーブAWGと、
同期コントローラ及び同期位相検出部を有する同期ハブと、
上記マスターDAC及び上記同期位相検出部間、上記マスターDAC及び上記同期コントローラ間並びに上記スレーブDAC及び上記同期位相検出部間の信号パスと
を具え、
上記マスターDACが上記DACクロックから分周クロック(マスター・システム基準クロック)を生成し、上記同期ハブに上記信号パスを介して上記マスター・システム基準クロックを出力し、
上記スレーブDACが上記DACクロックから分周クロック(スレーブ・システム基準クロック)を生成し、上記同期ハブに上記信号パスを介して上記スレーブ・システム基準クロックを出力し、
1つ以上の上記スレーブAWGが、上記同期位相検出部を用いて、上記スレーブ・システム基準クロックの位相を上記マスター・システム基準クロックの目標の位相にアライメントさせるよう構成され、
上記同期コントローラの上記マスターAWG及び上記スレーブAWGへの出力端子が、上記マスター・システム基準クロックと同期したクロック信号(システム・クロック)を出力するよう構成され、上記システム・クロックと同期した実行信号が複数の上記AWG内において、複数の上記AWGからいつ波形出力を開始するかを示すのに利用される複数任意波形発生装置の同期システム。 - 上記同期ハブが、校正位相検出部を更に有し、
上記マスターAWGがマスター・アナログ校正出力信号を出力するよう設定され、
1つ以上の上記スレーブAWGがスレーブ・アナログ校正出力信号を出力するよう設定され、
上記校正位相検出部が、上記マスター・アナログ校正出力信号及び上記スレーブ・アナログ校正出力信号を受けて、上記マスター・アナログ校正出力信号の位相と上記スレーブ・アナログ校正出力信号の位相がアライメントするように、上記同期位相検出部を校正する請求項1の複数任意波形発生装置の同期システム。 - マスター任意波形発生装置(AWG)と、1つ以上のスレーブAWGと、同期コントローラ及び同期位相検出部を有する同期ハブとを有する形式のマルチAWGシステムを同期する方法であって、
上記マスターAWGからの分周クロック(システム基準クロック)を上記同期ハブで受ける処理と、
上記マスターAWGから受けた上記システム基準クロックから、該システム基準クロックに同期したクロック信号(システム・クロック)を導出させ、上記システム・クロック信号を上記マスターAWG及び1つ以上の上記スレーブAWGへ出力する処理と、
上記システム・クロック信号を用いて、上記マスターAWG及び1つ以上の上記スレーブAWGがいつ波形出力を開始するかを示すための、上記システム・クロック信号に同期した同期トリガ信号を生成する処理と
を具えるマルチAWGシステム同期方法。 - 同期コントローラ及び同期位相検出部を有する形式の同期ハブを用いて、複数の任意波形発生装置(AWG)を含む複数の装置を同期させる方法であって、
複数の上記装置に同じサンプル・レートを設定する処理と、
複数の上記AWGの1つをマスターAWGに、残りの上記AWGをスレーブAWGに指定する処理と、
複数の上記AWGのそれぞれからシステム基準クロック信号を上記同期位相検出部に出力し、上記マスターAWGから受けた上記システム基準クロック信号の位相と、上記スレーブAWGそれぞれからの上記システム基準クロック信号の位相とを比較し、上記スレーブAWGそれぞれからの上記システム基準クロック信号の位相を上記マスターAWGからの上記システム基準クロック信号の目標の位相にアライメントする処理と、
上記アライメントする処理の後、上記同期コントローラから複数の上記AWGのそれぞれへパルス信号を出力し、複数の上記AWGで同時に上記パルス信号を受ける処理と、
上記パルス信号を用いて、複数の上記AWGに関する読み出し及び書き込み命令を同じクロック・エッジで同時にトリガする処理と、
複数の上記AWGの全てにおいて波形を出力する処理と
を具える複数装置同期方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201462043991P | 2014-08-29 | 2014-08-29 | |
US62/043991 | 2014-08-29 | ||
US14/577,952 US9503102B2 (en) | 2014-08-29 | 2014-12-19 | Synchronization for multiple arbitrary waveform generators |
US14/577952 | 2014-12-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016052125A JP2016052125A (ja) | 2016-04-11 |
JP6670061B2 true JP6670061B2 (ja) | 2020-03-18 |
Family
ID=54150226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015167682A Active JP6670061B2 (ja) | 2014-08-29 | 2015-08-27 | 複数任意波形発生装置の同期システム、マルチawgシステム同期方法及び複数装置同期方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9503102B2 (ja) |
EP (1) | EP2991229B1 (ja) |
JP (1) | JP6670061B2 (ja) |
CN (1) | CN105391431A (ja) |
TW (1) | TWI656740B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6424846B2 (ja) * | 2016-02-05 | 2018-11-21 | 株式会社デンソー | 波形観測システム及び波形観測方法 |
CN107800429B (zh) * | 2016-08-31 | 2022-09-30 | 北京普源精电科技有限公司 | 一种具有外触发同步功能的信号发生器及信号产生方法 |
CN109828631B (zh) * | 2019-01-23 | 2021-03-09 | 中国科学技术大学 | 任意波形发生系统 |
CN109799373A (zh) * | 2019-02-18 | 2019-05-24 | 杭州长川科技股份有限公司 | 具备多通道同步功能的任意波形发生器 |
CN111010178B (zh) * | 2019-12-25 | 2023-07-07 | 山东浪潮科学研究院有限公司 | 基于PXIe的任意波形发生器及输出通道扩展方法 |
CN111262584B (zh) * | 2020-01-15 | 2024-03-22 | 山东浪潮科学研究院有限公司 | 一种自动纠正dac通道通信不稳定的方法及系统 |
KR102707477B1 (ko) * | 2021-04-19 | 2024-09-19 | 텐센트 테크놀로지(센젠) 컴퍼니 리미티드 | 클록 동기화를 위한 시스템, 신호 동기화를 제어하기 위한 방법, 및 저장 매체 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3534457B2 (ja) * | 1994-04-22 | 2004-06-07 | 松下電器産業株式会社 | 信号発生装置 |
JP4772382B2 (ja) * | 2005-06-01 | 2011-09-14 | 株式会社アドバンテスト | 任意波形発生器、試験装置、任意波形発生方法、及びプログラム |
JP4423454B2 (ja) | 2005-08-26 | 2010-03-03 | テクトロニクス・インターナショナル・セールス・ゲーエムベーハー | 信号発生装置 |
US7079064B1 (en) | 2005-09-26 | 2006-07-18 | Motorola, Inc. | Method and apparatus for phase control of a digital-to-analog converter |
US7536570B2 (en) * | 2006-10-02 | 2009-05-19 | Silicon Laboratories Inc. | Microcontroller unit (MCU) with suspend mode |
WO2008041974A2 (en) * | 2006-10-02 | 2008-04-10 | Kafai Leung | Microcontroller unit (mcu) with suspend mode |
US20120155567A1 (en) * | 2010-12-20 | 2012-06-21 | Samsung Electro-Mechanics Co., Ltd. | Data transmission apparatus and transmission method thereof |
US8477058B2 (en) * | 2011-10-12 | 2013-07-02 | Ncku Research And Development Foundation | Successive approximation analog to digital converter with a direct switching technique for capacitor array through comparator output and method thereof |
TWI508473B (zh) * | 2012-08-23 | 2015-11-11 | Ind Tech Res Inst | 可見光信號傳輸調變系統及其方法 |
CN103368529B (zh) * | 2013-07-29 | 2014-12-24 | 中国石油大学(华东) | 一种多通道声波相控任意波形信号发生器 |
CN203617976U (zh) * | 2013-11-25 | 2014-05-28 | 华东师范大学 | 一种触摸式多通道任意波发生器 |
-
2014
- 2014-12-19 US US14/577,952 patent/US9503102B2/en active Active
-
2015
- 2015-06-30 TW TW104121160A patent/TWI656740B/zh active
- 2015-08-27 JP JP2015167682A patent/JP6670061B2/ja active Active
- 2015-08-28 CN CN201510537912.7A patent/CN105391431A/zh active Pending
- 2015-08-28 EP EP15182938.9A patent/EP2991229B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
TW201613266A (en) | 2016-04-01 |
JP2016052125A (ja) | 2016-04-11 |
CN105391431A (zh) | 2016-03-09 |
EP2991229B1 (en) | 2020-10-07 |
US9503102B2 (en) | 2016-11-22 |
TWI656740B (zh) | 2019-04-11 |
EP2991229A1 (en) | 2016-03-02 |
US20160065221A1 (en) | 2016-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6670061B2 (ja) | 複数任意波形発生装置の同期システム、マルチawgシステム同期方法及び複数装置同期方法 | |
JP6799369B2 (ja) | 試験測定システム及び複数のオシロスコープを同期させる方法 | |
US10340931B1 (en) | Dynamic delay adjustment for multi-channel digital-to-analog converter synchronization | |
US9026402B2 (en) | Method and apparatus for synchronization of test and measurement apparatuses | |
JP4649480B2 (ja) | 試験装置、クロック発生装置、及び電子デバイス | |
JP7090413B2 (ja) | デジタル・アナログ変換装置及びその校正方法 | |
JP4846788B2 (ja) | データ信号発生装置 | |
US8825449B2 (en) | Structure and method of data synchronization for Multi measuring apparatus | |
US11075743B2 (en) | Adjustable high resolution timer | |
KR20180069565A (ko) | 반도체 장치, 반도체 시스템 및 트레이닝 방법 | |
JP2009159468A (ja) | 信号発生システム | |
JP2005190482A (ja) | 任意周波数制御クロックを有するdds回路 | |
KR20150113310A (ko) | 반도체 장치를 위한 출력 제어 회로 및 이를 포함하는 출력 구동 회로 | |
JP2006279336A (ja) | クロック乗替装置、及び試験装置 | |
US20060279274A1 (en) | Sampling apparatus, and testing apparatus | |
JP5138187B2 (ja) | 計測システム及び計測ユニット | |
KR102106337B1 (ko) | 반도체 소자의 테스트를 위한 고속 클럭 동기 회로 | |
JP6082419B2 (ja) | データ信号発生装置及びデータ信号発生方法 | |
JP2001235521A (ja) | タイミング発生器 | |
Zhuang et al. | Time synchronization of PLC in CSNS experimental control system | |
JP2010266250A (ja) | 半導体試験装置 | |
JP2008097503A (ja) | タイミング解析回路およびタイミング解析方法 | |
JP2010020389A (ja) | 半導体装置、半導体システム、および、同期化方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20180806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190528 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190827 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20191028 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191203 |
|
R155 | Notification before disposition of declining of application |
Free format text: JAPANESE INTERMEDIATE CODE: R155 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6670061 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |