JP2005512446A - 分散型システムの高精度同期化 - Google Patents

分散型システムの高精度同期化 Download PDF

Info

Publication number
JP2005512446A
JP2005512446A JP2003551908A JP2003551908A JP2005512446A JP 2005512446 A JP2005512446 A JP 2005512446A JP 2003551908 A JP2003551908 A JP 2003551908A JP 2003551908 A JP2003551908 A JP 2003551908A JP 2005512446 A JP2005512446 A JP 2005512446A
Authority
JP
Japan
Prior art keywords
phase
divider
subsystems
command
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003551908A
Other languages
English (en)
Other versions
JP2005512446A5 (ja
Inventor
マイケル ロバーツ,ケイス
シー エムス,ステファン
Original Assignee
レクロイ コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by レクロイ コーポレイション filed Critical レクロイ コーポレイション
Publication of JP2005512446A publication Critical patent/JP2005512446A/ja
Publication of JP2005512446A5 publication Critical patent/JP2005512446A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation

Landscapes

  • Measurement Of Unknown Time Intervals (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

複数のサブシステムのそれぞれに付帯するデバイダーの間の関係を測定するステップ、及び1つまたはそれより多くのデバイダーの位相を、デバイダーの内の1つとの既知の関係に調節するステップを含む、複数のサブシステムを同期化するための方法。複数のサブシステムの内の1つに付帯するデバイダーに同期して、コマンドが発せられる。コマンドは、サブシステムの内の1つで受信され、サブシステムの内のコマンドを受信する1つに付帯するデバイダーに同期して実行される。

Description

本発明は分散型システムの高精度同期化に関する。
多くのシステムにおいては、極めて正確な時間に、システムを起動または停止させるか、さもなければ特定のコマンドまたは信号を実行する必要がある。しかし、複雑なシステムの様々なコンポーネントの全てをそのように高精度に同期化するには極めて困難なことが多い。
そのような同期化を達成するための改善された方法及び装置を提供することは有益であろう。
したがって、本発明によれば、コマンドを時間通りに実行するのではなく、コマンドが確実に発せられ得ることを保証するに十分な時間間隔をあけた、ある特定の時刻においてのみ実行がなされることを保証するために、較正プロセスが用いられる。
本発明の方法及び装置を適用できる特定の用途は、多数の変換器全体にわたるデジタルオシロスコープの起動と停止である。そのような用途によれば、一連のサブシステムのそれぞれは、高速クロックと記述されるクロックを分割して適切なクロック速度まで落とすデバイダーをもつ。それぞれのサブシステムは適切な信号またはコード化されたコマンドにしたがって、起動または停止することができ、さもなければ信号またはコード化されたコマンドを実行することができる。サブシステムは、デバイダーの特定の位相に対応する高速クロックのパルスエッジにおいてのみ実行を開始するであろう。この特定の位相においては低忠実度論理入力がサンプリングされるか、または先に待ち行列に入れられたコマンドが実行される。これにより、論理入力のタイミングまたはコード化されたコマンドのタイミングの厳密性を元のクロックのタイミングの厳密性よりかなり緩くすることが可能になる。
本発明が作用するためには、デバイダーが同位相で作動していることを知るかまたは少なくともデバイダーの相対位相の知識を有することが必要である。本発明では、2つの段階を組み合わせる。初めに、デバイダーの(初期には任意の)関係が決定される。第2段階において同期化するように位相の調節がなされる。位相が調節されると、それぞれのサブシステムのデバイダーの特定のエッジが同期化されて初めて実行される精度の低い信号(論理信号またはコード化されたメッセージ)によるコマンドの通信が可能となる。それぞれのサブシステムの調節されたデバイダー位相に対応する高速クロックの特定のエッジにおいて動作が開始されるであろう。
デバイダーの相対位相を測定するために代替可能な2種類の技法を用いることができる。第1の技法は直接測定に基づくものである。第2の技法は、サブシステムのデバイダーの入力信号に対する位相を測定するために、デジタイザサブシステムまたはアナログトリガサブシステムのアナログ入力を用いる。デジタイザの場合、これは、デジタイズされた信号とともにデバイダーの位相を記録することにより達成される。例として、これは、デバイダーを用いて2進数で表されたサンプル番号の最小桁のビットを与えることにより達成することができる。アナログトリガの場合、入力信号と特定のデバイダー位相の間の時間が決定される。デジタイズされたサンプルまたはトリガ時間を処理することにより、それぞれのデバイダーの位相とそのアナログ入力の間の関係を事後に決定することができる。
位相の調節について、用いられ得る技法の1つはデバイダーの位相を既知の量だけ遅延させるために、あらかじめ定められた数のクロックパルスだけデバイダーへのゲートを閉じることである。当業者であれば、数多くの別の方式を用いることもできる。
他のシステムでは、様々なコンポーネントを同期化するために数多くの技法が用いられてきた。いくつかのシステムでは、それぞれのコンポーネントシステムのためのクロックが、共通のクロック源から停止され、次いで開始される。この断続クロックストリームの最初のエッジは、以降の時刻の全てを関係付けることができる共通時刻マーカーとして、様々な受取側システムで用いられる。このシステムの利点は、ただ1つの高品質信号(クロック)を分配すれば済むことである。欠点は、連続クロックに比較して、クロックを開始及び停止しなければならないときの信号忠実度の維持がより困難なことである。この方式の変更形態はマーカーとして最終クロックエッジを用いることである。
用いられてきた別の技法によれば、共通のクロック源から供給されたクロックから動作する受取側サブシステムのそれぞれにイネーブル信号が送信される。この信号はいずれの受取側システムにおいてもそれぞれの特定の設定及び要件を満たさなければならない。このシステムの欠点は、クロックとこの信号の間で正確な設定及びホールド関係が維持されなければならず、したがって2つの信号が極めて高い忠実度で送信されなければならないことである。非常に高速なシステムの場合、イネーブル信号と較正が困難なクロックの間の関係のプログラム可能なタイミング調節を与えることが必要であることも多い。クロック周波数が一定でない場合には、全てのクロック周波数に対して設定及びホールド時間を一致させ得るように、イネーブル信号及びクロックの伝搬遅延を確実に一致させることが必要になる。
以前から用いられてきたまた別の技法によれば、比較的低い周波数のクロックが様々なサブシステムに分配される。このクロックに同期してイネーブル信号が分配される。さらに、PLLまたは周波数逓倍器を含む様々な標準的技法によりそれぞれのシステムにおいて高周波クロックを局所的に発生させる。欠点は、周波数逓倍では、本用途に十分な性能を達成するには大きな費用がかかり得ることである。したがって、本発明の目的は、クロックを中断する必要なしに、また、コマンドを送信するための精確にタイミングがとられたコマンドチャネルの必要もなしに、適切な同期化能力を提供することである。本発明のまた別の目的及び利点は、ある程度はいうまでもないであろうし、ある程度は本明細書及び図面から明らかであろう。本発明は、したがって、いくつかのステップ及び1つまたはそれより多くのそのようなステップの別のステップのそれぞれに対する関係、並びに、そのようなステップを実施するために適合された、構成の特徴、要素の組合せ及びパーツの配置を具現化している装置を含み、これらの全てが以下の詳細な開示に例示され、特許請求の範囲に示されるであろう本発明の範囲に含まれる。
本発明のさらに完全な理解のため、以下の説明及び添付図面が参照される。
本発明の機能の仕方を説明するため、初めに類例を用いることにする。この類例は、それぞれが大砲をもち、それぞれが信頼できる(すなわち、動き始めると正確な時間を維持する)がいずれも正しい時刻には合わされていない時計を有する、個人のグループから出発する。それぞれの個人は互いにかなりの離れた場所におり、したがって個人と個人の間を音声が伝わるにはある程度の時間がかかる。個人は皆それぞれの大砲を正時、但しあらかじめ定めることができない(指令される)ある正時にだけ、精確に(1秒が経過するまでに)発砲したい。
情報を送りたい個人のいずれかが情報を受け取りたい個人とともに一連の実験を行う。例えば、任意の場所から連続して一秒毎に1つのクリック音が送られる。これらのクリック音は、全ての時計のそれぞれの秒針を、一度に1秒進めるために全ての時計で用いられる。これにより、個人の時計が実験中に互いに対して偏差をもたないことが保証される。しかし、この情報だけでは実際の時刻を知るには十分ではない。この同期化を達成するためにさらに実験が行われる。同期化のための実験には2つの可能なタイプがあり得る。
第1に、個人が集まり、それぞれの時計が正しい時刻を示していることをチェックすることができる。正しい時刻を示していなければ、時計が調節される。それぞれの時計を同期させた後、個人はそれぞれの大砲に戻る。別の手法は、一人の個人が、連続して毎日(彼の時計にしたがって)正確に12:00に発火するように設定された火炎信号を打ち上げ、受け手が、受け手の測定誤差を平均して、受け手の時計を送り手の時計に合わせるために極めて精確に設定できるようにすることである。この類例のために、光の通過時間を無視することができる。個人の時計を調節するために用いられる技法は、時計がそれまではわずかな時間だけ進んでいたならば時間を遅らせるために数秒間時計を止めるか、またはより大きな調節を行うことである。
較正及び同期化後の、作戦中に、正時後約30分(または正時標識から十分に隔たった他の任意の時刻)に、送り手(個人の内の一人)が次の正時に大砲の全てを発砲するか否かの指令を叫ぶ。それぞれの受け手(他の個人)はこの指令を聞き、それぞれの個人の大砲を精確に次の正時に発砲するための準備を行う。大きな利点の1つは、口頭発砲指令の連絡のタイミングが大砲の精確な発砲に対して決定的なものではないことである。限界は、大砲を正時にしか発砲できないことである。
以下の本発明の説明では、上記類例の時計がデバイダーに対応し、上記類例で時計に示される時刻がデバイダーの位相に対応する。
初めに図1を参照すれば、2つのサブシステム110及び120が示されている。サブシステム110は、デバイダー112,遅延素子114及び信号発生器116を備える。サブシステム120は、デバイダー122及び信号発生器126を備える。クロック信号102がデバイダー112及び122へ入力され、イネーブル信号104が、デバイダー112に同期して(ただしデバイダー112から遅延されて)信号発生器116で発生され、デバイダー122に同期して実行されるべく、信号発生器126に転送される。遅延素子114は、以下で論じられるように、デバイダー112及び122の位相が正しく合されたときに安全な通信を可能にするように選ばれる。
本発明にしたがえば、連続クロック102が同期化されるべき受け側システムのそれぞれに印加される。クロックは同じ周波数及び任意の一定の位相関係を有していなければならない。このクロックは、別の同期化周波数クロック信号を発生させるために、それぞれの受け側システムにおいて逓倍されることができるであろう。しかし本発明は、そのような逓倍係数が以下で論じられる分割比の整数倍ではない場合にのみ有用である。
上述したように、それぞれのサブシステムには、連続クロック102に基づいて、より低周波のクロックをつくるデバイダー(112,122)が組み込まれている。それぞれのサブシステムにおける上記分割比の選択は、2つの要件の間の折衷である。分割比が大きくなるほど、単位時間当りのデバイダー位相の反復が少なくなるであろうから、マーカーがおそらく実行され得るであろう瞬間の時間的間隔が大きくなる。分割比が小さくなるほど、デバイダー位相の反復間隔で定められる時点が時間的に一層狭まるから、実行されるべきコマンドを送信するためにより高い時間精度が用いられなければならない。初期には、これらのデバイダーの位相は任意である(起動中に決定される)。デバイダーにはその位相の調節を可能にする機構が組み込まれる。そのような機構の例として、クロックサイクルを抑圧し、よって元のクロックサイクルのあらかじめ定められた数だけデバイダーの位相を遅延する、ゲート回路がある。当業者であれば、この機能を実施するための様々なその他の方式を思い浮かべることができる。
図2は、図1に示されるサブシステムが発生する複数の信号を示す。図示されるように、デバイダー112はクロック信号102のエッジに同期している信号201を発生する。実行が開始され得るのは、信号201のこのエッジ(信号点1または4)においてである。デバイダー122は同じくクロック信号102のエッジに同期している信号202を発生する。実行が開始され得るのは、信号202のこのエッジ(信号点2または5)においてである。しかし、デバイダー112及び122の位相が合っていないため、デバイダー122からの信号202は信号点2及び5において、信号201の信号点1及び4から離れた位置にある、クロック信号102の立下がりエッジにおいて発生されている。イネーブル信号104が信号点3において信号201にしたがって発生されると期待実行時点4が決定される。第1のサブシステム110はこの意図された信号点ではたらくことができるが、デバイダー112と122の間の位相が正しくないため、サブシステム120は、クロック信号102のトラッキングエッジにおいて、しかも意図された実行時点4の後の、信号点5においてしかはたらくことができない。すなわち、デバイダー112,122の同期化が必要であり、サブシステム120におけるコマンドの適切な実施をもたらすであろう。
本発明にしたがえば、様々なサブシステムのデバイダー間の位相誤差が、それぞれのデバイダーが同期化される前に、いくつかの方法の内の1つにより決定されなければならない。用いることができる技法の2つの例をここで説明する。
第1の技法においては、個々のデバイダーに同期している出力が相対位相測定を行う1つまたはそれより多くの回路に送られる。測定確度は、非分割クロックの1サイクル未満まで正確である必要がある。これは、単一高忠実度測定または一連の低忠実度測定により達成できる。位相計を実装するための多くの技法が当業者によく知られており、あるいは時間−デジタル変換器(TDC)を上記の測定を達成するために用いることもできる。
第2の技法においては、送信器及び受信器が他の適する入力を有していれば、これらも位相測定を行うために用いることができる。例えば、デジタイザまたはアナログトリガシステムによりアナログ入力を利用できる。既知の位相関係をもつ信号がそれぞれの入力に印加される。デジタイザの場合には、デジタイズされた波形の検査及びデバイダー情報により、波形タイミングとデバイダー位相の間の関係をそれぞれのデジタイザについて決定することが可能になる。アナログトリガについては、TDCを用いてデバイダー位相に対する入力信号の直接測定を行うことができる。これは、やはり、単一高忠実度信号波形エッジまたは一連の低忠実度信号波形エッジに関して実施することができる。
いずれの場合にも、様々なデバイダー間の位相差が分かれば、それぞれのデバイダーは既知の位相関係に調節される。この較正プロセスには、回路が(例えば温度の変化等により)ドリフトしたかも知れないと考えられる場合に限って反復される必要がある。
当業者には、調節を実施するための数多くの方法がよく知られている。そのような技法の1つが図3に示される。
高速クロック310が適切なゲート312へ入力される。デバイダー318の他のサブシステムのデバイダーとの同期化を可能にするためにデバイダー318の位相を遅延させるためのゲート312への信号315を、位相制御素子314が供給する。したがって、位相制御素子314が信号315をゲート312に送信すると、高速クロック信号310から完全なクロックサイクルが取り除かれる。すなわち、高速クロック信号310の完全な波形ではなく、改変された波形317がデバイダー318に転送される。クロックサイクルが1つ失われているから、デバイダー318のタイミングは1クロックサイクルだけ遅延されるであろう。デバイダー(112,122)の位相を同期化するために、任意の数のクロックサイクルを取り除くことができる。
これでシステムは正規の動作の準備が整った。動作中、論理信号またはコード化されたメッセージにより、個々のサブシステムのそれぞれにコマンドが送信される。特定のサブシステムのデバイダーの位相が特定の位相に達するまでコマンドは実行されないであろうから、このコマンドの到着時点は、厳密ではない。実際上、イネーブル(またはマーカー)信号が、分割されたクロック上で共通ソースにより発生され、次いで、それぞれのシステムの分割されたクロックに同期している全ての仕向け先システム上でサンプリングされるだけでよい。デバイダーの正しい位相合せにより、イネーブル信号は、その信号の送信にかかわるいかなる精確なタイミングも必要とせずに、受け側システムの設定及びホールド時間に対する要件を容易に満たすことができる。
そこで、本発明にしたがうシステムの較正及び動作を図4に示す。ステップ410において、利用されるべき様々なサブシステムが起動される。この時、サブシステムは同期化されていない。次いで、ステップ420において、デバイダー位相関の関係が測定される。このプロセスに対する一技法が、図5に示されるグラフにしたがって実施される。初めに、同等のエッジをもつ同等の波形が2つのデジタイザチャネル(510,520)へ入力される。デジタイザチャネル(510,520)が比較されると、デジタイザチャネルは位相差530を示す。波形の間の関係を示すために用いられた技法が、デバイダーの位相が合わせられていると想定しているため、この位相差が発生する。デバイダー間の位相差は、2つの波形の間の見かけの遅延(530)として測定することができる。
図4に戻ると、デバイダー間の位相関係が決定されてしまうと、デバイダーの内の1つまたはそれより多くが、ステップ430において、上述した技法を用いて既知の関係に調節される。これで設定が完了する。
使用中、ステップ440において、送信側サブユニットのデバイダーに同期してコマンドが発せられる。ステップ450において、発せられたコマンドが受信側のデバイダーに受信され、受信側デバイダーに同期して実行される。先の同期化のため、このコマンドは、同期化された全てのサブシステム上で同期して実施されるであろう。
本発明の別の変更形態により、特定のデバイダー位相において実行されるためのリクエストをコマンドが含むことが可能になろう。しかし、コマンドの正確な到着時点が実行時点を決定するために用いられることは、やはり、ないであろう。そうではなく、実行時点はデバイダーが特定の位相に達するときに決定される。
したがって、本発明の重要な特徴の1つは、コマンドまたはコマンドにより連絡されるマーカーの実施のタイミングが、コマンドまたはマーカー信号自体の送信のタイミングの精度に依存しないことである。コマンドまたはマーカーは、特定のデバイダー位相においてのみ、サンプリングされ、実施されるであろう。デバイダー位相が既知であるとすれば、このマーカーまたはコマンドが実施されるであろう正確な時点は、デバイダーにより決定される特定のクロック信号エッジであり、コマンドの到着時点ではない。
本発明を用いることができる装置の例として、デジタルオシロスコープがある。そのようなデジタルオシロスコープにおいては、いくつかの様々な受信サブシステム(デジタイザチャネル+トリガチャネル)が、上記のサブシステムへ入力されるサンプリングクロックにしたがって動作する。位相は独立に調節することができるから、サンプリングクロックは位相が合っている必要はない。デジタルオシロスコープにおいては、様々な受信信号のそれぞれに対してそれぞれのデジタイザ及びトリガ上で捕集記録を開始及び停止するために用いられるクロックサイクルにシステムが確実に一致できることを保証することが重要である。これは、適切に同期化されたデータが様々な計算に用いられることができ、表示されることができるように、(事後に)トリガに対して波形を正しく合わせ得ることを保証するために必要である。
上述した第2の技法がデジタルオシロスコープとともに使用するために選ばれる場合には、必要とされる実験をそのようなオシロスコープの普通の遅延較正を用いて実施することができる。すなわち、較正波形(例えば、方形波、正弦波またはその他のいずれかの適切な波形)が、全ての入力チャネル及びトリガチャネルのアナログ入力に印加される。トリガチャネルは分割されて落とされたクロックに同期してデジタイザに停止信号を発する。この時点においては(受信側システムの)様々なチャネルのデバイダーの位相が任意であるから、チャネルは全てランダムに停止する。トリガに対するそれぞれのデバイダーの時間オフセットは停止コマンドが実行された時点におけるデバイダーに対するデジタイズされた波形の位相に直接関係付けられるから、記録波形及びトリガの到着時点を調べることにより、トリガに対するそれぞれのデバイダーの時間オフセットを極めて精確に決定することが可能である。次いで、この情報を用いてデバイダーの位相を調節して、デバイダーを同期化する。この調節は整数個のクロックとすることができ、さらにいずれかの種類の遅延素子を用いて精細可変とすることができる。次のトリガが処理されるときには、全てのチャネルが波形に精確に同期して停止される。これは多くの用途の場合はそれぞれの波形上で同じ時点になるであろうが、インターリーブが行われる用途の場合は、変換器の相対タイミングを調節するためにデバイダーの正確な位相同期をサンプリング周期の分数または整数分だけ意図的にシフトすることができる。デジタルオシロスコープ用途では、2つの時間マーカーを発生させることが必要となり得る。第1の時間マーカーはそれぞれの変換器上で正しい位相関係をもってデシメータを起動させるために用いられる。このマーカーは捕集システムのいずれの起動準備時またはその前に発せられなければならない。第2の時間マーカーはトリガが発せられてからいくらか時間が経過した後に発生され、記録の終端にマークをつけさせるかまたは捕集システムを停止させる。この情報は単一の論理信号で、例えば論理信号の立上がりエッジ及び立下がりエッジで、コード化することは可能であるが、必要ではない。すなわち、上で述べた目的、とりわけ上記説明から明らかとなった目的が有効に達成されることがわかるであろうし、本発明の精神及び範囲を逸脱することなく上記方法の実施及び説明された構成にある種の変更がなされ得るから、上記説明に含まれ、添付図面に示される全ての事柄は、説明として解されるべきであり、限定の意味に解されるべきではないとされる。
添付される特許請求の範囲は本明細書に説明された本発明の包括的及び特定の特徴の全て並びに、文言の問題として、それらの間に属し得る本発明の範囲の言明の全てを包含することが意図されていることも当然である。
共通クロックを共有している2つのサブシステムを示す 図1のサブシステムにより発生した複数の波形を示す 本発明にしたがうデバイダーの位相を制御するためのゲーテッドクロック手法を示す 本発明にしたがう、同期化されたコマンドを設定および出力するための方法を示すフローチャートである 2つの変換器の相対位相を測定するためのオシロスコープ上での遅延測定の使用を示す
符号の説明
102 クロック信号
104 イネーブル信号
110,120 サブシステム
112,122 デバイダー
114 遅延素子
116,126 信号発生器
201,202 信号

Claims (23)

  1. 同期して動作することが望まれる複数のサブシステムを備えるシステムにおいて、前記サブシステムのそれぞれが、
    受信したクロック信号を分割し、複数のクロック信号エッジを含む信号を発生するためのデバイダーであって、前記デバイダーから発せられる前記信号の位相を前記複数のサブシステムの内の別のサブシステムのデバイダーから発せられる信号の位相との比較に基づいて調節することが可能であるデバイダー、
    前記サブシステムにより実施されるべきコマンドを受信するための受信器、及び
    前記受信されたコマンドを、前記複数のクロック信号エッジの内のあらかじめ定められた1つにおいて実施するための制御機構
    を備えることを特徴とするシステム。
  2. 前記デバイダーから発せられた前記信号の位相(またはタイミング)の直接測定値を用いて、前記デバイダー間の位相差を決定することを特徴とする請求項1に記載のシステム
  3. 前記サブシステムのそれぞれのデバイダーに対する既知のアナログ入力の位相測定値を用いて、前記デバイダー間の位相差を決定することを特徴とする請求項1に記載のシステム。
  4. 遅延較正ルーチンの変更形態を用いて前記デバイダーのそれぞれの相対位相を決定することを特徴とする請求項3に記載のシステム。
  5. ゲーテッドクロックに基づく調節技法を用いて前記デバイダーの前記位相を調節することを特徴とする請求項1に記載のシステム。
  6. 一連のデジタイザ及びアナログトリガーが同期化されていることを特徴とする請求項1に記載のシステム。
  7. 前記トリガーの送出イベントに特に関係付けられた時点が決定されることを特徴とする請求項6に記載のシステム。
  8. 一連のデジタイザチャネル上でデシメータが位相を合せて起動されることを特徴とする請求項6に記載のシステム。
  9. 前記システムがデジタルオシロスコープであることを特徴とする請求項7に記載のシステム。
  10. 複数のサブシステムを備えるシステムを同期して動作させるための方法において、
    受信したクロック信号を分割し、複数のクロック信号エッジを含む信号を前記サブシステムのそれぞれにおいて生成するステップであって、前記複数のサブシステムの内の第1のサブシステムのデバイダーから発せられた前記信号の位相を前記複数のサブシステムの内の別のサブシステムのデバイダーから発せられた信号の位相との比較に基づいて調節することが可能であるステップ、
    前記サブシステムにより実施されるべきコマンドを受信するステップ、及び
    前記受信されたコマンドを、前記複数のクロック信号エッジの内のあらかじめ定められた1つにおいて実施するステップ
    を含むことを特徴とする方法。
  11. 前記デバイダーから発せられた前記信号の位相(またはタイミング)の直接測定値を用いて前記デバイダー間の位相差を決定することを特徴とする請求項10に記載の方法。
  12. 前記サブシステムのそれぞれのデバイダーに対する既知のアナログ入力の位相測定値を用いて前記デバイダー間の位相差を決定することを特徴とする請求項10に記載の方法。
  13. 遅延較正ルーチンの変更形態を用いて前記デバイダーのそれぞれの相対位相を決定することを特徴とする請求項12に記載の方法。
  14. ゲーテッドクロックに基づく調節技法を用いて前記デバイダーの前記位相を調節することを特徴とする請求項10に記載の方法。
  15. 精細遅延素子による追加の調節を用いて、前記クロックの周期の分数分まで前記デバイダーの前記位相を調節することを特徴とする請求項14に記載の方法。
  16. 一連のデジタイザ及びアナログトリガーが同期化されていることを特徴とする請求項10に記載の方法。
  17. 前記トリガーの送出イベントに特に関係付けられた時点が決定されることを特徴とする請求項16に記載の方法。
  18. 一連のデジタイザチャネル上でデシメータが位相を合せて起動されることを特徴とする請求項16に記載の方法。
  19. 前記システムがデジタルオシロスコープであることを特徴とする請求項10に記載の方法。
  20. 複数のサブシステムを同期化するための方法において、
    前記複数のサブシステムのそれぞれに付帯するデバイダーの間の関係を測定するステップ、
    1つまたはそれより多くの前記デバイダーの位相を前記デバイダーの内の1つとの既知の関係に調節するステップ、
    前記複数のサブシステムの内の1つに付帯するデバイダーに同期してコマンドを発するステップ、
    前記サブシステムの内の1つで前記コマンドを受信するステップ、及び
    前記コマンドを受信する前記サブシステムの内の前記1つに付帯するデバイダーに同期して前記コマンドを実行するステップ
    を含むことを特徴とする方法。
  21. 前記サブシステムにおける前記コマンドの実施を遅延させるために、前記1つまたはそれより多くのデバイダーの前記位相が、前記コマンドを受信するために前記サブシステムに転送されるべきクロック信号から1つまたはそれより多くのパルスを取り除くことにより調節されることを特徴とする請求項20に記載の方法。
  22. 前記デバイダーの前記位相を前記クロックの周期の分数分まで調節するために、前記位相が精細遅延によりさらに調節されることを特徴とする請求項21に記載の方法。
  23. 前記システムがデジタルオシロスコープであることを特徴とする請求項20に記載の方法。
JP2003551908A 2001-12-11 2002-12-04 分散型システムの高精度同期化 Pending JP2005512446A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/013,600 US7076014B2 (en) 2001-12-11 2001-12-11 Precise synchronization of distributed systems
PCT/US2002/038533 WO2003050961A2 (en) 2001-12-11 2002-12-04 Precise synchronization of distributed systems

Publications (2)

Publication Number Publication Date
JP2005512446A true JP2005512446A (ja) 2005-04-28
JP2005512446A5 JP2005512446A5 (ja) 2006-02-02

Family

ID=21760768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003551908A Pending JP2005512446A (ja) 2001-12-11 2002-12-04 分散型システムの高精度同期化

Country Status (6)

Country Link
US (2) US7076014B2 (ja)
EP (1) EP1497945A4 (ja)
JP (1) JP2005512446A (ja)
CN (1) CN1618196A (ja)
AU (1) AU2002366522A1 (ja)
WO (1) WO2003050961A2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8938557B2 (en) * 2004-12-23 2015-01-20 Abb Technology Ag Method for configuring field devices
US7538590B2 (en) * 2005-07-18 2009-05-26 Micron Technology, Inc. Methods and apparatus for dividing a clock signal
US7627065B2 (en) * 2005-12-21 2009-12-01 Sun Microsystems, Inc. Generating a clock crossing signal based on clock ratios
US7583106B2 (en) * 2007-12-14 2009-09-01 Icera, Inc. Clock circuitry
US8705677B2 (en) 2011-09-27 2014-04-22 Teledyne Lecroy, Inc. Multiple channel distributed system and method
CN105763280B (zh) 2016-04-15 2019-01-25 沈阳东软医疗系统有限公司 一种时间标定板之间的时钟同步方法和装置
CN107967274A (zh) * 2016-10-19 2018-04-27 航天信息软件技术有限公司 数据库中数据同步的方法和装置
CN108023657B (zh) 2016-11-01 2019-05-17 上海东软医疗科技有限公司 一种时钟同步方法及时钟同步的控制装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2098925A5 (ja) 1970-07-31 1972-03-10 Trt Telecom Radio Electr
JPH0267033A (ja) * 1988-09-01 1990-03-07 Fujitsu Ltd 網同期システム
US5111486A (en) 1989-03-15 1992-05-05 Motorola, Inc. Bit synchronizer
EP0718995A1 (en) * 1994-12-20 1996-06-26 International Business Machines Corporation Apparatus and method for synchronizing clock signals for digital links in a packet switching mode
JPH11205293A (ja) * 1998-01-19 1999-07-30 Mitsubishi Electric Corp 内部クロック同期化方法および内部クロック同期化回路
US6188286B1 (en) 1999-03-30 2001-02-13 Infineon Technologies North America Corp. Method and system for synchronizing multiple subsystems using one voltage-controlled oscillator
US6703875B1 (en) * 2002-07-29 2004-03-09 Cisco Technology, Inc. Device for emulating phase-locked loop and method for same

Also Published As

Publication number Publication date
US20030107417A1 (en) 2003-06-12
EP1497945A2 (en) 2005-01-19
WO2003050961A2 (en) 2003-06-19
AU2002366522A8 (en) 2003-06-23
US7076014B2 (en) 2006-07-11
CN1618196A (zh) 2005-05-18
AU2002366522A1 (en) 2003-06-23
EP1497945A4 (en) 2005-03-09
WO2003050961A3 (en) 2004-11-11
US20060285617A1 (en) 2006-12-21

Similar Documents

Publication Publication Date Title
CN106253902B (zh) 具有多器件同步复位识别校正功能的多通道并行采集系统
US20060285617A1 (en) Precise synchronization of distributed systems
US7457601B2 (en) Precisely timed execution of a measurement or control action and synchronization of several such actions
JP6799369B2 (ja) 試験測定システム及び複数のオシロスコープを同期させる方法
EP2965470B1 (en) High-resolution link-path delay estimator and method for estimating a signal-path delay
JP6670061B2 (ja) 複数任意波形発生装置の同期システム、マルチawgシステム同期方法及び複数装置同期方法
CA3004791A1 (fr) Method for synchronising data converters by means of a signal transmitted from one to the next
WO1998018061A1 (en) Digital time interval measurement engine for a time of flight system
US20090238166A1 (en) Method for realtime digital processing of communications signals
US7573863B2 (en) Method for real time control of transmit chain for software radios
CN115685108A (zh) 脉冲伪码体制引信体目标模拟系统及其方法
US4633487A (en) Automatic phasing apparatus for synchronizing digital data and timing signals
US7042382B1 (en) Method of time synchronization of multiple A/D sample data records
JP7418660B2 (ja) ギガヘルツ・デジタルアナログ変換器のデータ同期に対するトリガー
Macheret et al. Development of modern digital synchronization modules at BINP
D'Addario Time and Synchronization for OVRO LWA352
Blakely IMPORTANCE OF “ACCURATE” TIME TO TEST AND MEASUREMENT OF COMPLEX DYNAMIC SYSTEMS
SU862081A1 (ru) Способ цифрового измерени частоты
WO2005048488A1 (en) Method for realtime control of transmit chain for software radios
JPS6238596A (ja) サンプリング測定方法
JPH07112193B2 (ja) シリアルデータ転送装置
JPS6244623B2 (ja)
JPH02194384A (ja) 擬似目標信号発生方法及びその装置
JPH0278985A (ja) 疑似目標信号発生装置
JPH02183188A (ja) 擬似目標信号発生方法及びその装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071106

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080206

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080214

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080306

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090203