CN1618196A - 分布式系统的精确同步 - Google Patents

分布式系统的精确同步 Download PDF

Info

Publication number
CN1618196A
CN1618196A CNA02827816XA CN02827816A CN1618196A CN 1618196 A CN1618196 A CN 1618196A CN A02827816X A CNA02827816X A CN A02827816XA CN 02827816 A CN02827816 A CN 02827816A CN 1618196 A CN1618196 A CN 1618196A
Authority
CN
China
Prior art keywords
frequency divider
subsystem
signal
clock
phase place
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA02827816XA
Other languages
English (en)
Inventor
K·M·罗伯茨
S·C·埃姆斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lecroy Corp
Original Assignee
Lecroy Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lecroy Corp filed Critical Lecroy Corp
Publication of CN1618196A publication Critical patent/CN1618196A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation

Landscapes

  • Measurement Of Unknown Time Intervals (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一种使多个子系统同步的方法,包括如下步骤:测量所述多个子系统中各子系统的相关分频器之间的关系;将所述分频器中的一个或多个分频器的相位调整为与所述分频器之一的确知关系。由同步于所述多个子系统之一的相关分频器发送命令。在所述子系统之一上接收该命令,并由同步于接收所述命令的子系统之一的相关分频器执行该命令。

Description

分布式系统的精确同步
发明背景
在许多系统中有必要启动或停止系统,或者在非常精确的时间执行特定命令或信号。但是,通常很难实现复杂系统中所有不同部件之间的这种精确同步。因此,能够提供一种实现这种同步的改进方法和装置将是有益的。
发明概述
因此,根据本发明,不采用精确地在时间上对命令进行解释,而是将校准过程用于确保只在某些特定时刻执行操作,这些特定时刻依次由足以保证可无歧义地发出命令的时间间隔隔开。
适用此方法和装置的特定应用是启动和停止多转换器数字示波器。根据这种应用,需要一系列各自包含分频器的子系统,所述分频器将高速时钟分频成适当的时钟速率。每个子系统可以根据适当的信号或编码命令启动、停止或进行其它操作。子系统将只在对应于分频器的特定相位的高速时钟的脉冲边沿上执行该操作。在该特定相位上,对低精度(low fidelity)逻辑输入采样或者执行以前排队的命令。这允许逻辑输入定时或编码命令定时远不如原时钟定时苛刻。
要有效实施本发明,则有必要知道分频器同相工作或者至少知道它们的相对相位。本发明结合了两个阶段。第一阶段,确定分频器的关系(最初关系是任意的)。在第二阶段,将相位调整为同步的。一旦这些相位经过调整,就可能用不精确的信号(逻辑信号或编码消息)传送命令,该命令直到到达每个子系统中分频器的特定同步边沿时才予以执行。此操作将在每个子系统中对应于调整过的分频器相位的高速时钟的特定边沿上执行。
可以采用两种备选技术来测量分频器的分频器的相对相位。第一种技术基于直接测量。第二种技术利用数字化器子系统或模拟触发器子系统的模拟输入来测量子系统的分频器相对于其输入信号的相位。对于数字化器,这是通过记录分频器的相位连同数字化信号来实现的。例如,这可以通过将分频器用于提供二进制表示的样本数的最低有效位来实现。对于模拟触发器,要确定输入信号和分频器的特定相位之间的时间。通过处理数字化样本或触发时间,可以事后确定分频器相位与其模拟输入之间的关系。
对于相位调整,可采用的一种技术是关闭预定数量的送往分频器的时钟脉冲,以便使其相位滞后确定数量。本专业的技术人员还可以采用许多替代方案。
其它系统已采用了若干用于使各部件同步的技术。在一些系统中,各部件系统的时钟被停止,随后从公共源启动。该中断流的第一边沿由不同接收系统用作公共时间标记,所有随后的时间可以与该公共时间标记相关。此系统的优点在于,只需要分配一个高质量信号(时钟)。而其缺点在于,与连续时钟相比,由于必须使该时钟停止或启动,因而更加难以保持该时钟的信号精度。此方案的一种变型是将最后的时钟沿用作标志。
根据已采用的另一种技术,将使能指示信号传送给两个接收子系统,这两个接收子系统根据由公共源提供的时钟工作。该信号必须在两个接收系统上都满足具体的建立和保持时间要求。此系统的缺点在于,必须在时钟和该信号之间维持精确的建立和保持关系,因而必须以很高的精度来传送这两个信号。对于甚高速系统,常常还有必要实现对难以校准的使能信号和时钟之间的关系进行可编程定时调整。如果时钟频率不恒定,就有必要确保使能信号和时钟的传播延迟匹配,以便对所有时钟频率而言,建立和保持时间都可以得到满足。
根据以前已经采用的另一种技术,将较低频时钟分配给不同的子系统。以同步于该时钟的方式分配使能信号。此外,可通过各种各样的标准技术,如PLL(锁相环)或倍频器在各子系统本地产生较高频时钟。其缺点是,要取得应用所需的足够性能,倍频可能非常昂贵。因此,本发明的目的就是在不需要中断时钟且不需要精确定时的命令信道来传送命令的条件下提供适当的同步能力。从本说明书和附图,就可以部分地清楚本发明的其它目的和优点。本发明因此包括几个步骤、这些步骤的一个或多个步骤与其它各步骤的关系以及适于执行这类步骤的单元组合和部件配置,如下详细说明将对所有这些方面予以举例说明,而本发明的范围将在权利要求书中予以指明。
附图简述
为了更完整地理解本发明,参考如下说明和附图,附图中:
图1显示了共享一个公共时钟的两个子系统;
图2显示了根据图1所示子系统产生的多个波形;
图3图示了根据本发明的用于控制分频器相位的门控时钟方法;
图4是描述根据本发明的用于建立和发出同步命令的方法的流程图;以及
图5说明采用示波器上的延迟测量来测量两个转换器的相对相位。
优选实施例的详细说明
为了说明本发明的功能,首先将采用类比。类比一组各自具有一门大炮的个人,其中每个人具有可靠的计时器(即一旦运行即保持精确时间),其中任何一个计时器均未设置成正确时间。每个人位于与其它人距离相当远的地方,所以这些人之间的话音需要一些时间来传送。所有人都期望精确地按钟点(精确到最接近的秒)使其大炮开火,但这仅在无法预定的某些钟点(按指示)才进行。
任何期望发送信息的个人对想要接收该信息的个人进行一系列试验。例如,每隔一秒从任意位置发送一次滴答。这些滴答由所有计时器用于使其秒针超前,每次滴答超前一秒。这保证了个人的计时器在试验期间不会彼此漂移。但是,仅凭此信息不足以知道实际时间。还要进行进一步的试验来实现这种同步。这些同步试验可属于两种可能的类型。
首先,个人可以集合起来进行校对,以使他们的钟表显示正确的时间。如果未显示正确的时间,则对表进行调整。各人在已使其表同步之后,返回到其大炮处。可采用的一种替代方法是,一个人发射一系列根据其计时器设定为在12:00整爆炸的照明弹,接收方对其测量误差取平均,以便可以将其计时器非常精确地设定为与发送方的计时器匹配。就此类比而言,可以忽略光的传播时间。用于调整个人钟表的方法是:如果先前该表快得不多,则让该表停走几秒钟以使时间滞后;否则进行大的调整,
在校准和同步之后,在工作期间,在特定钟点后约30分钟(或任何其它足以远离钟点标志的其它时间),发送方(所述个人之一)高声下达是否在下一钟点使所有大炮开火的指令。每个接收方(其它个人)听见该指令,随后准备在下一钟点准时使其大炮开火。一个大的优点是,口头传达开火指令的时机对大炮的准时开火并非关键。限制是大炮只能按钟点开火。
在以下对本发明的说明中,所述类比中的计时器对应于分频器,而所述类比中的计时器上显示的时间对应于分频器的相位。
参考图1,其中显示了两个子系统110和120。子系统110包括分频器112、延迟单元114和信号发生器116。子系统120包括分频器122和信号发生器126。时钟信号102输入到分频器112和122,同时在信号发生器116上产生同步于分频器112的(但经过延迟的)使能信号104,并将此信号转发给信号发生器126,以使其同步于分频器122动作。选择延迟单元114,以便在使分频器112和122正确同步时即可实现安全通信,下面将对此加以讨论。
根据本发明,每个接收系统上施加的连续时钟102应该是同步的。这些时钟必须具有相同的频率和任意恒定的相位关系。该时钟可以在各接收系统上进行倍频,以便产生其它同步的频率时钟信号。但是,本发明仅在这种倍频因子不是如下讨论的分频比的整数倍时才有用。
如下所述,每个子系统含分频器(112,122),分频器(112,122)基于连续时钟102产生较低频的时钟。选择各子系统上的分频比要折衷考虑两个要求。分频比越大,就可能使标记器动作的时刻的时间间隔越大,因为每单位时间内分频器相位只重复较少的几次。分频比越小,则必须以更高的时间精度来发送要执行的命令,因为重复的分频器相位之间的间隔时间上相隔较近。最初,这些分频器的相位是任意的(在上电期间确定的)。分频器包含允许对分频器相位进行调整的装置。这种装置的示例包括抑制时钟周期的门控电路,以便使其相位延迟预定数量的原时钟周期。本专业的技术人员可以想到实现这种功能的其它各种方案。
图2显示了由图1所示子系统产生的多个信号。如图所示,分频器112产生同步于时钟信号102的边沿的信号201。可以在信号201的边沿(点1或4)上执行操作。分频器112产生还同步于时钟信号102的边沿的信号202。可以在信号202的边沿上(点2或5)执行操作。但是,因为分频器112和122的相位不匹配,点2和5上来自分频器112的信号202是在时钟信号102的下降沿上产生的,位置上偏离信号201的点1和4。一旦根据点3上的信号1产生了使能信号104,则可确定预计的操作时刻4。虽然第一子系统110可以在此预定时刻操作,但因为分频器112和122之间不正确的相位,子系统120可只在信号点5上操作,即在操作4的预定时刻之后、时钟信号102的后沿上进行操作。因此,需要使分频器112和122同步,以正确执行子系统120中的命令。
根据本发明,各子系统的分频器之间的相位差必须在可以使其同步之前通过若干种方法之一确定。下面描述可以采用的两种例示技术:
在第一种技术中,将同步于各分频器的输出路由到可进行相对相位测量的一个或多个电路。测量精度需要精确到少于未分频时钟的1个周期。这也可以利用一次高精度测量或一系列较低精度测量来实现。可以将本专业众所周知的用于实现相位计或时间到数字转换器的若干技术用于实现这种测量。
在第二种技术中,如果发送器和接收器具有其它合适的输入,则这些输入还可用于进行相位测量。例如,利用数字化器或模拟触发器系统,可以获得模拟输入。将具有确知相位关系的信号加到每个输入上。就数字化器而言,检查数字化波形和分频器信息使波形定时和分频器相位之间的关系对每个数字化器而言是确定的。对于模拟触发器,可以用TDC直接测量分频器输入信号相位。同样,这可以在一个高精度信号波形边沿或一系列低精度信号波形边沿上完成。
在任何一种情况下,一旦已知各分频器之间的相位差,就可以将其调整为确知的关系。这种校准过程仅需要在相信电路可能已经发生漂移(例如由于温度等发生变化)时才重复。
本专业人员熟知一些用于实现这种调整的技术。这种技术之一如图3所示。
将高速时钟310输入到适当的门电路312。相位控制单元314向门电路312提供信号315以使分频器318的相位延迟,从而可以使该分频器与其它子系统的分频器同步。因此,当相位控制314将信号315发送到门电路312时,就从高速时钟信号310中删除完整的时钟周期。因此,将经过修改的波形317而非完整的高速时钟信号310转发至分频器318。因为缺失了一个时钟周期,所以分频器318的定时将延迟一个时钟周期。为使分频器(112,122)的相位同步,可以删除任意数量的时钟周期。
所述系统现已就绪,可进行正常操作。在工作中,通过逻辑信号或编码消息向各子系统发送命令。该命令的到达时间不是关键性的,因为该命令直到特定子系统的分频器的特定相位到达时才会被执行。实际上,所必需的仅仅是,由公共源在其分频时钟上产生使能(或标志)信号并在同步于各系统的分频时钟的所有目的系统上对它们进行采样。通过校准各分频器,使能信号可以容易地满足接收系统的建立和保持时间要求,而又无需有关该信号传输的任何精确定时。
因此,图4显示了根据本发明的系统的校准和操作过程。在步骤410中,所用各子系统上电。此时,这些子系统不是同步的。随后,在步骤420测量分频器相位之间的关系。依照图5所示的图解,应用一种用于此处理步骤的技术。首先,将包括相同边沿的相同波形输入到两个数字化器通道(510,520)中。在比较数字化器通道(510,520)时,它们表现出相位差530。造成此相位差的原因是用于使波形相关联的技术假定各分频器是同步的。各分频器之间的相位差可以作为两个波形之间的视在延迟(530)来测量。
再次参照图4,一旦确定了分频器之间的相位关系,就在步骤430利用上述讨论的技术来将一个或多个所述分频器的相位调整为确知的关系。这就完成了建立步骤。
使用期间,在步骤440同步于发送子单元的分频器发送命令。在步骤450,接收发送的命令并同步于接收端的分频器执行该命令。因为先前已实现了同步,故所有同步子系统将同步执行该命令。
本发明的另一种变型为,允许命令包含要在分频器的特定相位执行的请求。但同样不需要用精确的命令到达时间来确定执行时间。确切地说,执行时间是在分频器处于适当相位时确定的。
因此,本发明的一个重要特征为,执行命令或命令传送的标志的定时不依赖于发送命令或标志信号本身的精确定时。仅仅在分频器的特定相位才对命令进行采样并予以执行。假定分频器相位是已知的,则执行该标志或命令的精确时刻为分频器所确定的时钟信号的特定边沿,而不是命令的到达时间。
可以利用采用本发明的装置的一个实例包括数字示波器。在这种数字示波器中,几个不同的接收子系统(数字化器通道+触发器通道)根据输入到以上子系统的采样时钟来工作。这些采样时钟不必同相,因为可以独立调整其相位。在数字示波器中,重要的是要确保系统可以可靠地匹配如下时钟周期,即用于启动和停止各数字化器上的捕获记录和不同接收信号中每个接收信号对应的触发器的时钟周期。确保波形可以(在事后)正确地与触发器同步是必要的,以便正确同步的数据可用于各种计算并可予以显示。
如果选择上述第二种技术用于数字示波器,则可以采用这种示波器的正常延迟校准来进行必需的试验。因此将校准波形(例如方波、正弦波或任何适当的波形)施加到所有输入通道和触发通道的模拟输入端上。触发通道同步于其向下分频的时钟向数字化器发送停止信号。由于此刻各通道(接收系统)中分频器的相位是任意的,故这些通道都随机停止。通过查看记录波形和触发到达时间,可以非常精确地确定每个分频器相对于触发的时间偏移,因为在执行停止命令时触发直接与数字化波形相对于分频器的相位相关。此信息随后用于调整分频器的相位以便使它们同步。此调整可以为整数个时钟,并且还可采用任何一种延迟单元来加以细调。在处理下一个触发时,所有通道均同步于波形精确地停止。对于大多数应用,这将是每个波形上的同一点,但对于交替应用(interleaved application),可以有意使分频器的精确相位偏移采样周期的几分之一或几个采样周期,以便调整转换器的相对定时。在数字示波器应用中,可能有必要产生两个时间标志。第一个时间标志用于通过正确的相位关系启动每个转换器上的抽取器。该标志必需在捕获系统启动时或之前发出。第二个时间标志是在触发发生之后某个时间产生的,它标志记录结束或使捕获系统停止。可能但不一定要以单一逻辑信号来对此信息编码,例如其上升和下降沿。
由此可见,前述说明中所陈述的目的得到了有效的实现,并且因为可以在不背离本发明的范围和精神的前提下,在执行以上方法的过程中以及对所提出的结构作出某些变化,所以以上说明中所包含的及附图中所示的所有主题应视为说明性而非限制性的。
还应理解,所附权利要求书用于涵盖本文所述的本发明的所有一般的和特定的特征并且有关本发明范围的所有陈述在语言上可说成是落于其中。

Claims (23)

1.一种包括多个期望同步工作的子系统的系统,每个所述子系统包括:
分频器,用于对收到的时钟信号进行分频并生成包括多个时钟信号沿的信号,由所述分频器发出的所述信号的相位可根据与所述多个子系统中另一子系统的分频器发出的信号的相位的比较结果来加以调整;
接收器,用于接收由所述子系统执行的命令;以及
控制装置,用于在所述多个时钟信号沿中预定的一个时钟信号沿执行所述接收的命令。
2.如权利要求1所述的系统,其特征在于,将对所述分频器发出的所述信号的相位(定时)的直接测量值用于确定所述分频器之间的相位差。
3.如权利要求1所述的系统,其特征在于,将确知模拟信号相对于各子系统的分频器的相位测量值用于确定所述分频器之间的相位差。
4.如权利要求3所述的系统,其特征在于,将延迟校准例程的变型用于确定各分频器的相对相位。
5.如权利要求1所述的系统,其特征在于,将基于门控时钟的调整技术用于调整所述分频器的相位。
6.如权利要求1所述的系统,其特征在于,模拟触发器和一系列数字化器是同步的。
7.如权利要求6所述的系统,其特征在于,确定具体与所述触发事件相关的时刻。
8.如权利要求6所述的系统,其特征在于,在同相的一系列数字化器通道上启动抽取器。
9.如权利要求7所述的系统,其特征在于,所述系统是数字示波器。
10.一种以同步方式操作包括多个子系统的系统的方法,包括如下步骤:
对收到的时钟信号进行分频并在每个子系统上生成包括多个时钟信号沿的信号,由所述多个子系统中的第一子系统发出的所述信号的相位可根据与所述多个子系统中另一子系统的分频器发出的信号的相位的比较结果来加以调整;
接收由所述子系统执行的命令;以及
在所述多个时钟信号沿中预定的一个时钟信号沿执行所述接收的命令。
11.如权利要求10所述的方法,其特征在于,将对所述分频器发出的所述信号的相位(定时)的直接测量值用于确定所述分频器之间的相位差。
12.如权利要求10所述的方法,其特征在于,将确知模拟信号相对于各子系统的分频器的相位测量值用于确定所述分频器之间的相位差。
13.如权利要求12所述的方法,其特征在于,将延迟校准例程的变型用于确定各分频器的相对相位。
14.如权利要求10所述的方法,其特征在于,将基于门控时钟的调整技术用于调整所述分频器的相位。
15.如权利要求14所述的方法,其特征在于,将采用细延迟单元的额外调整用于将所述分频器的相位调整为所述时钟周期的几分之一。
16.如权利要求10所述的方法,其特征在于,一系列数字化器和模拟触发器是同步的。
17.如权利要求16所述的方法,其特征在于,确定具体与所述触发事件相关的时刻。
18.如权利要求16所述的方法,其特征在于,在同相的一系列数字化器通道上启动抽取器。
19.如权利要求10所述的方法,其特征在于,所述系统是数字示波器。
20.一种用于使多个子系统同步的方法,包括如下步骤:
测量所述多个子系统中各子系统的相关分频器之间的关系;
将所述分频器中的一个或多个分频器的相位调整为与所述分频器之一的确知的关系;
同步于所述多个子系统之一的相关分频器发送命令;
在所述子系统之一上接收所述命令;以及
同步于接收所述命令的所述子系统的所述一个子系统的相关分频器来执行所述命令。
21.如权利要求20所述的方法,其特征在于,采用如下方式调整所述分频器中的所述一个或多个分频器的所述相位:从将要转发给接收所述命令的所述子系统的时钟信号中删除一个或多个脉冲,以便使所述子系统延迟执行所述命令。
22.如权利要求21所述的发放,其特征在于,还采用将所述分频器的相位调整为所述时钟周期的几分之一的精细延迟来进一步调整所述相位。
23.如权利要求20所述的系统,其特征在于,所述系统是数字示波器。
CNA02827816XA 2001-12-11 2002-12-04 分布式系统的精确同步 Pending CN1618196A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/013,600 US7076014B2 (en) 2001-12-11 2001-12-11 Precise synchronization of distributed systems
US10/013,600 2001-12-11

Publications (1)

Publication Number Publication Date
CN1618196A true CN1618196A (zh) 2005-05-18

Family

ID=21760768

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA02827816XA Pending CN1618196A (zh) 2001-12-11 2002-12-04 分布式系统的精确同步

Country Status (6)

Country Link
US (2) US7076014B2 (zh)
EP (1) EP1497945A4 (zh)
JP (1) JP2005512446A (zh)
CN (1) CN1618196A (zh)
AU (1) AU2002366522A1 (zh)
WO (1) WO2003050961A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107967274A (zh) * 2016-10-19 2018-04-27 航天信息软件技术有限公司 数据库中数据同步的方法和装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8938557B2 (en) * 2004-12-23 2015-01-20 Abb Technology Ag Method for configuring field devices
US7538590B2 (en) * 2005-07-18 2009-05-26 Micron Technology, Inc. Methods and apparatus for dividing a clock signal
US7627065B2 (en) * 2005-12-21 2009-12-01 Sun Microsystems, Inc. Generating a clock crossing signal based on clock ratios
US7583106B2 (en) * 2007-12-14 2009-09-01 Icera, Inc. Clock circuitry
US8705677B2 (en) 2011-09-27 2014-04-22 Teledyne Lecroy, Inc. Multiple channel distributed system and method
CN105763280B (zh) * 2016-04-15 2019-01-25 沈阳东软医疗系统有限公司 一种时间标定板之间的时钟同步方法和装置
CN108023657B (zh) 2016-11-01 2019-05-17 上海东软医疗科技有限公司 一种时钟同步方法及时钟同步的控制装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2098925A5 (zh) * 1970-07-31 1972-03-10 Trt Telecom Radio Electr
JPH0267033A (ja) * 1988-09-01 1990-03-07 Fujitsu Ltd 網同期システム
US5111486A (en) * 1989-03-15 1992-05-05 Motorola, Inc. Bit synchronizer
EP0718995A1 (en) * 1994-12-20 1996-06-26 International Business Machines Corporation Apparatus and method for synchronizing clock signals for digital links in a packet switching mode
JPH11205293A (ja) * 1998-01-19 1999-07-30 Mitsubishi Electric Corp 内部クロック同期化方法および内部クロック同期化回路
US6188286B1 (en) * 1999-03-30 2001-02-13 Infineon Technologies North America Corp. Method and system for synchronizing multiple subsystems using one voltage-controlled oscillator
US6703875B1 (en) * 2002-07-29 2004-03-09 Cisco Technology, Inc. Device for emulating phase-locked loop and method for same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107967274A (zh) * 2016-10-19 2018-04-27 航天信息软件技术有限公司 数据库中数据同步的方法和装置

Also Published As

Publication number Publication date
EP1497945A2 (en) 2005-01-19
WO2003050961A2 (en) 2003-06-19
US7076014B2 (en) 2006-07-11
JP2005512446A (ja) 2005-04-28
AU2002366522A8 (en) 2003-06-23
WO2003050961A3 (en) 2004-11-11
EP1497945A4 (en) 2005-03-09
US20060285617A1 (en) 2006-12-21
AU2002366522A1 (en) 2003-06-23
US20030107417A1 (en) 2003-06-12

Similar Documents

Publication Publication Date Title
CN106253902B (zh) 具有多器件同步复位识别校正功能的多通道并行采集系统
AU2004302554B2 (en) System for synchronous sampling and time-of-day clocking using an encoded time signal
JP6799369B2 (ja) 試験測定システム及び複数のオシロスコープを同期させる方法
US20060038598A1 (en) Generation and measurement of timing delays by digital phase error compensation
CN113533815B (zh) 一种基于时间戳的多通道采样同步方法
US20070258378A1 (en) Methods and systems relating to distributed time markers
CN106406174B (zh) 一种多模块多通道采集同步系统及工作方法
US20060285617A1 (en) Precise synchronization of distributed systems
CN105549379A (zh) 一种基于高精度时间基准触发的同步测量装置及方法
CN110445493A (zh) 一种基于fpga tdc的数据采集同步装置及方法
CN1123775C (zh) 一种频率、周期测量方法及装置
US5463639A (en) Automatic pattern synchronizing circuit of an error detector
US20210263076A1 (en) Systems and methods for synchronizing multiple test and measurement instruments
CN114422063A (zh) 一种时间戳脉冲同步方法
CN201185428Y (zh) 时间综合测量仪
US4633487A (en) Automatic phasing apparatus for synchronizing digital data and timing signals
CN107797441B (zh) 低抖动时钟信号的时间幅度调制数字域表示方法
TW202143676A (zh) 用以將資料從一時脈域傳輸至另一域之電路
CN113608574A (zh) 一种计算机微秒级时间输出方法、系统及校准系统
CN109738918B (zh) 一种卫星时频卡软件接口层取时精度测试方法
US20040037253A1 (en) Method for realtime digital processing of communications signals
US11757610B1 (en) Low phase noise clock recovery over a data connection
JP3555941B2 (ja) データ伝送システム試験装置
CN109257033A (zh) 高精度步进延迟系统
RU2435175C1 (ru) Автономный цифровой сейсмометр

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication