TW202143676A - 用以將資料從一時脈域傳輸至另一域之電路 - Google Patents

用以將資料從一時脈域傳輸至另一域之電路 Download PDF

Info

Publication number
TW202143676A
TW202143676A TW110106765A TW110106765A TW202143676A TW 202143676 A TW202143676 A TW 202143676A TW 110106765 A TW110106765 A TW 110106765A TW 110106765 A TW110106765 A TW 110106765A TW 202143676 A TW202143676 A TW 202143676A
Authority
TW
Taiwan
Prior art keywords
signal
clock signal
circuit
data
target
Prior art date
Application number
TW110106765A
Other languages
English (en)
Inventor
安德烈斯 比爾曼
馬汀 穆克
Original Assignee
日商愛德萬測試股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商愛德萬測試股份有限公司 filed Critical 日商愛德萬測試股份有限公司
Publication of TW202143676A publication Critical patent/TW202143676A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G01R31/31726—Synchronization, e.g. of test, clock or strobe signals; Signals in different clock domains; Generation of Vernier signals; Comparison and adjustment of the signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0624—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0041—Delay of data signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/005—Correction by an elastic buffer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Manipulation Of Pulses (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本發明涉及一種用於將一資料從一個時脈域轉移至另一時脈域之電路，該電路包含：一數位電路，其被組配用以與一來源時脈信號同步，產生一資料信號轉變，並且與一目標時脈信號同步，藉由取樣該資料信號來接收此類資料；一相位比較器，其被組配用以確定該來源時脈信號與該目標時脈信號之間的一相位關係；以及一資料信號同步電路，其被組配用以與該來源時脈信號同步，接收資料信號轉變，並且據此與該目標時脈信號同步，提供同步化資料信號轉變；其中該資料信號同步電路被組配用以在回應於該目標時脈信號之一升緣，以該資料信號之一取樣為基礎，對該同步化資料信號之一提供，與回應於該目標時脈信號之一降緣，以該資料信號之一取樣為基礎，對該同步化資料信號之一提供之間進行切換，端視該來源時脈信號與該目標時脈信號之間的該已定相位關係而定；其中該來源時脈信號與該目標時脈信號之間的該已定相位關係是該來源時脈信號與該目標時脈信號之間的一預定頻率關係。

Description

用以將資料從一時脈域傳輸至另一域之電路
本發明係有關於用於將資料從一個時脈域轉移至另一時脈域之電路、用於測試被測裝置之測試設備以及用於將資料從一個時脈域轉移至另一時脈域之方法。
隨著現代系統晶片(SoC)設計持續面臨尺寸及複雜度日益增加的挑戰，已將多個非同步時脈域運用於不同I/O介面。一基於CDC (時脈域交叉)之設計係一種有一個時脈與另一時脈非同步、或具有一可變相位關係之設計。在非同步時脈域之間轉移信號可能導致設置或保持時序違規。這些違規可能造成信號變得具有介穩性。即使同步器可消除介穩性，但不正確之使用，諸如同步信號之會聚或不適當之同步協定，亦可能導致功能性CDC錯誤。此類SoC設計之功能驗核係最複雜且昂貴之任務之一。
在一個時脈域內，適當之靜態時序分析(STA)可保證資料在時脈設置及保持時間內不會有變化。當信號從一個時脈域傳遞至另一非同步域時，由於資料可隨時變更，因此無法避免介穩性。
由於CDC錯誤沒有在設計循環之早期得到解決及驗證，因此許多設計僅在其設計循環之後期或矽驗證後才呈現功能錯誤。提出數種涵蓋範圍計量來衡量驗核之適當​​性及進度，諸如基於代碼之涵蓋範圍、有限狀態機涵蓋範圍及功能涵蓋範圍。然而，這些涵蓋範圍計量與CDC問題沒有直接關係。
另外，在用於測試一裝置之一系統中，其具有一信號，即該測試之起始信號，例如TEST_EN，其係在來源域，例如SYNCCLK，上藉由正反器驅動。此起始信號必須予以攜載到一目標時脈域內，例如FIFOCLK內，其與SYNCCLK具有相同時脈頻率，但與SYNCCLK具有一不明相位關係。在測試期間，SYNCCLK將為各個別測試運行接通及斷開。這意味著對於各測試，相位關係將不同，所以不可能以一靜態解決方案，例如藉由一STA完成之解決方案，來解決時脈域轉變，因為這無法適應相變。
對於上述問題，最常見之解決方案係如圖15所示之雙正反器電路解決方案。在圖15中，其缺點在於跨時脈域轉變所接收之信號具有2個時脈循環之時間含糊性。每當信號在捕獲時脈邊緣附近之設置/保持時窗中有變化時，這種情況便會發生。在這種狀況中，不知道正在捕獲的是信號之舊狀態還是新狀態。介穩性非為這種隨機性之唯一根本原因。抖動、信號雜訊及電力雜訊也會對此造成影響。但到了最後，這意味著其無法在確切時脈循環處起始對其有需求之測試。
移除這種含糊性之解決方案是要使用一PLL，該PLL以舉例如圖15所示滿足接收時脈域之設置及保持時間準則之一方式，將兩個時脈域之一移相(非移頻)。這樣做之缺點在於PLL安定時間非常長(幾毫秒)，並且每個時脈域交叉需要一個PLL。對於高速測試，這屬於不可接受。
為了準確地驗證時脈域交叉，在取樣信號方面，有必要避免含糊性。每當信號在捕獲FF處違反設置/保持準則時，就會發生這種含糊性。在這種狀況中，可能出現介穩性，使得無法預測正在捕獲之邏輯階。這種不確定性持續一個時脈循環。這導致2個時脈循環之捕獲信號之一及時含糊性。
用於將資料從一個時脈域轉移至另一時脈域之習知電路，例如圖16中以一簡圖所示及圖17中所示之一電路，有必要在SYNCCLK之各相變上再同步化。也就是說，對於各新測試運行，同步化/再同步化需要約1ms之PLL設定時間。第一輸入資料標示波形之開始，因此資料介面處需要嚴格之時序。也就是說，如圖15所示，FF 1確定致能轉變，而一檢相器PD確保已知之相位對準。一時脈3係一延遲時脈1 (n=1)或時脈1之倍數(n＞1)。
因此，本發明之一目的在於避免這些缺點，並因此在於為用於以一準確時序將資料從一個時脈域轉移至另一時脈域之一電路提供一改良型概念。
此目的藉由一種如請求項1用於將一資料從一個時脈域轉移至另一時脈域之電路、一種如請求項13根據本申請案用於對包含一電路之一被測裝置進行測試之一測試設備、以及一種如請求項16用於將資料從一個時脈域轉移至另一時脈域之方法來解決。
本發明之一些實施例亦提供一電腦程式，用於實行本發明方法之步驟。
根據本申請案之一第一態樣，一種用於將資料從一個時脈域轉移至另一時脈域之電路，該電路包含：一數位電路，其被組配用以與一來源時脈信號同步，產生一資料信號轉變，例如其在時間上等間隔指出一時序以供基於在一時間網格上與一取樣時間相關聯之一輸入資料值輸出一資料之一時脈信號，並且用以與一目標時脈信號同步，藉由取樣該資料信號來接收此類資料，例如其係指出一時序以供接收所提供資料之一時脈信號；一相位比較器，例如其係耦合至處理器以接收同步時脈信號，並且耦合至轉換器以接收轉換器時脈信號，其中該相位比較器被組配用以確定該來源時脈信號與該目標時脈信號之間的一相位關係，亦即該相位比較器在同步時脈信號與轉換器時脈信號之間對一升緣或一降緣之時序進行比較，藉此在該等信號之間進行相位比較；以及一資料信號同步電路，例如其包含一第一正反器FF、一選擇器及一第二正反器FF，被組配用以接收一資料信號，例如與該同步時脈信號同步提供該資料信號，其轉變與來源時脈信號同步，並且據此與該目標時脈信號同步，提供同步化資料信號轉變；其中該資料信號同步電路被組配用以在回應於該目標時脈信號之一升緣，以該資料信號之一取樣為基礎，對該同步化資料信號之一提供，與回應於該目標時脈信號之一降緣，以該資料信號之一取樣為基礎，對該同步化資料信號之一提供之間進行切換，端視該來源時脈信號與該目標時脈信號之間的該已定相位關係而定；其中該來源時脈信號與該目標時脈信號之間有例如鎖定於該預定值之一預定頻率關係。
根據本申請案之實施例，該資料信號同步電路被組配用以取決於有關該來源時脈信號與該目標時脈信號之間的該相位關係之資訊，在一第一模式與一第二模式之間進行選擇，於該第一模式中，在該目標時脈信號之一第一邊緣類型之邊緣處，例如在降緣處，取樣該資料信號，其與該來源時脈信號在時間上同步，用以取得一中間信號，並且其中在該目標時脈信號之一第二邊緣類型之邊緣處，例如在升緣處，取樣該中間信號，用以取得與該目標時脈信號在時間上同步之該同步化資料信號，於該第二模式中，在該目標時脈信號之該第二邊緣類型之邊緣處，例如在升緣處，取樣該資料信號，其與該來源時脈信號在時間上同步，用以取得與該目標時脈信號在時間上同步之該同步化資料信號。
根據本申請案之實施例，該資料信號同步電路包含：一第一正反器電路，其被組配用以接收該資料信號，例如該資料信號係不同時脈域上作為該轉換器時脈信號、並且提供自該處理器以供對準該信號資料之輸出時序的一測試信號，其中該第一正反器電路被組配用以於一第一取樣相位取樣該資料信號，例如當該相位關係指出該同步時脈信號與該轉換器時脈信號之間的一相位差之一值處於一第一預定範圍內時，例如小於一預定值時，取樣該資料信號，假若該相位差具有導致介穩性之一潛在風險，則將取樣該致能信號之相位反相以將取樣時間執行個體從該同步時脈信號之時脈邊緣移離，用以取得一取樣信號；一信號選擇器，其被組配用以接收該資料信號，並且係耦合至該第一正反器電路以接收該取樣信號，其中該信號選擇器被組配用以選擇該等已接收信號之一，例如取決於該相位關係，用來取得一所選擇信號；一第二正反器電路，其係耦合至該信號選擇器以接收該所選擇信號，其中該第二正反器電路被組配用以於一第二取樣相位取樣該所選擇信號，例如該資料信號、或該取樣信號，例如當該相位關係處於一第二預定範圍內時予以取樣，其有別於該第一預定範圍且典型與該第一預定範圍非重疊，並且其舉例而言，可指出該同步時脈信號與該轉換器時脈信號之間的一相位差之一值大於一預定值；在這種狀況中，該取樣信號之邊緣與該轉換器時脈信號同步，亦即，該等信號之輸出時序有對準，因此，不需要對準該時脈信號之上升時序。
根據本申請案之實施例，其中該來源時脈信號係提供自一裝置或由一裝置使用，例如提供自一處理器、或一記憶體、或迴路返回介面等，其中該數位電路係被組配用以在類比與數位之間轉換資料之一轉換器，例如在一數位表示型態與一類比表示型態之間轉換，例如從一數位表示型態轉換成一類比表示型態、或從一類比表示型態轉換成一數位表示型態，以及其中該資料信號係一致能信號，觸發一信號之類比/數位轉換，亦即該致能信號係與該同步時脈信號同步予以提供。
根據本申請案之實施例，該資料信號同步電路更包含：一第一先進先出電路，其係耦接至一資料源，例如該數位信號處理器，用以接收該信號資料，並且耦接至該第二正反器電路，其基於該致能信號與該轉換器時脈信號之間的相位差來計算延遲時間，用以接收該第二正反器之一輸出信號、或該第二正反器電路之一輸出信號之一延遲版本，例如其指出該轉換器之一信號資料輸出時序，其中該先進先出電路回應於該第二正反器電路之該輸出信號向該轉換器提供信號資料。
根據本申請案之實施例，該先進先出電路係經由一延遲電路耦合至該第二正反器電路之該輸出，該延遲電路使該第二正反器電路之該輸出信號延遲，例如以該轉換資料時脈信號為依據。另外，選擇器包含一多工器，其中該多工器基於有關該相位關係之該資訊來選擇輸入信號之一。
根據本申請案之實施例，該相位比較器包含一相位數位轉換器，其中該相位數位轉換器被組配用以測量該來源時脈信號與該目標時脈信號之間的相位差，以供確定該相位關係。另外，該電路包含一振盪器，其中該振盪器之一輸出信號係用作為該目標時脈信號，或其中該電路被組配用以從該振盪器之輸出信號導出該目標時脈信號。
根據本申請案之實施例，該電路被組配用以從一共用參考信號導出該來源時脈信號及該目標時脈信號，使得該來源時脈信號與該目標時脈信號之頻率處於一預定關係，例如經調節而處於一預定關係，並且使得該來源時脈信號之一相位與該目標時脈信號之一相位之間沒有鎖相，舉例而言，使得該同步時脈信號之相位與該轉換器時脈信號之相位可相對於彼此自由浮動。再者，該轉換器係一數位類比轉換器或一類比數位轉換器。
本申請案之一第二態樣，一種用於測試一被測裝置之測試設備，其包含根據本申請案之電路。根據本申請案之一實施例，該測試設備被組配用以與該來源時脈信號同步進行，例如起始，一測試流程，例如使用向該被測裝置提供信號並且對接收自一被測裝置之信號進行評估之多個通道模組的一測試流程。
根據本申請案之實施例，該測試設備被組配用以基於由該裝置向該被測裝置提供之信號值，提供使用該轉換器取得之一類比信號，舉例而言，用以藉此刺激該被測裝置，及/或其中該裝置被組配用以基於使用該分數延遲濾波從該數位電路取得之一數位化被測裝置信號取得數位資料，例如由一資料源，即一數位信號處理器，所提供之數位資料，並且用以評估該數位資料，舉例而言，用來特性化該被測裝置。
根據本申請案之一第三態樣，一種用於將資料從一個時脈域轉移至另一時脈域之方法，該方法包含：接收來自一裝置或由一裝置使用之一來源時脈信號、及由一數位電路使用之一目標時脈信號；確定該來源時脈信號與該目標時脈信號之間的一相位關係；從該裝置接收一資料信號，並據此提供一同步化資料信號；以及在回應於該目標時脈信號之一升緣，以該資料信號之一取樣為基礎，對該同步化資料信號之一提供，與回應於該目標時脈信號之一降緣，以該資料信號之一取樣為基礎，對該同步化資料信號之一提供之間進行切換，端視該來源時脈信號與該目標時脈信號之間的該確定相位關係而定；其中該來源時脈信號與該目標時脈信號之間的一頻率關係係鎖定於該預定值。
根據本申請案之一第四態樣，提供一種電腦程式，其中該電腦程式被組配用以當在一電腦或微控制器上執行時，實現上述方法，以使得上述方法係藉由該電腦程式來實施。
以下說明提出特定細節，諸如特定實施例、程序、技術等，目的是為了解釋且非限制。所屬技術領域中具有通常知識者將了解的是，除了這些具體細節外，還可運用其他實施例。舉例而言，雖然以下說明係使用非限制例示性應用來促進，仍可將技術運用於任何類型之轉換器。在一些例子中，省略眾所周知之方法、介面、電路及裝置之詳細說明，以免因不必要之細節而混淆本說明。
功能相同或均等之相等或均等元件在以下說明中係藉由相等或均等之參考符號來表示。
圖1根據本發明之一第一實施例，展示用於將資料從一個時脈域轉移至另一時脈域之一電路的一示意方塊圖。一電路100包含一數位電路4、一相位比較器、PDC 6及資料信號同步電路8。
數位電路4即另一時脈域，係耦合至PDC 6，並且向PDC 6提供一目標時脈信號。另外，數位電路4係耦合至資料信號同步電路8，並且接收同步化資料信號，亦即數位電路4被組配用以與一來源時脈信號同步產生一資料信號轉變，並且用以與一目標時脈信號同步，藉由取樣資料來接收此類資料。數位電路可以是一轉換器，即數位類比或類比數位轉換器。
PDC 6係耦合至數位電路4，用以從一個時脈域接收目標時脈信號，舉例而言，以數位電路4係一轉換器來說明，接收轉換器時脈信號，並且用以從該時脈域接收來源時脈信號，例如一同步時脈信號，該同步時脈信號係用以指出一時序以供基於與一時間網格上之一取樣時間相關聯之一輸入資料值來輸出一資料之一時脈信號，例如在時間上等間隔指出。PDC 6被組配用以進行來源時脈信號，例如同步時脈信號，與目標時脈信號，例如轉換器時脈信號，之間的一升緣或一降緣之時序比較，藉此進行該等信號之間的相位比較。也就是說，電路100被組配用以取決於有關該同步時脈信號與該轉換器時脈信號之間的該相位關係之資訊，在一第一模式與一第二模式之間進行選擇，在該第一模式中，於該轉換器時脈信號之一第一邊緣類型之邊緣處，例如降緣處，取樣將數位與類比之間的一資料轉換觸發，與該同步時脈信號在時間上同步之該致能信號，用以取得一中間信號，並且其中於該轉換器時脈信號之一第二邊緣類型之邊緣處，例如升緣處，取樣該中間信號，用以取得與該轉換器時脈信號在時間上同步之該致能信號，並且在該第二模式中，於該轉換器時脈信號之該第二邊緣類型之邊緣處取樣將數位與類比之間的一資料轉換觸發，與該同步時脈信號在時間上同步之該致能信號，用以取得與該轉換器時脈信號在時間上同步之該致能信號。
如上述，PDC 6檢測例如同步時脈信號與轉換時脈信號之間的相位差。另外，PDC 6包含一相位數位轉換器，其中該相位數位轉換器被組配用以測量該同步時脈信號與該轉換器時脈信號之間的一相位差，以供確定該相位關係。
資料信號同步電路8係耦合至PDC 6以接收有關相位關係之資訊，例如同步時脈信號與目標時脈信號之間的相位差，並且被組配用以與來源時脈信號同步接收與來源時脈信號轉變同步提供之一資料信號，並且用以據此與目標時脈信號同步提供同步化資料信號轉變。另外，資料信號同步電路8被組配用以在回應於該目標時脈信號之一升緣，以該資料信號之一取樣為基礎，對該同步化資料信號之一提供，與回應於該目標時脈信號之一降緣，以該資料信號之一取樣為基礎，對該同步化資料信號之一提供之間進行切換，端視該來源時脈信號與該目標時脈信號之間的該已定相位關係而定。
圖2展示PDC 6的一示意性時序圖，並且圖3展示PDC 6的一示意方塊圖。如圖2及3所示，向PDC 6提供一參考時脈信號REFCLK/REF_CLK及一測量時脈信號MEASCLK/MEAS_CLK。接著，PDC 6在上升之REF_CLK邊緣，即參考時脈信號之升緣，至上升之MEAS_CLK邊緣，即測量時脈信號之升緣，之間遞送延遲。如上述，PDC 6確定MEASCLK與REFCLK之間的相位差。可將相位差計算為：相位=延遲/週期。延遲係兩時脈邊緣之絕對時差。因此，當數位信號處理器DSP之分數特徵參與進來時，PDC 6必須準確。為了簡單地決策哪個時脈邊緣用於捕獲資料信號，PDC準確度不必很高。
根據本發明之第一實施例，一個時脈域，例如被組配用以提供一資料信號之一裝置，即一處理器、一記憶體或一迴路返回介面，與另一時脈域，例如數位電路4，之間的相位差係藉由PDC 6來測量。另外，基於已定相位差，資料信號同步電路8可在基於目標信號之升緣與基於目標信號之降緣之間切換同步化資料信號之一提供。因此，有可能避免由相位含糊性所造成之週期式滑脫，並且正確且以準確之時序來轉移資料信號。
另外，對於PDC 6測量，測量僅採用短時間，例如1至10微秒。與此相反，以已知技術中之PLL方法來說明，需要以更長時間等待PLL安定，例如1毫秒。因此，電路100可能以更快的速度進行。
圖4根據本發明之一第二實施例，展示用於將資料從一個時脈域轉移至另一時脈域之一電路的一方塊圖。與第一實施例之差異在於一裝置2，亦即，根據第二實施例之電路200更包含被組配用以提供或使用一來源時脈信號之裝置2。因此，裝置2係耦合至PDC 6以提供一來源時脈信號，並且耦合至資料信號同步電路8以提供一資料信號。電路200之其他組態與電路100相同，並且省略進一步解釋以避免不必要之重複說明。
電路100、200可包含一振盪器，例如一電壓控制鋸齒振盪器，其中該振盪器之一輸出信號係用作為該轉換器時脈信號，或其中該電路被組配用以從該振盪器之輸出信號導出該轉換器時脈信號。該電路被組配用以從一共用參考信號導出該同步時脈信號及該轉換器時脈信號，使得該同步時脈信號之頻率與該轉換器時脈信號之頻率處於一預定關係。
圖5根據本發明之一第三實施例，展示一示意方塊圖。所示係用於測試一被測裝置5之一測試設備，被測裝置5係連接至數位電路(DAC) 4之輸出，其包含根據本發明之一電路。如圖5所示，資料信號同步電路8包含一第一正反器電路FF 10、例如多工器12之一信號選擇器、一第二正反器電路FF 14及一先進先出輸出電路FIFO 16。FIFO 16係耦合至一資料源，例如一數位信號處理器，用以接收信號資料，並且經由用於藉由一可編程數量之目標時脈信號循環使FF 14之輸出信號延遲之一附加延遲電路(「延遲N」)耦合至第二FF 14。時脈循環之選擇方式使得當FIFO中有足夠之資料可用，並且被測裝置應該經由DAC接收資料時，FIFO致能信號READ_EN在正確之時間點恰好變為作動，其中FIFO 16回應於延遲電路之輸出信號READ_EN向轉換器提供信號資料。
第一FF10係耦合至裝置2，例如一處理器、一記憶體或一迴路返回介面，用於接收一資料信號TEST_EN，資料信號TEST_EN例如係在不同來源時脈域SYNCCLK上作為目標時脈信號FIFOCLK之一測試信號，並且提供自該裝置以供對準該信號資料之輸出時序，其中 FF 10被組配用以當該相位關係指出該來源時脈信號與該目標時脈信號之間的一相位差之一值處於一第一預定範圍內時，例如小於一預定值時，於一第一取樣相位取樣該資料信號，假若該相位差具有導致介穩性之一潛在風險，則將取樣該資料信號之相位反相以將取樣時間執行個體從該來源時脈信號之時脈邊緣移離，用以取得一取樣信號。有關來源時脈域SYNCCLK與目標時脈域FIFOCLK之間的相位關係之資訊係藉由相位數位轉換器(PDC) 6來測量。
信號選擇器，即多工器12，係耦合至裝置2以供接收資料信號TEST_EN，並且係耦合至第一FF 10以接收取樣信號，其中多工器12被組配用以例如取決於相位關係來選擇所接收信號之一，用以取得一所選擇信號EN_SYNC。多工器12基於與相位關係有關之資訊來選擇輸入信號之一。
第二FF 14係耦合至多工器12以供接收所選擇信號EN_SYNC，其中第二FF14被組配用以當相位關係處於一第二預定範圍內時，以一第二取樣相位取樣資料信號TEST_EN，舉例而言，該第二預定範圍有別於該第一預定範圍，並且典型與該第一預定範圍未重疊，並且舉例而言，可指出同步時脈信號與轉換器時脈信號之間的一相位差之一值大於一預定值；在這種狀況中，取樣信號之邊緣與轉換器時脈信號同步，亦即，信號之輸出時序有對準，因此，不需要對準時脈信號之上升時序。
圖6係一示意性時序圖，用於解釋未給予含糊性之狀況中之正常再同步化程序。如圖6所示，當測試起始時，來源時脈信號SYNCCLK、資料信號與TEST_EN係同步化，並且目標時脈信號FIFOCLK與同步化資料信號EN_SYNCED係同步化。在這項實例中，來源時脈信號之升緣與目標時脈信號之升緣相距很遠。在這種狀況中，會將多工器12切換為直接將TEST_EN當作來源用於旁通正反器10之所選擇信號EN_SYNC。由於來源時脈信號與目標時脈信號之升緣相距很遠，因此在藉由正反器14捕獲EN_SYNC信號時不會有含糊性。數位電路(轉換器) 4能夠以一正確時序接收資料信號。
圖7根據本發明之第三實施例，展示一示意性時序圖。與圖6之不同之處在於，來源時脈信號SYNCCLK與目標時脈信號FIFOCLK之時脈邊緣彼此非常接近。如圖7所指，波形之開始係由資料信號TEST_EN確定，因此，如參考數字符號30所指，有可能使來源時脈信號SYNCCLK之升緣與資料信號TEST_EN之升緣相匹配。在這種狀況中，來源時脈信號之升緣與資料信號之升緣非常接近。在這種狀況中，隨著目標時脈信號之升緣捕獲TEST_EN信號會由於違反捕獲正反器之設置/保持準則而導致含糊性，變得不清楚目標時脈信號之哪個時脈循環捕獲TEST_EN信號。為了克服這種情況，首先隨著正反器10在N_FIFOCLK之升緣上捕獲資料(相當於在FIFOCLK之降緣上捕獲)導致信號EN_SYNC而捕獲信號TEST_EN。接著，一第二正反器14在FIFOCLK之升緣上捕獲EN_SYNC以產生信號EN_SYNCED。同步化資料信號EN_SYNCED一律回應於目標時脈信號之升緣。含糊性，即對資料信號TEST_EN進行取樣之含糊性，係藉由切換到已由反向目標時脈信號N_FIFOCLK捕獲之一信號而得以避免。因此，有可能以一正確時序向數位電路提供資料信號。
如上述，波形之開始係藉由資料信號TEST_EN信號確定，因此，資料介面處之時序要求相對寬鬆。
圖8展示可在圖14所示之本申請案之實施例中實施之一處理塊操作的一決策圖。該區塊具有從PDC，例如PDC 6，獲得所測量相位值之一功能，用以決定哪種操作案例有相關，並且從而施加edge_select及delay_select。
圖9展示圖14的示意圖及圖8的決策圖中所指之操作案例1的一示意性時序圖。操作案例1指出一信號en_r展示一含糊性之一狀況。另外，操作案例1具有以下準則： 0≦相位＜0.25， edge_select= 下降 (1)，以及 delay_select = 否(0)。
圖10展示圖14的示意圖及圖8的決策圖中所指之操作案例2的一示意性時序圖。操作案例2指出一信號en_f展示一含糊性之一狀況。另外，操作案例2具有以下準則： 0.25≦相位＜0.75 edge_select = 上升(0) delay_select = 否(0)
圖11展示圖14的示意圖及圖8的決策圖中所指之操作案例3的一示意性時序圖。操作案例3指出一信號en_r展示含糊性、有施加額外延遲之一狀況。另外，操作案例3具有以下準則： 0.75≦相位＜1 edge_select = 下降(1) delay_select = 是(1)
圖12展示一示意圖，其指出圖14的示意圖及圖8的決策圖中所指之全部三種案例之操作範圍。如圖12所指，同步信號fifo_en之升緣將在來源信號fifoen_s之升緣後之一個及兩個時脈循環出現。因此，各別案例1至3之含糊性得以有效避免。
圖13根據本發明之一第四實施例，展示一流程圖，其指出用於將一資料從一個時脈域轉移至另一時脈域之一方法之步驟。
首先，接收由一數位電路使用之一來源時脈信號及一目標時脈信號(步驟10)。也就是說，一相位比較器，即如圖1所示之PDC 6，舉例來說，例如從數位電路，即圖1或圖2中之數位電路4，接收來源時脈信號及目標時脈信號。可從一處理器、一記憶體或一迴路返回介面提供同步時脈。
其次，確定該來源時脈信號與該目標時脈信號之間的一相位關係(S12)，並且從該裝置接收一資料信號(S14)。也就是說，在資料信號同步電路處，例如圖1或圖2中之資料信號同步電路8，與來源時脈信號同步接收資料信號轉變。
接著，在回應於該目標時脈信號，例如FIFOCLK，之一升緣，以該資料信號，例如FIFOCLK，之一取樣為基礎，對該同步化資料信號，例如EN_SYNCED，之一提供，與回應於目標時脈信號FIFOCLK之一降緣，以資料信號TEST_EN之一取樣為基礎，對同步化資料信號EN_SYNCED之一提供之間進行切換，端視該來源時脈信號與該目標時脈信號之間的該確定相位關係而定(S16)。也就是說，該資料信號同步電路選擇取樣類型，例如在如圖7所示之升緣處或降緣處取樣之取樣類型。該來源時脈信號與該目標時脈信號之間的一頻率關係係鎖定於該預定值。接著，以其為基礎之一同步化資料信號，例如具有一所選擇提供之同步化資料信號，例如EN_SYNCED，係經由FIFO 16提供至數位電路4 (S18)。
根據本申請案之一第四態樣，提供一種電腦程式，其中該電腦程式被組配用以當在一電腦或微控制器上執行時，實現上述方法，以使得上述方法係藉由該電腦程式來實施。
圖14展示所揭示實施例之一修改實例的示意圖。如上述，本申請案之實施例藉由使用PDC測量兩時脈域之間的相位差，然後使用能夠在接收時脈之升緣或降緣上捕獲TEST_EN信號之一特殊接收電路，來解決含糊性問題。一控制邏輯決定哪個邊緣適合。這避免用於測試起始之兩個時脈循環的含糊性，因為有可能確切地確定哪個時脈循環正在捕獲信號，如圖14所示。
雖然已在一設備的背景下說明一些態樣，清楚可知的是，這些態樣也代表對應方法之說明，其中一程序塊或裝置對應於一方法步驟或一方法步驟之一特徵。類似的是，以一方法步驟為背景說明之態樣也代表一對應方塊或一對應設備之項目或特徵的說明。該等方法步驟中有一些或全部可藉由(或使用)一硬體設備來執行，舉例如：一微處理器、一可規劃電腦或一電子電路。在一些實施例中，最重要之方法步驟中有一或多者可藉由此一設備來執行。
發明性資料串流可儲存於一數位儲存媒體上，或可予以在諸如一無線傳輸介質之一傳輸介質、或諸如網際網路之一有線傳輸介質上傳輸。
取決於某些實作態樣要求，可將本申請案之實施例實施成硬體或軟體。可實作態樣可使用一數位儲存媒體來進行，例如軟式磁片、藍光(Blu-Ray)、CD、ROM、PROM、EPROM、EEPROM或快閃記憶體，可數位儲存媒體上有儲存電子可讀控制信號，可等電子可讀控制信號與一可規劃電腦系統相配合(或能夠相配合)而得以進行各別方法。因此，數位儲存媒體可以是電腦可讀。
根據本發明之一些實施例包含有一具有電子可讀控制信號之資料載體，可等電子可讀控制信號能夠與一可規劃電腦系統相配合而得以進行本文中所述方法之一。
一般而言，可將本申請案之實施例實施成具有一程式碼之一電腦程式產品，當該電腦程式產品在一電腦上執行時，該程式碼係運作來進行該等方法之一。該程式碼舉例而言，可儲存在一機器可讀載體上。
其他實施例包含用於進行本文中所述方法之一、儲存在一機器可讀載體上之一電腦程式。
換句話說，本發明方法之一實施例因此係具有一程式碼之一電腦程式，當該電腦程式在一電腦上運行時，該程式碼係用於進行本文中所述方法之一。
本發明方法之再一實施例因此係一資料載體(或一數位儲存媒體、或一電腦可讀媒體)，其包含有、上有記錄用於進行本文中所述方法之一的電腦程式。一資料載體、數位儲存媒體或經記錄媒體典型屬於有形及/或非暫時性。
本發明方法之再一實施例因此係一資料串流或一信號串，其代表用於進行本文中所述方法之一的電腦程式。資料串流或信號串舉例而言，可被組配用以經由一資料通訊連線來轉移，例如經由網際網路轉移。
再一實施例包含有例如一電腦之一處理手段、或一可規劃邏輯裝置，係組配來或適用於進行本文中所述方法之一。
再一實施例包含一電腦，該電腦具有安裝於其上用於進行本文中所述方法之一的電腦程式。
根據本發明之再一實施例包含一設備或一系統，其係組配來(例如以電子方式或以光學方式)將用於本文中所述其中一種方法之一電腦程式轉移至一接收器。接收器舉例而言，可以是一電腦、一行動裝置、一記憶體裝置或類似者。該設備或系統舉例而言，可包含用於轉移該電腦程式至該接收器之一檔案伺服器。
在一些實施例中，一可規劃邏輯裝置(例如一可現場規劃閘陣列)可用於進行本文中所述方法之功能的一些或全部。在一些實施例中，一可現場規劃閘陣列可與一微處理器相配合，以便進行本文中所述方法之一。一般而言，該等方法較佳的是藉由任何硬體設備來進行。
本文中所述之設備可使用一硬體設備、或使用一電腦、或使用一硬體設備與一電腦之一組合來實施。
本文中所述之設備、或本文中所述設備之任何組件可予以至少部分實施成硬體及/或軟體。
上述實施例對於本發明之原理而言只具有說明性。據瞭解，布置結構之修改及變例以及詳細說明在本文中對於所屬技術領域中具有通常知識者將會顯而易見。因此，意圖是僅受限於待決專利請求項之範疇，並且不受限於藉由本文中實施例之說明及解釋所介紹之特定細節。
2:操作案例 4:數位電路 5:被測裝置 6:PDC 8:資料信號同步電路 10:第一正反器電路 12:多工器 14:第二正反器電路 16:先進先出電路 30:資料信號 100:電路 S10~S18:步驟
在下文中，本申請案之實施例係參照圖式予以更詳細地說明，其中： 圖1根據本申請案之本發明之一第一實施例，展示用於將資料從一個時脈域轉移至另一時脈域之一電路的一示意方塊圖； 圖2根據本申請案之本發明之第一實施例，展示一相位比較器的一示意性時序圖； 圖3根據本申請案之本發明概念，展示根據圖2之相位比較器的一示意方塊圖； 圖4根據本申請案之本發明之一第二實施例，展示用於將資料從一個時脈域轉移至另一時脈域之一電路的一方塊圖； 圖5根據本申請案之本發明之一第三實施例，展示一示意方塊圖，其指出用於測試一被測裝置之一測試設備； 圖6係一示意性時序圖，用於解釋未給予含糊性之狀況中之正常再同步化程序； 圖7根據本申請案之本發明之第三實施例，展示一示意性時序圖； 圖8繪示可在本申請案之實施例之一中實施之一處理塊操作的一示意圖； 圖9展示圖8的示意圖中所指之操作案例1的一示意性時序圖； 圖10展示圖8的示意圖中所指之操作案例2的一示意性時序圖； 圖11展示圖8的示意圖中所指之操作案例3的一示意性時序圖； 圖12展示一示意圖，其指出圖8的示意圖中所指之全部三種案例之操作範圍； 圖13根據本申請案之本發明概念之一第四實施例，展示一流程圖，其指出用於將資料從一個時脈域轉移至另一時脈域之一方法之步驟； 圖14根據本申請案之本發明之一修改實施例，展示用於將資料從一個時脈域轉移至另一時脈域之一電路的一示意方塊圖； 圖15根據先前技術之一實例，展示一示意方塊圖及一示意性時序圖； 圖16展示根據先前技術的示意方塊圖，用以避免含糊性；以及 圖17根據一先前技術，展示一示意性時序圖。
4:數位電路
6:PDC
8:資料信號同步電路
100:電路

Claims (17)

  1. 一種用於將一資料從一個時脈域轉移至另一時脈域之電路，該電路包含： 一數位電路，其被組配用以與一來源時脈信號同步，產生一資料信號轉變，並且與一目標時脈信號同步，藉由取樣該資料信號來接收此類資料； 一相位比較器，其中該相位比較器被組配用以確定該來源時脈信號與該目標時脈信號之間的一相位關係；以及 一資料信號同步電路，其被組配用以與該來源時脈信號同步，接收資料信號轉變，並且據此與該目標時脈信號同步，提供同步化資料信號轉變； 其中該資料信號同步電路被組配用以在回應於該目標時脈信號之一升緣，以該資料信號之一取樣為基礎，對該同步化資料信號之一提供，與回應於該目標時脈信號之一降緣，以該資料信號之一取樣為基礎，對該同步化資料信號之一提供之間進行切換，端視該來源時脈信號與該目標時脈信號之間的已定之該相位關係而定； 其中該來源時脈信號與該目標時脈信號之間的已定之該相位關係是該來源時脈信號與該目標時脈信號之間的一預定頻率關係。
  2. 如請求項1之電路，其中該資料信號同步電路被組配用以取決於有關該來源時脈信號與該目標時脈信號之間的該相位關係之資訊，在以下兩者之間進行選擇： 一第一模式，其中在該目標時脈信號之一第一邊緣類型之邊緣處取樣該資料信號，其與該來源時脈信號在時間上同步，用以取得一中間信號，並且其中在該目標時脈信號之一第二邊緣類型之邊緣處取樣該中間信號，用以取得與該目標時脈信號在時間上同步之該同步化資料信號；以及 一第二模式，其中在該目標時脈信號之該第二邊緣類型之邊緣處取樣該資料信號，其與該來源時脈信號在時間上同步，用以取得與該目標時脈信號在時間上同步之該同步化資料信號。
  3. 如請求項1或2其中一項之電路，其中該資料信號同步電路包含： 一第一正反器電路，其被組配用以接收該資料信號，其中該第一正反器電路被組配用以於一第一取樣相位取樣該資料信號，用以取得一取樣信號； 一信號選擇器，其被組配用以接收該資料信號，並且係耦合至該第一正反器電路以接收該取樣信號，其中該信號選擇器被組配用以選擇該等已接收信號之一以取得一所選擇信號； 一第二正反器電路，其係耦合至該信號選擇器以接收該所選擇信號，其中該第二正反器電路被組配用以於一第二取樣相位取樣該所選擇信號。
  4. 如請求項1至3之電路， 其中該來源時脈信號係提供自一裝置或由一裝置使用， 其中該數位電路係被組配用以在類比與數位之間轉換資料之一轉換器，以及 其中該資料信號係一致能信號，其觸發一信號之類比與數位轉換。
  5. 如請求項3或4之電路，其中該資料信號同步電路更包含： 一第一先進先出電路，其係耦接至一資料源以接收該信號資料，並且耦接至該第二正反器電路以接收該第二正反器之一輸出信號、或該第二正反器電路之一輸出信號之一延遲版本，其中該先進先出電路回應於該第二正反器電路之該輸出信號向該數位電路提供信號資料。
  6. 如請求項5之電路，其中該先進先出電路係經由一延遲電路耦合至該第二正反器電路之該輸出，該延遲電路使該第二正反器電路之該輸出信號延遲。
  7. 如請求項3至6其中一項之電路，其中該選擇器包含一多工器，其中該多工器基於有關該相位關係之該資訊來選擇輸入信號之一。
  8. 如請求項1至7其中一項之電路，其中該相位比較器包含一相位數位轉換器，其中該相位數位轉換器被組配用以測量該來源時脈信號與該目標時脈信號之間的相位差，以供確定該相位關係。
  9. 如請求項1至8其中一項之電路，其中該電路包含一振盪器，其中該振盪器之一輸出信號係用作為該目標時脈信號，或其中該電路被組配用以從該振盪器之輸出信號導出該目標時脈信號。
  10. 如請求項1至9其中一項之電路，其中該電路被組配用以從一共用參考信號導出該來源時脈信號及該目標時脈信號，使得該來源時脈信號與該目標時脈信號之頻率處於一預定關係，並且使得該來源時脈信號之一相位與該目標時脈信號之一相位之間沒有鎖相。
  11. 如請求項4至10中任一項之電路，其中該轉換器係一數位類比轉換器。
  12. 如請求項4至11中任一項之電路，其中該轉換器係一類比數位轉換器。
  13. 一種用於測試一被測裝置之測試設備， 其包含如請求項1至12中任一項之電路。
  14. 如請求項13之測試設備， 其中該測試設備被組配用以與該來源時脈信號同步進行一測試流程。
  15. 如請求項14之測試設備， 其中該設備被組配用以基於所提供信號值向該被測裝置提供使用該轉換器取得之一類比信號，及/或 其中該處理器被組配用以取得基於使用分數延遲濾波從該數位電路取得之一數位化被測裝置信號提供之數位資料，並且用以評估該數位資料。
  16. 一種用於將一資料從一個時脈域轉移至另一時脈域之方法，該方法包含： 接收由一數位電路使用之一來源時脈信號及一目標時脈信號； 確定該來源時脈信號與該目標時脈信號之間的一相位關係； 接收一資料信號，並且據此提供一同步化資料信號；以及 在回應於該目標時脈信號之一升緣，以該資料信號之一取樣為基礎，對該同步化資料信號之一提供，與回應於該目標時脈信號之一降緣，以該資料信號之一取樣為基礎，對該同步化資料信號之一提供之間進行切換，端視該來源時脈信號與該目標時脈信號之間的該確定相位關係而定； 其中該來源時脈信號與該目標時脈信號之間的一頻率關係係鎖定於該預定值。
  17. 一種電腦程式，當該電腦程式在一電腦或微控制器上運行時，用於進行如請求項16之方法。
TW110106765A 2020-04-09 2021-02-25 用以將資料從一時脈域傳輸至另一域之電路 TW202143676A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/EP2020/060143 2020-04-09
PCT/EP2020/060143 WO2021204388A1 (en) 2020-04-09 2020-04-09 Circuit for transferring data from one clock domain to another

Publications (1)

Publication Number Publication Date
TW202143676A true TW202143676A (zh) 2021-11-16

Family

ID=70285682

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110106765A TW202143676A (zh) 2020-04-09 2021-02-25 用以將資料從一時脈域傳輸至另一域之電路

Country Status (7)

Country Link
US (1) US12092688B2 (zh)
JP (1) JP2023520723A (zh)
KR (1) KR20220166775A (zh)
CN (1) CN114631283A (zh)
DE (1) DE112020007048T5 (zh)
TW (1) TW202143676A (zh)
WO (1) WO2021204388A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117095713B (zh) * 2023-08-23 2024-03-19 上海奎芯集成电路设计有限公司 一种基于传输速率的信号相位转换电路
CN118566703B (zh) * 2024-08-05 2024-10-15 湖南进芯电子科技有限公司 一种亚稳态实时监测并动态校正的系统及方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2666708B2 (ja) * 1993-12-24 1997-10-22 日本電気株式会社 データ転送装置
US5987081A (en) * 1997-06-27 1999-11-16 Sun Microsystems, Inc. Method and apparatus for a testable high frequency synchronizer
US6473439B1 (en) * 1997-10-10 2002-10-29 Rambus Incorporated Method and apparatus for fail-safe resynchronization with minimum latency
US6549046B1 (en) * 2000-12-29 2003-04-15 Cisco Technology, Inc. Method and apparatus for phase aligning two clock signals utilizing a programmable phase adjustment circuit
JP2002232402A (ja) * 2001-02-07 2002-08-16 Toyo Commun Equip Co Ltd クロック信号の自動位相反転回路
US7231009B2 (en) * 2003-02-19 2007-06-12 Silicon Image, Inc. Data synchronization across an asynchronous boundary using, for example, multi-phase clocks
US7242737B2 (en) * 2003-07-09 2007-07-10 International Business Machines Corporation System and method for data phase realignment
JP2005109955A (ja) * 2003-09-30 2005-04-21 Matsushita Electric Ind Co Ltd 非同期通信回路
US7672805B2 (en) * 2003-11-26 2010-03-02 Advantest Corporation Synchronization of modules for analog and mixed signal testing in an open architecture test system
KR100757921B1 (ko) * 2006-03-07 2007-09-11 주식회사 하이닉스반도체 반도체 메모리 장치의 ｄｌｌ 회로 및 클럭 지연 고정 방법
US8451034B2 (en) * 2008-07-25 2013-05-28 Advantest Corporation Clock hand-off circuit
JP2012060395A (ja) * 2010-09-08 2012-03-22 Panasonic Corp Ｐｌｌ周波数シンセサイザ
US9143315B2 (en) * 2013-10-25 2015-09-22 Advanced Micro Devices, Inc. Predictive periodic synchronization using phase-locked loop digital ratio updates
US9438256B2 (en) * 2014-06-03 2016-09-06 Apple Inc. Slow to fast clock synchronization
US10057020B2 (en) * 2015-11-19 2018-08-21 Tektronix, Inc. Joint estimation of coefficients for skew, gain imbalance and channel response for signal sources
US10454483B2 (en) 2016-10-24 2019-10-22 Analog Devices, Inc. Open loop oscillator time-to-digital conversion
FR3068193A1 (fr) * 2017-06-23 2018-12-28 Stmicroelectronics (Grenoble 2) Sas Dispositif de synchronisation d'horloge
CN114641934A (zh) * 2020-04-09 2022-06-17 爱德万测试公司 用于在数字和模拟之间转换信号的电路

Also Published As

Publication number Publication date
CN114631283A (zh) 2022-06-14
DE112020007048T5 (de) 2023-03-30
KR20220166775A (ko) 2022-12-19
US12092688B2 (en) 2024-09-17
WO2021204388A1 (en) 2021-10-14
JP2023520723A (ja) 2023-05-18
US20220260635A1 (en) 2022-08-18

Similar Documents

Publication Publication Date Title
CN106253902B (zh) 具有多器件同步复位识别校正功能的多通道并行采集系统
JP5613666B2 (ja) 自動試験装置システム用追跡回路及び方法
US12092688B2 (en) Circuit for transferring data from one clock domain to another
TWI622270B (zh) 用於平衡高速串列數位介面之信道之間的偏斜之方案
US7287105B1 (en) Asynchronous-mode sync FIFO having automatic lookahead and deterministic tester operation
US9191193B1 (en) Clock synchronization
KR100995812B1 (ko) 시험 장치, 시험 방법, 및 프로그램
US9026402B2 (en) Method and apparatus for synchronization of test and measurement apparatuses
JP6799369B2 (ja) 試験測定システム及び複数のオシロスコープを同期させる方法
JP2004530203A (ja) 同期バス・インターフェースのための自動遅延検出およびレシーバ調節の方法およびシステム
US10965442B2 (en) Low-power, low-latency time-to-digital-converter-based serial link
WO2004061465A1 (ja) 半導体試験装置
CN115685725A (zh) 测量设备的时钟校准装置和测量设备
US7984351B2 (en) Data transfer device and method thereof
CN115541955B (zh) 一种实现模拟触发的示波器
TWI777418B (zh) 用以將信號在數位與類比間轉換之電路及方法、測試設備以及電腦程式
CN117054949A (zh) 一种多台数字示波器的采样同步校正方法
US11522549B2 (en) Time-to-digital converter and signal alignment method using the same
TWI400596B (zh) 同步接收電路及方法
CN111030688B (zh) 一种外部输入时钟rpck的同步系统及其方法
Mennicke et al. Dealing with Clock Domain Crossing in Multiphase Clock Time-to-Digital Converters using Multiplexer Synchronizers
CN112104362B (zh) 控制多路时钟以确定相位关系输出的方法及系统
JPH08316942A (ja) 非同期データ伝送回路
JP2004144599A (ja) 半導体集積回路
JPH0560810A (ja) スキユー検出回路