JPH07112193B2 - シリアルデータ転送装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシリアルデータの転送に利用する。本発明はデ
ィジタルデータ符号を１ビットづつ送受信するシリアル
データ転送装置に関する。

〔概要〕

本発明はディジタルデータ符号を１ビット毎に送受信す
るシリアルデータ転送装置において、 送信側でデータ１ビットを出力する直前に“0"から“1"
に信号を一たん変化させ、受信側でこの変化を受信デー
タの読み取りタイミングの基準として使用することによ
り、 送信側および受信側の回路を簡単に構成できるようにし
たものである。

〔従来の技術〕

従来のシリアルデータ転送には、調歩同期方式、読み出
しクロックを並行して伝送する同期方式、あるいはRZ符
号伝送方式などがありそれぞれ実用化されている。

第３図は調歩同期方式の転送方法を示すタイムチャート
である。この方式は一定数の１ビットデータを１タイム
スロット（１ビット幅）の“0"信号と１タイムスロット
幅以上の“1"の信号とではさみ込み転送する。はじめの
“0"信号はスタートビット、最後の“1"信号はストップ
ビットと呼ばれ、受信側ではスタートビットの先頭時間
を基準にあらかじめ決められた転送速度（ビットレー
ト）で読み出してクロックを作り出し、各ビットを読み
出す方法がとられている。

また、第４図は読み出しクロック信号を並行して伝送す
る同期方式による転送を示すタイムチャートである。デ
ータとクロックはそれぞれ別の信号線で伝送される。

第５図はRZ符号伝送方式における一符号例を示すタイム
チャートである。このRZ符号伝送方式の場合“1"の符号
に含まれるクロック成分を受信側で抽出して読み出しク
ロックを作り出し、そのクロックによってデータを読み
出す方法がとられている。

〔発明が解決しようとする課題〕

上述したようにさまざまなデータ転送方式が従来から使
用されているが、このような従来技術には次に示すよう
な問題点があった。

調歩同期方式では周波数精度の高い発振器を必要とし、
受信側の回路構成が複雑である。また、RZ符号伝送方式
では周波数精度の高い発振器を必要とするうえに、受信
側のクロック抽出回路がきわめて複雑であり、データに
“0"の符号が連続するとクロックの抽出ができなくなり
受信不能におちいる。さらに、読み出しクロックを並行
して伝送する同期方式では、受信側の構成は極めて簡単
であるが、１本のデータ信号線に対応して別に１本のク
ロック伝送用信号線が必要となる。

本発明はこのような問題を解決するもので、簡単な回路
構成でデータ転送を行うことができる装置を提供するこ
とを目的とする。

〔課題を解決するための手段〕

本発明は、送信装置と、この送信装置の送信信号を回線
を介して受信する受信装置とを備え、前記送信装置は、
前記回線に１ビット毎にシリアルに二値信号を送信する
手段を含み、前記受信装置は、前記回線からの受信信号
を１ビット毎に同期させて検出する手段を含むシリアル
データ転送装置において、前記送信装置に、各ビット毎
に送信データの直前に、送信クロックに同期する短いパ
ルスを送信する手段を備え、前記受信装置に、前記短い
パルスに同期して受信信号を検出する受信手段を含むこ
とを特徴とする。

前記受信手段は、入力信号がそのＤ入力に与えられるＤ
形フリップフロップと、その入力信号を前記短いパルス
に相当する時間だけ遅延させ、前記Ｄ形フリップフロッ
プのＴ入力に与える遅延回路とを含み、前記受信装置
に、自走発振器を備え、この自走発振器は、受信入力に
到来する前記短いパルス信号をその周期トリガとするこ
とができる。

〔作用〕

“0"または“1"のデータ符号を１ビットづつ送受信する
ことに、送信側では送信データ１ビットを出力する直前
にすべてのビットタイミングで“0"から“1"へ信号を一
旦変化させる。受信側ではこの変化をビットクロックと
して利用し、受信データの読みとりタイミングの基準と
して使用する。

これにより、受信側では容易に読み取りタイミング信号
を得ることができ、そのために受信回路が簡単にでき、
クロック用の信号線が不要となる。また、送信側で転送
速度を自由に変化させても受信側ではそのまま転送デー
タを受信することができる。

〔実施例〕

次に、本発明実施例を図面に基づいて説明する。第１図
は本発明実施例の回路構成を示す図、第２図は本発明実
施例の送信装置の転送信号波形を示すタイムチャート、
第３図は本発明実施例の受信装置の転送信号波形を示す
タイムチャートである。

本発明実施例は、送信装置１と、この送信装置１の送信
信号を回線３を介して受信する受信装置２とを備え、送
信装置１には、回線３に１ビット毎にシリアルに二値信
号を送信する手段を含み、さらに、各ビット毎に送信デ
ータの直前に、送信クロックに同期する短いパルスを送
信する手段を構成する遅延回路11、モノマルチバイブレ
ータ12、微分回路13、整流器14、およびアンドゲート15
を備え、受信装置２には、回線３からの受信信号を１ビ
ット毎に同期させて検出する手段と、前記短いパルスに
同期して受信信号を検出する手段として、入力信号がそ
のＤ入力に与えられるＤ形フリップフロップ21と、その
入力信号を前記短いパルスに相当する時間だけ遅延さ
せ、Ｄ形フリップフロップ21のＴ入力に与える遅延回路
22とを含み、さらに自走発振器23を備え、この自走発振
器23は、受信入力に到来する前記短いパルス信号をその
周期トリガとする。

本発明実施例の信号波形は第２図及び第３図に示すよう
に転送しようとするデータの１ビット毎に転送の直前に
論理値“0"から“1"への変化が与えられる。これによ
り、受信装置２側では“0"から“1"への変化をそのまま
受信データ１ビットの読み取り信号として使用すること
ができる。

すなわち、受信装置２に入力されたシリアルデータ信号
は所定の時間遅延回路22を通過して読み出しクロック信
号として簡単、かつ確実にフリップフロップ21に１ビッ
トのデータを送信する。フリップフロップ21は転送デー
タ１ビット毎にその直前にタイミング信号を持っている
ために従来必要とされた高精度の発振器や複雑なクロッ
ク抽出回路などを用いることなく転送することができ
る。

さらに、データの転送スピードを送信装置１側で一方的
に変化させても受信装置２側では何らの支障なく受信す
ることができる。

〔発明の効果〕

以上説明したように本発明によれば、転送データ信号の
中に１ビット毎に転送直前に“0"から“1"へ信号を変化
させることにより、受信側で容易に読み取りタイミング
信号を得ることができるために受信回路を極めて簡単に
構成することができ、クロック用の信号線を別に用意す
る必要がなくなる。さらに、送信側で転送速度を自由に
変えさせても受信側ではそのまま転送データを受けとる
ことができるなどの効果がある。

【図面の簡単な説明】

第１図は本発明実施例の回路構成を示す図。 第２図は本発明実施例の送信装置の転送信号波形を示す
タイムチャート。 第３図は本発明実施例の受信装置の転送信号波形を示す
タイムチャート。 第４図は従来例における調歩同期方式の転送信号波形の
一例を示すタイムチャート。 第５図は従来例における読み出しクロック信号を並行し
て伝送する同期方式のデータ信号とクロック信号の波形
の一例を示すタイムチャート。 第６図は従来例におけるRZ符号伝送方式の信号波形の一
例を示すタイムチャート。 １…送信装置、２…受信装置、３…回線、11、22…遅延
回路、12…モノマルチバイブレータ、13…微分回路、14
…整流器、15…アンドゲート、21…フリップフロップ、
23…自走発振器。

Claims (3)

【特許請求の範囲】
1. 【請求項１】送信装置と、この送信装置の送信信号を回
   線を介して受信する受信装置とを備え、 前記送信装置は、前記回線に１ビット毎にシリアルに二
   値信号を送信する手段を含み、 前記受信装置は、前記回線からの受信信号を１ビット毎
   に同期させて検出する手段を含む シリアルデータ転送装置において、 前記送信装置に、各ビット毎に送信データの直前に、送
   信クロックに同期する短いパルスを送信する手段を備
   え、 前記受信装置に、前記短いパルスに同期して受信信号を
   検出する受信手段を含む ことを特徴とするシリアルデータ転送装置。
2. 【請求項２】前記受信手段は、 入力信号がそのＤ入力に与えられるＤ形フリップフロッ
   プと、 その入力信号を前記短いパルスに相当する時間だけ遅延
   させ、前記Ｄ形フリップフロップのＴ入力に与える遅延
   回路と を含む請求項１記載のシリアルデータ転送装置。
3. 【請求項３】前記受信装置に、自走発振器を備え、 この自走発振器は、受信入力に到来する前記短いパルス
   信号をその周期トリガとする 請求項１記載のシリアルデータ転送装置。