CN104730362A - 自动测试设备以及时脉同步方法 - Google Patents
自动测试设备以及时脉同步方法 Download PDFInfo
- Publication number
- CN104730362A CN104730362A CN201310711336.4A CN201310711336A CN104730362A CN 104730362 A CN104730362 A CN 104730362A CN 201310711336 A CN201310711336 A CN 201310711336A CN 104730362 A CN104730362 A CN 104730362A
- Authority
- CN
- China
- Prior art keywords
- clock pulse
- detection module
- time interval
- time
- initial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
一种自动测试设备以及时脉同步方法,包括第一检测模块、第二检测模块、时脉产生模块与处理模块。第一与第二检测模块分别操作于第一与第二初始时脉。时脉产生模块用以产生预设时脉。处理模块用以对第一与第二检测模块提供触发信号,此触发信号用以指示第一与第二检测模块执行同步程序。于同步程序中,第一检测模块在第一时间间隔内重设时脉,并在第一时间间隔结束后参考预设时脉设定第一检测模块的时脉第一时脉,使得第一时脉同步于预设时脉。同样地,第二检测模块在第二时间间隔结束后的第二时脉会同步于预设时脉。
Description
技术领域
本发明有关于一种自动测试设备以及时脉同步方法,且特别是有关于一种可快速同步不同检测模块的时脉的自动测试设备以及时脉同步方法。
背景技术
自动测试设备(automatic test equipment,ATE),例如半导体集成电路(integrated circuit,IC)测试机台,常会遇到在同一颗集成电路下有不同测试速度要求,造成自动测试设备中的各个检测模块的信号产生频率偏移或相位偏移,使得各个检测模块的时脉(clock rate,亦称时脉速度)产生不同步的现象。
当自动测试设备对上述的集成电路检测完毕后,需要将自动测试设备中的各个检测模块的时脉进行同步,否则无下进行下一阶段的检测程序。
然而,公知的自动测试设备的同步架构大多是以延缓或加快各个检测模块的时脉来进行同步,除了控制复杂且繁复而需花费较多时间来进行同步之外,各个检测模块的时脉对应于时间轴上时也无法很精确的对准同步,造成后续的检测程序可能会因此而失准。
发明内容
有鉴于以上的问题,本揭露提出一种自动测试设备以及时脉同步方法,其通过对自动测试设备中的多个检测模块执行同步程序,使得执行完同步程序的所述多个检测模块的时脉可以同步于预设时脉。
根据本揭露一实施例中的一种自动测试设备,此自动测试设备包括第一检测模块、第二检测模块、时脉产生模块以及处理模块。其中,处理模块电性连接第一检测模块、第二检测模块与时脉产生模块。第一检测模块操作于第一初始时脉。第二检测模块操作于第二初始时脉。时脉产生模块用以产生预设时脉。处理模块用以对第一检测模块与第二检测模块提供触发信号,此触发信号用以指示第一检测模块与第二检测模块执行同步程序。其中,于同步程序中,第一检测模块在第一时间间隔内重设第一检测模块的时脉,并在第一时间间隔结束后参考预设时脉设定第一检测模块的时脉为第一时脉;第二检测模块在第二时间间隔内重设第二检测模块的时脉,并在第二时间间隔结束后参考预设时脉设定第二检测模块的时脉为第二时脉。
上述自动测试设备,其中该第一时脉与该第二时脉皆同步于该预设时脉。
上述的自动测试设备,其中该第一时间间隔内具有至少二个周期的该第一初始时脉,该第二时间间隔内具有至少二个周期的该第二初始时脉,且该第一检测模块于该第一时间间隔内的第一个周期的时脉与该第二检测模块于该第二时间间隔内的第一个周期的时脉分别用以指示该第一检测模块与该第二检测模块进行重置,该第一检测模块于该第一时间间隔内的第二个周期的时脉与该第二检测模块于该第二时间间隔内的第二个周期的时脉分别用以指示该第一检测模块与该第二检测模块进行设定。
上述的自动测试设备,其中当该第一初始时脉小于该第二初始时脉时,该第一时间间隔大于该第二时间间隔。
上述的自动测试设备,其中该第一检测模块与该第二检测模块于执行该同步程序时的时间区间定义为一同步时间间隔,该同步时间间隔接续在该触发信号结束之后,且该同步时间间隔的长度大于等于初始时脉较慢的时间间隔。
根据本揭露一实施例中的一种时脉同步方法,此时脉同步方法适用于自动测试设备,且此自动测试设备至少包括第一检测模块与第二检测模块。其中,第一检测模块与第二检测模块分别操作于第一初始时脉与第二初始时脉。时脉同步方法的步骤流程依序如下所述。首先,提供预设时脉。接着,产生触发信号,此触发信号用以指示第一检测模块与第二检测模块执行同步程序。最后,于同步程序中,第一检测模块在第一时间间隔内重设第一检测模块的时脉,并在第一时间间隔结束后参考预设时脉设定第一检测模块的时脉为第一时脉。同一时间,于同步程序中,第二检测模块在第二时间间隔内重设第二检测模块的时脉,并在第二时间间隔结束后参考预设时脉设定第二检测模块的时脉为第二时脉。
上述时脉同步方法,其中该第一时脉与该第二时脉皆同步于该预设时脉。
上述的时脉同步方法,其中该第一时间间隔内具有至少二个周期的该第一初始时脉,该第二时间间隔内具有至少二个周期的该第二初始时脉,且该第一检测模块于该第一时间间隔内的第一个周期的时脉与该第二检测模块于该第二时间间隔内的第一个周期的时脉分别用以指示该第一检测模块与该第二检测模块进行重置,该第一检测模块于该第一时间间隔内的第二个周期的时脉与该第二检测模块于该第二时间间隔内的第二个周期的时脉分别用以指示该第一检测模块与该第二检测模块进行设定。
上述的时脉同步方法,其中当该第一初始时脉小于该第二初始时脉时,该第一时间间隔大于该第二时间间隔。
上述的时脉同步方法,其中该第一检测模块与该第二检测模块于执行该同步程序时的时间区间定义为一同步时间间隔,该同步时间间隔接续在该触发信号结束之后,且该同步时间间隔的长度大于等于初始时脉较慢的时间间隔。
综合以上所述,本揭露提供一种自动测试设备以及时脉同步方法,其通过提供一个稳定的预设时脉,并且在自动测试设备中的多个检测模块于执行同步程序时,这些检测模块会在各自的时间间隔内重设各自的时脉,并且在各自的时间间隔结束之后将各自的初始时脉设定为预设时脉,据以使得执行完同步程序后的所述多个检测模块的时脉皆会同步于预设时脉。
以上的关于本揭露内容的说明及以下的实施方式的说明用以示范与解释本发明的精神与原理,并且提供本发明的专利申请范围更进一步的解释。
附图说明
图1为根据本揭露一实施例的自动测试设备的功能方块图;
图2为根据图1的自动测试设备于执行同步程序时的波形示意图;
图3为根据本揭露一实施例的时脉同步方法的步骤流程图。
其中,附图标记:
1 自动测试设备 10 第一检测模块
12 第二检测模块 14 时脉产生模块
16 处理模块 T1 第一时间间隔
T2 第二时间间隔 t1~t5 时间点
S300~S304 步骤流程
具体实施方式
以下在实施方式中详细叙述本发明的详细特征以及优点,其内容足以使任何本领域技术人员了解本发明的技术内容并据以实施,且根据本说明书所揭露的内容、申请专利范围及附图,任何本领域技术人员可轻易地理解本发明相关的目的及优点。以下的实施例进一步详细说明本发明的观点,但非以任何观点限制本发明的范畴。
请一并参照图1与图2,图1为根据本揭露一实施例的自动测试设备的功能方块图;图2为根据图1的自动测试设备于执行同步程序时的波形示意图。如图1所示,自动测试设备1主要包括第一检测模块10、第二检测模块12、时脉产生模块14以及处理模块16。其中,处理模块16电性连接第一检测模块10、第二检测模块12与时脉产生模块14。以下将分别就自动测试设备1中的各部功能模块作详细的说明。
第一检测模块10用以检测一个第一待测装置(device under test,DUT),并且是在操作于第一初始时脉(例如图2中的第一检测模块10在时间点t1之前的时脉)时对第一待测装置进行检测。第二检测模块12用以检测一个第二待测装置,并且是在操作于第二初始时脉(例如图2中的第一检测模块10在时间点t1之前的时脉)时对第二待测装置进行检测。于实务上,上述的待测装置可以为一种显示卡或网络卡(network card,亦称网络介面卡)等介面卡(interface card)中的芯片,但不以此为限。
此外,本发明在此不加以限制检测模块的数量以及检测模块所能检测的待测装置的类型,换句话说,第一检测模块10与第二检测模块12可同时检测相同类型的待测装置。于本发明实施例中,由于第一检测模块10于检测第一待测装置时的第一初始时脉小于第二检测模块12于检测第二待测装置时的第二初始时脉,使得第一检测模块10的第一初始时脉不同步于第二检测模块12的第二初始时脉。
时脉产生模块14用以产生预设时脉。于实务上,时脉产生模块14为一种振荡器(oscillator),且此振荡器可以依据自动测试设备1的实际需求而径行调整所输出时脉的周期,换句话说,预设时脉的周期为一种可变周期。
处理模块16用以对第一检测模块10与第二检测模块12提供一个触发信号(如图2中的时间点t1~时间点t2的方波),此触发信号用以指示第一检测模块10与第二检测模块12执行同步程序(sync procedure)。于实务上,处理模块16可以为一种中央处理器(central processing unit,CPU)或是微控制器(micro controlunit,MCU),但不以此为限。值得注意的是,触发信号的波形可以为任意波形,且触发信号的脉宽为预设时脉的周期的整数倍。于本发明实施例中,触发信号的波形为一种方波,且触发信号的脉宽为一个周期的预设时脉。此外,触发信号可以由检测人员触发自动测试设备1的输入模块(例如旋钮、按钮或触控面板)所产生,或者由自动测试设备1中的操作系统依据设定所产生,本发明在此不加以限制。
在实际的操作中,当第一检测模块10与第二检测模块12接收到由处理模块16所提供的触发信号后,第一检测模块10与第二检测模块12会开始执行同步程序。于此同步程序中第一检测模块10会在第一时间间隔T1(即图2中的时间点t2~时间点t5的时间区间)内重设第一检测模块10的时脉,并在第一时间间隔T1结束后参考预设时脉设定第一检测模块10的时脉为第一时脉(即图2中的第一检测模块10在时间点t5之后的时脉),使得第一检测模块10在时间点t5之后的第一时脉可以同步于预设时脉。
另一方面,于此同步程序中,第二检测模块12在第二时间间隔T2(即图2中的时间点t3~时间点t4的时间区间)内会重设第二检测模块12的时脉,并在第二时间间隔T2结束后参考预设时脉设定第二检测模块12的时脉为第二时脉(即图2中的第二检测模块12在时间点t4之后的时脉),使得第二检测模块12在时间点t4之后的第二时脉可以同步于预设时脉。借此,第一检测模块10在时间点t5之后的第一时脉与第二检测模块12在时间点t5之后的第二时脉皆会同步于预设时脉,据以使得自动测试设备1中第一检测模块10与第二检测模块12得以进行下一阶段的检测程序。
需一提的是,于本发明实施例中,在第一检测模块10与第二检测模块12接收到触发信号而开始执行同步程序的时间区间定义为同步时间间隔(即图2中的时间点t2~时间点t5的时间区间),此同步时间间隔接续在触发信号结束之后,且此同步时间间隔的长度大于等于初始时脉较慢的时间间隔,于本实施例中初始时脉较慢的时间间隔为第一时间间隔T1。此外,此同步时间间隔会大于等于触发信号的脉宽,且此同步时间间隔可以依据自动测试设备1于检测待测装置时的实际需求与复杂度而任意地增加或减少。
值得注意的是,第一时间间隔T1内具有至少二个周期的第一初始时脉,第二时间间隔T2内具有至少二个周期的第二初始时脉。其中,第一检测模块10于第一时间间隔T1内的第一个周期的时脉(即于第一时间间隔T1内中第一个出现的第一初始时脉)与第二检测模块12于第二时间间隔T2内的第一个周期的时脉(即于第二时间间隔T2内中第一个出现的第二初始时脉)分别用以指示第一检测模块10与第二检测模块12进行重置(reset)。第一检测模块10于第一时间间隔T1内的第二个周期的时脉(即于第一时间间隔T1内中第二个出现的第一初始时脉)与第二检测模块12于第二时间间隔T2内的第二个周期的时脉(即于第二时间间隔T2内中第二个出现的第二初始时脉)分别用以指示第一检测模块10与第二检测模块12进行设定(set)。
更详细来说,于第一检测模块10与第二检测模块12进行重置时,会分别清除第一检测模块10中的缓存器的数据与第二检测模块12中的缓存器的数据;于第一检测模块10与第二检测模块12进行设定时,会将第一检测模块10中的缓存器的数据与第二检测模块12中的缓存器的数据设定为原先的初始值。借此,于同步时间间隔内,第一检测模块10与第二检测模块12会分别以第一初始时脉与第二初始时脉操作至少二个周期,并于操作结束后将第一初始时脉与第二初始时脉设定为预设时脉进行操作,据以使得第一检测模块10的时脉与第二检测模块12的时脉于同步时间间隔之后会彼此同步。
于本发明实施例中,第一时间间隔T1内具有二个周期的第一初始时脉,第二时间间隔T2内具有二个周期的第二初始时脉,且由于第一检测模块10的第一初始时脉小于第二检测模块12的第二初始时脉,故第一时间间隔T1会大于第二时间间隔T2。
请一并参照图1、图2与图3,图3为根据本揭露一实施例的时脉同步方法的步骤流程图。如图3所示,此时脉同步方法适用于图1的自动测试设备1,且此自动测试设备1至少包括第一检测模块10与第二检测模块12,且第一检测模块10与第二检测模块12于执行时脉同步方法的前分别操作于第一初始时脉与第二初始时脉。以下将分别就时脉同步方法中的各步骤流程作详细的说明。
在步骤S300中,自动测试设备1会提供预设时脉。在步骤S302中,自动测试设备1会产生触发信号,其中此触发信号用以指示第一检测模块10与第二检测模块12执行同步程序。在步骤S304中,第一检测模块10会开始执行同步程序,此时第一检测模块10会在第一时间间隔T1内重设第一检测模块10的时脉,并在第一时间间隔T1结束后参考上述的预设时脉设定第一检测模块10的时脉为第一时脉。另一方面,在步骤S306中,第二检测模块12亦会开始执行同步程序,此时第二检测模块12会在第二时间间隔T2内重设第二检测模块12的时脉,并在第二时间间隔T2结束后参考上述的预设时脉设定第二检测模块12的时脉为第二时脉。借此,第一检测模块10于执行完同步程序后的第一时脉与第二检测模块12于执行完同步程序后的第二时脉皆会同步于预设时脉。
值得注意的是,第一时间间隔T1内具有至少二个周期的第一初始时脉,第二时间间隔T2内具有至少二个周期的第二初始时脉。此外,第一检测模块10于第一时间间隔T1内的第一个周期的时脉与第二检测模块12于第二时间间隔T2内的第一个周期的时脉分别用以指示第一检测模块10与第二检测模块12进行重置;第一检测模块10于第一时间间隔T1内的第二个周期的时脉与第二检测模块12于第二时间间隔T2内的第二个周期的时脉分别用以指示第一检测模块10与第二检测模块12进行设定。
此外,触发信号的波形为任意波形,且触发信号的脉宽为预设时脉的周期的整数倍。另外,当第一检测模块10的第一初始时脉小于第二检测模块12的第二初始时脉时,第一时间间隔T1会大于第二时间间隔T2。
于本发明实施例中,第一检测模块10与第二检测模块12于执行同步程序时的时间区间定义为同步时间间隔,此同步时间间隔接续在触发信号结束之后,且此同步时间间隔的长度大于等于初始时脉较慢的时间间隔。此外,同步时间间隔大于等于触发信号的脉宽。
综合以上所述,本发明实施例提供一种自动测试设备以及时脉同步方法,其通过提供一个稳定的预设时脉,并且在自动测试设备中的多个检测模块于执行同步程序时,这些检测模块会在各自的时间间隔内重设各自的时脉,并且在各自的时间间隔结束之后将各自的初始时脉设定为预设时脉,据以使得执行完同步程序后的所述多个检测模块的时脉皆会同步于预设时脉。借此,本发明实施例的自动测试设备以及时脉同步方法在要执行下一阶段的检测程序时,可以不需要重新启动自动测试设备,即可在极短的时间内对自动测试设备中的所述多个检测模块的时脉进行同步,以方便检测人员可持续地进行下一阶段的检测程序,十分具有实用性。
Claims (10)
1.一种时脉同步方法,其特征在于,适用于一自动测试设备,该自动测试设备至少包括一第一检测模块与一第二检测模块,该第一检测模块与该第二检测模块分别操作于一第一初始时脉与一第二初始时脉,该同步方法包括:
提供一预设时脉;
产生一触发信号,该触发信号用以指示该第一检测模块与该第二检测模块执行一同步程序;
于该同步程序中,该第一检测模块在一第一时间间隔内重设该第一检测模块的时脉,并在该第一时间间隔结束后参考该预设时脉设定该第一检测模块的时脉为一第一时脉;以及
于该同步程序中,该第二检测模块在一第二时间间隔内重设该第二检测模块的时脉,并在该第二时间间隔结束后参考该预设时脉设定该第二检测模块的时脉为一第二时脉。
2.如权利要求1所述的时脉同步方法,其特征在于,该第一时脉与该第二时脉皆同步于该预设时脉。
3.如权利要求1所述的时脉同步方法,其特征在于,该第一时间间隔内具有至少二个周期的该第一初始时脉,该第二时间间隔内具有至少二个周期的该第二初始时脉,且该第一检测模块于该第一时间间隔内的第一个周期的时脉与该第二检测模块于该第二时间间隔内的第一个周期的时脉分别用以指示该第一检测模块与该第二检测模块进行重置,该第一检测模块于该第一时间间隔内的第二个周期的时脉与该第二检测模块于该第二时间间隔内的第二个周期的时脉分别用以指示该第一检测模块与该第二检测模块进行设定。
4.如权利要求1所述的时脉同步方法,其特征在于,当该第一初始时脉小于该第二初始时脉时,该第一时间间隔大于该第二时间间隔。
5.如权利要求1所述的时脉同步方法,其特征在于,该第一检测模块与该第二检测模块于执行该同步程序时的时间区间定义为一同步时间间隔,该同步时间间隔接续在该触发信号结束之后,且该同步时间间隔的长度大于等于初始时脉较慢的时间间隔。
6.一种自动测试设备,其特征在于,包括:
一第一检测模块,操作于一第一初始时脉;
一第二检测模块,操作于一第二初始时脉;
一时脉产生模块,用以产生一预设时脉;以及
一处理模块,电性连接该第一检测模块、该第二检测模块与该时脉产生模块,用以对该第一检测模块与该第二检测模块提供一触发信号,该触发信号用以指示该第一检测模块与该第二检测模块执行一同步程序;
其中,于该同步程序中,该第一检测模块在一第一时间间隔内重设该第一检测模块的时脉,并在该第一时间间隔结束后参考该预设时脉设定该第一检测模块的时脉为一第一时脉,该第二检测模块在一第二时间间隔内重设该第二检测模块的时脉,并在该第二时间间隔结束后参考该预设时脉设定该第二检测模块的时脉为一第二时脉。
7.如权利要求6所述的自动测试设备,其特征在于,该第一时脉与该第二时脉皆同步于该预设时脉。
8.如权利要求6所述的自动测试设备,其特征在于,该第一时间间隔内具有至少二个周期的该第一初始时脉,该第二时间间隔内具有至少二个周期的该第二初始时脉,且该第一检测模块于该第一时间间隔内的第一个周期的时脉与该第二检测模块于该第二时间间隔内的第一个周期的时脉分别用以指示该第一检测模块与该第二检测模块进行重置,该第一检测模块于该第一时间间隔内的第二个周期的时脉与该第二检测模块于该第二时间间隔内的第二个周期的时脉分别用以指示该第一检测模块与该第二检测模块进行设定。
9.如权利要求6所述的自动测试设备,其特征在于,当该第一初始时脉小于该第二初始时脉时,该第一时间间隔大于该第二时间间隔。
10.如权利要求6所述的自动测试设备,其特征在于,该第一检测模块与
该第二检测模块于执行该同步程序时的时间区间定义为一同步时间间隔,该同步时间间隔接续在该触发信号结束之后,且该同步时间间隔的长度大于等于初始时脉较慢的时间间隔。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310711336.4A CN104730362A (zh) | 2013-12-20 | 2013-12-20 | 自动测试设备以及时脉同步方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310711336.4A CN104730362A (zh) | 2013-12-20 | 2013-12-20 | 自动测试设备以及时脉同步方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104730362A true CN104730362A (zh) | 2015-06-24 |
Family
ID=53454450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310711336.4A Pending CN104730362A (zh) | 2013-12-20 | 2013-12-20 | 自动测试设备以及时脉同步方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104730362A (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1570805A (zh) * | 2003-10-10 | 2005-01-26 | 威盛电子股份有限公司 | 不同时脉域间信号同步的装置与运作方法 |
JP2006517047A (ja) * | 2003-01-21 | 2006-07-13 | サムスン エレクトロニクス カンパニー リミテッド | ビットクロック発生装置及びビットクロック発生方法 |
CN101025642A (zh) * | 2007-04-12 | 2007-08-29 | 威盛电子股份有限公司 | 调整时钟频率的方法及系统 |
CN101103277A (zh) * | 2004-11-22 | 2008-01-09 | 泰拉丁公司 | 自动测试设备中具有用于同步的接口的仪器 |
US20080008213A1 (en) * | 2006-07-10 | 2008-01-10 | Blancha Barry E | Apparatus for and method of generating a time reference |
TWI347506B (en) * | 2007-11-13 | 2011-08-21 | Asustek Comp Inc | Clock synchronization device, clock synchronization method and clock generation device using the same |
-
2013
- 2013-12-20 CN CN201310711336.4A patent/CN104730362A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006517047A (ja) * | 2003-01-21 | 2006-07-13 | サムスン エレクトロニクス カンパニー リミテッド | ビットクロック発生装置及びビットクロック発生方法 |
CN1570805A (zh) * | 2003-10-10 | 2005-01-26 | 威盛电子股份有限公司 | 不同时脉域间信号同步的装置与运作方法 |
CN101103277A (zh) * | 2004-11-22 | 2008-01-09 | 泰拉丁公司 | 自动测试设备中具有用于同步的接口的仪器 |
US20080008213A1 (en) * | 2006-07-10 | 2008-01-10 | Blancha Barry E | Apparatus for and method of generating a time reference |
CN101025642A (zh) * | 2007-04-12 | 2007-08-29 | 威盛电子股份有限公司 | 调整时钟频率的方法及系统 |
TWI347506B (en) * | 2007-11-13 | 2011-08-21 | Asustek Comp Inc | Clock synchronization device, clock synchronization method and clock generation device using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9264049B2 (en) | Synchronous on-chip clock controllers | |
JP6799369B2 (ja) | 試験測定システム及び複数のオシロスコープを同期させる方法 | |
CN109032498B (zh) | 一种多fpga的多通道采集系统的波形量化同步方法 | |
CN102707766B (zh) | 信号同步装置 | |
CN103678062A (zh) | 一种综合测试系统及测试方法 | |
CN103875183A (zh) | 使多频率脉冲宽度调制产生器同步 | |
CN110954808A (zh) | 具有模拟测试总线的有限引脚测试接口 | |
US8144828B2 (en) | Counter/timer functionality in data acquisition systems | |
CN107132469B (zh) | 多路信号检测方法和电路及控制芯片 | |
WO2018040856A1 (zh) | 多屏显示装置的视频处理单元输出同步性检测方法和系统 | |
US9267965B2 (en) | Flexible test site synchronization | |
US20190101590A1 (en) | Transition scan coverage for cross clock domain logic | |
US20050036577A1 (en) | Systems for synchronizing resets in multi-clock frequency applications | |
CN104730362A (zh) | 自动测试设备以及时脉同步方法 | |
CN105785085A (zh) | 基于同步时钟信号下的合并单元检测模拟源及输出方法 | |
CN107797046A (zh) | 集成电路及集成电路的一输入输出接口的测试方法 | |
US20220260635A1 (en) | Circuit for transferring data from one clock domain to another | |
TWI490515B (zh) | 自動測試設備以及時脈同步方法 | |
CN102749509B (zh) | 信号采样测试方法 | |
JP2010175413A (ja) | 測定システム | |
CN113885655A (zh) | 一种信号同步器 | |
CN101153891A (zh) | 实现同步电路异步匹配进行同测的方法及其专用测试系统 | |
CN110046125B (zh) | 一种同频连续串行数据同步方法及装置 | |
GB2508172A (en) | A power-on reset signal generator which can detect short transient dips in the power supply voltage | |
CN106645855B (zh) | 一种消除四通道数字三维示波器波形随机跳动的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150624 |
|
WD01 | Invention patent application deemed withdrawn after publication |