JP6791793B2 - 半導体の製造方法及び半導体 - Google Patents

半導体の製造方法及び半導体 Download PDF

Info

Publication number
JP6791793B2
JP6791793B2 JP2017061302A JP2017061302A JP6791793B2 JP 6791793 B2 JP6791793 B2 JP 6791793B2 JP 2017061302 A JP2017061302 A JP 2017061302A JP 2017061302 A JP2017061302 A JP 2017061302A JP 6791793 B2 JP6791793 B2 JP 6791793B2
Authority
JP
Japan
Prior art keywords
block
blocks
unit
wiring
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017061302A
Other languages
English (en)
Other versions
JP2018164027A (ja
Inventor
匡哉 野田
匡哉 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Information Systems Japan Corp
Original Assignee
Toshiba Information Systems Japan Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Information Systems Japan Corp filed Critical Toshiba Information Systems Japan Corp
Priority to JP2017061302A priority Critical patent/JP6791793B2/ja
Publication of JP2018164027A publication Critical patent/JP2018164027A/ja
Application granted granted Critical
Publication of JP6791793B2 publication Critical patent/JP6791793B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

この発明は、半導体の製造方法及び、その製造方法により製造された半導体に関するものである。
従来の半導体の製造方法としては、配線層と配線層の間を絶縁体によって絶縁し、その絶縁層にVIAホールを形成して導体を充填し、上記配線層と配線層の間をVIAホールの導体を介して接続するようにしたものが知られている。
上記のような従来の半導体の製造方法の一例を図1に示す。この製造方法では、まず、例えばシリコンウエハの半導体素子上に素子電極1を作成した後に、絶縁体2を堆積し、所要の露光用のフォトレジスト3を塗布する。このフォトレジスト3を介してコンタクトのマスクパターンを露光して絶縁体2に穴を開けて、図1(1)に示すように、素子電極1の所定位置が露出した状態を得る。
次に、コンタクトとなる導電体4を堆積する(図1(2))。更に、導電体4の不要部分を研磨することによりコンタクトホールが形成された図1(3)の状態を得る。図1(3)の状態において絶縁体5を堆積し、所要の露光用のフォトレジスト6を塗布して図1(4)の状態を得る。このフォトレジスト6を介して第1配線層7のマスクパターンを露光して絶縁体5に穴を開けて、図1(5)に示すように、コンタクトの導電体4の表面が露出した状態を得る。
図1(5)の状態において第1配線層7となる導体を堆積し(図1(6))、導体の不要部分を研磨して図1(7)に示すように、素子電極1から第1配線層7までが結線された状態を得る。
次に、絶縁体8を堆積し、所要の露光用のフォトレジスト9を塗布する。このフォトレジスト9を介して第1VIAのマスクパターンを露光して絶縁体8に穴を開けて、図1(8)に示すように、第1配線層7の所定位置が露出した状態を得る。
次に、第1VIAとなる導電体20を堆積する(図1(9))。更に、導電体20の不要部分を研磨することにより第1VIAホールが形成された図1(10)の状態を得る。
上記のような従来の半導体製造方法によると、図1(10)に示すような、第1VIAホールの高さ、配線層の厚さ、コンタクトホールの高さ等は、製造工程において固定となっており、自由に高さや厚みを変更することはできなかった。従って、例えばVIAホールを用いてコンタクトを得る場合には、必ずVIAホールの高さ離れた距離の配線が必要であるから、不要な距離の配線を使う場合や半導体が無駄に厚くなるなど大型化を抑制できないという問題があった。
特許文献1には、特に、その図1B、図1C、図14C、図14D等に示されるように、複数の絶縁膜等の複数層を貫通してプラグを形成したものが開示されている。つまり、1層に限定されずにコンタクトを得るものと言える。
また、特許文献2には、例えば縦(高さ)方向に積層された3層を介して電気的接続を得るために、第1層のビアホールと、第2層のビアホールと、第3層のビアホールの位置を縦方向に垂直に連続形成しない製造方法が開示されている。即ち、第1層のビアホールに対して垂直から僅かに横方向にずれた位置に第2層のビアホールを形成し、第2層のビアホールに対して垂直から僅かに横方向にずれた位置に第3層のビアホールを形成する。第1層のビアホールと、第2層のビアホールと、第3層のビアホールは連通している。
また、特許文献3には、複数の六角柱形状の半導体層を蜂の巣状に設けて、各半導体層を分離する半導体の製造方法が開示されている。
更に、特許文献4には、シリコン島を包み囲むようにシリコン酸化膜が形成されたSIO型半導体装置が開示されている。この半導体装置では、シリコン酸化膜の層が垂直方向や水平方向ではなく、上から下或いは下から上に、傾斜した領域として形成される。従って、水平方向に別れた複数層により構成されるものではない。
特開2004−311932号公報 特開2010−251552号公報 特開昭61−284935号公報 特開平2−303048号公報
特許文献1のものは、複数の絶縁膜等の複数層を貫通してプラグを形成するものではあるが、層の厚みを変更したり、配線の方向を垂直方向と水平方向以外の方向に延ばしたりできるものではなかった。
また、特許文献2に記載の半導体製造方法によれば、傾斜させた方向へ連続するビアホールによる配線が可能である。しかしながら、1層分の厚みは相変わらず固定であり、層の厚みを調整して半導体装置を製造するものではない。
また、特許文献3に記載の半導体製造方法によれば、高さ方向に延びた柱状の半導体層を作成可能であるが、1層分の厚みに関する調整を行うものではなく、また、配線の方向を垂直方向と水平方向以外の方向に延ばしたりできるものではない。
更に、特許文献4に記載の半導体は、シリコン酸化膜を上から下或いは下から上に、傾斜した領域として形成しているが、1層分の厚みに関する調整を行うことについては、開示も示唆もなされていない。
本発明は上記のような半導体や半導体の製造方法の現状に鑑みてなされたもので、その目的は、配線や絶縁の厚みを自由に調整することが可能であり、半導体の小型化や大型化などを自由に行うことができ、しかも、配線や絶縁領域の方向を垂直方向と水平方向以外の方向に延ばすことも可能な半導体の製造方法及び、その製造方法により製造された半導体を提供することである。
本発明に係る半導体の製造方法は、複数面により所定形状に形成されたブロックを互いに面接触により隣接させて並べ、また、前記ブロックの少なくとも一部を高さ方向に前記ブロックの高さの1/N(Nは正の実数)積み上げて、配線ユニットまたは絶縁ユニットを設計し、前記設計された絶縁ユニットを1層分の絶縁層として生成する絶縁層生成工程と、前記1層分の絶縁層が生成された後に、前記設計された配線ユニットを1層分の配線層として生成する配線層生成工程とを備えることを特徴とする。
本発明に係る半導体の製造方法は、前記絶縁層生成工程では、絶縁体の堆積を行い、堆積された絶縁体にマスクパターンを用いて露光を行い、露光後にエッチングを行い、前記配線層生成工程では、前記エッチング後に導電体を堆積し、前記堆積された導電体を研磨することを特徴とする。
本発明に係る半導体の製造方法では、前記ブロックを1種または複数種の所定形状としたことを特徴とする。
本発明に係る半導体の製造方法では、高さ方向の積み上げでは、ある段に用いたブロックに対し、次段において同じ形状のブロックを逆さにして積み上げることを特徴とする。
本発明に係る半導体の製造方法では、前記ブロックの高さと同じ寸法までエッチングを行うフルエッチングと、前記ブロックの高さの2分の1の寸法までエッチングを行うハーフエッチングとを用いることを特徴とする
本発明に係る半導体の製造方法では、前記ブロックの形状を、正六角柱、角錐台としたことを特徴とする。
本発明に係る半導体の製造方法では、前記ブロックの高さ方向の間隙と、前記ブロックの横方向の間隙とに絶縁壁を設ける工程を備えることを特徴とする。
本発明に係る半導体は、高さ方向に連続する配線に関わる導体により構成された導体部位の高さ方向の寸法が、複数面により所定形状に形成されたブロックを互いに面接触により隣接させて並べ、また、前記ブロックの少なくとも一部を高さ方向に前記ブロックの高さの1/N(Nは正の実数)積み上げて、配線ユニットを形成した場合における、高さ方向に連続する配線ユニットの高さ方向の寸法であり、高さ方向に連続する絶縁に関わる絶縁体により構成された絶縁部位との高さ方向の寸法が、前記ブロックを互いに面接触により隣接させて並べ、また、前記ブロックの少なくとも一部を高さ方向に前記ブロックの高さの1/N(Nは正の実数)積み上げて、絶縁ユニットを形成した場合における、高さ方向に連続する絶縁ユニットの高さ方向の寸法であることを特徴とする。
本発明に係る半導体では、断面図を、設計した配線ユニットまたは絶縁ユニットの前記ブロックを用いた図で表した場合に、前記ブロックは、その側方に傾斜面を有し、前記導体部位または前記絶縁部位における断面図において、上下段に前記ブロックが前記傾斜面によって接した状態で連結された部位を有することを特徴とする。
本発明に係る半導体では、前記設計した配線ユニットまたは絶縁ユニットの前記ブロックを用いた図で表した場合に、前記ブロックが1種または複数種の所定形状であることを特徴とする。
本発明に係る半導体では、前記設計した配線ユニットまたは絶縁ユニットの前記ブロックを用いた図で表した場合に、高さ方向の積み上げでは、ある段に用いたブロックに対し、次段において同じ形状のブロックを逆さにして積み上げるようにして前記導体部位または前記絶縁部位が構成されることを特徴とする。
本発明に係る半導体では、前記設計した配線ユニットまたは絶縁ユニットの前記ブロックを用いた図で表した場合に、前記ブロックの形状を、正六角柱、角錐台としたことを特徴とする。
本発明に係る半導体では、前記設計した配線ユニットまたは絶縁ユニットの前記ブロックを用いた図で表した場合に、前記ブロックの高さ方向の間隙と、前記ブロックの横方向の間隙とに絶縁壁が設けられていることを特徴とする。
以上の通り、本願発明に係る半導体の製造方法によれば、複数面により所定形状に形成されたブロックを互いに面接触により隣接させて並べ、また、前記ブロックの少なくとも一部を高さ方向に前記ブロックの高さの1/N(Nは正の実数)積み上げて、配線ユニットまたは絶縁ユニットを設計し、前記設計された絶縁ユニットを1層分の絶縁層として生成する絶縁層生成工程と、前記1層分の絶縁層が生成された後に、前記設計された配線ユニットを1層分の配線層として生成する配線層生成工程とを備えるので、所定形状のブロックを高さ方向に1/N(Nは正の実数)積み上げることができ、Nを適宜変更することにより、配線や絶縁の厚みを自由に調整することが可能であり、半導体の小型化や大型化などを自由に行うことができる。
また、本願発明に係る半導体の製造方法によれば、複数面により所定形状に形成されたブロックを互いに面接触により隣接させて並べる場合に、上記ブロックの形状によっては、前記設計した配線ユニットまたは絶縁ユニットの前記ブロックを用いた図で表した場合に、前記ブロックは、その側方における傾斜面を有するようにでき、配線や絶縁領域の方向を垂直方向と水平方向以外の方向に延ばすことも可能である。
従来の半導体製造方法の製造工程を示す図。 本発明に係る半導体製造方法の第1の実施形態の製造工程を示す図。 本発明に係る半導体製造方法の第2の実施形態の製造工程を示す図。 本発明に係る半導体製造方法の第2の実施形態の製造工程により作成した半導体装置の一例の断面を示す図。 本発明に係る半導体製造方法の第2の実施形態の製造工程により作成した半導体装置のシールド構造の一例の断面を示す図。 本発明に係る半導体製造方法の第3の実施形態の製造工程を示す図。 本発明に係る半導体製造方法の第3の実施形態の製造工程により作成した半導体装置の容量素子の一例の断面を示す図。 本発明に係る半導体製造方法の第4の実施形態の製造工程に用いるブロックの形状を示す図。 本発明に係る半導体製造方法の第4の実施形態の製造工程に用いるブロックを用いた配線ユニットまたは絶縁ユニットを設計時のブロック配置を示す図。 本発明に係る半導体製造方法の第4の実施形態の製造工程に用いるブロックを用いた配線ユニットまたは絶縁ユニットを設計時のブロック配置を示す図。 本発明に係る半導体製造方法の第4の実施形態の製造工程に用いるブロックを用いた配線ユニットまたは絶縁ユニットを設計時のブロック配置を示す図。 本発明に係る半導体製造方法の第4の実施形態の製造工程に用いるブロックを用いた配線ユニットまたは絶縁ユニットを設計時の1層分の領域の一例を示す図。 本発明に係る半導体製造方法の第5の実施形態の製造工程に用いるブロックの形状を示す図。 本発明に係る半導体製造方法の第5の実施形態の製造工程により生成した半導体装置の要部断面図。 本発明に係る半導体製造方法の第5の実施形態の製造工程を示す図。 本発明に係る半導体製造方法の第6の実施形態の製造工程に用いるブロックの形状を示す図。 本発明に係る半導体製造方法の第6の実施形態の製造工程により生成した半導体装置の要部断面図。 本発明に係る半導体製造方法の第6の実施形態の製造工程を示す図。 本発明に係る半導体製造方法の第6の実施形態の製造工程により生成した半導体装置の第1例に係る配線パターンの平面図。 本発明に係る半導体製造方法の第6の実施形態の製造工程により生成した半導体装置の第2例に係る配線パターンの平面図。 本発明に係る半導体製造方法の第6の実施形態において用いるブロックの重なり状態を説明するための平面図。 本発明に係る半導体製造方法の第6の実施形態において用いるブロックにおける一つの稜の形状の端面図。
以下添付図面を参照して、本発明に係る半導体の製造方法及び半導体の実施形態を説明する。各図において同一の構成要素には、同一の符号を付して重複する説明を省略する。図2には、第1の実施形態に係る半導体の製造方法が示されている。本実施形態においては、複数面により所定形状に形成されたブロックを互いに面接触により隣接させて並べ、また、上記ブロックの少なくとも一部を高さ方向に前記ブロックの高さの1/N(Nは正の実数)積み上げて、配線ユニットまたは絶縁ユニットを設計する。なお、Nは通常は自然数とすることができるが、これに限定されず、正の実数を採用することも可能である。
本実施形態では、上記所定形状は、立方体である。また、Nは1とする。つまり、1ブロックを積みあげる。まず、絶縁層生成工程が行われる。絶縁層生成工程では、上記設計された絶縁ユニットを1層分の絶縁層として生成する。本製造方法では、まず、例えばシリコンウエハの半導体素子上に素子電極10を作成した後に、絶縁体11を堆積し、所要の露光用のフォトレジスト12を塗布する。このフォトレジスト12を介してコンタクトのマスクパターンを露光して絶縁体11に穴を開けて、図2(1)に示すように、素子電極10の所定位置が露出した状態を得る。
ここで、絶縁体11のブロックは、立方体であるから、その正面図は、図2(3)に示されるように、線分により囲まれた四角形である。この線分は、設計段階を示すために描いているもので実際には存在しない。上記の図2(1)から分かるように、絶縁体11のブロックを高さ方向に1(ブロック分)積み上げている。
次に、配線層生成工程が行われる。配線層生成工程では、上記1層分の絶縁層が生成された後に、上記設計された配線ユニットを1層分の配線層として生成する。配線ユニット13を構成するための導体を堆積する(図2(2))。ここで、絶縁体11上の導体の厚みは、配線ユニット13の高さそのものではない(配線ユニット13の高さより導体の厚みが厚い)ため、適宜な厚みとする。更に、絶縁体11上の導体の不要部分を研磨することにより配線ユニット13が形成された図2(3)の状態を得る。以上により、配線ユニット13となる導体(ブロック)は、高さ方向に1(ブロック分)積み上げられていることが分かる。この導体のブロックも立方体であるから、正面図では、線分により囲まれた四角形である。この線分は、設計段階を示すために描いているもので実際には存在しない。ここでは、配線ユニット13及びこれに隣接する絶縁ユニットを、ユニット1として記載してある。
次に、新たなユニット2を、ユニット1上に積み上げる設計により、これに対応する絶縁層生成工程と配線層生成工程が行われる。まず、絶縁層生成工程では、図2(3)の状態において絶縁体14を堆積し、所要の露光用のフォトレジスト15を塗布して図2(4)の状態を得る。このフォトレジスト15を介して露光して絶縁体14に穴を開けて、図2(5)に示すように、ユニット1の配線ユニット13の表面が露出した状態を得る。
次は、配線層生成工程である。図2(5)の状態においてユニット2の導体ユニットとなる導電体16を堆積し(図2(6))、導体の不要部分を研磨して図2(7)に示すように、素子電極10からユニット2の導体ユニットまでが結線された状態を得る。ユニット2においても、線分で囲まれた四角形は設計段階のブロックを示している。
次に、新たなユニット3を、ユニット2上に積み上げる設計により、これに対応する絶縁層生成工程と配線層生成工程が行われる。まず、絶縁層生成工程では、図2(7)の状態において、絶縁体17を堆積し、所要の露光用のフォトレジスト18を塗布する(図2(8))。このフォトレジスト18を介して露光を行い、絶縁体17に穴を開けて、図2(9)に示すように、ユニット2の配線ユニットの所定位置が露出した状態を得る。
次は、配線層生成工程である。図2(9)の状態において、ユニット3の配線ユニットとなる導電体19を堆積する(図2(9))。更に、導電体19の不要部分を研磨することにより絶縁ユニットと配線ユニットが含まれたユニット3が形成された図2(10)の状態を得る。
以上のようにして、所定形状のブロックの少なくとも一部(この実施形態では、全部)を高さ方向にブロックの高さの1/N(Nは正の実数であり、ここでは1である)積み上げる絶縁層生成工程と配線層生成工程を何度か繰り返し行って、所望の厚みの配線パターンを有する半導体を得ることができる。Nを適宜変更することにより、配線や絶縁の厚みを自由に調整することが可能である。ここでは、ユニット2の配線ユニットとユニット3の配線ユニットが高さ方向に2段連続するように配線層の形成を行っている。このため、ブロックの高さ寸法の2倍の配線層を形成したことになる。従来は、配線層は固定の厚みを有するのみであったのに対し、ユニット(ブロック)を何段重ねるかにより配線厚みを自由に調整することができるのである。本実施形態により、絶縁部についても、その厚みを自由に調整することができるのである。
以上の通り、絶縁層生成工程では、絶縁体の堆積を行い、堆積された絶縁体にマスクパターンを用いて露光を行い、露光後にエッチングを行う。また、配線層生成工程では、上記エッチング後に導電体を堆積し、上記堆積された導電体を研磨する。以上のようにしてブロックにより空間充填した配線ユニットと絶縁ユニットによる半導体装置を生成することが可能である。
本実施形態に係る半導体は、高さ方向に連続する配線に関わる導体により構成された導体部位の高さ方向の寸法と、高さ方向に連続する絶縁に関わる絶縁体により構成された絶縁部位との高さ方向の寸法が、次の要件を満たすものである。即ち、高さ方向に連続する配線に関わる導体により構成された導体部位の高さ方向の寸法が、複数面により所定形状に形成されたブロックを互いに面接触により隣接させて並べ、また、上記ブロックの少なくとも一部を高さ方向に前記ブロックの高さの1/N(Nは正の実数)積み上げて、配線ユニットを形成した場合における、高さ方向に連続する配線ユニットの高さ方向の寸法である。また、高さ方向に連続する絶縁に関わる絶縁体により構成された絶縁部位との高さ方向の寸法が、上記ブロックを互いに面接触により隣接させて並べ、また、上記ブロックの少なくとも一部を高さ方向に前記ブロックの高さの1/N(Nは正の実数)積み上げて、絶縁ユニットを形成した場合における、高さ方向に連続する絶縁ユニットの高さ方向の寸法である。
次に、第2の実施形態を説明する。この第2実施形態では、ブロックの形状を、正六角柱とする。この正六角柱形状のブロックを互いに面接触により隣接させて並べ、また、上記正六角柱形状のブロックを高さ方向に1/N(Nは正の実数であり、この実施形態では1)個分積み上げて、配線ユニットを設計する。この正六角柱形状のブロックを互いに面接触により隣接させて並べ、また、上記正六角柱形状のブロックを高さ方向にブロックの高さの1/N(Nは正の実数であり、この実施形態では2)個分積み上げて、絶縁ユニットを設計する。即ち、配線ユニットではN=1であり、絶縁ユニットではN=2である。本実施形態では、正六角柱の四辺形の一面を底面として設計する。従って、六角形の面は、正面或いは裏面となる。
以下に図3を参照して、製造方法の具体的な一例を説明する。これ以降において、ブロックを囲む線分は設計段階を示すために描いているもので実際には存在しない。まず、絶縁層生成工程では、例えばシリコンウエハの半導体素子上に素子電極30を作成した後に、絶縁体31を堆積し、所要の(ポジ)露光用のフォトレジスト32を塗布する(図3(1))。絶縁体31では、正六角柱のブロックを高さ方向に1/2(ブロック分)積み上げている。このフォトレジスト32を介してコンタクトのマスクパターンを露光しエッチングして絶縁体31に穴を開けて、図3(2)に示すように、素子電極30の所定位置が露出した図3(2)の状態を得る。本実施形態のエッチングは、EB(電子ビーム)によるエッチングを用いることができ、図3(2)のように、正六角柱の下側半分の形状に合わせた穴を開けるものとする。
次に、配線層生成工程が行われる。配線層生成工程では、上記1/2層分の絶縁層が生成された後に、上記設計された配線ユニットを1層分の配線層として生成する。配線ユニットとなる導電体33を堆積し、所要の(ネガ)露光用のフォトレジスト34を塗布する(図3(3))。フォトレジスト34は、塗布した領域がエッチングにより除去されないものであり、エッチングの結果、配線ユニットを構成する正六角柱ブロック(導電体33)の上側半分が絶縁体31から突出して露出された状態となる(図3(4))。これにより配線ユニットと絶縁ユニットからなるユニット1が形成される。
以上のように、本発明において「所定形状のブロックを高さ方向に1/N(Nは正の実数)積み上げる」とは、ユニットを構成する配線ユニットまたは絶縁ユニットのブロックの高さが、所定形状のブロックの高さの1/N(Nは正の実数)の寸法となることを意味する。従って、本実施形態では、配線ユニットでは、所定形状のブロックを高さ方向に1/1(N=1)積み上げるのに対し、絶縁ユニットでは、所定形状のブロックを高さ方向に1/2(N=2)積み上げる、ということになる。
次に、ユニット2を生成する配線層生成工程が行われる。図3(4)の状態において、絶縁体35を堆積し、所要の(ポジ)露光用のフォトレジスト36を塗布する(図3(5))。絶縁体35では、正六角柱のブロックを高さ方向に1/2(ブロック分)積み上げている。このフォトレジスト36を介して露光しエッチングして絶縁体35に穴を開けて、所要位置のユニット1の配線ユニットの片側上半分が露出した図3(6)の状態を得る。
次に、配線層生成工程が行われる。配線層生成工程では、上記1/2層分の絶縁層が生成された後に、上記設計された配線ユニットを1層分の配線層として生成する。配線ユニットとなる導電体37を堆積し、所要の(ネガ)露光用のフォトレジスト38を塗布する(図3(7))。次にエッチングを行い、エッチングの結果、配線ユニットを構成する正六角柱ブロック(導電体37)の上側半分が絶縁体35から突出して露出された状態となる(図3(8))。これにより配線ユニットと絶縁ユニットからなるユニット2が形成される。
次に、ユニット3を生成する配線層生成工程が行われる。図3(8)の状態において、絶縁体39を堆積し、所要の(ポジ)露光用のフォトレジスト40を塗布する(図3(9))。絶縁体39では、正六角柱のブロックを高さ方向に1/2(ブロック分)積み上げている。このフォトレジスト40を介して露光しエッチングして絶縁体39に穴を開けて、所要位置のユニット2の配線ユニットの片側上半分が露出した図3(10)の状態を得る。
次に、配線層生成工程が行われる。配線層生成工程では、上記1/2層分の絶縁層が生成された後に、上記設計された配線ユニットを1層分の配線層として生成する。配線ユニットとなる導電体41を堆積し、所要の(ネガ)露光用のフォトレジスト42を塗布する(図3(11))。次にエッチングを行い、エッチングの結果、配線ユニットを構成する正六角柱ブロック(導電体41)の上側半分が絶縁体39から突出して露出された状態となる(図3(12))。これにより配線ユニットと絶縁ユニットからなるユニット3が形成される。以上のようにしてブロックにより空間充填した配線ユニットと絶縁ユニットによる半導体装置を生成することが可能である。
本実施形態によれば、ユニットの重ねる段数を何段とするか設定することにより配線厚みを自由に調整することができるのである。本実施形態により、絶縁部についても、ブロックの高さ方向の寸法の1/2の刻みで、その厚みを自由に調整することができるのである。本実施形態においては、図3(2)、図3(4)、図3(6)、図3(8)、図3(10)、図3(12)においてエッチングを行っているが、ブロックの高さの2分の1の寸法までエッチングを行うハーフエッチングと称することができる。これに対し、第1の実施形態では、ブロックの高さと同じ寸法までエッチングを行うフルエッチングと称するエッチングを用いている。ブロックの形状によっては、これらの2種を混合してエッチングを行い、目的に応じて、配線や絶縁の厚みを自由に調整するようにすることができる。
第2の実施形態の半導体では、断面図を、上記設計した配線ユニットまたは絶縁ユニットの上記正六角形形状のブロックを用いた図で表した場合に、上記ブロックは、図4に示すように、その側方に傾斜面45を有しているように構成できる。そして、配線ユニットを構成するブロックが傾斜面同志で接することにより、電気的な接続が得られる。このため、配線ユニットを構成するブロックが真横に隣接する状態(同一層)では電気的接続は得られない。また、絶縁ユニットを構成するブロックが傾斜面同志で接することにより、ブロックの高さの3/2の高さまで積み上げると平坦な絶縁層を生成することができる。
そこで、上記導体部位または上記絶縁部位における断面図において、上下段に上記ブロック(傾斜面45を有するブロック)がその傾斜面45によって接した状態で連結された部位を有するように構成することができる。図4の楕円枠Dにより囲った複数の配線ユニットは、その傾斜面45によって接した状態で連結されている。つまり、垂直方向と水平方向の配線以外に、上下方向に斜め方向の配線が可能であることを示す。この図4に示されている半導体は、第2の実施形態に係る半導体の製造方法により作成することができる。
図5は、第2の実施形態に係る半導体の製造方法により作成した半導体の要部断面図である。この半導体は、半導体を配線の長さ方向に直角な面で切断した断面図の図5(a)から明らかなように、配線ユニットにおける1個のブロック51が、絶縁ユニットにおける6個のブロック52の側壁により接して囲繞されている。上記絶縁ユニットにおける6個のブロック52が、配線ユニットにおける12個のブロック53の側壁に接触して囲繞されている。
図5(a)のX−X断面図である図5(b)に明らかなように、上記の1個のブロック51を信号線として機能させることができ、12個のブロック53をシールド材線として機能させることができる。ブロック51を囲繞する6個のブロック52は、内側絶縁被覆材として機能し、6個のブロック52の外側を囲繞する12個のブロック53は、上記の通り、シールド材線として機能する。ブロック53の外側を囲繞するブロックは、外側絶縁被覆材として機能する。本実施形態によれば、耐ノイズ性を向上させた配線を行うことが可能である。
次に、第3の実施形態を説明する。この半導体製造方法では、半導体を、設計した配線ユニットまたは絶縁ユニットのブロックを用いた図で表した場合に、上記ブロックの高さ方向の所要位置における間隙と、上記ブロックの横方向の所要位置における間隙とに、絶縁壁が設けられる。この実施形態では、第2の実施形態における製造工程の途中に上記の絶縁壁を形成する工程が挿入される。以下に、第3の実施形態の工程を説明する。
まず、絶縁層生成工程では、例えばシリコンウエハの半導体素子上に素子電極30を作成した後に、絶縁体31を堆積し、所要の(ポジ)露光用のフォトレジスト32を塗布する(図6(1))。素子電極上における絶縁体31の堆積は、ブロックの高さの1/2の寸法で行われて、1/2層分の絶縁層が生成される。このフォトレジスト32を介してコンタクトのマスクパターンを露光しエッチングして絶縁体31に穴を開けて、図6(2)に示すように、素子電極30の所定位置が露出した図6(2)の状態を得る。
図6(2)の状態の半導体表面に絶縁壁となる絶縁体61を塗布する(図6(3))。次に、絶縁体61で構成された絶縁壁に穴を開けて素子電極30の所定位置が露出した状態を得るために、対応位置にフォトレジスト62を塗布し、上記穴を開ける(図6(4))。
次に、配線層生成工程が行われる。配線層生成工程では、上記1/2層分の絶縁層が生成された後に、上記設計された配線ユニットを1層分の配線層として生成する。配線ユニットとなる導電体33を堆積し、所要の(ネガ)露光用のフォトレジスト34を塗布する(図6(5))。
図6(5)の状態でエッチングを行い、エッチングの結果、配線ユニットを構成する正六角柱ブロック(導電体33)の上側半分が絶縁体31から突出して露出された状態となる。これにより配線ユニットと絶縁ユニットからなるユニット1が形成される。更に、この状態の半導体表面に絶縁壁となる絶縁体63を塗布した後、配線ユニットのブロック周囲のみ絶縁体63を残すための位置に対応してレジストを塗布し、エッチングを行って図6(6)の状態を得る。
次に、配線ユニットを構成する正六角柱ブロック(導電体33)における上面の絶縁体63のみを除去するフォトレジスト67を所要位置に塗布して露光させ、上記正六角柱ブロック(導電体33)における上面を露出させる(図6(7))。上記正六角柱ブロック(導電体33)における上面が露出した状態で、上記正六角柱ブロック(導電体33)における上面の高さまで絶縁体64を堆積(ブロックの高さの1/2の堆積)させる。次に、この堆積した絶縁体64にユニット2の配線ユニットを形成するための空間を作成するため、所要の(ポジ)露光用のフォトレジスト65を塗布する(図6(8))。
図6(8)の状態でエッチングを行い、堆積した絶縁体64にユニット2の配線ユニットを形成するための空間を作成して(図6(9))、図6(9)の状態の半導体表面に絶縁壁となる絶縁体66を塗布する(図6(10))。
次に、ユニット1の配線ユニットを構成する正六角柱ブロック(導電体33)における側壁斜面の絶縁体63のみを除去して正六角柱ブロック(導電体33)の一部を露出するためのフォトレジスト68を所要位置に塗布する((図6(11))。上記フォトレジスト68を露光して、絶縁体63の一部を除去し、ユニット2の配線ユニットとなる導電体37を堆積し、ユニット2の配線ユニットとなるブロック部分以外の導電体37を除去するための所要の(ネガ)露光用のフォトレジスト69を塗布する(図6(12))。
フォトレジスト69の露光によりユニット2の配線ユニットとなるブロック部分以外の導電体37を除去し、係る状態の半導体表面に絶縁壁となる絶縁体71を塗布する(図6(13))。これにより、配線ユニットにおいて、1のブロックまたは結合している複数のブロックが一つのまとまりとして、絶縁壁に覆われた状態を作成することができる。従って、不要或いは予期しないショートが生じ難く、高精度な配線を有する半導体を提供することができる。
図7は、図6に示した製造方法を用いて容量素子を構成したものである。配線ユニットにより、電極75とそのリード76及び電極77とそのリード78を作成可能である。また、対抗する配線ユニットに挟まれた絶縁壁により、電極間の誘電体79を作成可能である。
図8は、第4の実施形態において設計に用いられるブロックを示す。この実施形態では、ブロックの形状が正8面体の図8(a)に示すブロックと図8(b)に示す正4面体のブロックを用いる。即ち、形状が異なる2種のブロックを用いる。上記正8面体の一面の形状及び大きさは、上記正4面体の一面の形状及び大きさに等しく形成される。
正8面体のブロックは、図9に示すように任意の1面を底面(平面)として用いる。この図9では、面ABEが上記底面に平行な平面となる。図9(b)は、面ABCDから図9(a)の裏側を透視した図であり、図形の稜を破線で示したものである。従って、角Fは向こう側へ突出しており、上記において底面と称したのは、面ABFである。
本実施形態で用いるブロックは、次のようにして用いることができる。例えば、図10に示されるように正8面体を二つ並べ、二つの正8面体間に正4面体を面接触させ、図11のようなブロックを得る。面ABEと面A2B2E2と面GHIは、底面に平行な1つの平面を構成する。面CDEと面C2D2E2と面HJIは、1つの平面を構成する。図11の裏面においても、二つの正8面体間に正4面体を面接触させる。これにより、面CDEと面C2D2E2と面HJIにより構成される1つの平面に平行な平面(図9の面CDFを含む面)が生成される。
以下同様に正8面体と正4面体を接続することにより、ブロックが結合された図12に示すような直方体状の層となる塊体を生成することができる。図12の手前方向の端面と奥側の端面は、正8面体の面と正4面体の面により構成される凹凸形状となるもので、研磨などにより平面とすることができる。図12に示す塊体の断面は平行四辺形である。高さ方向の積み上げは、上下の塊体において、それぞれの側壁(塊体断面の平行四辺形の側辺により構成される面)が一平面となるようにする。
以上のような設計によってブロックを並べ、断面が平行四辺形の塊体内に、幾つかのブロックにより配線ユニットを設計し、また別の幾つかのブロックにより絶縁ユニットを設計する。高さ方向に複数段の層を生成する場合には、正8面体の底面に平行な面に正4面体の面を面接触させる。同一層内のブロックの接続方法は前述の通りである。以上のようにしてブロックにより空間充填した塊体の配線ユニットと絶縁ユニットによる半導体装置を生成することが可能である。
この第4の実施形態の半導体製造方法は、例えば図12に示したような棒状の塊体に対応して絶縁体を積層し、幾つかのブロックにより設計された配線ユニットに対応する部位をエッチングし、エッチングにより生じた部位に導電体を充填して配線ユニットを生成する。
次に、2段目の層の生成に移行し、図12に示したような棒状の塊体に対応して絶縁体を積層し、幾つかのブロックにより設計された配線ユニットに対応する部位をエッチングする。エッチングにより生じた部位に導電体を充填して配線ユニットを生成する。以下同様に必要な層数に対応して上記工程を繰り返せばよい。
図13は、第5の実施形態において設計に用いられるブロックを示す。このブロックは、角錐台の一例である正四角錐台である。図13(a)の状態においては、上面の面積が底面の面積より小さい。図13(b)は平面図であり、正方形である。このブロックは、高さ方向の積み上げでは、ある段に用いたブロックに対し、次段においては、同じ形状のブロックを逆さにして積み上げる。横方向の面接触においても、隣接するブロック同志では、同じ形状のブロックを逆さにしたものを接触させる。
この結果、図14に示されるように絶縁ユニットのブロックと配線ユニットのブロックを積み上げて、上下方向に斜め方向の配線パターンを実現できる。以下、第5の実施形態の製造方法を説明する。図14に示される半導体の配線部分は、まず、図15(1)のように第1層目にブロックの高さ分の絶縁体81を堆積し、配線ユニットのブロックが配置される領域82をエッチングにより除去し(図15(2))、除去した領域82に導電体83を堆積する((図15(3))。導電体83の下部には、図示しない半導体の素子電極が存在する。
次に、第2層目にブロックの高さ分の絶縁体84を堆積し(図15(4))、配線ユニットのブロックが配置される領域85をエッチングにより除去し(図15(5))、除去した領域85に導電体86を堆積する((図15(6))。
更に、第3層目にブロックの高さ分の絶縁体87を堆積し(図15(7))、配線ユニットのブロックが配置される領域88をエッチングにより除去し(図15(8))、除去した領域88に導電体89を堆積する((図15(9))。
以上により、3層までの配線を行うことができ、以下同様に工程を繰り返すことにより所望の層まで配線を行うことができる。ここでは、上下方向に斜め方向の配線を示したが、垂直方向と水平方向のいずれでも配線を行うことができる。本実施形態では、図14を正面方向からの断面図とすると、紙面の奥側への断面図も同様になる。つまり、半導体の奥側へ向かう配線についても上下方向に斜め方向の配線が可能である。
図16は、第6の実施形態において設計に用いられるブロックを示す。図16(a)は、斜視図であり、図16(b)は、平面図である。このブロックは、角錐台の一例である正六角錐台である。図16の状態においては、上面の面積が底面の面積より小さい。このブロックは、高さ方向の積み上げでは、ある段に用いたブロックに対し、次段において同じ形状のブロックを逆さにして積み上げる。横方向の面接触においても、隣接するブロック同志では、同じ形状のブロックを逆さにしたものを接触させる。
この結果、図17に示されるように絶縁ユニットのブロックと配線ユニットのブロックを積み上げて、上下方向に斜め方向の配線パターンを実現できる。以下、第6の実施形態の製造方法を説明する。図17に示される半導体の配線部分は、まず、図18(1)のように第1層目にブロックの高さ分の絶縁体91を堆積し、配線ユニットのブロックが配置される領域92をエッチングにより除去し(図18(2))、除去した領域92に導電体93を堆積する((図18(3))。導電体93の下部には、図示しない半導体の素子電極が存在する。
次に、第2層目にブロックの高さ分の絶縁体94を堆積し(図18(4))、配線ユニットのブロックが配置される領域95をエッチングにより除去し(図18(5))、除去した領域95に導電体96を堆積する((図18(6))。
更に、第3層目にブロックの高さ分の絶縁体97を堆積し(図18(7))、配線ユニットのブロックが配置される領域98をエッチングにより除去し(図18(8))、除去した領域98に導電体99を堆積する((図18(9))。
以上により、3層までの配線を行うことができ、以下同様に工程を繰り返すことにより所望の層まで配線を行うことができる。ここでは、上下方向に斜め方向の配線を示したが、垂直方向と水平方向のいずれでも配線を行うことができる。
本実施形態では、例えば、図17と図18が正面方向からの断面図であり、配線パターンのブロックを透過する状態で示した平面図が図19であるとする。つまり、平面図である図19のA−A断面図が図17、図18であるとすることができる。このように本実施形態では、1ブロックの平面形状が六角形であるから、六角形の6辺のいずれの辺からも配線を延長させることが可能である。例えば、ブロックを透過する状態で示した平面図が図20のように、線分K1に沿って複数のブロックが連続する配線パターンに対し、線分K1と左回転方向に120度をなす線分K2に沿って複数のブロックが連続する配線パターンを接続することができる。
この場合に、線分K1に沿って複数のブロックが連続する領域の下方(半導体内の方向)において、図18により示した如くして上下方向に斜め方向の配線が可能である。同様に、線分K2に沿って複数のブロックが連続する領域の下方(半導体内の方向)において図18により示した如くして、上下方向に斜め方向の配線が可能である。
ところが、平面において3ブロックR1、R2、R3が図21のように隣接する場合には、ブロックの稜が重なり合う。ブロックR1において上面が底面より小面積の状態にあると、前述の規則では、ブロックR2とブロックR3は、ブロックR1をひっくり返した状態でなければならない。このようにすると、稜L1、L2では、適切に面接触するが、ブロックR2とブロックR3の重なり合う稜L3は、互いに底面に向かって空隙が生じる図22(a)に示す形状となっている。
このような場合には、ブロックR2とブロックR3の一方の稜L3を図22(a)のように傾斜面が上方を向く形状とし、ブロックR2とブロックR3の他方の稜L3を図22(b)のように傾斜面が下方を向く形状とする。要は、隣接するブロックの稜の形状との関係で形状を変更する。このようにすることによって、平面方向に正六角錐台の形状のブロックを面接触により隣接させて並べることができる。
また、縦方向に積層する場合にも同様に変更を行うものとする。更に、第5の実施形態と第6の実施形態では、上記のような、面接触すべき稜において、上記のような稜の傾斜面形状の変更によっても調整がつかない場合には、隣接するそれぞれの稜の部分を削除し、この削除した部分を別の形状のブロックとして設計するようにしても良い。
1、10、30 素子電極
2、5、8、11、14、17 絶縁体
3、6、9、12、15、18 フォトレジスト
4、16、19、20 導電体
7 配線層
13 配線ユニット
31、35、39、61、63、64、66 絶縁体
32、34、36、38、40、42 フォトレジスト
33、37、41、83、86、89 導電体
45 傾斜面
51、52、53 ブロック
62、65、67、68、69 フォトレジスト
71、81、84、87 絶縁体
75、77 電極
76、78 リード
79 誘電体
82、85、88、92、95、98 領域
91、94、97 絶縁体
93、96、99 導電体

Claims (13)

  1. 複数面により所定形状に形成されたブロックを互いに面接触により隣接させて並べ、また、前記ブロックの少なくとも一部を高さ方向に前記ブロックの高さの1/N(Nは正の実数)積み上げて、配線ユニットまたは絶縁ユニットを設計し、
    前記設計された絶縁ユニットを1層分の絶縁層として生成する絶縁層生成工程と、
    前記1層分の絶縁層が生成された後に、前記設計された配線ユニットを1層分の配線層として生成する配線層生成工程と
    を備えることを特徴とする半導体製造方法。
  2. 前記絶縁層生成工程では、絶縁体の堆積を行い、堆積された絶縁体にマスクパターンを用いて露光を行い、露光後にエッチングを行い、
    前記配線層生成工程では、前記エッチング後に導電体を堆積し、前記堆積された導電体を研磨する
    ことを特徴とする請求項1に記載の半導体製造方法。
  3. 前記ブロックを1種または複数種の所定形状としたことを特徴とする請求項1に記載の半導体製造方法。
  4. 高さ方向の積み上げでは、ある段に用いたブロックに対し、次段において同じ形状のブロックを逆さにして積み上げることを特徴とする請求項1乃至3のいずれか1項に記載の半導体製造方法。
  5. 前記ブロックの高さと同じ寸法までエッチングを行うフルエッチングと、前記ブロックの高さの2分の1の寸法までエッチングを行うハーフエッチングとを用いることを特徴とする請求項1乃至4のいずれか1項に記載の半導体製造方法。
  6. 前記ブロックの形状を、正六角柱、角錐台としたことを特徴とする請求項1乃至5のいずれか1項に記載の半導体製造方法。
  7. 前記ブロックの高さ方向の間隙と、前記ブロックの横方向の間隙とに、絶縁壁を設ける工程を備えることを特徴とする請求項1乃至6のいずれか1項に記載の半導体製造方法。
  8. 高さ方向に連続する配線に関わる導体により構成された導体部位の高さ方向の寸法が、
    複数面により所定形状に形成されたブロックを互いに面接触により隣接させて並べ、また、前記ブロックの少なくとも一部を高さ方向に前記ブロックの高さの1/N(Nは正の実数)積み上げて、配線ユニットを形成した場合における、高さ方向に連続する配線ユニットの高さ方向の寸法であり、
    高さ方向に連続する絶縁に関わる絶縁体により構成された絶縁部位との高さ方向の寸法が、
    前記ブロックを互いに面接触により隣接させて並べ、また、前記ブロックの少なくとも一部を高さ方向に前記ブロックの高さの1/N(Nは正の実数)積み上げて、絶縁ユニットを形成した場合における、高さ方向に連続する絶縁ユニットの高さ方向の寸法である
    ことを特徴とする半導体。
  9. 断面図を、設計した配線ユニットまたは絶縁ユニットの前記ブロックを用いた図で表した場合に、前記ブロックは、その側方に傾斜面を有し、前記導体部位または前記絶縁部位における断面図において、上下段に前記ブロックが前記傾斜面によって接した状態で連結された部位を有することを特徴とする請求項8に記載の半導体。
  10. 前記設計した配線ユニットまたは絶縁ユニットの前記ブロックを用いた図で表した場合に、前記ブロックが1種または複数種の所定形状であることを特徴とする請求項8または9に記載の半導体。
  11. 前記設計した配線ユニットまたは絶縁ユニットの前記ブロックを用いた図で表した場合に、高さ方向の積み上げでは、ある段に用いたブロックに対し、次段において同じ形状のブロックを逆さにして積み上げるようにして前記導体部位または前記絶縁部位が構成されることを特徴とする請求項8乃至10のいずれか1項に記載の半導体。
  12. 前記設計した配線ユニットまたは絶縁ユニットの前記ブロックを用いた図で表した場合に、前記ブロックの形状を、正六角柱、角錐台としたことを特徴とする請求項8乃至11のいずれか1項に記載の半導体。
  13. 前記設計した配線ユニットまたは絶縁ユニットの前記ブロックを用いた図で表した場合に、前記ブロックの高さ方向の間隙と、前記ブロックの横方向の間隙とに絶縁壁が設けられていることを特徴とする請求項8乃至12のいずれか1項に記載の半導体。
JP2017061302A 2017-03-27 2017-03-27 半導体の製造方法及び半導体 Active JP6791793B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017061302A JP6791793B2 (ja) 2017-03-27 2017-03-27 半導体の製造方法及び半導体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017061302A JP6791793B2 (ja) 2017-03-27 2017-03-27 半導体の製造方法及び半導体

Publications (2)

Publication Number Publication Date
JP2018164027A JP2018164027A (ja) 2018-10-18
JP6791793B2 true JP6791793B2 (ja) 2020-11-25

Family

ID=63860288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017061302A Active JP6791793B2 (ja) 2017-03-27 2017-03-27 半導体の製造方法及び半導体

Country Status (1)

Country Link
JP (1) JP6791793B2 (ja)

Also Published As

Publication number Publication date
JP2018164027A (ja) 2018-10-18

Similar Documents

Publication Publication Date Title
CN109346471B (zh) 形成三维存储器的方法以及三维存储器
CN109742083B (zh) 三维存储器及其制造方法
TW202005000A (zh) 三維記憶體件中的階梯形成
CN107180834B (zh) 半导体存储装置及其制造方法
JPWO2020117978A5 (ja)
EP3240028B1 (en) Contact pad structure and method for fabricating the same
KR20110015338A (ko) 수직채널형 비휘발성 메모리 소자 제조 방법
CN110534517B (zh) 集成电路存储器及其形成方法、半导体集成电路器件
JP2005528784A (ja) 集積キャパシタンス構造を備える半導体素子、ならびにその製造方法
TW202025463A (zh) 一種三維有接面半導體記憶體元件及其製造方法
US20220310326A1 (en) Capacitor
US20210257382A1 (en) Multi-division staircase structure of three-dimensional memory device and method for forming the same
US20080237806A1 (en) Through-electrode and semiconductor device
US6368514B1 (en) Method and apparatus for batch processed capacitors using masking techniques
JP6791793B2 (ja) 半導体の製造方法及び半導体
US20200335509A1 (en) Semiconductor structure and method forming the same
TWI483385B (zh) 半導體結構製造方法及製成之結構
TW201316457A (zh) 記憶體及其製作方法
CN111029340B (zh) 一种三维存储器及其制备方法、一种光刻掩膜版
JP2018160532A (ja) 半導体記憶装置及びその製造方法
US9508645B1 (en) Contact pad structure
KR100326493B1 (ko) 스택형 전극을 가진 dram 커패시터 및 그 제조 방법
TWI626732B (zh) 具隔離擬置圖案之三維半導體元件
TWI637492B (zh) 半導體結構及其形成方法
JP2005197707A (ja) 半導体素子のダミー層及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191021

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20191021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201105

R150 Certificate of patent or registration of utility model

Ref document number: 6791793

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250