JP6725090B1 - 光半導体装置 - Google Patents

光半導体装置 Download PDF

Info

Publication number
JP6725090B1
JP6725090B1 JP2020510617A JP2020510617A JP6725090B1 JP 6725090 B1 JP6725090 B1 JP 6725090B1 JP 2020510617 A JP2020510617 A JP 2020510617A JP 2020510617 A JP2020510617 A JP 2020510617A JP 6725090 B1 JP6725090 B1 JP 6725090B1
Authority
JP
Japan
Prior art keywords
conductive pattern
capacitor
submount
protruding portion
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020510617A
Other languages
English (en)
Other versions
JPWO2021079510A1 (ja
Inventor
板本　裕光
裕光 板本
明洋 松末
明洋 松末
卓郎 品田
卓郎 品田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6725090B1 publication Critical patent/JP6725090B1/ja
Publication of JPWO2021079510A1 publication Critical patent/JPWO2021079510A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0239—Combinations of electrical or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1205—Capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0265—Intensity modulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0427—Electrical excitation ; Circuits therefor for applying modulation to the laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/0601—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium comprising an absorbing region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
    • H01S5/06226—Modulation at ultra-high frequencies

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Led Device Packages (AREA)

Abstract

第１の導電パターン（１３）がサブマウント（７）の上面に設けられている。ＧＮＤパターン（９）がサブマウント（７）の下面側に設けられている。コンデンサ（３）の下面電極（２１）が第１の導電パターン（１３）にはんだ（２２）により接合されている。コンデンサ（３）の上面電極（２３）が発光素子（２）に接続されている。終端抵抗（４）が第１の導電パターン（１３）に接続されている。第１の導電パターン（１３）は、平面視でコンデンサ（３）からはみ出したはみ出し部（２５）を有する。はみ出し部（２５）の横幅はコンデンサ（３）の横幅よりも狭い。

Description

本発明は、光半導体装置に関する。
光半導体装置は発光素子とコンデンサと終端抵抗を有する（例えば、特許文献１参照）。コンデンサの下面電極は、サブマウントの上面に設けられた導電パターンにはんだを介して接続されている。従来は、導電パターンをコンデンサよりも大きくしていた。これにより、コンデンサからはみ出したはんだを上方から観察して、はんだの濡れ性の外観検査を行うことができる。
日本特開２０１６−１８０７７９号公報
しかし、導電パターンを大きくすることで、サブマウントの下面側のＧＮＤパターンと上面側の導電パターンとの間の寄生容量が増大する。このため、光半導体装置の使用周波数での振幅応答が減少し、ノイズが増えて信号の感度が低減するという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的ははんだの外観検査を行うことができ、信号の感度を向上することができる光半導体装置を得るものである。
本発明に係る光半導体装置は、サブマウントと、前記サブマウントの上面に設けられた第１の導電パターンと、前記サブマウントの下面側に設けられたＧＮＤパターンと、発光素子と、前記第１の導電パターンにはんだにより接合された下面電極と、前記発光素子に接続された上面電極とを有するコンデンサと、前記第１の導電パターンに接続された終端抵抗とを備え、前記第１の導電パターンは、平面視で前記コンデンサからはみ出したはみ出し部を有し、前記はみ出し部の横幅は前記コンデンサの横幅よりも狭く、前記はみ出し部は、前記コンデンサの外周の２箇所以上からはみ出し、前記下面電極が前記コンデンサの誘電体の下面全面に設けられていることを特徴とする。
本発明では、導電パターンは、平面視でコンデンサからはみ出したはみ出し部を有する。これにより、はみ出し部の上のはんだを上方から観察して、はんだの外観検査を行うことができる。また、導電パターンのはみ出し部の横幅はコンデンサの横幅よりも狭い。これにより、サブマウントの下面側のＧＮＤパターンと上面側の導電パターンとの間の寄生容量が低減するため、高周波性能を向上することができる。
実施の形態１に係る光半導体装置の回路図である。 実施の形態１に係る光半導体装置を示す斜視図である。 実施の形態１に係る光半導体装置を示す平面図である。 実施の形態１に係る光半導体装置を示す側面図である。 比較例に係る光半導体装置を示す平面図である。 信号の減衰量と周波数の関係を示すシミュレーション結果である。 実施の形態２に係る光半導体装置を示す平面図である。 実施の形態３に係る光半導体装置を示す平面図である。 実施の形態４に係る光半導体装置を示す側面図である。 実施の形態４に係る光半導体装置のキャリア基板とサブマウントの間に設けられた導電パターンを示す平面図である。
実施の形態に係る光半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係る光半導体装置の回路図である。光半導体装置１はＴＯＳＡ（Transmitter Optical Sub-Assembly）であり、発光素子２、コンデンサ３及び終端抵抗４を有する。発光素子２のアノードは駆動回路５に接続され、カソードはＧＮＤに接続されている。コンデンサ３及び終端抵抗４は発光素子２と並列に接続されている。発光素子２は、例えばＥＭＬ−ＬＤ（Electro-absorption Modulator Laser Diode）である。駆動回路５から供給された高周波の変調電気信号に応じて発光素子２が発光する。なお、図１ではコンデンサ３と終端抵抗４が駆動回路５からＧＮＤに向かって順に接続されているが、これに限らず、駆動回路５側から終端抵抗４、コンデンサ３の順に接続してもよい。
図２は、実施の形態１に係る光半導体装置を示す斜視図である。図３は、実施の形態１に係る光半導体装置を示す平面図である。図４は、実施の形態１に係る光半導体装置を示す側面図である。
キャリア基板６の上にサブマウント７が設けられている。キャリア基板６とサブマウント７は例えばＡｌＮからなる。キャリア基板６の下面に導電パターン８が設けられている。キャリア基板６の上面にＧＮＤパターンである導電パターン９が設けられている。本実施の形態ではキャリア基板６の上下面の導電パターン８，９はスルーホールビア等により互いに導通させている。サブマウント７の下面に導電パターン１０が設けられている。キャリア基板６の導電パターン９とサブマウント７の導電パターン１０ははんだなどにより接合されている。サブマウント７の上面に互いに分離した導電パターン１１〜１３が設けられている。なお、導電パターン９〜１３の表面には金めっきが施されている。
導電パターン１１はワイヤ１４により変調電気信号用配線１５に接続されている。導電パターン１２はワイヤ１６によりＧＮＤ配線１７に接続されている。なお、ＧＮＤ配線１７は変調電気信号用配線１５の両サイドに設けられ、導電パターン１２は導電パターン１１の両サイドに設けられ、それぞれコプレーナ導波路を構成している。変調電気信号用配線１５及び導電パターン１１は駆動回路５からの変調電気信号を伝達する。
発光素子２が導電パターン１２の上に設けられている。発光素子２の下面電極１８と導電パターン１２がはんだなどにより接合されている。発光素子２の上面電極１９と導電パターン１１がワイヤ２０により接続されている。
コンデンサ３が導電パターン１３の上に設けられている。コンデンサ３の下面電極２１は導電パターン１３にはんだ２２により接合されている。コンデンサ３の上面電極２３は発光素子２の上面電極１９にワイヤ２４により接続されている。なお、下面電極２１はコンデンサ３の誘電体の下面全面に設けられ、上面電極２３は上面全面に設けられている。
終端抵抗４がサブマウント７の上面に設けられ、導電パターン１２と導電パターン１３との間に接続されている。インピーダンス整合をとるため、終端抵抗４の抵抗値は５０Ωに設定されている。ただし、終端抵抗４の抵抗値を５０Ω以外に設定してもよい。なお、ワイヤ１４，１６，２０，２４は例えば金ワイヤであるが、リボン状金線などでもよい。
導電パターン１３の平面形状は長方形であり、コンデンサ３の平面形状は四角形である。導電パターン１３の長辺は５５０μｍであり、コンデンサ３の辺よりも長い。このため、導電パターン１３は、サブマウント７の上面に対して垂直方向から見た平面視でコンデンサ３の下方領域から外側にはみ出したはみ出し部２５を有する。これにより、コンデンサ３からはみ出し部２５の上に出たはんだ２２を上方から観察することで、はんだ２２の外観検査を行うことができる。
一方、導電パターン１３の短辺は２９０μｍであり、コンデンサ３の辺よりも短い。このため、はみ出し部２５とコンデンサ３の境界において、導電パターン１３のはみ出し部２５の横幅はコンデンサ３の横幅よりも狭い。
続いて、本実施の形態の効果を比較例と比較して説明する。図５は、比較例に係る光半導体装置を示す平面図である。比較例では、導電パターン１３の短辺が４３０μｍであり、導電パターン１３がコンデンサ３の幅よりも大きい。従って、導電パターン１３がコンデンサ３の外周の四辺全てからはみ出している。このため、はんだ２２の外観検査を行うことができる。しかし、比較例では導電パターン１３が大きいため、サブマウント７の下面側のＧＮＤパターンである導電パターン９と上面側の導電パターン１３との間の寄生容量が大きい。
一方、本実施の形態では、導電パターン１３のはみ出し部２５の横幅はコンデンサ３の横幅よりも狭い。これにより、導電パターン９と導電パターン１３との間の寄生容量が低減する。このため、光半導体装置の使用周波数での振幅応答が拡大する。従って、ノイズが減って信号の感度が良くなるため、高周波性能を向上することができる。
図６は、信号の減衰量と周波数の関係を示すシミュレーション結果である。シミュレーションにおいて終端抵抗４の抵抗値を５０Ω、コンデンサ３の容量を１０ｎＦと設定した。横軸は光半導体装置に入力された信号の周波数を示す。縦軸は光半導体装置が信号を伝えた時に減衰する量を示す。例えば縦軸の値が−３ｄBであると信号の強度が半分になる。比較例では光半導体装置の使用周波数である１０〜２０ＧＨｚ付近にロールオフがある。一方、本実施の形態では、１０〜２０ＧＨｚ付近でも減衰量が０ｄBに近く、高周波性能が高いことが確認された。
また、導電パターン１３の平面形状は長方形であり、導電パターン１３のはみ出し部２５はコンデンサ３の対向する２辺からはみ出している。このようにはみ出し部２５は、コンデンサ３の外周の２箇所以上からはみ出していることが好ましい。これにより、２箇所以上ではんだ２２の外観検査を行うことができるため、検査の信頼性が高い。
また、サブマウント７、導電パターン１３、発光素子２、コンデンサ３及び終端抵抗４を含むセットが複数ある場合には装置の更なる小型化が要求される。これに対して、本実施の形態では、導電パターン１３が長方形であり、はみ出し部２５は導電パターン１３の短辺方向に直交するコンデンサ３の辺からはみ出していない。従って、導電パターン１３の短辺方向において各セットのサブマウント７の幅を小さくできる。そこで、複数のセットを導電パターン１３の短辺の方向に横並びに配置することで、装置を小型化することができる。
実施の形態２．
図７は、実施の形態２に係る光半導体装置を示す平面図である。導電パターン１３の平面形状はＬ字形であり、導電パターン１３のはみ出し部２５はコンデンサ３の隣接する２辺からはみ出している。実施の形態１と同様に、はみ出し部２５とコンデンサ３の境界において、導電パターン１３のはみ出し部２５の横幅はコンデンサ３の横幅よりも狭い。これにより、導電パターン９と導電パターン１３との間の寄生容量が低減するため、高周波性能を向上することができる。
また、はみ出し部２５がコンデンサ３の外周の２箇所からはみ出しているため、２箇所ではんだ２２の外観検査を行うことができる。また、導電パターン１３をＬ字形にすることで、サブマウント７の図面の上下方向の長さを短くすることができる。このため、サブマウント７の共振周波数を増加させ、高周波特性を向上させることができる。その他の構成及び効果は実施の形態１と同様である。
実施の形態３．
図８は、実施の形態３に係る光半導体装置を示す平面図である。導電パターン１３のはみ出し部２５は櫛歯状である。これにより、はみ出し部２５の面積が小さくなり、ＧＮＤパターン８と導電パターン１３との間の寄生容量が低減するため、高周波性能を向上することができる。ただし、はんだ２２の外観検査を行うために、各櫛歯の横幅を１００μｍ以上にする必要がある。その他の構成及び効果は実施の形態１と同様である。
実施の形態４．
図９は、実施の形態４に係る光半導体装置を示す側面図である。図１０は、実施の形態４に係る光半導体装置のキャリア基板とサブマウントの間に設けられた導電パターンを示す平面図である。この平面図においてサブマウント７及びその上の構成は省略している。
キャリア基板６とサブマウント７の間に設けられた導電パターン９，１０は、発光素子２の下方には存在するが、コンデンサ３の下方には存在しない。発光素子２の下方で導電パターン９，１０が互いに接合されているため、発光素子２で発生した熱をキャリア基板６側に放熱することができる。
実施の形態１ではコンデンサ３の下方にＧＮＤパターンである導電パターン９，１０が有るため、導電パターン１３と導電パターン９，１０との間の寄生容量が存在する。これに対して、本実施の形態ではコンデンサ３の下方に導電パターン９，１０が無いため、導電パターン間隔を広げることができ、寄生容量を低減することができる。従って、実施の形態１よりも高周波性能を向上することができる。その他の構成及び効果は実施の形態１と同様である。
１ 光半導体装置、２ 発光素子、３ コンデンサ、４ 終端抵抗、６ キャリア基板、７ サブマウント、８ 導電パターン（ＧＮＤパターン）、９ 導電パターン（ＧＮＤパターン、第２の導電パターン）、１０ 導電パターン（第３の導電パターン）、１３ 導電パターン（第１の導電パターン）、２２ はんだ、２１ 下面電極、２３ 上面電極、２５ はみ出し部

Claims (6)

  1. サブマウントと、
    前記サブマウントの上面に設けられた第１の導電パターンと、
    前記サブマウントの下面側に設けられたＧＮＤパターンと、
    発光素子と、
    前記第１の導電パターンにはんだにより接合された下面電極と、前記発光素子に接続された上面電極とを有するコンデンサと、
    前記第１の導電パターンに接続された終端抵抗とを備え、
    前記第１の導電パターンは、平面視で前記コンデンサからはみ出したはみ出し部を有し、
    前記はみ出し部の横幅は前記コンデンサの横幅よりも狭く、
    前記はみ出し部は、前記コンデンサの外周の２箇所以上からはみ出し、
    前記下面電極が前記コンデンサの誘電体の下面全面に設けられていることを特徴とする光半導体装置。
  2. 前記第１の導電パターンの平面形状は長方形であり、
    前記コンデンサの平面形状は四角形であり、
    前記第１の導電パターンの長辺は前記コンデンサの辺よりも長く、
    前記第１の導電パターンの短辺は前記コンデンサの辺よりも短く、
    前記はみ出し部は前記コンデンサの対向する２辺からはみ出していることを特徴とする請求項１に記載の光半導体装置。
  3. 前記サブマウント、前記第１の導電パターン、前記発光素子、前記コンデンサ及び前記終端抵抗を含むセットが複数あり、前記複数のセットが前記第１の導電パターンの前記短辺の方向に横並びに配置されていることを特徴とする請求項２に記載の光半導体装置。
  4. 前記第１の導電パターンの平面形状はＬ字形であり、
    前記コンデンサの平面形状は四角形であり、
    前記はみ出し部は前記コンデンサの隣接する２辺からはみ出していることを特徴とする請求項１に記載の光半導体装置。
  5. 前記はみ出し部は櫛歯状であることを特徴とする請求項１に記載の光半導体装置。
  6. サブマウントと、
    前記サブマウントの上面に設けられた第１の導電パターンと、
    前記サブマウントの下面側に設けられたＧＮＤパターンと、
    発光素子と、
    前記第１の導電パターンにはんだにより接合された下面電極と、前記発光素子に接続された上面電極とを有するコンデンサと、
    前記第１の導電パターンに接続された終端抵抗と、
    キャリア基板と、
    前記キャリア基板の上面に設けられた第２の導電パターンと、
    前記サブマウントの下面に設けられた第３の導電パターンとを備え、
    前記第１の導電パターンは、平面視で前記コンデンサからはみ出したはみ出し部を有し、
    前記はみ出し部の横幅は前記コンデンサの横幅よりも狭く、
    前記はみ出し部は、前記コンデンサの外周の２箇所以上からはみ出し、
    前記サブマウントは前記キャリア基板の上に設けられ、
    前記ＧＮＤパターンは前記キャリア基板の下面に設けられ、
    前記第２の導電パターンと前記第３の導電パターンは、互いに接合され、前記発光素子の下方には存在するが、前記コンデンサの下方には存在しないことを特徴とする光半導体装置。
JP2020510617A 2019-10-25 2019-10-25 光半導体装置 Active JP6725090B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/042003 WO2021079510A1 (ja) 2019-10-25 2019-10-25 光半導体装置

Publications (2)

Publication Number Publication Date
JP6725090B1 true JP6725090B1 (ja) 2020-07-15
JPWO2021079510A1 JPWO2021079510A1 (ja) 2021-11-18

Family

ID=71523848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020510617A Active JP6725090B1 (ja) 2019-10-25 2019-10-25 光半導体装置

Country Status (4)

Country Link
US (1) US20220352690A1 (ja)
JP (1) JP6725090B1 (ja)
CN (1) CN114556724B (ja)
WO (1) WO2021079510A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257435A (ja) * 2000-03-08 2001-09-21 Nippon Telegr & Teleph Corp <Ntt> 光送信器
JP2004259722A (ja) * 2003-02-24 2004-09-16 Kanji Otsuka 電子回路装置
US20160119062A1 (en) * 2014-10-28 2016-04-28 Mellanox Technologies Denmark Aps Driver circuit for an electro-absorption or micro-ring modulator and optical transmitter comprising such driver circuit
JP2016181543A (ja) * 2015-03-23 2016-10-13 日本電信電話株式会社 高周波伝送線路および光回路
US20170162927A1 (en) * 2014-05-31 2017-06-08 Hatem Mohamed Aead Air Gap Creation In Electronic Devices
JP2017120846A (ja) * 2015-12-28 2017-07-06 日本電信電話株式会社 光半導体装置
WO2018229978A1 (ja) * 2017-06-16 2018-12-20 三菱電機株式会社 プリント配線板
JP2019102827A (ja) * 2017-11-28 2019-06-24 京セラ株式会社 伝送回路、配線基板および高周波装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4856465B2 (ja) * 2006-04-19 2012-01-18 日本オプネクスト株式会社 光半導体素子搭載基板、および光送信モジュール
JP5707732B2 (ja) * 2010-05-12 2015-04-30 住友電気工業株式会社 光半導体装置
JP6512602B2 (ja) * 2014-06-02 2019-05-15 住友電工デバイス・イノベーション株式会社 半導体レーザ素子
JP6438569B2 (ja) * 2015-03-23 2018-12-12 日本電信電話株式会社 高周波伝送線路および光回路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257435A (ja) * 2000-03-08 2001-09-21 Nippon Telegr & Teleph Corp <Ntt> 光送信器
JP2004259722A (ja) * 2003-02-24 2004-09-16 Kanji Otsuka 電子回路装置
US20170162927A1 (en) * 2014-05-31 2017-06-08 Hatem Mohamed Aead Air Gap Creation In Electronic Devices
US20160119062A1 (en) * 2014-10-28 2016-04-28 Mellanox Technologies Denmark Aps Driver circuit for an electro-absorption or micro-ring modulator and optical transmitter comprising such driver circuit
JP2016181543A (ja) * 2015-03-23 2016-10-13 日本電信電話株式会社 高周波伝送線路および光回路
JP2017120846A (ja) * 2015-12-28 2017-07-06 日本電信電話株式会社 光半導体装置
WO2018229978A1 (ja) * 2017-06-16 2018-12-20 三菱電機株式会社 プリント配線板
JP2019102827A (ja) * 2017-11-28 2019-06-24 京セラ株式会社 伝送回路、配線基板および高周波装置

Also Published As

Publication number Publication date
CN114556724B (zh) 2024-04-02
JPWO2021079510A1 (ja) 2021-11-18
US20220352690A1 (en) 2022-11-03
WO2021079510A1 (ja) 2021-04-29
CN114556724A (zh) 2022-05-27

Similar Documents

Publication Publication Date Title
JP5881752B2 (ja) トランジスタアウトラインハウジング及びその製造方法
US11641240B2 (en) Optical module
JP7545349B2 (ja) 光モジュール
JP7245620B2 (ja) 光サブアッセンブリ及び光モジュール
JP6858937B1 (ja) 光半導体装置
JP2022143754A (ja) 光モジュール
CN107658691B (zh) 光半导体装置
JP6725090B1 (ja) 光半導体装置
US11973312B2 (en) Semiconductor laser device
JP6228560B2 (ja) 高周波伝送線路および光回路
JP2010034386A (ja) 光半導体装置
JP2022116383A (ja) 電子素子搭載用パッケージ及び電子装置
JP7020590B1 (ja) レーザ光源装置
JP2007059741A (ja) 光半導体素子モジュール及びその製造方法
JP2004335584A (ja) 半導体パッケージ
JP3853648B2 (ja) 光学部品
JP7246590B1 (ja) 半導体レーザ光源装置
JP6272131B2 (ja) 光モジュール
JP2015061278A (ja) 信号伝送路
US11398866B2 (en) Optical semiconductor device, optical transmission module, and optical transceiver
JP7542466B2 (ja) 光モジュール
WO2020158928A1 (ja) 電子部品搭載用パッケージ及び電子装置
JP2005026584A (ja) レーザモジュール
JP6008905B2 (ja) 光半導体装置
JPH02292886A (ja) 半導体レーザ装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200220

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200220

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200220

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200608

R150 Certificate of patent or registration of utility model

Ref document number: 6725090

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250