JP6858937B1

JP6858937B1 - 光半導体装置

Info

Publication number: JP6858937B1
Application number: JP2021500969A
Authority: JP
Inventors: 板本　裕光; 裕光板本
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2020-10-20
Filing date: 2020-10-20
Publication date: 2021-04-14
Anticipated expiration: 2040-10-20
Also published as: JPWO2022085062A1; WO2022085062A1; US20230253758A1; CN116325390A

Abstract

表面にＧＮＤパターン（１３）、コンデンサ実装パターン（１４）および信号線路（１１）が設けられ、裏面にＧＮＤパターン（１９）が設けられたサブマウント基板（７）と、ＧＮＤパターン（１３）の表面に接合された光変調素子（１）と、裏面がコンデンサ実装パターン（１４）の表面に接合され、表面が光変調素子（１）の表面電極とワイヤ（２ａ）を介して接続された整合コンデンサ（４）と、コンデンサ実装パターン（１４）とＧＮＤパターン（１３）とを接続する整合抵抗（３）と、光変調素子（１）の表面電極にワイヤ（２ｂ）を介して接続された信号線路（１１）と、ＧＮＤパターン（１９）とを、サブマウント基板（７）を板厚方向に介して接続する保護抵抗（６）とを備え、サブマウント基板を小型化する。

Description

本願は、光半導体装置に関するものである。

従来の光半導体装置は、消費電力を削減するため、発光素子とグランド（ＧＮＤ）との間にコンデンサを入れる構造を採用している。その場合、電荷のチャージを防止するため、コンデンサと並列に保護抵抗が接続されている（例えば、特許文献１参照）。

特開２０１２−８８３４８号公報（段落００１０、図１）

しかしながら、この構成を採用するにはサブマウント基板に保護抵抗を設けるための面積が必要であり、保護抵抗を設ける面積を確保しつつサブマウント基板を小型化することが困難であるという問題があった。

本願は、上記のような課題を解決するための技術を開示するものであり、保護抵抗を設けつつ小型化したサブマウント基板を備えた光半導体装置を提供することを目的とする。

本願に開示される光半導体装置は、表面に第一のＧＮＤパターン、第一の導電パターンおよび第二の導電パターンが設けられ、裏面に第二のＧＮＤパターンが設けられた基板と、前記第一のＧＮＤパターンの表面に接合された発光素子と、裏面が前記第二の導電パターンの表面に接合され、表面が前記発光素子の表面電極と第一のワイヤを介して接続されたコンデンサと、前記第二の導電パターンと前記第一のＧＮＤパターンとを接続する第一の抵抗と、前記発光素子の表面電極に第二のワイヤを介して接続された前記第一の導電パターンと、前記第二のＧＮＤパターンとを、前記基板を板厚方向に介して、接続する第二の抵抗とを備えたことを特徴とする。

本願によれば、保護抵抗を設けつつサブマウント基板を小型化することができる。

実施の形態１に係る光半導体装置の電気的な構成を示す等価回路図である。実施の形態１に係る光半導体装置の構成を示す平面図および断面図である。実施の形態１に係る光半導体装置の他の構成を示す等価回路図および平面図である。実施の形態１に係る光半導体装置の他の構成を示す平面図である。減衰量と周波数の関係を示す図である。減衰量と抵抗値の関係を示す図である。減衰量と周波数の関係を示す図である。実施の形態１に係る光半導体装置の他の構成を示す平面図である。実施の形態１に係る光半導体装置の他の構成を示す平面図である。実施の形態２に係る光半導体装置の構成を示す平面図および断面図である。減衰量と周波数の関係を示す図である。実施の形態３に係る光半導体装置の構成を示す平面図および側面図である。

実施の形態１．
光半導体装置の多波長化に伴い、１つの光半導体装置に複数の発光素子１を搭載するものが増えている。本実施の形態１では１つの光半導体装置に２つの発光素子１を搭載した例を示す。

図１は、本願の実施の形態１に係る光半導体装置１０１の電気的な構成を示す等価回路図である。図１に示すように、光半導体装置１０１は、ＴＯＳＡ（Transmitter Optical Sub-Assembly）であり、発光素子１、第一の抵抗としての整合抵抗３、コンデンサ４、第二の抵抗としての保護抵抗６を有する。発光素子１のアノードは駆動回路５に接続され、カソードはＧＮＤに接続されている。整合抵抗３およびコンデンサ４と、保護抵抗６は発光素子１と並列に接続されている。発光素子１は、例えばＥＭＬ−ＬＤ（Electro-absorption Modulator Laser Diode）である。駆動回路５から供給された高周波の変調電気信号に応じて発光素子１が発光する。なお、駆動回路５側から整合抵抗３、コンデンサ４と配置してもよい。

図２（ａ）および図２（ｂ）は、本願の実施の形態１に係る光半導体装置１０１の構成を示す図である。図２（ａ）は平面図であり、図２（ｂ）は図２（ａ）のＡＡ矢視断面図である。図２（ａ）および図２（ｂ）に示すように、光半導体装置１０１は、キャリア基板８の上にサブマウント基板７が設けられている。キャリア基板８は例えばＣｕＷ、サブマウント基板７は例えばＡｌＮからなる。キャリア基板８の両面に導電パターン２１、２２が設けられている。サブマウント基板７の裏面に第二のＧＮＤパターン１９が設けられている。キャリア基板８の導電パターン２１とサブマウント基板７の第二のＧＮＤパターン１９は、はんだなどにより接合されている。サブマウント基板７の表面に互いに分離した第一の導電パターン１１と第一のＧＮＤパターン１３が設けられている。なお、第一の導電パターン１１、第一のＧＮＤパターン１３の表面には金めっきが施されている。また、本実施の形態１には受光素子を搭載していないが、搭載していてもよい。

発光素子１は、サブマウント基板７の表面に形成された第一のＧＮＤパターン１３に、発光素子１の裏面電極（図示せず）が、はんだなどにより接合されている。発光素子１の表面電極（図示せず）は、コンデンサ４の表面電極（図示せず）および第一の導電パターン１１にそれぞれ第一のワイヤとしてのワイヤ２ａ、第二のワイヤとしてのワイヤ２ｂを介して接続されている。

コンデンサ４は、サブマウント基板７の表面に形成された第二の導電パターン１４に、コンデンサ４の裏面電極（図示せず）が、はんだなどにより接合されている。コンデンサ４の表面電極（図示せず）は、発光素子１の表面電極（図示せず）にワイヤ２ａを介して接続されている。コンデンサ４は、実装する第二の導電パターン１４と第一のＧＮＤパターン１３とが整合抵抗３により接続され、発光素子１に並列に、整合抵抗３に直列に接続される。

整合抵抗３は、コンデンサ４を実装する第二の導電パターン１４と発光素子１を接合する第一のＧＮＤパターン１３とを接続し、発光素子１に並列に接続される。整合抵抗３の抵抗値は、インピーダンス整合をとるため、５０Ωに設定されているが、特性を微調整するために５０Ωから変えてもよい。

本願の実施の形態１に係る光半導体装置１０１では、保護抵抗６が穴に抵抗体を充填した第二の抵抗１６ａで構成されることを特徴とする。図２（ａ）および図２（ｂ）に示すように、第二の抵抗１６ａは、サブマウント基板７に設けられた穴に、例えば抵抗体ペーストを充填して、形成される。抵抗体が充填された第二の抵抗１６ａは、サブマウント基板７を貫通して、発光素子１の表面電極（図示せず）にワイヤ２ｂを介して接続された第一の導電パターン１１のサブマウント基板７側面寄りの外部との接続用端部１１ａと、サブマウント基板７の裏面に形成された第二のＧＮＤパターン１９とを接続し、発光素子１、整合抵抗３およびコンデンサ４に並列に接続される。これにより、電荷はコンデンサ４の表面電極にチャージされず、抵抗体が充填された第二の抵抗１６ａよりサブマウント基板７の裏面の第二のＧＮＤパターン１９へ逃がすことが出来る。

第一の導電パターン１１は、ワイヤ１７により変調電気信号用配線１２ａに接続されている。第一のＧＮＤパターン１３は、ワイヤ１８によりＧＮＤ配線１２ｂに接続されている。なお、ＧＮＤ配線１２ｂは、変調電気信号用配線１２ａの両サイドに設けられ、第一のＧＮＤパターン１３は、第一の導電パターン１１の両サイドに設けられ、それぞれコプレーナ導波路を構成している。変調電気信号用配線１２ａ及び第一の導電パターン１１は、駆動回路５からの変調電気信号を伝達する。なお、ワイヤ２ａ、２ｂ、１７、１８は、例えば金ワイヤであるが、リボン状金線などでもよい。

なお、本実施の形態１では、２個の発光素子を搭載した場合を示したが、これに限るものではない。発光素子１は、１個でもよく、また、３個以上でもよい。図３（ａ）および図３（ｂ）に、１個の発光素子を搭載した場合の光半導体装置１０１の例を示す。図３（ａ）は等価回路図であり、図３（ｂ）は平面図である。

また、本実施の形態１では、第二の抵抗１６ａを第一の導電パターン１１の外部接続用端部１１ａに設けたが、これに限るものではない。図４（ａ）に示すように、発光素子１との接続用端部１１ｂに設けた第二の抵抗１６ｂとしてもよい。また、図４（ｂ）に示すように、第一の導電パターン１１の発光素子１との接続用端部１１ｂと外部接続用端部１１ａとの接続部分１１ｃに設けた第二の抵抗１６ｃとしてもよい。特に、第一の導電パターン１１の両端の接続用端部１１ａ、１１ｂは、ワイヤのインダクタンス成分を相殺するため、パターン面積を広くして容量成分を構成している。そのため、第二の抵抗１６ａ、１６ｂと第一の導電パターン１１の接続が容易にできるため、生産性が向上するという効果もある。

本実施の形態１では、第二の抵抗１６ａを保護抵抗６としたが、第二の抵抗１６ａに充填する抵抗体の抵抗値を振った場合の信号の減衰量と周波数の関係を示すシミュレーション結果を図５に示す。シミュレーションにおいて、整合抵抗３の抵抗値を５０Ω、コンデンサ４の容量を１０ｎＦと設定した。横軸は、光半導体装置１０１に入力された信号の周波数を示す。縦軸は、光半導体装置１０１が信号を伝えた時に減衰する量を示す。線Ｉ、線ＩＩ、線ＩＩＩ、および線ＩＶは、それぞれ第二の抵抗１６ａの抵抗値が、２．１ｋΩ、１．１ｋΩ、０．３ｋΩ、０．１ｋΩの場合の結果を示す。例えば、縦軸の値が−３ｄＢであると信号の強度が半分になる。抵抗値により０ＧＨｚにおける減衰量が変動し、抵抗値が小さいほど変動量が大きくなる。

図６は、第二の抵抗１６ａに充填する抵抗体の抵抗値を振った場合の０ＧＨｚにおける信号の減衰量と抵抗値の関係を示すシミュレーション結果である。横軸は第二の抵抗１６ａに充填する抵抗体の抵抗値を示す。縦軸は０ＧＨｚにおける光半導体装置１０１が信号を伝えた時に減衰する量を示す。抵抗値が小さいほど減衰量が大きい傾向がある。そのため、所望の特性を得るために抵抗値は０．３ｋΩ以上が望ましい。

図７は、第一の導電パターン１１の外部接続用端部１１ａに設けた第二の抵抗１６ａ（抵抗値０．１ｋΩ）、発光素子１との接続用端部１１ｂに設けた第二の抵抗１６ｂ（抵抗値０．１ｋΩ）、および第一の導電パターン１１の発光素子１との接続用端部１１ｂと外部接続用端部１１ａとの接続部分１１ｃに設けた第二の抵抗１６ｃ（抵抗値０．１ｋΩ）のそれぞれの場合の信号の減衰量と周波数の関係を示すシミュレーション結果である。シミュレーションにおいて、整合抵抗３の抵抗値を５０Ω、コンデンサ４の容量を１０ｎＦと設定した。横軸は、光半導体装置１０１に入力された信号の周波数を示す。縦軸は、光半導体装置１０１が信号を伝えた時に減衰する量を示す。線Ｖ、線ＶＩ、および線ＶＩＩは、それぞれ第二の抵抗１６ａ、第二の抵抗１６ｂ、第二の抵抗１６ｃの場合の結果を示す。図７より、第一の導電パターン１１の端部に設置した第二の抵抗１６ａおよび第二の抵抗１６ｂは、どちらも同等の特性であるが、第一の導電パターン１１の中央に設置した第二の抵抗１６ｃは、２０ＧＨｚ以上の高帯域において減衰量が大きく、第一の導電パターン１１の端部に設置する方が高周波性能が高いことが確認された。中央付近に構成した場合は第一の導電パターン１１の線路幅分の面積しかないため、第二の抵抗１６ｃの位置がずれると隣接する第一のＧＮＤパターン１３に接触して特性不良となる。そのため、第二の抵抗１６ｃの高い製造精度が要求される。

なお、コンデンサ４は、サブマウント基板７上に設置する必要は無く、キャリア基板８上に設置してもよい。コンデンサ４をキャリア基板８上に設置した形態を、図８に示す。図８に示すキャリア基板８は、例えばＡｌＮである。キャリア基板８上には、導電パターン２１と第二の導電パターン１４が設けられている。コンデンサ４の裏面電極（図示せず）と第二の導電パターン１４とは、はんだなどにより接合されている。ここで、コンデンサ４の裏面電極はＧＮＤパターンと分離する必要があるため、導電パターン２１と第二の導電パターン１４も分離する必要がある。コンデンサ４の表面電極（図示せず）と発光素子１の上面電極はワイヤ２ａにより接続されている。サブマウント基板７上に導電パターン２８が設けられている。導電パターン２８と第二の導電パターン１４はワイヤ２７により接続されている。本構成にすることでサブマウント基板７をさらに小型化することが出きるという効果がある。

また、コンデンサ４をキャリア基板８上に設置した他の形態を、図９に示す。図９に示すキャリア基板８は、例えばＣｕＷである。コンデンサ４の裏面電極と導電パターン２１とは、はんだなどにより接合されている。サブマウント基板７上に導電パターン２９と導電パターン３１と整合抵抗３が設けられ、整合抵抗３は導電パターン２９と導電パターン３１との間に接続されている。発光素子１の表面電極（図示せず）と導電パターン２９はワイヤ２ａにより接続されている。導電パターン３１とコンデンサ４の表面電極（図示せず）は、ワイヤ３０により接続されている。本構成にすることでサブマウント基板７をさらに小型化することが出きるという効果がある。

以上のように、本実施の形態１に係る光半導体装置１０１によれば、表面に第一のＧＮＤパターン１３、第一の導電パターン１１および第二の導電パターン１４が設けられ、裏面に第二のＧＮＤパターン１９が設けられたサブマウント基板７と、第一のＧＮＤパターン１３の表面に接合された発光素子１と、裏面が第二の導電パターン１４の表面に接合され、表面が発光素子１の表面電極とワイヤ２ａを介して接続されたコンデンサ４と、第二の導電パターン１４と第一のＧＮＤパターン１３とを接続する整合抵抗３と、発光素子１の表面電極にワイヤ２ｂを介して接続された第一の導電パターン１１と、第二のＧＮＤパターン１９とを、サブマウント基板７を貫通して接続する保護抵抗６とを備え、保護抵抗６（第二の抵抗１６ａ）を、サブマウント基板７に設けられた穴に充填した抵抗体で形成するようにしたので、保護抵抗を設けつつサブマウント基板を小型化することができる。

実施の形態２．
実施の形態１では、保護抵抗６を、穴に充填した抵抗体により形成したが、実施の形態２では、穴の側壁に塗布した抵抗体ペーストにより形成した場合について説明する。

図１０（ａ）および図１０（ｂ）は、本願の実施の形態２に係る光半導体装置１０２の構成を示す図である。図１０（ａ）は平面図であり、図１０（ｂ）は図１０（ａ）のＡＡ矢視断面図である。

本願の実施の形態２に係る光半導体装置１０２では、保護抵抗６が、サブマウント基板７に設けられた穴の側壁に塗布した抵抗体ペーストにより形成された第二の抵抗２６ａで構成されることを特徴とする。図１０（ａ）および図１０（ｂ）に示すように、光半導体装置１０２では、第二の抵抗２６ａが、サブマウント基板７を貫通して、発光素子１の表面電極（図示せず）にワイヤ２ｂを介して接続された第一の導電パターン１１のサブマウント基板７側面寄りの外部との接続用端部１１ａと、サブマウント基板７の裏面に形成された第二のＧＮＤパターン１９とを接続する。実施の形態２による光半導体装置１０２のその他の構成については、実施の形態１の光半導体装置１０１と同様であり、対応する部分には同符号を付してその説明を省略する。

本実施の形態２では、第二の抵抗２６ａを保護抵抗６としたが、第二の抵抗２６ａで塗布する抵抗体ペーストの抵抗値が０．１ｋΩの場合の信号の減衰量と周波数の関係を示すシミュレーション結果を図１１に示す。シミュレーションにおいて、整合抵抗３の抵抗値を５０Ω、コンデンサ４の容量を１０ｎＦと設定した。横軸は、光半導体装置１０２に入力された信号の周波数を示す。縦軸は、光半導体装置１０２が信号を伝えた時に減衰する量を示す。線ＶＩＩＩは本実施の形態２の第二の抵抗２６ａの場合の結果であり、線ＩＸは比較として実施の形態１の第二の抵抗１６ａ（抵抗値０．１ｋΩ）の場合の結果を示す。図１１に示すように、実施の形態２の第二の抵抗２６ａは、実施の形態１の第二の抵抗１６ａの効果に加え、インダクタンス成分を持つため、ピーキングがかかり、５ＧＨｚ〜２５ＧＨｚでの帯域において特性が向上するという効果がある。

なお、本実施の形態２では、第二の抵抗２６ａを第一の導電パターン１１の外部接続用端部１１ａに設けたが、これに限るものではない。発光素子１との接続用端部１１ｂに設けた第二の抵抗２６ｂとしてもよい。また、第一の導電パターン１１の発光素子１との接続用端部１１ｂと外部接続用端部１１ａとの接続部分１１ｃに設けた第二の抵抗２６ｃとしてもよい。特に、第一の導電パターン１１の両端の接続用端部１１ａ、１１ｂは、ワイヤのインダクタンス成分を相殺するため、パターン面積を広くして容量成分を構成している。そのため、第二の抵抗と第一の導電パターン１１の接続が容易にできるため、生産性が向上するという効果もある。

以上のように、本実施の形態２に係る光半導体装置１０２によれば、表面に第一のＧＮＤパターン１３、第一の導電パターン１１および第二の導電パターン１４が設けられ、裏面に第二のＧＮＤパターン１９が設けられたサブマウント基板７と、第一のＧＮＤパターン１３の表面に接合された発光素子１と、裏面が第二の導電パターン１４の表面に接合され、表面が発光素子１の表面電極とワイヤ２ａを介して接続されたコンデンサ４と、第二の導電パターン１４と第一のＧＮＤパターン１３とを接続する整合抵抗３と、発光素子１の表面電極にワイヤ２ｂを介して接続された第一の導電パターン１１と、第二のＧＮＤパターン１９とを、サブマウント基板７を貫通して接続する保護抵抗６とを備え、保護抵抗６（第二の抵抗２６ａ）を、サブマウント基板７に設けられた穴の側壁に塗布した抵抗体ペーストで形成するようにしたので、保護抵抗を設けつつサブマウント基板を小型化することができる。

実施の形態３．
実施の形態１および実施の形態２では、保護抵抗６を、サブマウント基板７を貫通して形成したが、実施の形態３では、サブマウント基板７の側面に沿って形成した場合について説明する。

図１２（ａ）および図１２（ｂ）は、本願の実施の形態３に係る光半導体装置１０３の構成を示す図である。図１２（ａ）は平面図であり、図１２（ｂ）は図１２（ａ）のＢＢ矢視側面図である。

本願の実施の形態３に係る光半導体装置１０３では、保護抵抗６が、サブマウント基板７の側面に設けられたメタライズ層により形成された第二の抵抗３６で構成されることを特徴とする。図１２（ａ）および図１２（ｂ）に示すように、光半導体装置１０３では、第二の抵抗３６が、サブマウント基板７の側面に沿って、発光素子１の表面電極（図示せず）にワイヤ２ｂを介して接続された第一の導電パターン１１のサブマウント基板７側面寄りの外部との接続用端部１１ａと、サブマウント基板７の裏面に形成された第二のＧＮＤパターン１９とを接続する。実施の形態３による光半導体装置１０３のその他の構成については、実施の形態１の光半導体装置１０１と同様であり、対応する部分には同符号を付してその説明を省略する。

以上のように、本実施の形態３に係る光半導体装置１０３によれば、表面に第一のＧＮＤパターン１３、第一の導電パターン１１および第二の導電パターン１４が設けられ、裏面に第二のＧＮＤパターン１９が設けられたサブマウント基板７と、第一のＧＮＤパターン１３の表面に接合された発光素子１と、裏面が第二の導電パターン１４の表面に接合され、表面が発光素子１の表面電極とワイヤ２ａを介して接続されたコンデンサ４と、第二の導電パターン１４と第一のＧＮＤパターン１３とを接続する整合抵抗３と、発光素子１の表面電極にワイヤ２ｂを介して接続された第一の導電パターン１１と、第二のＧＮＤパターン１９とを、サブマウント基板７の側面に沿って接続する保護抵抗６とを備え、保護抵抗６（第二の抵抗３６）を、サブマウント基板７の側面に設けられたメタライズ層で形成するようにしたので、保護抵抗を設けつつサブマウント基板を小型化することができる。また、側面に第二の抵抗３６を設けることで、第一の導電パターン１１上のメタライズパターンに凹凸が生じず、ワイヤ接続時の生産性の向上という効果が得られる。

本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。

１発光素子、２ａ、２ｂワイヤ、３整合抵抗、４コンデンサ、６保護抵抗、７サブマウント基板、１１第一の導電パターン、１３第一のＧＮＤパターン、１４
第二の導電パターン、１６ａ、１６ｂ、１６ｃ第二の抵抗、１９第二のＧＮＤパターン、２６ａ、２６ｂ、２６ｃ第二の抵抗、３６第二の抵抗、１０１、１０２、１０３光半導体装置。

Claims

表面に第一のＧＮＤパターン、第一の導電パターンおよび第二の導電パターンが設けられ、裏面に第二のＧＮＤパターンが設けられた基板と、
前記第一のＧＮＤパターンの表面に接合された発光素子と、
裏面が前記第二の導電パターンの表面に接合され、表面が前記発光素子の表面電極と第一のワイヤを介して接続されたコンデンサと、
前記第二の導電パターンと前記第一のＧＮＤパターンとを接続する第一の抵抗と、
前記発光素子の表面電極に第二のワイヤを介して接続された前記第一の導電パターンと、前記第二のＧＮＤパターンとを、前記基板を板厚方向に介して、接続する第二の抵抗とを備えたことを特徴とする光半導体装置。
前記第二の抵抗は、前記基板を貫通して接続したことを特徴とする請求項１に記載の光半導体装置。
前記第二の抵抗は、前記基板に設けられた穴に充填した抵抗体で形成されたことを特徴とする請求項２に記載の光半導体装置。
前記第二の抵抗は、前記基板に設けられた穴の側壁に塗布した抵抗体で形成されたことを特徴とする請求項２に記載の光半導体装置。
前記第二の抵抗は、前記第一の導電パターンの外部との接続用端部と接続されたことを特徴とする請求項３または請求項４に記載の光半導体装置。
前記第二の抵抗は、前記発光素子の表面電極と接続する前記第一の導電パターンの接続用端部と接続されたことを特徴とする請求項３または請求項４に記載の光半導体装置。
前記第二の抵抗は、前記第一の導電パターンの外部との接続用端部と前記発光素子の表面電極との接続部分に接続されたことを特徴とする請求項３または請求項４に記載の光半導体装置。
前記第二の抵抗は、前記基板の側面に沿って接続したことを特徴とする請求項１に記載の光半導体装置。
前記第二の抵抗は、前記基板の側面に設けられたメタライズ層で形成されたことを特徴とする請求項８に記載の光半導体装置。
前記第二の抵抗は、抵抗値が０．３ｋΩ以上であることを特徴とする請求項１から請求項９のいずれか１項に記載の光半導体装置。