JP6721317B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6721317B2
JP6721317B2 JP2015225440A JP2015225440A JP6721317B2 JP 6721317 B2 JP6721317 B2 JP 6721317B2 JP 2015225440 A JP2015225440 A JP 2015225440A JP 2015225440 A JP2015225440 A JP 2015225440A JP 6721317 B2 JP6721317 B2 JP 6721317B2
Authority
JP
Japan
Prior art keywords
layer
sintering
electrode
sintering layer
sintered layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015225440A
Other languages
English (en)
Other versions
JP2017098282A (ja
Inventor
圭佑 奥村
圭佑 奥村
哲士 本田
哲士 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2015225440A priority Critical patent/JP6721317B2/ja
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to US15/777,134 priority patent/US10998484B2/en
Priority to PCT/JP2016/079522 priority patent/WO2017086043A1/ja
Priority to EP16866045.4A priority patent/EP3379588B1/en
Priority to KR1020187011035A priority patent/KR102346773B1/ko
Priority to CN201680067695.2A priority patent/CN108352437B/zh
Priority to TW105132393A priority patent/TWI707485B/zh
Publication of JP2017098282A publication Critical patent/JP2017098282A/ja
Application granted granted Critical
Publication of JP6721317B2 publication Critical patent/JP6721317B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N19/00—Integrated devices, or assemblies of multiple devices, comprising at least one thermoelectric or thermomagnetic element covered by groups H10N10/00 - H10N15/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01—Manufacture or treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F3/00—Manufacture of workpieces or articles from metallic powder characterised by the manner of compacting or sintering; Apparatus specially adapted therefor ; Presses and furnaces
    • B22F3/10—Sintering only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/81—Structural details of the junction
    • H10N10/817—Structural details of the junction the junction being non-separable, e.g. being cemented, sintered or soldered
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/856—Thermoelectric active materials comprising organic compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/851—Thermoelectric active materials comprising inorganic compositions
    • H10N10/852—Thermoelectric active materials comprising inorganic compositions comprising tellurium, selenium or sulfur

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Laminated Bodies (AREA)
  • Die Bonding (AREA)

Description

本発明は、熱電変換モジュール等の半導体装置の製造方法に関する。
従来、熱電変換モジュールとしては、複数のＰ型熱電素子とＮ型熱電素子とを交互に並べ、これらを２枚の絶縁基板で挟んで固定した構造のものが存在する（例えば、特許文献１参照）。絶縁基板には、熱電素子に対応する位置に電極が形成されており、Ｐ型熱電素子とＮ型熱電素子とが順次直列に電気的に接続されている。
特許文献１には、このような熱電変換モジュールの製造方法として、絶縁基板および熱電素子に付着された半田メッキのすくなくともいずれかに高粘着フラックスを塗布して絶縁基板に熱電素子を仮固定し、その後に熱を加えて半田メッキにより半田付けすることが記載されている。
特許文献１では、一方の絶縁基板の電極に熱電素子の一方の面を仮固定した後、加熱して接合している。その後、他方の絶縁基板の電極を熱電素子の他方の面に接合している。
特開平０４−１０６７４号公報
しかしながら、特許文献１の方法では、接合にハンダを用いているため、他方を接合するために加熱をすると、すでに接合済のもう一方も加熱されてハンダが再溶融し、熱電素子の位置ずれや傾きが発生するおそれがある。
本発明は前記問題点に鑑みなされたものであり、その目的は、半導体素子を２枚の絶縁基板で挟み込むように固定する際に、半導体素子の位置ずれや傾きが発生することを抑制することが可能な半導体装置の製造方法を提供することにある。
本願発明者等は、前記従来の問題点を解決すべく、半導体装置の製造方法について検討した。その結果、下記の構成を採用することにより、半導体素子の位置ずれや傾きが発生することを抑制することが可能であることを見出し、本発明を完成させるに至った。
すなわち、本発明に係る半導体装置の製造方法は、
第１絶縁基板に形成された第１電極上に、第１焼結前層を介して半導体素子が仮接着された積層体を得る工程Ａと、
前記工程Ａの後、前記半導体素子を、前記第１焼結前層とは反対側に設けられた第２焼結前層を介して、第２絶縁基板に形成された第２電極上に仮接着して、半導体装置前駆体を得る工程Ｂと、
前記工程Ｂの後、前記第１焼結前層と前記第２焼結前層とを同時に加熱し、前記半導体素子を、前記第１電極及び前記第２電極に接合する工程Ｃとを含むことを特徴とする。
前記構成によれば、半導体素子は、まず、第１絶縁基板に形成された第１電極と、第２絶縁基板に形成された第２電極とに仮接着された状態となる。その後、第１焼結前層と第２焼結前層とが同時に加熱され、前記半導体素子は、前記第１電極及び前記第２電極に接合される。つまり、１回の加熱により、半導体素子と第１電極とが接合され、且つ、半導体素子と第２電極とが接合される。１回の加熱により半導体素子の両面の接合が完了するため、焼結前層の再溶融といったことが起こらない。その結果、半導体素子の位置ずれや傾きが発生することを抑制することができる。
また、第１焼結前層及び第２焼結前層に仮接着するため、半導体素子の転倒防止用の型枠等を用いる必要がない。その結果、型枠が擦れる等による半導体素子の破損を防止することができる。
また、接合材としての第１焼結前層及び第２焼結前層を用いて仮接着するため、別途に、仮固定用のテープや接着剤を必要としない。従って、経済的に優れる。
前記構成においては、前記工程Ａの後、且つ、前記工程Ｂの前の段階で、前記半導体素子は、一方の面に第１焼結前層が積層されており、他方の面に第２焼結前層が積層されていることが好ましい。
前記工程Ａの後、且つ、前記工程Ｂの前の段階で、前記半導体素子の一方の面に第１焼結前層が積層されており、他方の面に第２焼結前層が積層されていると、前記工程Ａの後、第２焼結前層を形成する工程を行わずに、前記工程Ｂを行うことができる。
前記構成において、一方の面に第１焼結前層が積層されており、他方の面に第２焼結前層が積層されている前記半導体素子は、下記工程Ｘ及び工程Ｙにより得ることが好ましい。
半導体ウエハの一方の面に第１焼結前層を形成し、他方の面に第２焼結前層を形成して、両面に焼結前層が形成された半導体ウエハを得る工程Ｘ、
前記工程Ｘで得られた、両面に焼結前層が形成された半導体ウエハを個片化する工程Ｙ。
前記構成によれば、半導体ウエハの両面に焼結前層が形成された状態で個片化するため、両面に焼結前層が形成された半導体素子を効率的に得ることができる。
前記構成において、前記第１焼結前層及び前記第２焼結前層は、金属系化合物を含むことが好ましい。
前記第１焼結前層及び前記第２焼結前層が金属系化合物を含むと、接合後は、電気抵抗の少ない良好な電気的接続となる。
前記構成において、前記工程Ｘは、半導体ウエハの一方の面にシート状の第１焼結前層を積層し、他方の面にシート状の第２焼結前層を積層して、両面に焼結前層が形成された半導体ウエハを得る工程であることが好ましい。
シート状の焼結前層は、厚みが比較的均一である。従って、前記構成によれば、シート状の焼結前層を用いるため、半導体素子の傾きをより抑制できる。
前記構成において、前記半導体素子は、熱電素子であることが好ましい。
前記半導体素子が熱電素子であると、熱電素子の位置ずれや傾きが抑制された熱電変換モジュールとすることができる。
本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 荷重-変位曲線の一例を示す図である。 圧子の投影画像を説明するための図である。
以下、本実施形態に係る半導体装置の製造方法について図面を参照しつつ説明するが、その前に、本実施形態で使用する第１焼結前層及び第２焼結前層について説明する。
（第１焼結前層）
本実施形態に係る第１焼結前層５２（図１、図４参照）は、加熱により焼結層となる層である。
本実施形態では、第１焼結前層が、加熱により焼結層となる層が１層である場合について説明するが、本発明はこの例に限定されない。本発明における、加熱により焼結層となる層は、加熱により焼結層となる層を複数積層した構成であってもよい。
第１焼結前層５２の厚みは、５μｍ〜２００μｍであることが好ましく、より好ましくは１０μｍ〜１５０μｍであり、さらに好ましくは１５μｍ〜１００μｍである。加熱前の第１焼結前層５２の厚みを上記範囲とすることで、シート形状の維持と厚み均一性を確保することができる。
第１焼結前層５２を、平行平板プレスにて、０．５ＭＰａ、１０秒、８０℃の条件で、テストチップ（半導体チップ、縦２ｍｍ×横２ｍｍ、厚さ３ｍｍ）に貼り付けた後の室温(２４℃)でのシェア強度（仮接着時を想定したシェア強度）は、０．０１ＭＰａ〜１．０ＭＰａの範囲内であることが好ましく、より好ましくは０．１ＭＰａ〜０．９Ｍｐａの範囲内である。
具体的には、ノードソン・アドバンスト・テクノロジー株式会社（旧：デイジ・ジャパン株式会社）製の、ウルトラファインピッチボンディング対応ボンドテスター シリーズ５０００を用い、以下に示す条件で測定した値である。
＜シェア強度測定条件＞
ロードセル：ＢＳ２５０
測定レンジ：２５０ｇ
試験種類：破壊試験
テストスピード：１００μｍ／ｓ
降下スピード：１００μｍ／ｓ
テスト高さ：１００μｍ
ツール移動量：２０００μｍ
破壊認識点：高（９０％）
第１焼結前層５２を、平行平板プレスにて、０．５ＭＰａ、１０秒、８０℃の条件で、テストチップ（半導体チップ、縦２ｍｍ×横２ｍｍ、厚さ３ｍｍ）に貼り付けた後、さらに、 平行平板プレスにて、１ＭＰａ、９０秒、３００℃の条件で加熱した後の 室温(２４℃)でのシェア強度（加熱接合後を想定したシェア強度）は、２ＭＰａ〜１００ＭＰａの範囲内であることが好ましく、より好ましくは１０ＭＰａ〜９０ＭＰａの範囲内である。
具体的には、ノードソン・アドバンスト・テクノロジー株式会社（旧：デイジ・ジャパン株式会社）製の、万能型ボンドテスター シリーズ４０００を用い、以下に示す条件で測定した値である。
＜シェア強度測定条件＞
ロードセル：ＤＳ１００ｋｇ
測定レンジ：１００ｋｇ
試験種類：破壊試験
テストスピード：１００μｍ／ｓ
降下スピード：１００μｍ／ｓ
テスト高さ：１００μｍ
ツール移動量：２０００μｍ
破壊認識点：高（９０％）
第１焼結前層５２は、下記加熱条件Ａにより加熱した後の硬さが、ナノインデンターを用いた計測において、１．５ＧＰａ〜１０ＧＰａの範囲内であることが好ましい。前記硬さは、２．０ＧＰａ〜８ＧＰａの範囲内であることがより好ましく、２．５ＧＰａ〜７ＧＰａの範囲内であることがさらに好ましい。下記加熱条件Ａは、第１焼結前層５２が加熱により焼結層となる条件を想定して規定した加熱条件である。ナノインデンターを用いた硬さの計測方法は、実施例に記載の方法による。
＜加熱条件Ａ＞
第１焼結前層５２を、１０ＭＰａの加圧下で、８０℃から３００℃まで昇温速度１．５℃／秒にて昇温した後、３００℃で２．５分間保持する。
前記硬さが１．５ＧＰａ以上であると、第１焼結前層５２を加熱して得られる焼結層は、強固なものとなる。また、前記硬さが１０ＧＰａ以下であると、第１焼結前層５２を加熱して得られる焼結層は、適度な柔軟性を有することとなる。
前記硬さは、金属微粒子の種類、含有量、平均粒径、熱分解性バインダーの種類、含有量、低沸点バインダーの種類、含有量、加熱により焼結層を形成する際の加熱条件(例えば、温度、時間、昇温速度等)、焼結層を形成する際の雰囲気(大気雰囲気、窒素雰囲気、又は、還元ガス雰囲気等)によりコントロールすることができる。
第１焼結前層５２は、下記加熱条件Ａにより加熱した後の弾性率が、ナノインデンターを用いた計測において、３０ＧＰａ〜１５０ＧＰａの範囲内であることが好ましい。前記弾性率は、３５ＧＰａ〜１２０ＧＰａの範囲内であることがより好ましく、４０ＧＰａ〜１００ＧＰａの範囲内であることがさらに好ましい。下記加熱条件Ａは、第１焼結前層５２が加熱により焼結層となる条件を想定して規定した加熱条件である。ナノインデンターを用いた弾性率の計測方法は、実施例に記載の方法による。
＜加熱条件Ａ＞
第１焼結前層５２を、１０ＭＰａの加圧下で、８０℃から３００℃まで昇温速度１．５℃／秒にて昇温した後、３００℃で２．５分間保持する。
前記弾性率が３０ＧＰａ以上であると、第１焼結前層５２を加熱して得られる焼結層は、強固なものとなる。また、前記弾性率が１５０ＧＰａ以下であると、第１焼結前層５２を加熱して得られる焼結層は、適度な柔軟性を有することとなる。
前記弾性率は、金属微粒子の種類、含有量、平均粒径、熱分解性バインダーの種類、含有量、低沸点バインダーの種類、含有量、加熱により焼結層を形成する際の加熱条件(例えば、温度、時間、昇温速度等)、焼結層を形成する際の雰囲気(大気雰囲気、窒素雰囲気、又は、還元ガス雰囲気等)によりコントロールすることができる。
第１焼結前層５２は、下記変形量計測方法Ｂによる変形量が、１６００ｎｍ〜１９００ｎｍの範囲内であることが好ましい。前記変形量は、１６２０ｎｍ〜１８８０ｎｍの範囲内であることがより好ましく、１６５０ｎｍ〜１８５０ｎｍの範囲内であることがさらに好ましい。
＜変形量計測方法Ｂ＞
（１）第１焼結前層５２を、１０ＭＰａの加圧下で、８０℃から３００℃まで昇温速度１．５℃／秒にて昇温した後、３００℃で２．５分間保持し、変形量計測用の層を得る工程、
（２）前記変形量計測用の層を、ナノインデンターを用いて押し込み深さ２μｍで押し込み、押し込みを解除した後の、押し込み前からの変形量を計測する工程。
より詳細な前記変形量の計測方法は、実施例に記載の方法による。
前記変形量が１９００ｎｍ以下であると、得られる焼結層は、強固であり、信頼性が向上する。一方、前記変形量が１６００ｎｍ以上であると、弾性変形領域を持つため、得られる焼結層の信頼性が向上する。
第１焼結前層５２は、大気雰囲気下、昇温速度１０℃／分の条件で、２３℃から４００℃まで昇温を行った後のエネルギー分散型Ｘ線分析により得られる炭素濃度が１５重量％以下であることが好ましく、１２重量％以下であることがより好ましく、１０重量％以下であることがさらに好ましい。前記炭素濃度が１５重量％以下であると、第１焼結前層５２は、４００℃まで昇温を行った後には有機物がほとんど存在しない。その結果、加熱接合工程後は、耐熱性に優れ、高温環境においても高い信頼性、熱特性が得られる。
第１焼結前層５２は、大気雰囲気下、昇温速度１０℃／分の条件で、２３℃から５００℃まで示差熱分析を行った際のピークが１５０〜３５０℃に存在することが好ましく、１７０〜３２０℃に存在することがより好ましく、１８０〜３１０℃に存在することがさらに好ましい。前記ピークが１５０〜３５０℃に存在すると、有機物（例えば、第１焼結前層５２を構成する樹脂成分）がこの温度領域で熱分解しているといえる。その結果、加熱接合工程後の耐熱性により優れる。
第１焼結前層５２は、金属系化合物を含むことが好ましい。前記金属系化合物としては、Ａｕ系、Ａｇ系、Ｃｕ系の金属微粒子、等が挙げられる。
前記金属微粒子としては、焼結性金属粒子を挙げることができる。
前記焼結性金属粒子としては、金属微粒子の凝集体を好適に使用できる。金属微粒子としては、金属からなる微粒子などが挙げられる。前記金属としては、金、銀、銅、酸化銀、酸化銅などが挙げられる。なかでも、銀、銅、酸化銀、酸化銅からなる群より選ばれる少なくとも１種であることが好ましい。前記金属微粒子が、銀、銅、酸化銀、酸化銅からなる群より選ばれる少なくとも１種であると、より好適に加熱接合することができる。
前記焼結性金属粒子の平均粒径は、好ましくは０．０００５μｍ以上、より好ましくは０．００１μｍ以上である。平均粒径の下限として、０．０１μｍ、０．０５μｍ、０．１μｍも例示できる。一方、焼結性金属粒子の平均粒径は、好ましくは３０μｍ以下、より好ましくは２５μｍ以下である。平均粒径の上限として、２０μｍ、１５μｍ、１０μｍ、５μｍも例示できる。
前記焼結性金属粒子の平均粒径は、次の方法で測定する。すなわち、前記焼結性金属粒子をＳＥＭ（走査型電子顕微鏡）にて観察し、平均粒子径を計測する。なお、ＳＥＭ観察は、例えば、焼結性金属粒子がマイクロサイズの場合、５０００倍で観察し、サブミクロンサイズの場合、５００００倍観察で観察し、ナノサイズの場合、３０００００倍で観察するのが好ましい。
前記焼結性金属粒子の形状は特に限定されず、例えば、球状、棒状、鱗片状、不定形状である。
第１焼結前層５２は、第１焼結前層５２全体に対して金属微粒子を６０〜９８重量％の範囲内で含むことが好ましい。前記金属微粒子の含有量は、６５〜９７重量％の範囲内であることがより好ましく、７０〜９５重量％の範囲内であることがさらに好ましい。前記金属微粒子を６０〜９８重量％の範囲内で含むと、金属微粒子を焼結、又は、溶融させて２つの物（例えば、半導体素子と電極）を接合させることができる。
第１焼結前層５２は、低沸点バインダーを含有することが好ましい。前記低沸点バインダーは、前記金属微粒子の取り扱いを容易とするために用いられる。また、前記低沸点バインダーは、任意の機械的物性を調整するためにも用いられる。具体的には、前記金属微粒子を前記低沸点バインダーに分散させた金属微粒子含有ペーストとして使用することができる。
前記低沸点バインダーは、２３℃で液状である。本明細書において、「液状」とは、半液状を含む。具体的に、動的粘弾性測定装置（レオメーター）による粘度測定による２３℃における粘度が１００，０００Ｐａ・ｓ以下であることをいう。
粘度測定の条件は、下記の通りである。
レオメータ：Ｔｈｅｒｍｏ ＳＣＩＥＮＴＦＩＣ社製 ＭＥＲ III
治具：パラレルプレート２０ｍｍφ、ギャップ１００μｍ、せん断速度 １／秒）
前記低沸点バインダーの具体例としては、例えば、ペンタノール、ヘキサノール、ヘプタノール、オクタノール、１−デカノール、エチレングリコール、ジエチレングリコール、プロピレングリコール、ブチレングリコール、α−テルピネオール、1,6-ヘキサンジオール、イソボルニルシクロヘキサノール（ＭＴＰＨ）等の一価及び多価アルコール類、エチレングリコールブチルエーテル、エチレングリコールフェニルエーテル、ジエチレングリコールメチルエーテル、ジエチレングリコールエチルエーテル、ジエチレングリコールブチルエーテル、ジエチレングリコールイソブチルエーテル、ジエチレングリコールヘキシルエーテル、トリエチレングリコールメチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールジブチルエーテル、ジエチレングリコールブチルメチルエーテル、ジエチレングリコールイソプロピルメチルエーテル、トリエチレングリコールジメチルエーテル、トリエチレングリコールブチルメチルエーテル、プロピレングリコールプロピルエーテル、ジプロピレングリコールメチルエーテル、ジプロピレングリコールエチルエーテル、ジプロピレングリコールプロピルエーテル、ジプロピレングリコールブチルエーテル、ジプロピレングリコールジメチルエーテル、トリプロピレングリコールメチルエーテル、トリプロピレングリコールジメチルエーテル等のエーテル類、エチレングリコールエチルエーテルアセテート、エチレングリコールブチルエーテルアセテート、ジエチレングリコールエチルエーテルアセテート、ジエチレングリコールブチエーテルアセテート、ジプロピレングリコールメチルエーテルアセテート（ＤＰＭＡ）等を挙げることができる。これらは２種以上を併用してもよい。なかでも、沸点の異なる２種類を併用することが好ましい。沸点の異なる２種類を用いると、シート形状の維持の点で優れる。
第１焼結前層５２は、２３℃で固形の熱分解性バインダーを含有することが好ましい。前記熱分解性バインダーを含有すると、加熱接合工程前は、シート形状を維持し易い。また、加熱接合工程時に熱分解させ易い。
本明細書において、「固形」とは、具体的に前記レオメータによる粘度測定による２３℃における粘度が１００，０００Ｐａ・ｓよりも大きいことをいう。
本明細書において「熱分解性バインダー」とは、加熱接合工程において熱分解させることが可能なバインダーをいう。前記熱分解性バインダーは、加熱接合工程後には、焼結層（加熱後の第１焼結前層５２）に、ほとんど残存しないことが好ましい。前記熱分解性バインダーとしては、例えば、第１焼結前層５２に含有させたとしても、大気雰囲気下、昇温速度１０℃／分の条件で、２３℃から４００℃まで昇温を行った後のエネルギー分散型Ｘ線分析により得られる炭素濃度が１５重量％以下となるような材料が挙げられる。例えば、熱分解性バインダーとして、より熱分解させ易い材料を採用すれば、比較的含有量を多くしても、加熱接合工程後に、焼結層（加熱後の第１焼結前層５２）にほとんど残存させないようにすることができる。
前記熱分解性バインダーとしては、ポリカーボネート、アクリル樹脂、エチルセルロース、ポリビニルアルコール等を挙げることができる。これらの材料は単独で、又は、２種以上を混合して使用できる。なかでも、熱分解性が高いという観点から、ポリカーボネートが好ましい。
前記ポリカーボネートとしては、加熱接合工程において熱分解させることが可能なものであれば、特に限定されないが、主鎖の炭酸エステル基（−O−CO−O−）間に芳香族化合物（例えば、ベンゼン環など）を含まず、脂肪族鎖からなる脂肪族ポリカーボネートや、主鎖の炭酸エステル基（−O−CO−O−）間に芳香族化合物を含む芳香族ポリカーボネートを挙げることができる。なかでも、脂肪族ポリカーボネートか好ましい。
前記脂肪族ポリカーボネートとしては、ポリエチレンカーボネート、ポリプロピレンカーボネート等が挙げられる。なかでもシート形成のためのワニス作製における有機溶剤への溶解性の観点から、ポリプロピレンカーボネートが好ましい。
前記芳香族ポリカーボネートとしては、主鎖にビスフェノールA構造を含むもの等が挙げられる。
前記ポリカーボネートの重量平均分子量は、１０，０００〜１，０００，０００の範囲内であることが好適である。なお、重量平均分子量は、ＧＰＣ（ゲル・パーミエーション・クロマトグラフィー）により測定し、ポリスチレン換算により算出された値である。
前記アクリル樹脂としては、加熱接合工程において熱分解させることが可能な範囲において、炭素数３０以下、特に炭素数４〜１８の直鎖若しくは分岐のアルキル基を有するアクリル酸又はメタクリル酸のエステルの１種又は２種以上を成分とする重合体（アクリル共重合体）などが挙げられる。前記アルキル基としては、例えばメチル基、エチル基、プロピル基、イソプロピル基、ｎ−ブチル基、ｔ−ブチル基、イソブチル基、アミル基、イソアミル基、ヘキシル基、へプチル基、シクロヘキシル基、２−エチルヘキシル基、オクチル基、イソオクチル基、ノニル基、イソノニル基、デシル基、イソデシル基、ウンデシル基、ラウリル基、トリデシル基、テトラデシル基、ステアリル基、オクタデシル基、又はドデシル基などが挙げられる。
また、重合体（アクリル共重合体）を形成する他のモノマーとしては、特に限定されるものではなく、例えばアクリル酸、メタクリル酸、カルボキシエチルアクリレート、カルボキシペンチルアクリレート、イタコン酸、マレイン酸、フマール酸若しくはクロトン酸などの様なカルボキシル基含有モノマー、無水マレイン酸若しくは無水イタコン酸などの様な酸無水物モノマー、（メタ）アクリル酸２−ヒドロキシエチル、（メタ）アクリル酸２−ヒドロキシプロピル、（メタ）アクリル酸４−ヒドロキシブチル、（メタ）アクリル酸６−ヒドロキシヘキシル、（メタ）アクリル酸８−ヒドロキシオクチル、（メタ）アクリル酸１０−ヒドロキシデシル、（メタ）アクリル酸１２−ヒドロキシラウリル若しくは（４−ヒドロキシメチルシクロヘキシル）−メチルアクリレートなどの様なヒドロキシル基含有モノマー、スチレンスルホン酸、アリルスルホン酸、２−（メタ）アクリルアミド−２−メチルプロパンスルホン酸、（メタ）アクリルアミドプロパンスルホン酸、スルホプロピル（メタ）アクリレート若しくは（メタ）アクリロイルオキシナフタレンスルホン酸などの様なスルホン酸基含有モノマー、又は２−ヒドロキシエチルアクリロイルホスフェートなどの様な燐酸基含有モノマーが挙げられる。
アクリル樹脂のなかでも、重量平均分子量が１万〜１００万のものがより好ましく、３万〜７０万のものがさらに好ましい。上記数値範囲内であると、加熱接合工程前の接着性、及び、加熱接合工程時における熱分解性に優れるからである。なお、重量平均分子量は、ＧＰＣ（ゲル・パーミエーション・クロマトグラフィー）により測定し、ポリスチレン換算により算出された値である。
また、アクリル樹脂のなかでも、２００℃〜４００℃で熱分解するアクリル樹脂が好ましい。
なお、第１焼結前層５２には、前記成分以外にも、例えば、可塑剤などを適宜含有してよい。
第１焼結前層５２は、通常の方法で製造できる。例えば、第１焼結前層５２を形成するための前記各成分を含有するワニスを作製し、ワニスを基材セパレータ上に所定厚みとなる様に塗布して塗布膜を形成した後、該塗布膜を乾燥させることで、第１焼結前層５２を製造できる。
ワニスに用いる溶媒としては特に限定されないが、前記各成分を均一に溶解、混練又は分散できる有機溶剤やアルコール溶剤が好ましい。前記有機溶剤としては、例えば、ジメチルホルムアミド、ジメチルアセトアミド、Ｎ-メチルピロリドン、アセトン、メチルエチルケトン、シクロヘキサノンなどのケトン系溶媒、トルエン、キシレンなどが挙げられる。また、前記アルコール溶剤としては、エチレングリコール、ジエチレングリコール、１，２−プロパンジオール、１，３−プロパンジオール、１，２−ブタンジオール、１，３−ブタンジオール、１，４−ブタンジオール、２−ブテン−１，４−ジオール、１，２，６−ヘキサントリオール、グリセリン、オクタンジオール、２−メチル−２，４−ペンタンジオール、テルピネオールが挙げられる。
塗布方法は特に限定されない。溶剤塗工の方法としては、例えば、ダイコーター、グラビアコーター、ロールコーター、リバースコーター、コンマコーター、パイプドクターコーター、スクリーン印刷などが挙げられる。なかでも、塗布厚みの均一性が高いという点から、ダイコーターが好ましい。また、塗布膜の乾燥条件は特に限定されず、例えば、乾燥温度７０〜１６０℃、乾燥時間１〜５分間で行うことができる。なお、塗布膜を乾燥させた後であっても溶剤の種類によって、溶剤の全部が気化せずに塗膜中に残る場合がある。
第１焼結前層５２が前記低沸点バインダーを含有する場合、前記乾燥条件に応じて、前記低沸点バインダーの一部が揮発する場合がある。そのため、前記乾燥条件に応じて、第１焼結前層５２を構成する各成分の比率が変化する。例えば、同一のワニスから形成した第１焼結前層５２であっても、乾燥温度が高いほど、また、乾燥時間が長いほど、第１焼結前層５２全体に占める金属微粒子の含有量や、熱分解性バインダーの含有量は多くなる。従って、第１焼結前層５２中の金属微粒子や熱分解性バインダーの含有量が所望の量となるように、前記乾燥条件を設定することが好ましい。
基材セパレータとしては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレン、ポリプロピレンや、フッ素系剥離剤、長鎖アルキルアクリレート系剥離剤などの剥離剤により表面コートされたプラスチックフィルムや紙などが使用可能である。
第１焼結前層５２の製造方法としては、例えば、前記各成分をミキサーにて混合し、得られた混合物をプレス成形して第１焼結前層５２を製造する方法なども好適である。ミキサーとしてはプラネタリーミキサーなどが挙げられる。
第１焼結前層５２は、２枚のセパレータに挟まれた両面セパレータ付き第１焼結前層５２とすることが好ましい。すなわち、セパレータ５２ａ、第１焼結前層５２、及び、セパレータ５２ｂがこの順で積層された両面セパレータ付き第１焼結前層５２とすることが好ましい（図４参照）。セパレータ５２ａ及びセパレータ５２ｂとしては、前記基材セパレータと同一のものを使用することができる。
（第２焼結前層）
第２焼結前層５４は、第１焼結前層５２と同様の構成を採用することができる。第２焼結前層５４は、第１焼結前層５２と全く同様の構成であってもよく、上記第１焼結前層５２の項で説明した範囲内において、第１焼結前層５２と異なる構成であってもよい。
以上、第１焼結前層５２及び第２焼結前層５４について説明した。
次に、本実施形態に係る半導体装置の製造方法について、図面を参照しつつ説明する。
図１〜図１１は、本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。
（半導体装置の製造方法）
本実施形態に係る半導体装置の製造方法は、
第１絶縁基板に形成された第１電極上に、第１焼結前層を介して半導体素子が仮接着された積層体を得る工程Ａと、
前記工程Ａの後、前記半導体素子を、前記第１焼結前層とは反対側に設けられた第２焼結前層を介して、第２絶縁基板に形成された第２電極上に仮接着して、半導体装置前駆体を得る工程Ｂと、
前記工程Ｂの後、前記第１焼結前層と前記第２焼結前層とを同時に加熱し、前記半導体素子を、前記第１電極及び前記第２電極に接合する工程Ｃとを少なくとも含む。
［工程Ａ］
本実施形態に係る半導体装置の製造方法においては、まず、図１に示す積層体１０を得る。積層体１０は、第１絶縁基板２２に形成された第１電極２４上に、第１焼結前層５２を介して半導体素子４２が仮接着された構成を有する。
また、積層体１０は、第１絶縁基板２２の裏面（第１電極２４形成面とは反対側の面）に、支持層２６を有している。また、複数の第１電極２４同士が導通することを防止するために、各第１電極２４の外周部分には、カバーレイヤー２８が設けられている。カバーレイヤー２８は、第１電極２４が設けられていない第１絶縁基板２２上に設けられている。なお、本実施形態のように、カバーレイヤー２８は、第１電極２４の外周部分において、一部第１電極２４上に被るように形成されていてもよい。
以下、積層体１０を得る具体的な方法について、説明する。
積層体１０は、以下の工程により得ることができる。
第１絶縁基板２２及び第１絶縁基板２２上に形成された第１電極２４を有する下基板２０を準備する工程Ａ−１、
一方の面に第１焼結前層５２が積層されており、他方の面に第２焼結前層５４が積層されている半導体素子４２を準備する工程Ａ−２、及び、
工程Ａ−２で準備した半導体素子４２を、第１焼結前層５２を介して前記第１電極２４に仮接着する工程Ａ−３。
［工程Ａ−１］
工程Ａ−１では、下基板２０を準備する。
図２に示すように、下基板２０は、第１絶縁基板２２と、第１絶縁基板２２の一部上面に形成された第１電極２４と、第１絶縁基板２２の裏面に積層された支持層２６と、カバーレイヤー２８とを有する。上述した通り、カバーレイヤー２８は、第１電極２４が設けられていない第１絶縁基板２２上に形成され、且つ、一部、第１電極２４上に被るように形成されている。
第１絶縁基板２２の材質としては、電機絶縁性を有するものであれば、特に限定されないが、例えば、ポリエステル系樹脂、エポキシ系樹脂、ウレタン系樹脂、ポリスチレン系樹脂、ポリエチレン系樹脂、ポリアミド系樹脂、ポリイミド系樹脂、ＡＢＳ樹脂、ポリカーボネート樹脂、シリコーン樹脂等の樹脂や、セラミックス等が挙げられる。なかでも、耐熱性の観点から、ポリイミド系樹脂、セラミックスが好ましい。
ポリイミド系樹脂等の樹脂を用いた場合、第１絶縁基板２２に可とう性を持たせることができる。また、セラミックスを用いた場合、第１絶縁基板２２を折り曲げできない強固なものとすることができる。
第１電極２４の材質としては、例えば、金、銀、銅、ニッケル、コバルトなどの各種金属、またはこれらを主成分とする各種合金を挙げることができる。本実施形態では、第１電極２４は、金電極２４ａと銅電極２４ｂとを積層させた２層からなる電極である。しかしながら、本発明において、第１電極は、この例に限定されず、１層であってもよく、３層以上であってもよい。
支持層２６は、第１絶縁基板や第１電極が可とう性を有する場合、下基板２０に弾性又は剛性を持たせるための層である。支持層２６としては、例えば、剛性を有する板（例えば、銅板、ＳＵＳ板、アルミ板、チタン板等）や、弾性を有するシート（銅箔、ＳＵＳ箔、アルミ箔、ポリイミドフィルム、液晶ポリマーフィルム、ＰＥＴフィルム等）を挙げることができる。
カバーレイヤー２８の材質としては、電機絶縁性を有するものであれば、特に限定されないが、例えば、ポリエステル系樹脂、エポキシ系樹脂、ウレタン系樹脂、ポリスチレン系樹脂、ポリエチレン系樹脂、ポリアミド系樹脂、ポリイミド系樹脂、ＡＢＳ樹脂、ポリカーボネート樹脂、シリコーン樹脂等の樹脂やアクリル系樹脂(ソルダーレジスト)等が挙げられる。なかでも、耐熱性の観点から、ポリイミド系樹脂が好ましい。
本実施形態では、下基板２０が、第１絶縁基板２２と、第１電極２４と、支持層２６と、カバーレイヤー２８とを有する場合について説明する。しかしながら、本発明において、下基板は、第１絶縁基板と第１電極とを有していれば、この例に限定されない。支持層２６は、なくてもよい。また、カバーレイヤー２８は、なくてもよい。
［工程Ａ−２］
工程Ａ−２では、一方の面に第１焼結前層５２が積層されており、他方の面に第２焼結前層５４が積層されている半導体素子４２を準備する。
一方の面に第１焼結前層５２が積層されており、他方の面に第２焼結前層５４が積層されている半導体素子４２は、下記工程Ｘ及び工程Ｙにより得ることができる。
半導体ウエハの一方の面に第１焼結前層を形成し、他方の面に第２焼結前層を形成して、両面に焼結前層が形成された半導体ウエハを得る工程Ｘ、
前記工程Ｘで得られた、両面に焼結前層が形成された半導体ウエハを個片化する工程Ｙ。
［工程Ｘ］
工程Ｘでは、図３に示すように、半導体ウエハ４０の一方の面に第１焼結前層５２を形成し、他方の面に第２焼結前層５４を形成して、両面に焼結前層が形成された半導体ウエハを得る。
工程Ｘは、半導体ウエハ４０の一方の面にシート状の第１焼結前層５２を積層し、他方の面にシート状の第２焼結前層５４を積層して、両面に焼結前層が形成された半導体ウエハを得る工程であってもよい。つまり、工程Ｘは、第１焼結前層、及び、第２焼結前層が、シート状であり、シート状の第１焼結前層５２と、シート状の第２焼結前層５４とを、半導体ウエハ４０に貼り付ける工程であってもよい。
この場合、シート状の焼結前層は、厚みが比較的均一である。従って、この場合、半導体素子の傾きをより抑制できる。
シート状の焼結前層は、通常、両面にセパレータが貼り付けられた状態で準備する。図４には、シート状の第１焼結前層５２の両面にセパレータ５２ａ、セパレータ５２ｂが貼り付けられた状態を示している。また、シート状の第２焼結前層５４の両面にセパレータ５４ａ、セパレータ５４ｂが貼り付けられた状態を示している。
シート状の焼結前層を半導体ウエハ４０に貼り付ける際には、セパレータの一方を剥離した後、貼り付ける。
より具体的には、図５に示すように、まず、一方のセパレータ５２ａを剥離した第１焼結前層５２の上に半導体ウエハ４０を載置し、その上に、一方のセパレータ５４ａを剥離した第２焼結前層５４を載置する。その後、加圧して貼り付ける。貼り付けは、例えば、図６に示すように、下側加熱板６０と上側加熱板６２との間に載置し、平板プレスにより行うことができる。貼り付け圧力としては、０．０１〜１０ＭＰａの範囲内であることが好ましい。また、貼り付けの際の貼り付け温度は特に限定されないが、例えば２３〜９０℃の範囲内であることが好ましい。
なお、下側加熱板６０上に、一方のセパレータを剥離した第１焼結前層５２を載置し、次に、その上に半導体ウエハ４０を載置し、次に、一方のセパレータを剥離した第２焼結前層５４を載置し、最後に、下側加熱板６０と上側加熱板６２とで、加圧して貼り付けしてもよい。
［工程Ｙ］
工程Ｙでは、図７に示すように、前記工程Ｘで得られた、両面に焼結前層が形成された半導体ウエハ４０を個片化する。
具体的には、第１焼結前層５２からセパレータ５２ｂを剥離してダイシングテープ（図示せず）上に貼り付ける。次に、第２焼結前層５４からセパレータ５４ｂを剥離する。その後、ダイシングして個片化する。
なお、ダイシングテープとしては、従来公知のものを採用できるため、ここでの説明は省略する。また、ダイシング方法としても、従来公知のダイシング装置を用いて、従来公知の方法を採用できるからここでの説明は省略する。例えば、ダイシングブレードを用いた方法や、レーザー照射した後に割断する方法等が挙げられる。
以上により、一方の面に第１焼結前層５２が積層されており、他方の面に第２焼結前層５４が積層されている半導体素子４２が得られる。
なお、上述の実施形態では、ダイシング前にセパレータ５２ｂ及びセパレータ５４ｂを剥離する場合について説明した。しかしながら、セパレータ５２ｂ及びセパレータ５４ｂを剥離するタイミングはこの例に限定されない。例えば、ダイシング後にセパレータ５２ｂ及びセパレータ５４ｂを剥離することとしてもよい。ただし、ダイシング前にセパレータ５２ｂ及びセパレータ５４ｂを剥離する場合は、個片化される前に一括してセパレータ５２ａとセパレータ５２ａを剥離できる点で優れる。また、ダイシング後にセパレータ５２ｂ及びセパレータ５４ｂを剥離する場合は、仮接着直前まで、焼結前層を保護できる点で優れる。
上述した例では、シート状の第１焼結前層及びシート状の第２焼結前層を用いる場合について説明した。しかしながら、本発明はこの例に限定されず、第１焼結前層を形成するための液状の組成物、及び、第２焼結前層を形成するための液状の組成物を用いてもよい。
すなわち、工程Ｘは、半導体ウエハ４０の一方の面に、第１焼結前層を形成するための液状の組成物を塗布して第１焼結前層５２を形成し、他方の面に第２焼結前層を形成するための液状の組成物を塗布して第２焼結前層５４を形成して、両面に焼結前層が形成された半導体ウエハを得る工程であってもよい。
なお、半導体ウエハ４０の一方の面に、焼結前層を形成するための液状の組成物を塗布し、他方の面に、シート状の焼結前層を貼り付けることとしてもよい。
［工程Ａ−３］
工程Ａ−３では、工程Ａ−２で準備した半導体素子４２を、第１焼結前層５２を介して下基板２０の第１電極２４に仮接着する（図１参照）。この工程では、チップマウンター等を用いて、複数の半導体素子４２をそれぞれ各第１電極２４に仮接着する。仮接着条件としては、圧力０．０１ＭＰａ〜５ＭＰａにて仮接着することが好ましい。また、仮接着時の温度は特に限定されないが、例えば２３〜１５０℃の範囲内であることが好ましい。また、加圧時間は、０．０１〜５秒であることが好ましい。
以上、積層体１０を得る方法（工程Ａ）について説明した。
［工程Ｂ］
工程Ａの後、半導体素子４２を、第１焼結前層５２とは反対側に設けられた第２焼結前層５４を介して、第２絶縁基板３２に形成された第２電極３４上に仮接着して、半導体装置前駆体７０（図９参照）を得る。
以下、半導体装置前駆体７０を得る具体的な方法について、説明する。
半導体装置前駆体７０は、以下の工程により得ることができる。
第２絶縁基板３２及び第２絶縁基板３２上に形成された第２電極３４を有する上基板３０を準備する工程Ｂ−１、
工程Ａで得られた積層体１０の半導体素子４２と、上基板３０の第２電極３４とを第２焼結前層５４を介して仮接着する工程Ｂ−２。
［工程Ｂ−１］
工程Ｂ−１では、上基板３０を準備する。
図８に示すように、上基板３０は、第２絶縁基板３２と、第２絶縁基板３２の一部上面に形成された第２電極３４と、第２絶縁基板３２の裏面に積層された支持層３６と、カバーレイヤー３８とを有する。カバーレイヤー３８は、第２電極３４が設けられていない第２絶縁基板３２上に形成され、且つ、一部、第２電極３４上に被るように形成されている。
上基板３０の第２電極３４と、下基板２０の第１電極２４とは、半導体装置８０（図１１参照）が製造されたときに、対向する位置関係になるように配置されており、且つ、複数の半導体素子４２を間に挟んだ際に、これら複数の半導体素子４２が電気的に直列に接続されるように配置されている。
第２絶縁基板３２の材質としては、第１絶縁基板２２と同様のものを用いることができる。
第２電極３４の材質としては、第２電極３４の材質としては、と同様のものを用いることができる。
支持層３６としては、支持層２６と同様の構成を採用することができる。
カバーレイヤー３８としては、カバーレイヤー２８と同様の構成を採用することができる。
［工程Ｂ−２］
工程Ｂ−２では、図９に示すように、工程Ａで得られた積層体１０の半導体素子４２と、上基板３０の第２電極３４とを第２焼結前層５４を介して仮接着する。
この工程では、積層体１０の上に上基板３０を載置し、その後、上側加熱板６４により加熱することにより仮接着を行う。仮接着時の温度は特に限定されないが、例えば２３〜１５０℃の範囲内であることが好ましい。また、加熱時間は、１〜１００秒であることが好ましい。また、加圧を行ってもよく、例えば、圧力０．０１ＭＰａ〜５ＭＰａにて仮接着することが好ましい。
以上、半導体装置前駆体７０を得る方法（工程Ｂ）について説明した。
［工程Ｃ］
前記工程Ｂの後、第１焼結前層５２と第２焼結前層５４とを同時に加熱し、半導体素子５４を、第１電極２４及び第２電極３４に接合する。
この接合工程Ｃ（加熱接合工程）では、加熱により、第１焼結前層５２及び第２焼結前層５４中の金属微粒子を焼結するとともに、必要に応じて熱分解性バインダーを熱分解させる。また、乾燥工程により揮発しきらなかった残留低沸点バインダーを揮発させる。加熱温度は、好ましくは１８０〜４００℃、より好ましくは１９０〜３７０℃、さらに好ましくは２００〜３５０℃で行うことができる。また、加熱時間は、好ましくは０．３〜３００分、より好ましくは０．５〜２４０分、さらに好ましくは１〜１８０分で行うことができる。また、加熱接合は、加圧条件下で行なってもよい。加圧条件としては、１〜５００ｋｇ／ｃｍ２の範囲内が好ましく、５〜４００ｋｇ／ｃｍ２の範囲内がより好ましい。加圧下での加熱接合は、例えば、フリップチップボンダーのような加熱と加圧とを同時に行える装置で実施ができる。また、図１０に示すように、下側加熱板６６と上側加熱板６８とを備える平行平板プレスでもよい。以上により半導体装置８０（図１１参照）が得られる。
以上、本実施形態に係る半導体装置の製造方法について説明した。
半導体素子４２は、熱電素子であることが好ましい。半導体素子４２が熱電素子であると、熱電素子の位置ずれや傾きが抑制された熱電変換モジュールとすることができる。
なお、半導体素子４２が熱電素子である場合、複数の半導体素子４２は、それぞれＰ型熱電素子かＮ型熱電素子であり、これらが交互に、電気的に直列となるように接続される。
以下、本発明に関し実施例を用いて詳細に説明するが、本発明はその要旨を超えない限り、以下の実施例に限定されるものではない。
実施例で使用した成分について説明する。
金属微粒子含有ペーストＡ：応用ナノ粒子研究所製のＡＮＰ−１（ナノサイズの銀微粒子が低沸点バインダに分散されたペースト）に含まれる低沸点バインダーの量を適宜調整したもの。
熱分解性バインダーＡ（ポリプロピレンカーボネート樹脂）：Ｅｍｐｏｗｅｒ社製のＱＰＡＣ４０、２３℃で固形
熱分解性バインダーＢ（アクリル樹脂）：藤倉化成社製のＭＭ−２００２−１、２３℃で固形
有機溶剤Ａ：メチルエチルケトン（ＭＥＫ）
［焼結前層の作製］
表１に記載の配合比に従い、表１に記載の各成分及び溶媒を、ハイブリッドミキサー(キーエンス製 ＨＭ−５００)の攪拌釜に入れ、攪拌モード、３分で攪拌・混合した。
得られたワニスを、離型処理フィルム（三菱樹脂（株）製のＭＲＡ５０）に塗布・乾燥させた。乾燥条件は、表１に記載の通りとした。
［半導体装置の作製、及び、評価］
下基板として、フレキシブルプリント基板（ＦＰＣ）を準備した。このフレキシブルプリント基板は、ポリイミドフィルムからなる第１絶縁基板上に、金/(無電解)ニッケル/銅の３層構成の第１電極が形成されたものである。１つの第１電極の形状は、縦３ｍｍ、横７ｍｍであり、１つの第１電極に、中央に１ｍｍの間隔をおいて縦２ｍｍ、横２ｍｍのチップが２つ搭載されることになる。第１電極は、１ｍｍの間隔をあけて、第１絶縁基板上に、縦１０個×横６個配列されている。
また、上基板として、前記下基板と同様のものを準備した。
一方、厚み２μｍの半導体ウエハを準備し、前記半導体ウエハの両面に、実施例の焼結前層を貼り付けた。貼り付け条件は、平行平板プレスにて、８０℃、０．５ＭＰａ、１０秒とした。なお、両面とも同じ焼結前層を貼り付けた。
次に、両面に焼結前層が貼り付けられた半導体ウエハを、ダイシングテープ（日東電工社製：ＮＢＤ−５１７２Ｋ）に貼り付けた。
次に、ダイシング装置（ディスコ社製、装置名：ＤＦＤ−６３６１）を用いて、ダイシングを行った。これにより、半導体ウエハ及び両面の焼結前層を個片化した。ダイシング条件は、ダイシングリング：２−８−１(ディスコ社製)、ダイシング速度３０ｍｍ／ｓｅｃ、ダイシングブレード：Ｂ１Ａ８０１ ５ＤＣ３２０Ｎ５０Ｍ５１(ディスコ社製)、ダイシングブレード回転数：３００００ｒｐｍ、ブレード高さ：チャックテーブル面から50μｍ、カット方式：Ａモード／シングルカット、ウエハチップサイズ：２ｍｍ角とした。
次に、個片化された半導体ウエハ（以下、チップともいう）を、下基板の電極上に、仮接着した。仮接着条件は、チップマウンターにて、８０℃、０．５ＭＰａ、０．５秒とした。
次に、上基板をチップ上に載置した後、仮接着した。仮接着条件は、平行平板プレスにて、８０℃、０．５ＭＰａ、１０秒とした。
次に、平行平板プレスにて、温度３００℃、９０秒、１ＭＰａの条件で加熱した。これにより、チップと電極とを接合させた。
以上により作製したサンプルについて、チップと電極の接合ができているものを〇、接合ができていない場合を×として評価した。結果を表１に示す。
［仮接着シェア強度の測定］
実施例で作製した焼結前層を、平行平板プレスにて、０．５ＭＰａ、１０秒、８０℃の条件で、テストチップ（半導体チップ、縦２ｍｍ×横２ｍｍ、厚さ ３ｍｍ）に貼り付けた。次に、室温(２４℃)でのシェア強度（仮接着時を想定したシェア強度）を測定した。
具体的には、ノードソン・アドバンスト・テクノロジー株式会社（旧：デイジ・ジャパン株式会社）製の、ウルトラファインピッチボンディング対応ボンドテスター シリーズ５０００を用い、以下に示す条件で測定した。結果を表１に示す。
なお、本測定では、剥離するより前にテストチップが破壊している。従って、表には破壊時の値を記載している。そのため、実際のシェア強度はこの値より高くなる。また、表には、破壊時の界面がどの部分であったのかも示した。
＜シェア強度測定条件＞
ロードセル：ＢＳ２５０
測定レンジ：２５０ｇ
試験種類：破壊試験
テストスピード：１００μｍ／ｓ
降下スピード：１００μｍ／ｓ
テスト高さ：１００μｍ
ツール移動量：２０００μｍ
破壊認識点：高（９０％）
［焼結後シェア強度の測定］
実施例で作製した焼結前層を、平行平板プレスにて、０．５ＭＰａ、１０秒、８０℃の条件で、テストチップ（半導体チップ、縦２ｍｍ×横２ｍｍ、厚さ３ｍｍ）に貼り付けた。次に 平行平板プレスにて、１ＭＰａ、９０秒、３００℃の条件で加熱した。これにより、焼結前層を焼結層とした。その後、室温（２４℃）でのシェア強度（加熱接合後を想定したシェア強度）を測定した。
具体的には、ノードソン・アドバンスト・テクノロジー株式会社（旧：デイジ・ジャパン株式会社）製の、万能型ボンドテスター シリーズ４０００を用い、以下に示す条件で測定した。
なお、本測定では、剥離するより前にテストチップが破壊している。従って、表には破壊時の値を記載している。そのため、実際のシェア強度はこの値より高くなる。また、表には、破壊時の界面がどの部分であったのかも示した。
＜シェア強度測定条件＞
ロードセル：ＤＳ１００ｋｇ
測定レンジ：１００ｋｇ
試験種類：破壊試験
テストスピード：１００μｍ／ｓ
降下スピード：１００μｍ／ｓ
テスト高さ：１００μｍ
ツール移動量：２０００μｍ
破壊認識点：高（９０％）
［ナノインデンターを用いた計測］
裏面にＮｉ層（厚さ２〜５μｍ（平均：約３．５μｍ））とＡｕ層（厚さ５０ｎｍ）とがこの順で形成された半導体チップ（ビスマス−テルル合金（ＢｉＴｅ）チップ）を準備した。半導体チップの厚さは、５００μｍ、縦５ｍｍ、横５ｍｍである。準備した半導体チップのＡｕ層面に実施例の焼結前層をそれぞれ貼り合わせた。
貼り合わせ条件は、平行平板プレスにて０．５ＭＰａ、１０秒、８０℃とした。
Ａｇ層（厚さ５μｍ）で全体が覆われた銅板（銅板の厚さ３ｍｍ）を準備した。準備した銅板上に、半導体チップ付きの焼結前層を下記条件にて接合させた。これにより、評価用サンプルを得た。接合には、焼結装置（伯東社製、ＨＴＭ−３０００）を用いた。
＜接合条件＞
１０ＭＰａの加圧（平板プレス）下で、８０℃から３００℃まで昇温速度１．５℃／秒にて昇温した後、３００℃で２．５分間保持した。その後、１７０℃になるまで空冷し、その後、８０℃になるまで水冷した。なお、水冷は、加圧板内に付設された水冷式冷却板によるものである。
その後、サンプルをエポキシ樹脂（ＳＣＡＮＤＩＡ社の硬化樹脂（２液タイプ、ＳＣＡＮＤＩＰＬＥＸ Ａ、ＳＣＡＮＤＩＰＬＥＸ Ｂ））に包埋した。
＜包埋条件＞
ＳＣＡＮＤＩＰＬＥＸ Ａ：ＳＣＡＮＤＩＰＬＥＸ Ｂ＝９：４（体積比）
４５℃で、１〜２時間放置
包埋の後、機械研磨法により、半導体チップの対角線上の断面を露出させた。機械研磨は、粗研磨を行ってから、精密研磨を行った。粗研磨の研磨装置は、Ｓｔｒｕｅｒｓ製、ＲｏｔｏＰｏｌ−３１を用いた。また、精密研磨の研磨装置は、ＡＬＬＩＥＤ製、精密研磨装置 ＭｕｌｔｉＰｒｅｐを用いた。粗研磨条件、及び、精密研磨条件は下記の通りとした。
＜粗研磨条件＞
耐水研磨紙：Ｓｔｒｕｅｒｓ社、ＳｉＣ Ｆｏｉｌ ＃２２０
円盤回転数：１５０ｒｐｍ
＜精密研磨条件＞
耐水研磨紙：Ｓｔｒｕｅｒｓ社、ＳｉＣ Ｆｏｉｌ ＃２２０， ＃１０００
円盤回転数：１００ｒｐｍ
荷重：２００〜５００ｇ
その後、露出面の中央付近をイオンポリッシングした。装置は、ＪＥＯＬ社製のクロスセクションポリッシャ ＳＭ−０９０１０を用い、イオンポリッシングの条件は下記の通りとした。
＜イオンポリッシング条件＞
加速電圧 ５〜６ｋＶ
加工時間 ８〜１０時間
遮蔽板からの飛び出し量 ２５〜５０μｍ
露出した焼結層の断面の中央、及び、中央から左右２０μｍの合計３点に対して、ナノインデンダー（Ｈｙｓｉｔｒｏｎ Ｉｎｃ社製、Ｔｒｉｂｏｉｎｄｅｔｅｒ）を使用し、下記押し込み条件にて押し込みを行った。これにより、加重−変位曲線を得た。また、圧子の投影画像（圧子の押し込みによりついた跡の画像）を得た。
＜押し込み条件＞
使用圧子：Ｂｅｒｋｏｖｉｃｈ［三角錐型］）
測定方法：単一押し込み測定モード
測定温度：２５℃（室温）
押し込み深さ設定：２μｍ
荷重-変位曲線と圧子の投影面積より、硬さ、弾性率、変形量の値を算出により得た。硬さ、及び、弾性率の詳細な算出は、装置にて行われる。詳細な算出方法は、具体的には、例えば、Handbook of Micro/nano Tribology (Second Edition) Edited by Bharat Bhushan, CRC Press (ISBN 0-8493-8402-8)に説明されているから、ここでの説明は省略する。結果を表１に示す。
ここで、荷重-変位曲線について説明する。図１２は、荷重-変位曲線の一例を示す図である。横軸が変位量（押し込み量）であり、縦軸が加重である。押し込み時は、押し込みと共に、加重が加わるため、変位量０且つ加重０の位置から、右上へとプロットがされていく。その後、変位量が２μｍとなった時点で押し込みを解除すると、変形した接合層が一部復元する。このとき、加重が０となったときの変位を読み取り、変形量とする。
次に、圧子の投影画像について説明する。図１３は、圧子の投影画像を説明するための図である。図１３中、下の層が銅板であり、真ん中の層が焼結層であり、上の層が半導体チップである。焼結層上にある黒色の三角形が圧子を押し込んだ後の跡（投影画像）である。圧子の投影面積は、この画像の面積より求める。なお、図１３は、ナノインデンターを用いた圧子の投影画像を説明するための図であり、実施例、比較例のものではない。
１０ 積層体
２０ 下基板
２２ 第１絶縁基板
２４ 第１電極
２６ 支持層
２８ カバーレイヤー
３０ 上基板
３２ 第２絶縁基板
３４ 第２電極
３６ 支持層
３８ カバーレイヤー
４０ 半導体ウエハ
４２ 半導体素子
５２ 第１焼結前層
５２ａ、５２ｂ セパレータ
５４ 第２焼結前層
５４ａ、５４ｂ セパレータ
７０ 半導体装置前駆体
８０ 半導体装置

Claims (3)

  1. 第１絶縁基板に形成された第１電極上に、第１焼結前層を介して半導体素子が仮接着された積層体を得る工程Ａと、
    前記工程Ａの後、前記半導体素子を、前記第１焼結前層とは反対側に設けられた第２焼結前層を介して、第２絶縁基板に形成された第２電極上に仮接着して、半導体装置前駆体を得る工程Ｂと、
    前記工程Ｂの後、前記第１焼結前層と前記第２焼結前層とを同時に加熱し、前記半導体素子を、前記第１電極及び前記第２電極に接合する工程Ｃとを含み、
    前記工程Ａは、
    第１絶縁基板及び前記第１絶縁基板上に形成された第１電極を有する下基板を準備する工程Ａ−１、
    一方の面に第１焼結前層が積層されており、他方の面に第２焼結前層が積層されている半導体素子を準備する工程Ａ−２、及び、
    前記工程Ａ−２で準備した半導体素子を、前記第１焼結前層を介して前記第１電極に仮接着する工程Ａ−３を含み、
    前記工程Ａ−２は、
    半導体ウエハの一方の面にシート状の第１焼結前層を積層し、他方の面にシート状の第２焼結前層を積層して、両面に焼結前層が形成された半導体ウエハを得る工程Ｘ、及び、
    前記工程Ｘで得られた、両面に焼結前層が形成された半導体ウエハを個片化する工程Ｙを含むことを特徴とする半導体装置の製造方法。
  2. 前記第１焼結前層及び前記第２焼結前層は、金属系化合物を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記半導体素子は、熱電素子であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
JP2015225440A 2015-11-18 2015-11-18 半導体装置の製造方法 Active JP6721317B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2015225440A JP6721317B2 (ja) 2015-11-18 2015-11-18 半導体装置の製造方法
PCT/JP2016/079522 WO2017086043A1 (ja) 2015-11-18 2016-10-04 半導体装置の製造方法
EP16866045.4A EP3379588B1 (en) 2015-11-18 2016-10-04 Semiconductor device manufacturing method
KR1020187011035A KR102346773B1 (ko) 2015-11-18 2016-10-04 반도체 장치의 제조 방법
US15/777,134 US10998484B2 (en) 2015-11-18 2016-10-04 Semiconductor device manufacturing method
CN201680067695.2A CN108352437B (zh) 2015-11-18 2016-10-04 半导体装置的制造方法
TW105132393A TWI707485B (zh) 2015-11-18 2016-10-06 半導體裝置之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015225440A JP6721317B2 (ja) 2015-11-18 2015-11-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017098282A JP2017098282A (ja) 2017-06-01
JP6721317B2 true JP6721317B2 (ja) 2020-07-15

Family

ID=58719257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015225440A Active JP6721317B2 (ja) 2015-11-18 2015-11-18 半導体装置の製造方法

Country Status (7)

Country Link
US (1) US10998484B2 (ja)
EP (1) EP3379588B1 (ja)
JP (1) JP6721317B2 (ja)
KR (1) KR102346773B1 (ja)
CN (1) CN108352437B (ja)
TW (1) TWI707485B (ja)
WO (1) WO2017086043A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015123585A1 (en) 2014-02-14 2015-08-20 Gentherm Incorporated Conductive convective climate controlled seat
US11639816B2 (en) 2014-11-14 2023-05-02 Gentherm Incorporated Heating and cooling technologies including temperature regulating pad wrap and technologies with liquid system
US11857004B2 (en) 2014-11-14 2024-01-02 Gentherm Incorporated Heating and cooling technologies
JP6796937B2 (ja) * 2016-03-16 2020-12-09 日東電工株式会社 接合体の製造方法
JP6967839B2 (ja) * 2016-03-23 2021-11-17 日東電工株式会社 加熱接合用シート、ダイシングテープ付き加熱接合用シート、及び、接合体の製造方法、パワー半導体装置
US10449638B2 (en) * 2016-03-31 2019-10-22 Tamura Corporation Solder composition and electronic board
JP7486949B2 (ja) * 2017-03-16 2024-05-20 リンテック株式会社 熱電変換モジュール用電極材料及びそれを用いた熱電変換モジュール
CN107359233B (zh) * 2017-06-27 2019-12-27 秦皇岛富连京电子股份有限公司 一种超微型半导体致冷器件的制作工艺
KR20200070222A (ko) * 2017-10-24 2020-06-17 히타치가세이가부시끼가이샤 열전 변환 모듈의 제조 방법, 열전 변환 모듈 및 열전 변환 모듈용 접합재
EP3745480A4 (en) * 2018-01-23 2021-11-10 LG Innotek Co., Ltd. THERMOELECTRIC MODULE
JP2019220546A (ja) * 2018-06-19 2019-12-26 三菱マテリアル株式会社 熱電変換モジュール、及び、熱電変換モジュールの製造方法
US10991869B2 (en) 2018-07-30 2021-04-27 Gentherm Incorporated Thermoelectric device having a plurality of sealing materials
US11152557B2 (en) 2019-02-20 2021-10-19 Gentherm Incorporated Thermoelectric module with integrated printed circuit board
CN109947154B (zh) * 2019-02-28 2023-05-23 深圳市新浦自动化设备有限公司 电池化成夹具控温装置及电池化成控温方法
JP7252798B2 (ja) * 2019-03-15 2023-04-05 日東電工株式会社 焼結接合用シートおよび基材付き焼結接合用シート
CN113130731A (zh) * 2019-12-30 2021-07-16 华为技术有限公司 热电制冷器、热电制冷器的制备方法和电子设备
JP2021125645A (ja) * 2020-02-07 2021-08-30 三菱マテリアル株式会社 熱電変換構造体
JPWO2021193357A1 (ja) * 2020-03-25 2021-09-30

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2583142B2 (ja) 1990-04-27 1997-02-19 株式会社小松製作所 熱電モジュールの製造方法
JPH0864875A (ja) * 1994-08-25 1996-03-08 Sharp Corp 熱電変換装置の製造方法
JPH08186298A (ja) * 1994-12-28 1996-07-16 Sharp Corp 熱電変換装置の製造方法
JPH1070318A (ja) * 1996-08-27 1998-03-10 Kubota Corp 熱電材料成形体の製造方法
EP0827215A3 (en) 1996-08-27 2000-09-20 Kubota Corporation Thermoelectric modules and thermoelectric elements
JPH10313134A (ja) * 1997-05-14 1998-11-24 Kubota Corp 熱電モジュールの製造方法
JP3572997B2 (ja) * 1999-06-03 2004-10-06 ヤマハ株式会社 熱電モジュールの製造方法
JP3840132B2 (ja) * 2002-03-27 2006-11-01 京セラ株式会社 ペルチェ素子搭載用配線基板
JP4383056B2 (ja) * 2003-01-09 2009-12-16 古河電気工業株式会社 熱電素子モジュールの製造方法
JP4912991B2 (ja) * 2007-09-07 2012-04-11 住友化学株式会社 熱電変換素子の製造方法
JP5241928B2 (ja) 2009-02-05 2013-07-17 エルジー・ケム・リミテッド 熱電素子モジュール及び熱電素子の製造方法
JP2012015220A (ja) * 2010-06-30 2012-01-19 Toyota Industries Corp 素子の接合構造および接合方法
JP5733678B2 (ja) * 2010-12-24 2015-06-10 日立化成株式会社 熱電変換モジュールおよびその製造方法
CN103311423B (zh) 2012-02-17 2017-06-30 雅马哈株式会社 热电转换组件及热电转换组件的制造方法
US8956905B2 (en) * 2013-02-01 2015-02-17 Berken Energy Llc Methods for thick films thermoelectric device fabrication
JP6136591B2 (ja) * 2013-06-03 2017-05-31 ヤマハ株式会社 熱電変換部品
CN103928605B (zh) 2014-04-30 2017-05-24 中国科学院上海高等研究院 一种热电器件单元的制作方法

Also Published As

Publication number Publication date
US20190051807A1 (en) 2019-02-14
EP3379588B1 (en) 2020-03-11
US10998484B2 (en) 2021-05-04
WO2017086043A1 (ja) 2017-05-26
KR102346773B1 (ko) 2022-01-03
CN108352437A (zh) 2018-07-31
KR20180084039A (ko) 2018-07-24
EP3379588A1 (en) 2018-09-26
TWI707485B (zh) 2020-10-11
TW201729438A (zh) 2017-08-16
CN108352437B (zh) 2022-01-11
EP3379588A4 (en) 2018-11-14
JP2017098282A (ja) 2017-06-01

Similar Documents

Publication Publication Date Title
JP6721317B2 (ja) 半導体装置の製造方法
TWI751134B (zh) 加熱接合用片材、附切晶帶加熱接合用片材、以及、接合體之製造方法、電力半導體裝置
JP6870943B2 (ja) 加熱接合用シート、及び、ダイシングテープ付き加熱接合用シート
TWI762603B (zh) 加熱接合用片材及附加熱接合用片材之切割帶
JP6858520B2 (ja) 加熱接合用シート、及び、ダイシングテープ付き加熱接合用シート
JP6815133B2 (ja) 加熱接合用シート、及び、ダイシングテープ付き加熱接合用シート
JP7440598B2 (ja) 焼結接合用組成物、焼結接合用シート、および焼結接合用シート付きダイシングテープ
TWI814750B (zh) 燒結接合用組合物、燒結接合用片材、及附有燒結接合用片材之切割帶
TWI696546B (zh) 接合體之製造方法
TW202039139A (zh) 燒結接合用片材、附有基材之燒結接合用片材、及附有燒結接合用材料層之半導體晶片
JP2017069559A (ja) パワー半導体装置の製造方法
JP2017069558A (ja) パワー半導体装置の製造方法
TW202039140A (zh) 燒結接合用片材及附有基材之燒結接合用片材
JP2020147819A (ja) 焼結接合用シートおよび基材付き焼結接合用シート
JP2020150188A (ja) 焼結接合用シートおよび基材付き焼結接合用シート
WO2017057429A1 (ja) 加熱接合用シート、及び、ダイシングテープ付き加熱接合用シート

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200618

R150 Certificate of patent or registration of utility model

Ref document number: 6721317

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250