JP6712326B2 - 表示ドライバic - Google Patents

表示ドライバic Download PDF

Info

Publication number
JP6712326B2
JP6712326B2 JP2018543789A JP2018543789A JP6712326B2 JP 6712326 B2 JP6712326 B2 JP 6712326B2 JP 2018543789 A JP2018543789 A JP 2018543789A JP 2018543789 A JP2018543789 A JP 2018543789A JP 6712326 B2 JP6712326 B2 JP 6712326B2
Authority
JP
Japan
Prior art keywords
flop
logic circuit
display driver
data flip
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018543789A
Other languages
English (en)
Other versions
JPWO2018066292A1 (ja
Inventor
泰仁 杉本
泰仁 杉本
祐徳 伊東
祐徳 伊東
中岡 弘光
弘光 中岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JPWO2018066292A1 publication Critical patent/JPWO2018066292A1/ja
Application granted granted Critical
Publication of JP6712326B2 publication Critical patent/JP6712326B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/04Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/04Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
    • G09G3/16Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions by control of light from an independent source
    • G09G3/18Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096Details of the interface to the display terminal specific for a flat panel
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0286Details of a shift registers arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0289Details of voltage level shifters arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00Aspects of data communication
    • G09G2370/08Details of image data interface between the display device controller and the data line driver circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00Specific applications
    • G09G2380/10Automotive applications

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、表示パネルの駆動制御を行う表示ドライバIC(Integrated Circuit)に関する。
表示ドライバICは、ホスト機器から送信される表示データを受信し、受信した表示データに基づいて、表示パネルの駆動制御を行う。
特開2015−049435号公報
特許文献1には、表示パネルのガラス基板上に形成される複数の端子にCOG(Chip On Glass)実装で接続される表示ドライバICであって、第1のバンプと、第2のバンプと、第1のバンプと第2のバンプとの間の抵抗を検出する抵抗検出回路と、を有する表示ドライバICが開示されている。
特許文献1で開示されている表示ドライバICは、表示ドライバICの第1および第2のバンプとそれぞれ接続される第1および第2の端子と、第1および第2の端子を接続する第1の配線と、を有するTFT基板上にCOG実装されることで、容易に弱圧着を検出することができる。
しかしながら、特許文献1で開示されている表示ドライバICは弱圧着以外の異常を検出することができなかった。
本発明は、上記の状況に鑑み、表示パネルに送信する駆動制御信号に異常をもたらす要因を検出することができる表示ドライバICを提供することを目的とする。
本明細書中に開示されている表示ドライバICは、ロジック回路を含むデジタル回路と、前記ロジック回路の出力に応じたレベルの駆動制御信号を外部に出力する出力部と、前記デジタル回路内のレジスタのレジスタ値に異常が発生しているか否かを判定する第1判定部及び前記駆動制御信号のレベルが前記ロジック回路の出力に応じたレベルになっているか否かを判定する第2判定部の少なくとも一つと、を有する構成(第1の構成)である。
上記第1の構成の表示ドライバICにおいて、前記第1判定部を有し、前記第1判定部は、少なくとも一つのデータフリップフロップを有し、前記データフリップフロップに書き込んだ値と前記データフリップフロップから読み込んだ値とが不一致である場合に前記ロジック回路内のレジスタのレジスタ値に異常が発生していると判定する構成(第2の構成)にしてもよい。
上記第2の構成の表示ドライバICにおいて、記データフリップフロップに書き込まれる値は、書き込まれる前に前記データフリップフロップに書き込まれていた値の反転値である構成(第3の構成)にしてもよい。
上記第2または第3の構成の表示ドライバICにおいて、前記表示ドライバICは平面視において矩形状であり、前記矩形状の四隅それぞれに前記データフリップフロップが設けられる構成(第4の構成)にしてもよい。
上記第2〜第4いずれかの構成の表示ドライバICにおいて、グランド電位に接続されるグランド電位端子と、前記グランド電位端子に接続されるグランド電位配線パターンと、を有し、前記グランド電位配線パターン内で前記グランド電位端子に対して最もインピーダンスが大きくなる箇所の近傍に前記データフリップフロップが設けられる構成(第5の構成)にしてもよい。
上記第2〜第5いずれかの構成の表示ドライバICにおいて、電源電圧が印加される電源電圧端子と、前記電源電圧端子に接続される電源電圧配線パターンと、を有し、前記電源電圧配線パターン内で前記電源電圧端子に対して最もインピーダンスが大きくなる箇所の近傍に前記データフリップフロップが設けられる構成(第6の構成)にしてもよい。
上記第1〜第6いずれかの構成の表示ドライバICにおいて、前記第2判定部を有し、前記ロジック回路の出力に応じたレベルが3値以上存在し、前記ロジック回路の出力に応じたレベルが特定の2値である場合のみ前記駆動制御信号のレベルを検出し、前記駆動制御信号のレベルが前記ロジック回路の出力に応じたレベルになっているか否かを判定する構成(第7の構成)にしてもよい。
上記第1〜第7いずれかの構成の表示ドライバICにおいて、前記ロジック回路が外部から受け取るデータに異常が発生しているか否かを判定する第3判定部と、前記表示ドライバICがCOG実装で接続される表示パネルに破損が発生しているか否かを判定する第4判定部と、を有する構成(第8の構成)にしてもよい。
本明細書中に開示されている表示装置は、ホスト機器と、前記ホスト機器からデータを受け取る上記第1〜第8いずれかの構成の表示ドライバICと、前記表示ドライバICから駆動制御信号を受け取る表示パネルと、を有する構成(第9の構成)である。
本明細書中に開示されている車両は、上記第9の構成の表示装置を有する構成(第10の構成)である。
本明細書中に開示されている表示ドライバICによれば、表示パネルに送信する駆動制御信号に異常をもたらす要因を検出することができる。
一実施例に係る表示装置の概略上面図 液晶表示ドライバICの一構成例を示すブロック図 COMラインのパターン例を示す図 SEGラインのパターン例を示す図 表示パターン例を示す図 データフリップフロップの配置例を示す図 第2判定回路の一構成例を示す図 エラー信号出力回路の一構成例を示す図 液晶表示ドライバICの概略透過上面図 表示装置が搭載される車両の外観図
<全体構成>
図1は、一実施例に係る表示装置の概略上面図である。図1に示す表示装置は、ホスト機器であるMPU(Micro Processing Unit)100と、MPU100から表示データを受け取る液晶表示ドライバIC200と、液晶表示ドライバIC200から駆動制御信号(後述する走査信号COM0〜COM3及びデータ信号SEG0〜SEG9)を受け取る液晶表示パネル300と、を有する。
液晶表示パネル300は、ガラス基板上に形成される表示部400を有している。液晶表示ドライバIC200は、液晶表示パネル300のガラス基板上にCOG実装され、表示部400に駆動制御信号を出力している。
図2は、液晶表示ドライバIC200の一構成例を示すブロック図である。
液晶表示ドライバIC200は、電源電圧端子T1に印加される電源電圧VDDとグランド電位端子T2に印加されるグランド電圧VSSとの差である内部電源電圧によって駆動する。パワーオンリセット回路1は、電源電圧端子T1に印加される電源電圧VDDが低下すると、液晶表示ドライバIC200全体の動作をリセットする。
シリアルインターフェース2は、MPU100との間で例えばI2C等のシリアルバス通信を行う。シリアルインターフェース2は、ロジック回路であって、MPU100から送られてくるデータをレジスタに保持しながら、コマンドデータデコーダ3に出力する。
コマンドデータデコーダ3は、コマンドレジスタ4に書き込まれているレジスタ値を参照して、シリアルインターフェース2から出力されるシリアルデータに含まれるコマンドをデコードする。
シリアルインターフェース2から出力されるシリアルデータに含まれる表示データは、コマンドデータデコーダ3から表示データRAM(Random Access Memory)5に出力される。
発振器6は、外部から供給される外部発振信号OSC又は発振器6自身の発振により生成される内部発振信号をCOMMONカウンタ7に出力する。
COMMONカウンタ7は、発振器6から出力される外部発振信号OSC又は内部発振信号に基づいて走査期間を制御する。
液晶電圧生成部8は、外部から供給される液晶駆動用の定電圧VLCDを分圧して、4値の電圧V1〜V4を生成する。電圧V1>電圧V2>電圧V3>電圧V4であって、電圧V1は定電圧VLCDと同一値であり、電圧V4はグランド電圧VSSと同一値である。
液晶バイアス選択部9は、電圧V1〜V4から選択した電圧をCOMMONドライバ10及びSEGMENTドライバ11に供給する。
COMMONドライバ10は、液晶バイアス選択部9の出力を用いて走査信号COM0〜COM3を生成して表示部400に出力する。SEGMENTドライバ11は、表示データ用RAM5から出力される表示データに基づいて、液晶バイアス選択部9の出力を用いてデータ信号SEG0〜SEG9を生成して表示部400に出力する。なお、本実施形態における走査信号の個数(=4個)及び本実施形態におけるデータ信号の個数(=10個)はあくまで一例であって、走査信号の個数及びデータ信号の個数は本実施形態に限定されるものではない。
第1〜第4判定回路21〜24及びエラー信号出力回路25の詳細については後述する。
図3は、COMラインのパターン例を示す図である。走査信号COM0〜COM4がそれぞれ供給される4本のCOMラインが表示部400において図3に示すように配置されている。
図4は、SEGラインのパターン例を示す図である。データ信号SEG0〜SEG9がそれぞれ供給される10本のSEGラインが表示部400において図4に示すように配置されている。
図3に示すCOMラインのパターン例及び図4に示すSEGラインのパターン例によってセグメント表示が可能となり、例えば図5に示すような表示が可能となる。
<第1判定回路>
第1判定回路21は、複数のデータフリップフロップを有する構成であって、デジタル回路内のレジスタのレジスタ値に異常が発生しているか否かを判定する。なお、図2に示す構成例においては、シリアルインターフェース2、コマンドデータデコーダ3、コマンドレジスタ4、表示データRAM5、及びCOMMONカウンタ7によってデジタル回路が構成されている。外来電気ノイズによってデジタル回路内のレジスタのレジスタ値に異常が発生する。したがって、外来電気ノイズの影響を受けやすい位置にデータフリップフロップを配置する。そして、第1判定回路21は、データフリップフロップに書き込んだ値(期待値)とデータフリップフロップから読み込んだ値とが不一致である場合に、デジタル回路内のレジスタのレジスタ値に異常が発生している蓋然性が高いので、デジタル回路内のレジスタのレジスタ値に異常が発生したと判定する。
第1判定回路21は、データフリップフロップに書き込むデータの生成、及び、データフリップフロップに書き込んだ値(期待値)とデータフリップフロップから読み込んだ値との比較を行う。
ここで、データフリップフロップに書き込まれる値は、書き込まれる前にデータフリップフロップに書き込まれていた値の反転値であることが望ましい。例えば、第1判定回路21が5個のデータフリップフロップそれぞれに書き込まれるデータを順番に生成する場合、最初に第1判定回路21によって生成されるデータが「10101」であれば、その後の比較の後に第1判定回路21によって生成されるデータを「01010」にすればよい。データフリップフロップに書き込まれる値が固定されていると、例えば破損したデータフリップフロップの出力がたまたまデータフリップフロップに書き込まれる値と一致し続けるというような不具合が生じ得るからである。
図6は、データフリップフロップの配置例を示す図である。液晶表示ドライバIC200は平面視において矩形状であって、データフリップフロップFF1〜FF4は液晶表示ドライバIC200の四隅に配置される。液晶表示ドライバIC200の四隅が外来電気ノイズの影響を最も受けやすい位置であると考えられるからである。
また、電源電圧VDDの変動も外来電気ノイズとなり得る。電源電圧端子T1の接続される電源電圧配線パターンP1は、液晶表示ドライバIC200の外縁に沿ったガードリング部と、図6中の上下方向に延びる線幅の太い第1直線部と、図6中の左右方向に延びる線幅が第1直線部より細い第2直線部と、を有している。データフリップフロップFF5は、電源電圧配線パターンP1内で電源電圧端子T1に対して最もインピーダンスが大きくなる箇所PT1の近傍に配置される。最もインピーダンスが大きくなる箇所PT1は、電源電圧VDDの変動が最も大きくなり、電源電圧VDDの変動が最も外来電気ノイズになり易い場所であると考えられるからである。
また、グランド電圧VSSの変動も電源電圧VDDの変動と同様に外来電気ノイズとなり得る。したがって、グランド電位端子T2に接続されるグランド電位配線パターンの内でグランド電位端子T2に対して最もインピーダンスが大きくなる箇所の近傍にデータフリップフロップを配置してもよい。
なお、本実施形態と異なり、データフリップフロップは単数であってもよい。
<第2判定回路>
図7は、第2判定回路22の一構成例を示す図である。第2判定回路22は、TTL(Transistor Transistor Logic)バッファ31と、レベルシフタ32及び34と、ロジック回路33とによって構成される。なお、図7に示す構成例では電源電圧VDDと定電圧VLCDとが互いに異なる値の電圧であることを前提にレベルシフタ32及び34が設けられているが、電源電圧VDDと定電圧VLCDとが同一値の電圧である場合にはレベルシフタ32及び34を設けない構成にしてもよい。
ロジック回路33は、エラー信号出力回路25の一部を構成している。なお、図7ではデータ信号SEG0に関する部分のみを図示しているが、データ信号SEG1〜SEG9及び走査信号COM0〜COM3に関する部分も存在する。ロジック回路33は、データ信号SEG0〜SEG9及び走査信号COM0〜COM3の全てに共通である。
ロジック回路33は、データ信号SEG0を特定の2値(例えば電圧V1又は電圧V4)に制御しているときにだけ、TTLバッファ31をイネーブル状態にするイネーブル信号を出力する。ロジック回路33から出力されるイネーブル信号は、レベルシフタ34によってレベルシフトされた後、TTLバッファ31に供給される。TTLバッファ31の入力端は、データ信号SEG0が出力される信号線に接続されている。TTLバッファ31から出力される信号は、レベルシフタ32によってレベルシフトされた後、ロジック回路33に供給される。
ロジック回路33は、データ信号SEG0を電圧V1に制御しているときにレベルシフタ32から電圧V1に対応する電圧が戻り、尚且つ、データ信号SEG0を電圧V4に制御しているときにレベルシフタ32から電圧V4に対応する電圧が戻れば、データ信号SEG0を送信する信号線が、他の信号線との短絡などがなく、データ信号SEG0のレベルがロジック回路33の出力に応じたレベルになっていると判定する。
図7に示す第2判定回路22は、4値の電圧V1〜V4のうち特定の2値(例えば電圧V1又は電圧V4)のみを利用して判定を行っているため、4値の電圧V1〜V4それぞれに対応するA/Dコンバータを設けることが不要な構成となり、小型化及び低コスト化を図ることができる。なお、液晶電圧生成部8が生成する電圧は、4値の電圧V1〜V4に限定されることはなく、2値以上の電圧であればよい。
<第3判定回路>
MPU100は、シリアルバス通信によってシリアルインターフェース2に送信するデータにチェックサムを含めている。第3判定回路23は、チェックサムを用いて、MPU100からシリアルバス通信によってシリアルインターフェース2に送信されるデータに異常が発生しているか否かを判定する。
<第4判定回路>
第4判定回路24は、パルス信号CHKOを出力する。パルス信号CHKOは、例えばハイレベルが電源電圧VDDの値と一致しローレベルがグランド電圧VSSの値と一致するパルス信号としてもよく、また例えばハイレベルが定電圧VLCDの値と一致しローレベルがグランド電圧VSSの値と一致するパルス信号としてもよい。パルス信号CHKOが出力される端子は、液晶表示パネル300のガラス基板に形成されている透明電極ラインの一端に接続されている。第4判定回路24は、透明電極ラインの他端に接続されている端子に入力されるパルス信号CHKIを用いて、液晶表示パネル300のガラス基板に破損が発生しているか否かを判定する。パルス信号CHKIのパルスに抜けが発生している場合、第4判定回路24は、液晶表示パネル300のガラス基板に破損が発生していると判定する。
<エラー信号出力回路>
図8は、エラー信号出力回路25の一構成例を示す図である。エラー信号出力回路25は、OR回路35を有する。なお、図8に示す構成例では、シリアルインターフェース2の一部もエラー信号出力回路25の一部として機能する。
第1判定回路21は、異常が発生していると判定した場合に出力信号S1をハイレベルにし、異常が発生していないと判定した場合に出力信号S1をローレベルにする。第2判定回路22は、異常が発生していると判定した場合に出力信号S2をハイレベルにし、異常が発生していないと判定した場合に出力信号S2をローレベルにする。第3判定回路23は、異常が発生していると判定した場合に出力信号S3をハイレベルにし、異常が発生していないと判定した場合に出力信号S3をローレベルにする。第4判定回路24は、異常が発生していると判定した場合に出力信号S4をハイレベルにし、異常が発生していないと判定した場合に出力信号S4をローレベルにする。
OR回路35は、第1〜第4判定回路21〜24の出力信号S1〜S4を入力し、それらの論理和であるエラー信号ERROUTをMPU100に出力する。エラー信号ERROUTは、液晶表示パネル300の画面表示異常をもたらす要因が発生しているか否かを知らせる信号であって、液晶表示パネル300の画面表示異常をもたらす要因が発生していると判定されたときにハイレベルになり、液晶表示パネル300の画面表示異常をもたらす要因が発生していないと判定されたときにローレベルになる。したがって、MPU100は、エラー信号ERROUTがハイレベルである場合に異常が発生していることを認識することができる。これにより、MPU100は、異常発生時に例えば表示データの出力停止や異常報知などの対応をとることができる。OR回路35は、上述した通り、第1〜第4判定回路21〜24の少なくとも一つにおいて異常が発生していると判定された場合に、液晶表示パネル300の画面表示異常をもたらす要因が発生していることをMPU100に知らせるために設けられている。したがって、OR回路35と異なる回路構成であってOR回路35と同様の役割を果たす回路をOR回路35の代わりに設けてもよい。また、第1〜第4判定回路21〜24の判定機能はそれぞれレジスタ設定によりON/OFFの切り替えが可能であることが望ましい。判定機能がOFFであるときには、例えば、判定回路は、判定を実施せずに、異常が発生していないと判定したことを示す出力信号を出力すればよい。
エラー信号出力回路25は、第1〜第4判定回路21〜24の出力信号S1〜S4の状態を記憶している。そして、シリアルインターフェース2は、MPU100から第1〜第4判定回路21〜24の出力信号S1〜S4の状態に関する読み出しコマンドが送られてくれば、第1〜第4判定回路21〜24の出力信号S1〜S4の状態をMPU100に送信する。
<COG実装の状態判定>
図9は、液晶表示ドライバIC200の概略透過上面図である。液晶表示ドライバIC200の下面の隅部にダミー端子T3及びT4が設けられている。ダミー端子T3とダミー端子T4とは液晶表示ドライバIC200の内部において電気的に接続されている。表示パネル300のガラス基板上にパッドPD1及びPD2が形成されている。パッドPD1に一端が接続されている配線が表示パネル300のガラス基板上に形成されており、COG実装されると当該配線の他端がダミー端子T3と電気的に接続される。パッドPD2に一端が接続されている配線が表示パネル300のガラス基板上に形成されており、COG実装されると当該配線の他端がダミー端子T4と電気的に接続される。パッドPD1とパッドPD2との間の抵抗値を測定することでCOG実装の良否を判定することができる。ダミー端子T3及びT4は図9に示すように液晶表示ドライバIC200の下面の四隅それぞれに設けることが望ましい。
<用途>
上記した表示装置は、例えば、図10で示す車両X10の運転者が視認できる位置に配置されるインストルメントパネルの一部として好適に用いることができる。
<留意点>
本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば上記実施形態では表示装置はセグメント表示を行っているが、表示装置はマトリスク表示を行うものであってもよい。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
1 パワーオンリセット回路
2 シリアルインターフェース
3 コマンドデータデコーダ
4 コマンドレジスタ
5 表示データRAM
6 発振器
7 COMMONカウンタ
8 液晶電圧生成部
9 液晶バイアス選択部
10 COMMONドライバ
11 SEGMENTドライバ
21〜24 第1〜第4判定回路
25 エラー信号出力回路
31 TTLバッファ
32、34 レベルシフタ
33 ロジック回路
35 OR回路
100 MPU
200 液晶表示ドライバIC
300 液晶表示パネル
400 表示部
FF1〜FF5 データフリップフロップ
PD1、PD2 パッド
T1 電源電圧端子
T2 グランド電位端子
T3、T4 ダミー端子
X10 車両

Claims (10)

  1. ロジック回路を含むデジタル回路と、
    前記ロジック回路の出力に応じたレベルの駆動制御信号を外部に出力する出力部と、
    前記デジタル回路内のレジスタのレジスタ値に異常が発生しているか否かを判定する第1判定部及び前記駆動制御信号のレベルが前記ロジック回路の出力に応じたレベルになっているか否かを判定する第2判定部の少なくとも一つと、
    を有し、
    前記第1判定部を有し、
    前記第1判定部は、少なくとも一つのデータフリップフロップを有し、前記データフリップフロップに書き込んだ値と前記データフリップフロップから読み込んだ値とが不一致である場合に前記ロジック回路内のレジスタのレジスタ値に異常が発生していると判定し、
    前記データフリップフロップに書き込まれる値は、書き込まれる前に前記データフリップフロップに書き込まれていた値の反転値であることを特徴とする表示ドライバIC。
  2. ロジック回路を含むデジタル回路と、
    前記ロジック回路の出力に応じたレベルの駆動制御信号を外部に出力する出力部と、
    前記デジタル回路内のレジスタのレジスタ値に異常が発生しているか否かを判定する第1判定部及び前記駆動制御信号のレベルが前記ロジック回路の出力に応じたレベルになっているか否かを判定する第2判定部の少なくとも一つと、
    グランド電位に接続されるグランド電位端子と、
    前記グランド電位端子に接続されるグランド電位配線パターンと、
    を有し、
    前記第1判定部を有し、
    前記第1判定部は、少なくとも一つのデータフリップフロップを有し、前記データフリップフロップに書き込んだ値と前記データフリップフロップから読み込んだ値とが不一致である場合に前記ロジック回路内のレジスタのレジスタ値に異常が発生していると判定し、
    前記グランド電位配線パターン内で前記グランド電位端子に対して最もインピーダンスが大きくなる箇所の近傍に前記データフリップフロップが設けられることを特徴とする表示ドライバIC。
  3. ロジック回路を含むデジタル回路と、
    前記ロジック回路の出力に応じたレベルの駆動制御信号を外部に出力する出力部と、
    前記デジタル回路内のレジスタのレジスタ値に異常が発生しているか否かを判定する第1判定部及び前記駆動制御信号のレベルが前記ロジック回路の出力に応じたレベルになっているか否かを判定する第2判定部の少なくとも一つと、
    電源電圧が印加される電源電圧端子と、
    前記電源電圧端子に接続される電源電圧配線パターンと、
    を有し、
    前記第1判定部を有し、
    前記第1判定部は、少なくとも一つのデータフリップフロップを有し、前記データフリップフロップに書き込んだ値と前記データフリップフロップから読み込んだ値とが不一致である場合に前記ロジック回路内のレジスタのレジスタ値に異常が発生していると判定し、
    前記電源電圧配線パターン内で前記電源電圧端子に対して最もインピーダンスが大きくなる箇所の近傍に前記データフリップフロップが設けられることを特徴とする表示ドライバIC。
  4. 前記表示ドライバICは平面視において矩形状であり、
    前記矩形状の四隅それぞれに前記データフリップフロップが設けられる請求項1〜3のいずれか一項に記載の表示ドライバIC。
  5. グランド電位に接続されるグランド電位端子と、
    前記グランド電位端子に接続されるグランド電位配線パターンと、
    を有し、
    前記グランド電位配線パターン内で前記グランド電位端子に対して最もインピーダンスが大きくなる箇所の近傍に前記データフリップフロップが設けられる請求項に記載の表示ドライバIC。
  6. 電源電圧が印加される電源電圧端子と、
    前記電源電圧端子に接続される電源電圧配線パターンと、
    を有し、
    前記電源電圧配線パターン内で前記電源電圧端子に対して最もインピーダンスが大きくなる箇所の近傍に前記データフリップフロップが設けられる請求項に記載の表示ドライバIC。
  7. 前記第2判定部を有し、
    前記ロジック回路の出力に応じたレベルが3値以上存在し、
    前記ロジック回路の出力に応じたレベルが特定の2値である場合のみ前記駆動制御信号のレベルを検出し、前記駆動制御信号のレベルが前記ロジック回路の出力に応じたレベルになっているか否かを判定する請求項1〜6のいずれか一項に記載の表示ドライバIC。
  8. 前記ロジック回路が外部から受け取るデータに異常が発生しているか否かを判定する第3判定部と、
    前記表示ドライバICがCOG実装で接続される表示パネルに破損が発生しているか否かを判定する第4判定部と、
    を有する請求項1〜7のいずれか一項に記載の表示ドライバIC。
  9. ホスト機器と、
    前記ホスト機器からデータを受け取る請求項1〜8のいずれか一項に記載の表示ドライバICと、
    前記表示ドライバICから駆動制御信号を受け取る表示パネルと、を有することを特徴とする表示装置。
  10. 請求項9に記載の表示装置を有することを特徴とする車両。
JP2018543789A 2016-10-05 2017-09-06 表示ドライバic Active JP6712326B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016197357 2016-10-05
JP2016197357 2016-10-05
PCT/JP2017/032089 WO2018066292A1 (ja) 2016-10-05 2017-09-06 表示ドライバic

Publications (2)

Publication Number Publication Date
JPWO2018066292A1 JPWO2018066292A1 (ja) 2019-06-24
JP6712326B2 true JP6712326B2 (ja) 2020-06-17

Family

ID=61831649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018543789A Active JP6712326B2 (ja) 2016-10-05 2017-09-06 表示ドライバic

Country Status (5)

Country Link
US (1) US10872576B2 (ja)
JP (1) JP6712326B2 (ja)
CN (1) CN109791750B (ja)
DE (1) DE112017004590T5 (ja)
WO (1) WO2018066292A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7271947B2 (ja) * 2018-12-27 2023-05-12 セイコーエプソン株式会社 液晶ドライバー、電子機器及び移動体
JP7402007B2 (ja) 2019-10-02 2023-12-20 ローム株式会社 液晶ドライバic
CN117999738A (zh) 2021-09-16 2024-05-07 罗姆股份有限公司 半导体装置、显示装置和车辆

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3882773B2 (ja) * 2003-04-03 2007-02-21 ソニー株式会社 画像表示装置、駆動回路装置および発光ダイオードの不良検出方法
JP2005134655A (ja) * 2003-10-30 2005-05-26 Toshiba Lsi System Support Kk 液晶表示装置のドライブ回路、ドライブ回路を搭載したマイクロコントロールユニットおよびその検査方法
CN101276536B (zh) * 2004-09-06 2010-04-14 索尼株式会社 图像显示单元及驱动该图像显示单元的方法
JP2007164087A (ja) * 2005-12-16 2007-06-28 Seiko Epson Corp 半導体集積回路及びそれを用いた表示モジュール
KR100809715B1 (ko) * 2007-01-04 2008-03-07 삼성전자주식회사 고정 컨트롤 데이터 생성회로 및 이를 구비하는디스플레이용 구동회로
JP2008234511A (ja) * 2007-03-23 2008-10-02 Renesas Technology Corp 半導体集積回路装置
JP2009058685A (ja) * 2007-08-30 2009-03-19 Sharp Corp パネル表示装置、およびパネル異常検知方法
JP4567046B2 (ja) 2007-12-12 2010-10-20 Okiセミコンダクタ株式会社 液晶パネル駆動装置
KR101101420B1 (ko) * 2010-07-16 2012-01-02 엘지전자 주식회사 조리기기의 디스플레이 제어방법
JP2014032292A (ja) 2012-08-02 2014-02-20 Yazaki Corp 表示装置
JP2015049435A (ja) 2013-09-03 2015-03-16 株式会社ジャパンディスプレイ ドライバic、表示装置およびその検査システム
CN105679230B (zh) * 2016-04-25 2019-08-16 京东方科技集团股份有限公司 一种显示驱动电路、其驱动方法及显示装置

Also Published As

Publication number Publication date
US10872576B2 (en) 2020-12-22
CN109791750A (zh) 2019-05-21
WO2018066292A1 (ja) 2018-04-12
US20190237033A1 (en) 2019-08-01
JPWO2018066292A1 (ja) 2019-06-24
DE112017004590T5 (de) 2019-06-13
CN109791750B (zh) 2022-03-22

Similar Documents

Publication Publication Date Title
USRE42569E1 (en) Display unit, electronic device using the same, and method of inspecting the display unit
JP6712326B2 (ja) 表示ドライバic
JP6027903B2 (ja) 半導体装置
US10354571B2 (en) Driver IC including an abnormality detection part for detecting abnormalities, a waveform-changing part for changing waveforms, and an output part for outputting signals, and liquid crystal display device comprising the same
US20180107317A1 (en) Device and method for driving a display panel
KR101228293B1 (ko) 중간전압 전원공급회로가 내장된 디스플레이 구동회로 및 이를 포함하는 디스플레이 구동시스템
KR101255289B1 (ko) 액정표시장치
US10720119B2 (en) Drive device and liquid crystal display apparatus
JP2015172530A (ja) 半導体装置およびその製造方法
US9035925B2 (en) Circuit for controlling non-signal of flat panel display device
KR102577236B1 (ko) 디스플레이 장치 및 그것의 인터페이스 동작
CN109545158B (zh) 一种保护信号产生电路和保护装置
US7170507B2 (en) Liquid crystal driving semiconductor chip
CN210136712U (zh) 显示驱动芯片、显示面板、显示设备及显示系统
JP4539709B2 (ja) 表示装置
JP2014038185A (ja) 表示装置
JP7402007B2 (ja) 液晶ドライバic
KR101043678B1 (ko) 액정표시장치
CN114255685A (zh) 显示装置
US20240177684A1 (en) Semiconductor device, display apparatus, and vehicle
JP2010130274A (ja) 電子デバイスおよび電子機器
US11094241B2 (en) Display driver, electro-optical device, electronic apparatus, and mobile body
JP2010175681A (ja) 液晶表示装置および電子機器
KR20080067515A (ko) 액정표시장치용 구동 회로 및 이를 구비한 액정표시장치
KR20230019352A (ko) 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200519

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200529

R150 Certificate of patent or registration of utility model

Ref document number: 6712326

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250