JP6698303B2 - 半導体装置 - Google Patents

Description

本発明は、過電流保護回路を備えた半導体装置に関する。

本願出願人による特許文献１には、コイルの直近に設けられた外付けのセンス抵抗を用いてコイル電流を常時監視することによりコイル電流が所定の閾値電流を上回っている間は出力トランジスタを強制的にオフし続ける過電流保護機能を備えた非絶縁降圧スイッチングレギュレータが開示されている。

国際公開第２０１２／１５７２４２号

しかしながら、特許文献１の従来技術では、外付けのセンス抵抗を必要とするので、基板面積の増大やコストアップが課題となっていた。

本明細書中に開示されている発明は、本願の発明者により見出された上記課題に鑑み、外付けのセンス抵抗を要することなく適切な過電流保護動作を行うことのできる過電流保護回路を提供することを目的とする。

そこで、本明細書中に開示されている半導体装置は、直流入力電圧が入力される第１外部端子と、整流平滑回路が外付けされる第２外部端子と、前記第１外部端子と前記第２外部端子との間に接続された出力トランジスタと、前記整流平滑回路で所望の直流出力電圧が得られるように前記出力トランジスタをオン／オフさせる制御回路と、前記出力トランジスタのオン電流に応じたセンス電圧を生成する電流検出回路と、前記センス電圧を監視して過電流保護動作を行う過電流保護回路とを集積化して成り、前記過電流保護回路は、前記センス電圧が第１閾値電圧を上回っていることを検出したときにはパルスバイパルス方式の第１過電流保護動作を行い、前記第１過電流保護動作を行っていても前記センス電圧が上昇し続けていることを検出したときにはタイマラッチ方式の第２過電流保護動作を行う構成（第１の構成）とされている。

なお、第１の構成から成る半導体装置において、前記過電流保護回路は、前記センス電圧と前記第１閾値電圧とを比較して第１比較信号を生成する第１コンパレータを含み、前記制御回路は、前記第１比較信号に応じて前記第１過電流保護動作が行われるように前記出力トランジスタを次周期のオンタイミングまで強制的にオフさせる構成（第２の構成）にするとよい。

また、第２の構成から成る半導体装置において、前記過電流保護回路は、前記センス電圧と前記第１閾値電圧よりも高い第２閾値電圧とを比較して第２比較信号を生成する第２コンパレータと、前記第２比較信号のパルスを複数周期連続して検出したときにワンショット信号を生成するカウンタと、前記ワンショット信号をトリガとして所定時間に亘るタイマ信号を生成するタイマと、を含み、前記制御回路は、前記タイマ信号に応じて前記第２過電流保護動作が行われるように前記出力トランジスタを前記所定時間に亘って強制的にオフさせる構成（第３の構成）にするとよい。

また、第２の構成から成る半導体装置において、前記過電流保護回路は、前記センス電圧と前記第１閾値電圧よりも高い第２閾値電圧とを比較して第２比較信号を生成する第２コンパレータと、前記センス電圧と前記第１閾値電圧よりも高く前記第２閾値電圧よりも低い第３閾値電圧とを比較して第３比較信号を生成する第３コンパレータと、前記第３比較信号のパルス検出に続いて次周期で前記第２比較信号のパルスを検出したときにワンショット信号を生成するロジック部と、前記ワンショット信号をトリガとして所定時間に亘るタイマ信号を生成するタイマと、を含み、前記制御回路は、前記タイマ信号に応じて前記第２過電流保護動作が行われるように前記出力トランジスタを前記所定時間に亘って強制的にオフさせる構成（第４の構成）にするとよい。

また、第１〜第４いずれかの構成から成る半導体装置は、前記電流検出回路と前記過電流保護回路との間に接続されたフィルタ回路をさらに集積化して成る構成（第５の構成）にするとよい。

また、第１〜第５いずれかの構成から成る半導体装置において、前記電流検出回路は、前記オン電流が流れる電流経路の配線抵抗、前記出力トランジスタのオン抵抗、または、前記出力トランジスタと並列に接続された電流監視用トランジスタのオン抵抗を利用して前記オン電流から前記センス電圧を生成する構成（第６の構成）にするとよい。

また、本明細書中に開示されているＤＣ／ＤＣコンバータは、第１〜第６いずれかの構成から成る半導体装置と、前記半導体装置に外付けされて所望の直流出力電圧を生成する整流平滑回路と、を有する構成（第７の構成）とされている。

なお、第７の構成から成るＤＣ／ＤＣコンバータは、前記半導体装置に外付けされて前記直流出力電圧から前記半導体装置の電源電圧を生成する電源電圧生成回路をさらに有する構成（第８の構成）にするとよい。

また、本明細書中に開示されている電源装置は、交流入力電圧から直流入力電圧を生成するＡＣ／ＤＣコンバータと、前記直流入力電圧から所望の直流出力電圧を生成する第７または第８の構成から成るＤＣ／ＤＣコンバータと、を有する構成（第９の構成）とされている。

また、本明細書中に開示されている電子機器は、交流入力電圧から所望の直流出力電圧を生成する第９の構成から成る電源装置と、前記直流出力電圧の供給を受けて動作する負荷と、を有する構成（第１０の構成）とされている。

本発明によれば、外付けのセンス抵抗を要することなく適切な過電流保護動作を行うことのできる過電流保護回路を提供することが可能となる。

電子機器の全体構成を示す回路ブロック図 出力トランジスタのオン期間における電流経路図 出力トランジスタのオフ期間における電流経路図 半導体装置の基本構成を示すブロック図 過電流保護回路の第１実施形態を示すブロック図 パルスバイパルス方式の第１過電流保護動作を示すタイミングチャート 第１実施形態の過電流保護動作を示すタイミングチャート 過電流保護回路の第２実施形態を示すブロック図 第２実施形態の過電流保護動作を示すタイミングチャート エアコンの外観図

＜電子機器＞
図１は、電子機器の全体構成を示す回路ブロック図である。本構成例の電子機器Ｘは、交流電源Ｙから交流入力電圧Ｖａｃの供給を受けて所望の直流出力電圧Ｖｏｕｔを生成する電源装置１と、直流出力電圧Ｖｏｕｔの供給を受けて動作する負荷２と、を有する。

＜電源装置＞
引き続き、図１を参照しながら、電源装置１について説明する。電源装置１は、フィルタ１０と、ＡＣ／ＤＣコンバータ２０と、ＤＣ／ＤＣコンバータ３０と、を有する。

フィルタ１０は、交流入力電圧Ｖａｃに重畳するノイズやサージを除去する。フィルタ１０は、Ｘキャパシタ、コモンモードフィルタ、ないしは、ヒューズ素子などを含む。

ＡＣ／ＤＣコンバータ２０は、フィルタ１０を介して入力される交流入力電圧Ｖａｃから直流入力電圧Ｖｉｎを生成する。ＡＣ／ＤＣコンバータ２０は、全波整流用のダイオードブリッジＤＢや出力平滑用のキャパシタＣ０を含む。

ＤＣ／ＤＣコンバータ３０は、直流入力電圧Ｖｉｎを降圧して所望の直流出力電圧Ｖｏｕｔを生成し、これを負荷２に供給する非絶縁降圧スイッチングレギュレータである。

＜ＤＣ／ＤＣコンバータ＞
引き続き、図１を参照しながら、ＤＣ／ＤＣコンバータ３０について説明する。ＤＣ／ＤＣコンバータ３０は、半導体装置１００と、これに外付けされる種々のディスクリート部品（コイルＬ１、ダイオードＤ１及びＤ２、並びに、キャパシタＣ１〜Ｃ２）を含む。

半導体装置１００は、ＤＣ／ＤＣコンバータ３０の制御主体（いわゆるスイッチング制御ＩＣ）であり、装置外部との電気的な接続を確立するための手段として、外部端子Ｔ１〜Ｔ３を有している。外部端子Ｔ１（ＤＲＡＩＮピン）は、直流入力電圧Ｖｉｎの入力端に相当する。外部端子Ｔ２（ＧＮＤ＿ＩＣピン）は、スイッチ電圧Ｖｓｗの出力端に相当する。外部端子Ｔ３（ＶＣＣピン）は、電源電圧Ｖｃｃの入力端に相当する。

コイルＬ１の第１端とダイオードＤ１のカソードは、いずれも外部端子Ｔ２に接続されている。コイルＬ１の第２端とキャパシタＣ１の第１端は、いずれも出力電圧Ｖｏｕｔの出力端に接続されている。ダイオードＤ１のアノードとキャパシタＣ１の第２端は、いずれも接地端に接続されている。これらのディスクリート部品（コイルＬ１、ダイオードＤ１、及び、キャパシタＣ１）は、スイッチ電圧Ｖｓｗを整流及び平滑して所望の直流出力電圧Ｖｏｕｔを生成する整流平滑回路として機能する。なお、ダイオードＤ１に代えて同期整流トランジスタを半導体装置１００に集積化してもよい。

ダイオードＤ２のカソードとキャパシタＣ２の第１端は、いずれも外部端子Ｔ３に接続されている。キャパシタＣ２の第２端は、外部端子Ｔ２に接続されている。ダイオードＤ２のアノードは、出力電圧Ｖｏｕｔの出力端に接続されている。これらのディスクリート部品（ダイオードＤ２及びキャパシタＣ２）は、出力電圧Ｖｏｕｔを整流及び平滑して半導体装置１００の電源電圧Ｖｃｃを生成する電源電圧生成回路として機能する。

なお、半導体装置１００の内部には、外部端子Ｔ１と外部端子Ｔ２との間に出力トランジスタ１０１が設けられており、そのオン／オフ状態に応じてコイル電流ＩＬの流れる電流経路が切り替わる。

図２は、出力トランジスタ１０１のオン期間における電流経路図である。出力トランジスタ１０１がオンされている場合には、破線矢印で示すように、キャパシタＣ０→出力トランジスタ１０１→コイルＬ１→キャパシタＣ１という経路でオン電流Ｉｏｎが流れる。

図３は、出力トランジスタ１０１のオフ期間における電流経路図である。出力トランジスタ１０１がオフされている場合には、破線矢印で示すように、ダイオードＤ１→コイルＬ１→キャパシタＣ１という経路でオフ電流Ｉｏｆｆが流れる。

＜半導体装置＞
図４は、半導体装置１００の基本構成を示すブロック図である。本構成例の半導体装置１００には、出力トランジスタ１０１と、帰還電圧生成回路１０２と、誤差増幅回路１０３と、比較回路１０４と、制御回路１０５と、ＲＳフリップフロップ回路１０６と、駆動回路１０７と、起動回路１０８と、電流検出回路１０９と、フィルタ回路１１０と、過電流保護回路１１１と、が集積化されている。なお、半導体装置１００には、上記回路ブロックのほかにも、種々の回路ブロック（内部電源回路、減電圧保護回路、温度保護回路、過電圧保護回路など）を適宜組み込むことが可能である。

出力トランジスタ１０１は、外部端子Ｔ１と外部端子Ｔ２との間に接続されたスイッチ素子である。本図に示した例では、出力トランジスタ１０１として、Ｎチャネル型ＭＯＳ［metal oxide semiconductor］電界効果トランジスタが用いられている。出力トランジスタ１０１のドレインは、外部端子Ｔ１に接続されている。出力トランジスタ１０１のソースは、外部端子Ｔ２に接続されている。出力トランジスタ１０１のゲートは、駆動回路１０７の出力端（＝ゲート信号Ｓ４の出力端）に接続されている。出力トランジスタ１０１は、ゲート信号Ｓ４がハイレベルであるときにオンとなり、ゲート信号Ｓ４がローレベルであるときにオフとなる。なお、出力トランジスタ１０１としては、Ｐチャネル型ＭＯＳ電界効果トランジスタを用いることも可能である。

帰還電圧生成回路１０２は、外部端子Ｔ３と接地端との間に直列接続された抵抗Ｒａ及びＲｂを含み、電源電圧Ｖｃｃ（≒出力電圧Ｖｏｕｔ）を所定の分圧比α（＝Ｒｂ／（Ｒａ＋Ｒｂ））で分圧することにより、抵抗Ｒａと抵抗Ｒｂとの接続ノードから帰還電圧Ｖｆｂを出力する。なお、電源電圧Ｖｃｃが誤差増幅回路１０３の入力ダイナミックレンジに収まっていれば、帰還電圧生成回路１０２を省略し、電源電圧Ｖｃｃを誤差増幅回路１０３に直接入力することも可能である。

誤差増幅回路１０３は、非反転入力端（＋）に入力される基準電圧Ｖｒｅｆと、反転入力端（−）に入力される帰還電圧Ｖｆｂ（＝出力電圧Ｖｏｕｔの分圧電圧に相当）との差分に応じた誤差電圧Ｖｅｒｒを生成する。誤差電圧Ｖｅｒｒは、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも低いときに上昇し、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも高いときに低下する。

比較回路１０４は、非反転入力端（＋）に入力される誤差電圧Ｖｅｒｒと、反転入力端（−）に入力されるセンス電圧Ｖｃｓとを比較してパルス幅変調信号Ｓ０を生成する。パルス幅変調信号Ｓ０は、誤差電圧Ｖｅｒｒがセンス電圧Ｖｃｓよりも高いときにハイレベルとなり、誤差電圧Ｖｅｒｒがセンス電圧Ｖｃｓよりも低いときにローレベルとなる。なお、本図の例では、センス電圧Ｖｃｓが比較回路１０４に直接入力されているが、その他の構成としては、例えば、三角波形や鋸波形のスロープ電圧とセンス電圧Ｖｃｓとを足し合わせた加算電圧を比較回路１０４に入力してもよい。また、カレントモード制御を必要としないのであれば、上記のスロープ電圧のみを比較回路１０４に入力してもよい。

制御回路１０５は、先述の整流平滑回路（Ｌ１、Ｄ１、Ｃ１）で所望の直流出力電圧Ｖｏｕｔが得られるように、パルス幅変調信号Ｓ０に応じてオン信号Ｓ１とオフ信号Ｓ２を生成する。オン信号Ｓ１は、所定のスイッチング周波数ｆｓｗを持つ基準クロック信号である。オフ信号Ｓ２は、パルス幅変調信号Ｓ０のパルスエッジをトリガとして生成されるワンショット信号である。ただし、制御回路１０５による出力トランジスタ１０１の駆動方式は、パルス幅変調方式に限定されるものではなく、パルス周波数変調方式など、いかなる方式を採用しても構わない。

ＲＳフリップフロップ回路１０６は、オン信号Ｓ１とオフＳ２の入力を受けてオン／オフ制御信号Ｓ３を生成する。より具体的に述べると、ＲＳフリップフロップ１０６は、オン信号Ｓ１のパルスエッジでオン／オフ制御信号Ｓ３をハイレベルにセットし、オフ信号Ｓ２のパルスエッジでオン／オフ制御信号Ｓ３をローレベルにリセットする。

駆動回路１０７は、電源電圧Ｖｃｃの供給を受けて動作し、オン／オフ制御信号Ｓ３の電流能力を高めてゲート信号Ｓ４を生成する。オン／オフ制御信号Ｓ３がハイレベルであるときには、ゲート信号Ｓ４がハイレベルとなり、出力トランジスタ１０１がオンする。一方、オン／オフ制御信号Ｓ３がローレベルであるときには、ゲート信号Ｓ４がローレベルとなり、出力トランジスタ１０１がオフする。

起動回路１０８は、ＤＣ／ＤＣコンバータ３０の起動時において、外部端子Ｔ１と外部端子Ｔ３との間をショートすることにより、直流入力電圧Ｖｉｎを用いて電源電圧Ｖｃｃを引き上げる。従って、出力電圧Ｖｏｕｔから十分な電源電圧Ｖｃｃを生成することができないときでも、出力トランジスタ１０１のオン／オフ制御に支障を来たすことはない。

電流検出回路１０９は、オン電流Ｉｏｎが流れる電流経路の配線抵抗、出力トランジスタ１０１のオン抵抗、または、出力トランジスタ１０１と並列に接続された電流監視用トランジスタのオン抵抗をセンス抵抗として利用することにより、オン電流Ｉｏｎに応じたセンス電圧Ｖｃｓを生成する。すなわち、オン電流Ｉｏｎが大きいほどセンス電圧Ｖｃｓが高くなり、オン電流Ｉｏｎが小さいほどセンス電圧Ｖｃｓが低くなる。

なお、本図では、出力トランジスタ１０１のソースと外部端子Ｔ２との間に敷設されたメタル配線の抵抗成分を利用する例として、当該位置に電流検出回路１０９を設けた様子が描写されている。ただし、電流検出回路１０９の位置は、これに限定されるものではない。例えば、外部端子Ｔ１と出力トランジスタ１０１のドレインとの間に敷設されたメタル配線の抵抗成分を利用する場合には、電流検出回路１０９が出力トランジスタ１０１のソース側ではなくドレイン側に設けられる。また、出力トランジスタ１０１のオン抵抗を利用する場合には、電流検出回路１０９が出力トランジスタ１０１に並列接続される。

フィルタ回路１１０は、電流検出回路１０９と過電流保護回路１１１との間に接続されており、センス電圧Ｖｃｓに重畳するノイズ成分（スイッチングノイズ等）を除去する。

過電流保護回路１１１は、フィルタ回路１１０を介して入力されるセンス電圧Ｖｃｓを監視して過電流保護信号Ｓ５を生成することにより過電流保護動作を行う。より具体的に述べると、過電流保護回路１１１は、センス電圧Ｖｃｓが第１閾値電圧Ｖｔｈ１を上回っていることを検出したときにはパルスバイパルス方式の第１過電流保護動作を行い、第１過電流保護動作を行っていてもセンス電圧Ｖｃｓが上昇し続けていることを検出したときにはタイマラッチ方式の第２過電流保護動作を行うように、過電流保護信号Ｓ５を生成する。以下では、過電流保護回路１１１の構成ないし動作について詳述する。

＜過電流保護回路（第１実施形態）＞
図５は、過電流保護回路１１１の第１実施形態を示すブロック図である。本実施形態の過電流保護回路１１１は、コンパレータ１１１ａ１及び１１１ａ２と、カウンタ１１１ｂと、タイマ１１１ｃと、を含み、センス電圧Ｖｃｓを監視して過電流保護信号Ｓ５を生成する。なお、過電流保護信号Ｓ５には、第１過電流保護動作用の第１過電流保護信号Ｓ５Ｘと、第２過電流保護動作用の第２過電流保護信号Ｓ５Ｙと、が含まれている。

コンパレータ１１１ａ１は、非反転入力端（＋）に入力されるセンス電圧Ｖｃｓと反転入力端（−）に入力される第１閾値電圧Ｖｔｈ１とを比較して第１比較信号Ｓａ１を生成する。第１比較信号Ｓａ１は、センス電圧Ｖｃｓが第１閾値電圧Ｖｔｈ１よりも低いときにローレベルとなり、センス電圧Ｖｃｓが第１閾値電圧Ｖｔｈ１よりも高いときにハイレベルとなる。センス電圧Ｖｃｓと第１閾値電圧Ｖｔｈ１との関係は、オン電流Ｉｏｎと第１閾値電流Ｉｔｈ１との関係に読み替えることができる。すなわち、第１比較信号Ｓａ１は、オン電流Ｉｏｎが第１閾値電流Ｉｔｈ１よりも小さいときにローレベルとなり、オン電流Ｉｏｎが第１閾値電流Ｉｔｈ１よりも大きいときにハイレベルとなる。なお、第１比較信号Ｓａ１は、第１過電流保護信号Ｓ５Ｘとして制御回路１０５に出力される。

コンパレータ１１１ａ２は、非反転入力端（＋）に入力されるセンス電圧Ｖｃｓと反転入力端（−）に入力される第２閾値電圧Ｖｔｈ２（＞Ｖｔｈ１）とを比較して第２比較信号Ｓａ２を生成する。第２比較信号Ｓａ２は、センス電圧Ｖｃｓが第２閾値電圧Ｖｔｈ２よりも低いときにローレベルとなり、センス電圧Ｖｃｓが第２閾値電圧Ｖｔｈ２よりも高いときにハイレベルとなる。センス電圧Ｖｃｓと第２閾値電圧Ｖｔｈ２との関係は、オン電流Ｉｏｎと第２閾値電流Ｉｔｈ２（＞Ｉｔｈ１）との関係に読み替えることができる。すなわち、第２比較信号Ｓａ２は、オン電流Ｉｏｎが第２閾値電流Ｉｔｈ２よりも小さいときにローレベルとなり、オン電流Ｉｏｎが第２閾値電流Ｉｔｈ２よりも大きいときにハイレベルとなる。

カウンタ１１１ｂは、第２比較信号Ｓａ２のパルスを複数周期連続して検出したときにワンショット信号Ｓｂを生成する。

タイマ１１１ｃは、ワンショット信号Ｓｂのパルスエッジをトリガとして所定時間Ｔに亘りハイレベルとなるタイマ信号Ｓｃを生成する。タイマ１１１ｃは、デジタルタイマであってもアナログタイマであってもよい。なお、タイマ信号Ｓｃは、第２過電流保護信号Ｓ５Ｙとして制御回路１０５に出力される。

まず、第１実施形態の過電流保護動作を詳述するに先立ち、図６を参照しながら、第１過電流保護信号Ｓ５Ｘを用いたパルスバイパルス方式の第１過電流保護動作について、その概要と課題を簡単に説明する。図６は、第１過電流保護動作を示すタイミングチャートであり、オン電流Ｉｏｎ、オフ電流Ｉｏｆｆ、コイル電流ＩＬ（＝Ｉｏｎ＋Ｉｏｆｆ）、及び、第１比較信号Ｓａ１（＝第１過電流保護信号Ｓ５Ｘ）が描写されている。

オン電流Ｉｏｎが第１閾値電流Ｉｔｈ１よりも高くなり、第１過電流保護信号Ｓ５Ｘがハイレベルに立ち上がると、制御回路１０５は、出力トランジスタ１０１を次周期のオンタイミングまで強制的にオフさせる。このように、パルスバイパルス方式の第１過電流保護動作では、オン電流Ｉｏｎが第１閾値電流Ｉｔｈ１を上回っている間、一周期毎にスイッチング動作の強制停止と自己復帰が繰り返される。従って、負荷変動などにより一時的に過電流が検出された場合であっても、スイッチング動作が継続的に強制停止されることはないので、出力電圧Ｖｏｕｔを安定的に生成することができる。

しかしながら、例えば、出力電圧Ｖｏｕｔの出力端が低インピーダンスの経路を介して地絡（接地端またはそれに準ずる低電位端への短絡）した場合には、出力トランジスタ１０１の強制オフ期間中におけるコイル電流ＩＬの低下量ΔＩＬ（Ｖｏｕｔ／Ｌに応じて決定）が小さいので、十分な過電流保護を掛けることができず、本図で示したように、コイル電流ＩＬが上昇し続けてしまう。そのため、コイルＬ１として電流容量の大きい素子を用いなければならず、コストアップが課題となる。

なお、背景技術の項でも述べたように、外付けのセンス抵抗をコイルＬ１の直近に設ければ、オン電流Ｉｏｎだけでなくオフ電流Ｉｏｆｆも監視することができるので、より適切な過電流保護を掛けることもできる。しかしながら、当該構成を採用するためには、外付けのセンス抵抗を別途必要とするので、基板面積の増大やコストアップが課題となる。

次に、図７を参照しつつ、第１実施形態の過電流保護動作について詳述する。図７は、第１実施形態の過電流保護動作を示すタイミングチャートであり、オン電流Ｉｏｎ、オフ電流Ｉｏｆｆ、コイル電流ＩＬ（＝Ｉｏｎ＋Ｉｏｆｆ）、第１比較信号Ｓａ１（＝第１過電流保護信号Ｓ５Ｘ）、第２比較信号Ｓａ２、ワンショット信号Ｓｂ、及び、タイマ信号Ｓｃ（＝第２過電流保護信号Ｓ５）が描写されている。なお、本図中の破線は、パルスバイパルス方式の第１過電流保護動作のみを行う場合の挙動（図６の挙動）を比較参照用として示している。

オン電流Ｉｏｎが第１閾値電流Ｉｔｈ１よりも高くなり、第１過電流保護信号Ｓ５Ｘがハイレベルに立ち上がると、制御回路１０５は、出力トランジスタ１０１を次周期のオンタイミングまで強制的にオフさせる。このように、オン電流Ｉｏｎが第１閾値電流Ｉｔｈ１を上回っていることを検出したときには、先出の図６で説明したパルスバイパルス方式の第１過電流保護動作が行われる。

一方、上記の第１過電流保護動作を行っていてもオン電流Ｉｏｎが上昇し続けた結果、オン電流Ｉｏｎが第２閾値電流Ｉｔｈ２よりも高くなると、第２比較信号Ｓａ２にパルスが生成されるようになる。そして、その後もオン電流Ｉｏｎの上昇が複数周期に亘って継続し、第２比較信号Ｓａ２に複数（本図の例示では２つ）のパルスが連続して生成されると、ワンショット信号Ｓｂにパルスが生成される。

このとき、第２過電流保護信号Ｓ５Ｙ（＝タイマ信号Ｓｃ）は、ワンショットパルス信号Ｓｂのパルスをトリガとしてハイレベルに立ち上がり、以後、所定時間Ｔに亘ってハイレベルに維持される。なお、所定時間Ｔは、スイッチング周期（＝１／ｆｓｗ）よりも長いものとする。

第２過電流保護信号Ｓ５Ｙがハイレベルに立ち上がると、制御回路１０５は、出力トランジスタ１０１を第２過電流保護信号Ｓ５Ｙのハイレベル期間（＝所定時間Ｔ）に亘って強制的にオフさせる。このように、パルスバイパルス方式の第１過電流保護動作を行っていてもオン電流Ｉｏｎが上昇し続けたときには、タイマラッチ方式の第２過電流保護動作に切り替わり、出力トランジスタ１０１が複数周期に亘って強制オフされる。従って、例えば、出力電圧Ｖｏｕｔの出力端が地絡した場合であっても、適切な過電流保護を掛けることが可能となる。

＜過電流保護回路（第２実施形態）＞
図８は、過電流保護回路１１１の第２実施形態を示すブロック図である。本実施形態の過電流保護回路１１１は、第１実施形態（図５）をベースとしつつ、コンパレータ１１１ａ３を追加し、さらに、カウンタ１１１ｂをロジック部１１１ｂ２に置き換えた構成とされている。そこで、第１実施形態と同様の構成要素については、図５と同様の符号を付すことで重複した説明を割愛し、以下では、第２実施形態の特徴部分を重点的に説明する。

コンパレータ１１１ａ３は、非反転入力端（＋）に入力されるセンス電圧Ｖｃｓと反転入力端（−）に入力される第３閾値電圧Ｖｔｈ３（ただし、Ｖｔｈ１＜Ｖｔｈ３＜Ｖｔｈ２）とを比較して第３比較信号Ｓａ３を生成する。第３比較信号Ｓａ３は、センス電圧Ｖｃｓが第３閾値電圧Ｖｔｈ３よりも低いときにローレベルとなり、センス電圧Ｖｃｓが第３閾値電圧Ｖｔｈ３よりも高いときにハイレベルとなる。センス電圧Ｖｃｓと第３閾値電圧Ｖｔｈ３との関係は、オン電流Ｉｏｎと第３閾値電流Ｉｔｈ３（ただし、Ｉｔｈ１＜Ｉｔｈ３＜Ｉｔｈ２）との関係に読み替えることができる。すなわち、第３比較信号Ｓａ３は、オン電流Ｉｏｎが第３閾値電流Ｉｔｈ３よりも小さいときにローレベルとなり、オン電流Ｉｏｎが第３閾値電流Ｉｔｈ３よりも大きいときにハイレベルとなる。

ロジック部１１１ｂ２は、第３比較信号Ｓａ３のパルス検出に続いて次周期で第２比較信号Ｓａ２のパルスを検出したときにワンショット信号Ｓｂを生成する。

図９は、第２実施形態の過電流保護動作を示すタイミングチャートであり、オン電流Ｉｏｎ、オフ電流Ｉｏｆｆ、コイル電流ＩＬ（＝Ｉｏｎ＋Ｉｏｆｆ）、第１比較信号Ｓａ１（＝第１過電流保護信号Ｓ５Ｘ）、第２比較信号Ｓａ２、第３比較信号Ｓａ３、ワンショット信号Ｓｂ、並びに、タイマ信号Ｓｃ（＝第２過電流保護信号Ｓ５Ｙ）が描写されている。なお、本図中の破線は、パルスバイパルス方式の第１過電流保護動作のみを行う場合の挙動（図６の挙動）を比較参照用として示している。

オン電流Ｉｏｎが第１閾値電流Ｉｔｈ１よりも高くなり、第１過電流保護信号Ｓ５Ｘがハイレベルに立ち上がると、制御回路１０５は、出力トランジスタ１０１を次周期のオンタイミングまで強制的にオフさせる。このように、オン電流Ｉｏｎが第１閾値電流Ｉｔｈ１を上回っていることを検出したときにパルスバイパルス方式の第１過電流保護動作を行う点については、先出の第１実施形態（図７）と同様である。

一方、上記の第１過電流保護動作を行っていてもオン電流Ｉｏｎが上昇し続けた結果、オン電流Ｉｏｎが第３閾値電流Ｉｔｈ３よりも高くなると、第３比較信号Ｓａ３にパルスが生成されるようになる。そして、その後もオン電流Ｉｏｎの上昇が続き、次周期で第２比較信号Ｓａ２のパルスが生成されると、ワンショット信号Ｓｂにパルスが生成される。すなわち、ロジック部１１１ｂ２は、（Ｓａ２，Ｓａ３）が（Ｌ，Ｈ）から（Ｈ，Ｈ）に切り替わったことを検出した時点でワンショット信号Ｓｂにパルスを生成する。

このとき、第２過電流保護信号Ｓ５Ｙ（＝タイマ信号Ｓｃ）は、ワンショットパルス信号Ｓｂのパルスをトリガとしてハイレベルに立ち上がり、以後、所定時間Ｔに亘ってハイレベルに維持される。なお、所定時間Ｔは、先にも述べたように、スイッチング周期（＝１／ｆｓｗ）よりも長いものとする。

第２過電流保護信号Ｓ５Ｙがハイレベルに立ち上がると、制御回路１０５は、出力トランジスタ１０１を第２過電流保護信号Ｓ５Ｙのハイレベル期間（＝所定時間Ｔ）に亘って強制的にオフさせる。このように、パルスバイパルス方式の第１過電流保護動作を行っていてもオン電流Ｉｏｎが上昇し続けたときには、先出の第１実施形態（図７）と同じく、タイマラッチ方式の第２過電流保護動作に切り替わり、出力トランジスタ１０１が複数周期に亘って強制オフされる。従って、例えば、出力電圧Ｖｏｕｔの出力端が地絡した場合であっても、適切な過電流保護を掛けることが可能となる。

＜エアコンへの適用＞
図１０は、エアコンＸ１の外観図である。エアコンＸ１は、電源装置１を搭載する電子機器Ｘの一例である。ただし、電源装置１は、これ以外の電子機器にも好適に搭載することが可能である。

＜その他の変形例＞
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本発明は、例えば、種々の電子機器（エアコン、掃除機、冷蔵庫、洗濯機など）に搭載される電源装置に利用することが可能である。

１ 電源装置
２ 負荷
１０ フィルタ
２０ ＡＣ／ＤＣコンバータ
３０ ＤＣ／ＤＣコンバータ
１００ 半導体装置
１０１ 出力トランジスタ
１０２ 帰還電圧生成回路
１０３ 誤差増幅回路
１０４ 比較回路
１０５ 制御回路
１０６ ＲＳフリップフロップ回路
１０７ 駆動回路
１０８ 起動回路
１０９ 電流検出回路
１１０ フィルタ回路
１１１ 過電流保護回路
１１１ａ１、１１１ａ２、１１１ａ３ コンパレータ
１１１ｂ カウンタ
１１１ｂ２ ロジック部
１１１ｃ タイマ
ＤＢ ダイオードブリッジ
Ｃ０〜Ｃ２ キャパシタ
Ｄ１、Ｄ２ ダイオード
Ｌ１ コイル
Ｔ１〜Ｔ３ 外部端子
Ｒａ、Ｒｂ 抵抗
Ｘ 電子機器
Ｘ１ エアコン
Ｙ 商用交流電源

Claims (7)

1. 直流入力電圧が入力される第１外部端子と、
   整流平滑回路が外付けされる第２外部端子と、
   前記第１外部端子と前記第２外部端子との間に接続された出力トランジスタと、
   前記整流平滑回路で所望の直流出力電圧が得られるように前記出力トランジスタを所定のスイッチング周期でオン／オフさせる制御回路と、
   前記出力トランジスタのオン電流に応じたセンス電圧を生成する電流検出回路と、
   前記センス電圧を監視して過電流保護動作を行う過電流保護回路と、
   を集積化して成り、
   前記過電流保護回路は、
   前記センス電圧と第１閾値電圧とを比較して第１比較信号を生成する第１コンパレータと、
   前記センス電圧と前記第１閾値電圧よりも高い第２閾値電圧とを比較して第２比較信号を生成する第２コンパレータと、
   前記センス電圧と前記第１閾値電圧よりも高く前記第２閾値電圧よりも低い第３閾値電圧とを比較して第３比較信号を生成する第３コンパレータと、
   前記スイッチング周期毎に到来する前記出力トランジスタのオン期間のうち、或るオン期間で前記第３比較信号のパルスを検出したことに続いて、次のオン期間で前記第２比較信号のパルスを検出したときにワンショット信号を生成するロジック部と、
   前記ワンショット信号をトリガとして前記スイッチング周期よりも長い所定時間に亘るタイマ信号を生成するタイマと、
   を含み、
   前記制御回路は、
   前記第１比較信号に応じて、前記出力トランジスタの或るオン期間で前記センス電圧が前記第１閾値電圧を上回っていることを検出したときには、次のオン期間における前記出力トランジスタのオンタイミングまで前記出力トランジスタを強制的にオフさせる第１過電流保護動作を行い、
   前記タイマ信号に応じて、前記第１過電流保護動作を行っていても前記センス電圧が上昇し続けていることを検出したときには、前記出力トランジスタを前記所定時間に亘って強制的にオフさせる第２過電流保護動作を行う、
   ことを特徴とする半導体装置。
2. 前記電流検出回路と前記過電流保護回路との間に接続されたフィルタ回路をさらに集積化して成ることを特徴とする請求項１に記載の半導体装置。
3. 前記電流検出回路は、前記オン電流が流れる電流経路の配線抵抗、前記出力トランジスタのオン抵抗、または、前記出力トランジスタと並列に接続された電流監視用トランジスタのオン抵抗を利用して前記オン電流から前記センス電圧を生成することを特徴とする請求項１または請求項２に記載の半導体装置。
4. 請求項１〜請求項３のいずれか一項に記載の半導体装置と、
   前記半導体装置に外付けされて所望の直流出力電圧を生成する整流平滑回路と、
   を有することを特徴とするＤＣ／ＤＣコンバータ。
5. 前記半導体装置に外付けされて前記直流出力電圧から前記半導体装置の電源電圧を生成する電源電圧生成回路をさらに有することを特徴とする請求項４に記載のＤＣ／ＤＣコンバータ。
6. 交流入力電圧から直流入力電圧を生成するＡＣ／ＤＣコンバータと、
   前記直流入力電圧から所望の直流出力電圧を生成する請求項４または請求項５に記載のＤＣ／ＤＣコンバータと、
   を有することを特徴とする電源装置。
7. 交流入力電圧から所望の直流出力電圧を生成する請求項６に記載の電源装置と、
   前記直流出力電圧の供給を受けて動作する負荷と、
   を有することを特徴とする電子機器。

Images