JPH0550992U - 電源制御回路 - Google Patents

Abstract

(57)【要約】 【目的】本考案は、入力電圧が印加されたときに、タイ
マラッチ式短絡保護回路が誤動作しないようにした、電
源制御回路を提供することを目的とする。 【構成】スイッチング電源装置のスイッチング素子に対
して、該スイッチング電源装置の出力電圧を基準電圧出
力端子１５ｄの出力電圧を分圧抵抗１６により分圧され
た設定電圧と比較することにより、該スイッチング素子
をＰＷＭ制御電すると共に、電源投入時には、デッドタ
イムコントロール回路によって、該ＰＷＭ制御の出力を
抑止するようにし、さらにタイマラッチ式短絡保護回路
を備えている電源制御回路１５において、該分圧抵抗の
うち、上記設定電圧を決定する一方の分圧抵抗に対し
て、コンデンサ１９が、また他方の分圧抵抗に対して、
ダイオード２０が、それぞれ並列接続されていることに
より、電源制御回路を構成する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、電源投入時に該スイッチング素子に加わるＰＷＭ制御の出力を抑止 するようにした、スイッチング電源回路のスイッチング素子を制御する電源制御 回路に関するものである。

【０００２】

【従来の技術】

従来、スイッチング電源回路は、例えば図４に示すように、構成されている。 即ち、図４において、スイッチング電源回路１は、入力電圧が印加される入力端 子ＩＮに対して、それぞれ順次に直列に、エミッタ・コレクタが接続されたトラ ンジスタ２，チョークコイル３と、該チョークコイル３の入力側とアースとの間 に接続されたダイオード４と、該チョークコイル３の出力側とアースとの間に接 続されたコンデンサ５と、上記トランジスタ２の制御を行なう電源制御回路６と を含んでおり、該チョークコイル３の出力側が、出力端子ＯＵＴに接続されてい る。

【０００３】 該電源制御回路６は、その電源端子６ａが、上記トランジスタ２の入力側に接 続されていると共に、そのフィードバック入力端子６ｂに、上記出力端子ＯＵＴ が接続されており、さらにそのフィードバック入力端子６ｃに、基準電圧出力端 子６ｄの基準電圧が分圧抵抗７により分圧された設定電圧が印加され、また制御 出力端子６ｅが、トランジスタ２のベースに接続されている。

【０００４】 さらに、該電源制御回路６のデッドタイムコントロール端子６ｆは、上記基準 電圧出力端子６ｄの基準電圧が、コンデンサ８を介して印加されていると共に、 抵抗を介してアース接続されており、タイマラッチ式短絡保護端子６ｇは、コン デンサ９を介してアース接続されている。

【０００５】 ここで、電源制御回路６は、例えば図５に示すように、構成されている。即ち 、図５において、電源制御回路６は、エラーアンプ６ｈ，三角波発振器６ｉ，コ ンパレータ６ｊ及びトランジスタ６ｋと、タイマラッチ式短絡保護回路６ｍとを 含んでおり、該エラーアンプ６ｈには、フィードバック入力端子６ｂ，６ｃの電 圧が印加されていて、コンパレータ６ｊには、該エラーアンプ６ｈの出力信号， 三角波発振器６ｉの出力信号と、デッドタイムコントロール端子６ｆの電圧が入 力されていて、その出力信号が、制御出力端子６ｅとアースとの間に接続された トランジスタ６ｋのベースに接続されている。

【０００６】 このように構成されたスイッチング電源回路１によれば、入力端子ＩＮに印加 された入力電圧は、トランジスタ２，ダイオード４及びチョークコイル３により 構成される降圧型チョッパによって、降圧せしめられる。

【０００７】 その際、該電源制御回路６は、入力端子ＩＮから入力電圧が、電源端子６ａに 印加されることにより、動作せしめられ、フィードバック入力端子６ｂ，６ｃに 入力される出力端子ＯＵＴの出力電圧及び基準電圧出力端子６ｄから分圧抵抗７ により分圧された設定電圧に基づいて、エラーアンプ６ｈ，三角波発振器６ｉ， コンパレータ６ｊの作用によって、トランジスタ６ｋを制御して、制御出力端子 ６ｅから適宜のＰＷＭ制御信号を出力する。これにより、該トランジスタ２がオ ンオフ制御されて、出力端子ＯＵＴからの出力電圧が一定に保持され得るように なっている。

【０００８】 ここで、電源投入時には、入力端子ＩＮに入力電圧が印加され、該入力電圧が 、トランジスタ２に印加されるが、電源制御回路６は、電源端子６ａに印加され る入力電圧が、基準電圧出力端子６ｄから、分圧抵抗７，フィードバック入力端 子６ｃを介して、エラーアンプ６ｈに入力されると共に、コンデンサ８を介して デッドタイムコントロール端子６ｆに入力されているので、該デッドタイムコン トロール端子６ｆからコンパレータ６ｊに印加される電圧は、該コンデンサ８の 充電によって、図６に示すように、設定電圧に対して、次第に上昇することにな り、図７に示すように、三角波発振器６ｉからの三角波に対して、徐々にＯＮ幅 を広げる、所謂ソフトスタートが行なわれるようになっている。

【０００９】 また、タイマラッチ式短絡保護回路６ｍは、出力が短絡して、出力電圧が瞬間 的にゼロになったとき、エラーアンプ６ｈの出力がＬレベルとなり、これにより 保護回路用コンパレータ及びトランジスタがオフになることにより、タイマラッ チ式短絡保護端子６ｇに接続されたコンデンサ９が充電せしめられ、該タイマラ ッチ式短絡保護端子６ｇの電圧が所定電圧以上になったときに、ラッチ回路が動 作して、コンパレータ６ｊの出力をオフにし、トランジスタ６ｋをオフ状態にロ ックして、スイッチング動作を停止させるようになっている。

【００１０】

【考案が解決しようとする課題】

しかしながら、このような構成の電源制御回路６においては、デッドタイムコ ントロール回路が動作している間は、出力電圧が目標値に達しないことから、電 源投入時に、タイマラッチ式短絡保護回路６ｍが誤動作してしまう。このため、 タイマラッチ式短絡保護回路６ｍの動作時間を、デッドタイムコントロール動作 時間よりも、長くする必要がある。

【００１１】 他方、電源投入時の過渡電流を防止するためには、デッドタイムコントロール 動作時間を長くすると共に、出力短絡時のスイッチング素子の破壊を防止するた めには、タイマラッチ式短絡保護回路６ｍの動作時間を短くする必要がある。

【００１２】 従って、双方の動作時間を決定するための各回路定数やスイッチング素子を適 宜に選定することは、困難であった。

【００１３】 本考案は、以上の点に鑑み、入力電圧が印加されたときに、タイマラッチ式短 絡保護回路が誤動作しないようにした、ソフトスタート回路を有する電源制御回 路を提供することを目的としている。

【００１４】

【課題を解決するための手段】 上記目的は、本考案によれば、スイッチング電源装置のスイッチング素子に対 して、該スイッチング電源装置の出力電圧を基準電圧出力端子の出力電圧を分圧 抵抗により分圧された設定電圧と比較することにより、該スイッチング素子をＰ ＷＭ制御すると共に、電源投入時には、デッドタイムコントロール回路によって 、該ＰＷＭ制御の出力を抑止するようにし、さらにタイマラッチ式短絡保護回路 を備えている電源制御回路において、該分圧抵抗のうち、上記設定電圧を決定す る一方の分圧抵抗に対して、コンデンサが、また他方の分圧抵抗に対して、ダイ オードが、それぞれ並列接続されていることを特徴とする、電源制御回路により 、達成される。

【００１５】

【作用】

上記構成によれば、スイッチング素子の制御の基礎となる、設定電圧が、基準 電圧出力端子から、分圧抵抗による分圧によって決定されるが、該分圧抵抗のう ち、上記設定電圧を決定する一方の分圧抵抗に、コンデンサが並列接続されてい ることから、電源投入の際に、該コンデンサに充電が行なわれることにより、該 設定電圧が、電源投入時から漸次ゆるやかに上昇して、所定の電圧値に達するよ うになっている。

【００１６】 その際、デッドタイムコントロール動作時間が短くされ得ることとなり、また 他方の分圧抵抗に、ダイオードが並列に接続されていることから、電源オフ時に 、該コンデンサは、該ダイオードを介して非常に短時間で放電せしめられること となり、従って、設定電圧が急激に低下するので、電源再投入時に、タイマラッ チ式短絡保護回路が誤動作してしまうようなことがなく、而も従来の電源制御回 路に対して、分圧抵抗にダイオード及びコンデンサを並列接続するだけの簡単な 構成により、比較的低コストで実現できることとなる。

【００１７】

【実施例】

以下、図面に示した実施例に基づいて、本考案を詳細に説明する。 図１は、本考案による電源制御回路を備えたスイッチング電源回路の一実施例 を示している。

【００１８】 スイッチング電源回路１０は、入力電圧が印加される入力端子ＩＮに対して、 それぞれ順次に直列に、エミッタ・コレクタが接続されたトランジスタ１１，チ ョークコイル１２と、該チョークコイル１２の入力側とアースとの間に接続され たダイオード１３と、該チョークコイル１２の出力側とアースとの間に接続され たコンデンサ１４と、上記トランジスタ１１の制御を行なう電源制御回路１５と を含んでおり、該チョークコイル１２の出力側が、出力端子ＯＵＴに接続されて いる。

【００１９】 該電源制御回路１５は、その電源端子１５ａが、上記トランジスタ１１の入力 側に接続されていると共に、そのフィードバック入力端子１５ｂに、上記出力端 子ＯＵＴが接続されており、さらにそのフィードバック入力端子１５ｃに、基準 電圧出力端子１５ｄの基準電圧が分圧抵抗１６により分圧された設定電圧が印加 され、また制御出力端子１５ｅが、トランジスタ１１のベースに接続されている 。

【００２０】 さらに、該電源制御回路１５のデッドタイムコントロール端子１５ｆは、上記 基準電圧出力端子１５ｄの基準電圧が、コンデンサ１７を介して印加されている と共に、抵抗を介してアース接続されており、タイマラッチ式短絡保護端子１５ ｇは、コンデンサ１８を介してアース接続されている。

【００２１】 以上の構成は、図４に示した従来のスイッチング電源回路１と同様の構成であ るが、本考案による電源制御回路１５においては、上記分圧抵抗１６のうち、上 記設定電圧を決定する一方の分圧抵抗１６ａに対して、コンデンサ１９が、また 他方の分圧抵抗１６ｂに対して、ダイオード２０が、それぞれ並列接続されてい る。

【００２２】 本考案による電源制御回路１５を備えたスイッチング電源回路１０は、以上の ように構成されており、入力端子ＩＮに印加された入力電圧は、トランジスタ１ １，ダイオード１３及びチョークコイル１２により構成される降圧型チョッパに よって、降圧せしめられる。

【００２３】 その際、該電源制御回路１５は、入力端子ＩＮから入力電圧が、電源端子１５ ａに印加されることにより、動作せしめられ、フィードバック入力端子１５ｂ， １５ｃに入力される出力端子ＯＵＴの出力電圧及び基準電圧出力端子１５ｄから 分圧抵抗１６により分圧された設定電圧に基づいて、図示しない内部のエラーア ンプ，三角波発振器，コンパレータの作用によって、トランジスタを制御して、 制御出力端子１５ｅから適宜のＰＷＭ制御信号を出力する。

【００２４】 これにより、該トランジスタ１１がオンオフ制御されて、出力端子ＯＵＴから の出力電圧が一定に保持され得るようになっている。

【００２５】 ここで、電源投入時には、入力端子ＩＮに入力電圧が印加され、該入力電圧が 、トランジスタ１１に印加されるが、電源制御回路１５は、電源端子１５ａに印 加される入力電圧が、基準電圧出力端子１５ｄから、分圧抵抗１６，フィードバ ック入力端子１５ｃに入力されると共に、コンデンサ１７を介してデッドタイム コントロール端子１５ｆに入力されているので、該デッドタイムコントロール端 子１５ｆから上記コンパレータに印加される電圧は、該コンデンサ８の充電によ って、図２に示すように、分圧抵抗１６ａにコンデンサ１９が並列接続されてい ることによりゆるやかに立ち上がる設定電圧に対して、比較的短時間で接近しな がら、次第に上昇することになり、図３に示すように、三角波発振器からの三角 波に対して、徐々にＯＮ幅を広げる、所謂ソフトスタートが行なわれるようにな っている。

【００２６】 この状態から、電源がオフにされると、電源制御回路１５の電源端子１５ａに 印加される入力電圧が遮断され、基準電圧出力端子１５ｄの基準電圧もゼロにな るが、このとき、コンデンサ１７は、分圧抵抗１６ｂに並列接続されたダイオー ド２０を介して、ただちに放電せしめられるので、設定電圧がすみやかに降下せ しめられる。これによって、その後すぐに電源再投入されたとしても、タイマラ ッチ式短絡保護回路が誤動作してしまうようなことはない。

【００２７】

【考案の効果】

以上述べたように、本考案によれば、入力電圧が印加されたときに、タイマラ ッチ式短絡保護回路が誤動作しないようにした、極めて優れた電源制御回路が提 供され得ることになる。

【図面の簡単な説明】

【図１】本考案による電源制御回路を備えたスイッチン
グ電源回路の一実施例を示す回路図である。

【図２】図１の電源制御回路における電源投入時の設定
電圧の変化を示すグラフである。

【図３】図１の電源制御回路における電源投入時の制御
状態を示すグラフである。

【図４】従来の電源制御回路を備えたスイッチング電源
回路の一例を示す回路図である。

【図５】図４の電源制御回路の構成例を示す回路図であ
る。

【図６】図４の電源制御回路における電源投入時の設定
電圧の変化を示すグラフである。

【図７】図４の電源制御回路における電源投入時の制御
状態を示すグラフである。

【符号の説明】

１０ スイッチング電源回路 １１ トランジスタ １２ チョークコイル １３，２０ ダイオード １４，１７，１８，１９ コンデンサ １５ 電源制御回路 １５ａ 電源端子 １５ｂ，１５ｃ フィードバック入力端
子 １５ｄ 基準電圧出力端子 １５ｅ 制御出力端子 １５ｆ デッドタイムコントロール端子 １５ｇ タイマラッチ式短絡保護端子 １６ 分圧抵抗

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 スイッチング電源装置のスイッチング素
   子に対して、該スイッチング電源装置の出力電圧を基準
   電圧出力端子の出力電圧を分圧抵抗により分圧された設
   定電圧と比較することにより、該スイッチング素子をＰ
   ＷＭ制御すると共に、電源投入時には、デッドタイムコ
   ントロール回路によって、該ＰＷＭ制御の出力を抑止す
   るようにし、さらにタイマラッチ式短絡保護回路を備え
   ている電源制御回路において、 該分圧抵抗のうち、上記設定電圧を決定する一方の分圧
   抵抗に対して、コンデンサが、また他方の分圧抵抗に対
   して、ダイオードが、それぞれ並列接続されていること
   を特徴とする、電源制御回路。