JP6692891B2 - 適応アナログデジタルコンバータ(adc)トポロジに対する差動モード信号およびコモンモード信号のための2重処理経路 - Google Patents
適応アナログデジタルコンバータ(adc)トポロジに対する差動モード信号およびコモンモード信号のための2重処理経路 Download PDFInfo
- Publication number
- JP6692891B2 JP6692891B2 JP2018506396A JP2018506396A JP6692891B2 JP 6692891 B2 JP6692891 B2 JP 6692891B2 JP 2018506396 A JP2018506396 A JP 2018506396A JP 2018506396 A JP2018506396 A JP 2018506396A JP 6692891 B2 JP6692891 B2 JP 6692891B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- digital
- analog
- output
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 title claims description 204
- 230000003044 adaptive effect Effects 0.000 title description 2
- 230000009977 dual effect Effects 0.000 title 1
- 230000008878 coupling Effects 0.000 claims description 55
- 238000010168 coupling process Methods 0.000 claims description 55
- 238000005859 coupling reaction Methods 0.000 claims description 55
- 238000000034 method Methods 0.000 claims description 53
- 230000008569 process Effects 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/392—Arrangements for selecting among plural operation modes, e.g. for multi-standard operation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/16—Sound input; Sound output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/4595—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedforward means
- H03F3/45955—Measuring at the input circuit of the differential amplifier
- H03F3/45959—Controlling the input circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/004—Reconfigurable analogue/digital or digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
- H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/04—Differential modulation with several bits, e.g. differential pulse code modulation [DPCM]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
- H03M3/496—Details of sampling arrangements or methods
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R19/00—Electrostatic transducers
- H04R19/04—Microphones
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R29/00—Monitoring arrangements; Testing arrangements
- H04R29/004—Monitoring arrangements; Testing arrangements for microphones
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R3/00—Circuits for transducers, loudspeakers or microphones
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45421—Indexing scheme relating to differential amplifiers the CMCL comprising a switched capacitor addition circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45512—Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45544—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45551—Indexing scheme relating to differential amplifiers the IC comprising one or more switched capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R2499/00—Aspects covered by H04R or H04S not otherwise provided for in their subgroups
- H04R2499/10—General applications
- H04R2499/11—Transducers incorporated or for use in hand-held devices, e.g. mobile phones, PDA's, camera's
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Audiology, Speech & Language Pathology (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Otolaryngology (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
本願は、2015年8月14日に出願された米国特許出願第14/826,996号の利益を主張するものであり、該米国特許出願は、その全体が参照により本明細書中に援用される。
例えば、本願は以下の項目を提供する。
(項目1)
入力アナログ信号を出力デジタル信号に変換するためのアナログ/デジタルコンバータ(ADC)であって、
前記入力アナログ信号を表す差動信号の第1の入力を受信するための第1の入力ノードと、
前記入力アナログ信号を表す差動信号の第2の入力を受信するための第2の入力ノードと、
基準コモンモード信号を受信するためのコモンモード入力ノードと、
前記第1の入力ノードに結合され、かつ前記第2の入力ノードに結合される第1の処理経路であって、第1の処理出力ノードにおいて、前記受信された差動信号を示す第1のデジタル信号を出力するように構成される、第1の処理経路と、
前記第1の入力ノードに結合され、前記第2の入力ノードに結合され、かつ前記コモンモード入力ノードに結合される第2の処理経路であって、第2の処理出力ノードにおいて、前記受信された差動信号の平均値と前記基準コモンモード信号との間の比較を示す第2のデジタル信号を出力するように構成される、第2の処理経路と、
前記第1の処理経路の第1の処理出力ノードおよび前記第2の処理経路の第2の処理出力ノードに結合されるコンバイナモジュールであって、少なくとも部分的に、前記第1のデジタル信号および前記第2のデジタル信号に基づいて、前記出力デジタル信号を発生させるように構成される、コンバイナモジュールと
を備える、アナログ/デジタルコンバータ(ADC)。
(項目2)
前記出力デジタル信号を受信するステップと、
少なくとも部分的に、前記受信された出力デジタル信号に基づいて、前記第1の入力ノードおよび前記第2の入力ノードに結合される入力デバイスの結合構成を判定するステップと、
少なくとも部分的に、前記判定された結合構成に基づいて、前記アナログ/デジタルコンバータ(ADC)の動作を調節するステップと
を含む、ステップを行うように構成される、コントローラをさらに備える、項目1に記載のアナログ/デジタルコンバータ(ADC)。
(項目3)
前記アナログ/デジタルコンバータ(ADC)の結合構成を判定するステップは、
前記入力デバイスの結合構成がAC結合完全差動であることを判定するステップと、
前記入力デバイスの結合構成がAC結合擬似差動であることを判定するステップと、
前記入力デバイスの結合構成がDC結合完全差動であることを判定するステップと、
前記入力デバイスの結合構成がDC結合擬似差動であることを判定するステップと
のうちの少なくとも1つを含む、項目2に記載のアナログ/デジタルコンバータ(ADC)。
(項目4)
前記コンバイナモジュールに結合される第1のデジタル出力データノードと、
前記コンバイナモジュールに結合される第2のデジタル出力データノードであって、前記第1のデジタル出力データノードおよび前記第2のデジタル出力データノードにおける出力は、前記出力デジタル信号の表現である、第2のデジタル出力データノードと、
前記第1のデジタル出力データノードに結合され、かつ前記第1の処理経路の少なくとも第1の入力に結合される第1のデジタル/アナログコンバータ(DAC)と、
前記第2のデジタル出力データノードに結合され、かつ前記第1の処理経路の少なくとも第2の入力に結合される第2のデジタル/アナログコンバータ(DAC)と
をさらに備え、前記コントローラは、前記第1のDACおよび前記第2のDACに結合され、少なくとも部分的に、前記受信されたデジタル出力データに基づいて、前記第1のDACおよび前記第2のDACを動作させるステップを含むステップを行うことによって前記アナログ/デジタルコンバータ(ADC)の動作を調節するようにさらに構成される、項目2に記載のアナログ/デジタルコンバータ(ADC)。
(項目5)
前記コンバイナモジュールに結合される第1のデジタル出力データノードと、
前記コンバイナモジュールに結合される第2のデジタル出力データノードと
をさらに備え、
前記コンバイナモジュールは、前記第1のデジタル出力データノードおよび前記第2のデジタル出力データノードにおいて前記出力デジタル信号を出力するように構成され、
前記コンバイナモジュールは、前記第1のデジタル出力データノードにおいて、少なくとも部分的に、前記第1の処理経路の出力および前記第2の処理経路の出力の総和に基づいて、第1のデジタル信号を出力し、
前記コンバイナは、前記第2のデジタル出力データノードにおいて、少なくとも部分的に、前記第1の処理経路の出力と前記第2の処理経路の出力との間の差異に基づいて、第2のデジタル信号を出力する、
項目1に記載のアナログ/デジタルコンバータ(ADC)。
(項目6)
前記第1の処理経路は、第1のデルタシグマ変調器ループを備え、前記第2の処理経路は、第2のデルタシグマ変調器を備える、項目1に記載のアナログ/デジタルコンバータ(ADC)。
(項目7)
前記第1の入力ノードおよび前記第2の入力ノードは、差動出力を伴うマイクロホンに結合するように構成される、項目1に記載のアナログ/デジタルコンバータ(ADC)。
(項目8)
方法であって、
アナログ/デジタルコンバータ(ADC)によって、アナログ差動信号の第1の入力を受信するステップと、
前記アナログ/デジタルコンバータ(ADC)によって、アナログ差動信号の第2の入力を受信するステップと、
前記アナログ/デジタルコンバータ(ADC)によって、第1の処理ループ内で前記第1の入力と前記第2の入力との間の差異を処理するステップと、
前記アナログ/デジタルコンバータ(ADC)によって、第2の処理ループ内で前記第1の入力および前記第2の入力の平均を処理するステップと、
前記アナログ/デジタルコンバータ(ADC)によって、前記第1の処理ループの処理された差異および前記第2の処理ループの処理された平均を組み合わせ、前記アナログ差動信号を示すデジタル信号を生成するステップと
を含む、方法。
(項目9)
コントローラによって、入力デバイスの結合構成を判定し、前記第1の入力および前記第2の入力を前記アナログ/デジタルコンバータ(ADC)に発生させるステップと、
前記コントローラによって、少なくとも部分的に、前記判定された結合構成に基づいて、前記アナログ/デジタルコンバータ(ADC)の動作を調節するステップと
をさらに含む、項目8に記載の方法。
(項目10)
前記結合構成を判定するステップは、
前記入力デバイスの結合構成がAC結合完全差動であることを判定するステップと、
前記入力デバイスの結合構成がAC結合擬似差動であることを判定するステップと、
前記入力デバイスの結合構成がDC結合完全差動であることを判定するステップと、
前記入力デバイスの結合構成がDC結合擬似差動であることを判定するステップと
のうちの少なくとも1つを含む、項目9に記載の方法。
(項目11)
前記組み合わせられたデジタル信号の第1のデジタル出力を第1のアナログフィードバック信号に変換するステップと、
前記組み合わせられたデジタル信号の第2のデジタル出力を第2のアナログフィードバック信号に変換するステップと、
前記第1のアナログフィードバック信号を前記第1の処理ループの少なくとも第1の入力に提供するステップと、
前記第2のアナログフィードバック信号を前記第1の処理ループの少なくとも第2の入力に提供するステップと
をさらに含む、項目9に記載の方法。
(項目12)
前記組み合わせ、前記デジタル信号を発生させるステップは、
少なくとも部分的に、前記第1の処理経路の出力および前記第2の処理経路の出力の総和に基づいて、第1のデジタル信号を出力するステップと、
少なくとも部分的に、前記第1の処理経路の出力と前記第2の処理経路の出力との間の差異に基づいて、第2のデジタル信号を出力するステップと
を含む、項目8に記載の方法。
(項目13)
前記第1の処理ループ内で処理するステップは、第1のデルタシグマ変調器ループ内で処理するステップを含み、前記第2の処理ループ内で処理するステップは、第2のデルタシグマ変調器ループ内で処理するステップを含む、項目8に記載の方法。
(項目14)
前記第1の入力を受信するステップおよび前記第2の入力を受信するステップは、入力を差動出力を伴うマイクロホンから受信するステップを含む、項目8に記載の方法。
(項目15)
装置であって、
アナログ差動信号の第1の入力を受信するための第1の入力ノードと、
前記アナログ差動信号の第2の入力を受信するための第2の入力ノードと、
デジタル出力ノードと、
前記デジタル出力ノードにおいて、前記アナログ差動信号をデジタル信号に変換するように構成される、アナログ/デジタルコンバータ(ADC)であって、
前記第1の入力と前記第2の入力との間の差異を処理するように構成される第1の処理ループと、
前記第1の入力および前記第2の入力の平均を処理するように構成される第2の処理ループと、
前記第1の処理ループの出力を受信し、前記第2の処理ループの出力を受信し、少なくとも部分的に、前記第1の処理ループの出力および前記第2の処理ループの出力に基づいて、前記デジタル信号を発生させるように構成される、コンバイナと
を備える、アナログ/デジタルコンバータ(ADC)と、
前記アナログ/デジタルコンバータに結合されたコントローラであって、前記コントローラは、
入力デバイスの結合構成を判定し、前記第1の入力および前記第2の入力を前記アナログ/デジタルコンバータ(ADC)に発生させるステップであって、前記判定された構成は、少なくとも部分的に、前記デジタル信号に基づく、ステップと、
少なくとも部分的に、前記判定された結合構成に基づいて、前記アナログ/デジタルコンバータ(ADC)の動作を調節するステップと、
を含む、ステップを行うように構成される、コントローラと
を備える、装置。
(項目16)
前記結合構成を判定するステップは、
前記入力デバイスの結合構成がAC結合完全差動であることを判定するステップと、
前記入力デバイスの結合構成がAC結合擬似差動であることを判定するステップと、
前記入力デバイスの結合構成がDC結合完全差動であることを判定するステップと、
前記入力デバイスの結合構成がDC結合擬似差動であることを判定するステップと
のうちの少なくとも1つを含む、項目15に記載の装置。
(項目17)
前記コンバイナは、第1の成分および第2の成分を含む擬似差動デジタル信号を出力するように構成され、
前記第1の成分は、前記第1の処理経路の出力および前記第2の処理経路の出力の総和を示すデジタルデータを含み、
前記第2の成分は、前記第1の処理経路の出力と前記第2の処理経路の出力との間の差異を示すデジタルデータを含む、
項目15に記載の装置。
(項目18)
前記第1の処理経路は、第1のデルタシグマ変調器ループを備え、前記第2の処理経路は、第2のデルタシグマ変調器を備える、項目15に記載の装置。
(項目19)
前記第1の入力ノードおよび前記第2の入力ノードは、マイクロホン入力ノードを備える、項目15に記載の装置。
(項目20)
前記装置は、エンターテインメントデバイス、スマートフォン、タブレットコンピュータ、およびパーソナルコンピュータのうちの少なくとも1つを含む、項目15に記載の装置。
Claims (18)
- 入力アナログ信号を出力デジタル信号に変換するためのアナログ/デジタルコンバータ(ADC)であって、
前記入力アナログ信号を表す差動信号の第1の入力を受信するための第1の入力ノードと、
前記入力アナログ信号を表す前記差動信号の第2の入力を受信するための第2の入力ノードと、
基準コモンモード信号を受信するためのコモンモード入力ノードと、
前記第1の入力ノードに結合されており、かつ、前記第2の入力ノードに結合されている第1の処理経路であって、前記第1の処理経路は、第1の処理出力ノードにおいて、前記受信された差動信号を示す第1のデジタル信号を出力するように構成されている、第1の処理経路と、
前記第1の入力ノードに結合されており、かつ、前記第2の入力ノードに結合されており、かつ、前記コモンモード入力ノードに結合されている第2の処理経路であって、前記第2の処理経路は、第2の処理出力ノードにおいて、前記受信された差動信号の平均値と前記基準コモンモード信号との間の比較を示す第2のデジタル信号を出力するように構成されている、第2の処理経路と、
前記第1の処理経路の前記第1の処理出力ノードと前記第2の処理経路の前記第2の処理出力ノードとに結合されているコンバイナモジュールであって、前記コンバイナモジュールは、前記第1のデジタル信号と前記第2のデジタル信号とに少なくとも部分的に基づいて、前記出力デジタル信号を生成するように構成されている、コンバイナモジュールと、
コントローラであって、
前記出力デジタル信号を受信するステップと、
前記受信された出力デジタル信号に少なくとも部分的に基づいて、前記第1の入力ノードと前記第2の入力ノードとに結合されている入力デバイスの結合構成を判定するステップと、
前記判定された結合構成に少なくとも部分的に基づいて、前記アナログ/デジタルコンバータ(ADC)の動作を調節するステップと
を含むステップを実行するように構成されているコントローラと
を備える、アナログ/デジタルコンバータ(ADC)。 - 前記結合構成を判定するステップは、
前記入力デバイスの結合構成がAC結合完全差動であることを判定するステップと、
前記入力デバイスの結合構成がAC結合擬似差動であることを判定するステップと、
前記入力デバイスの結合構成がDC結合完全差動であることを判定するステップと、
前記入力デバイスの結合構成がDC結合擬似差動であることを判定するステップと
のうちの少なくとも1つを含む、請求項1に記載のアナログ/デジタルコンバータ(ADC)。 - 前記コンバイナモジュールに結合されている第1のデジタル出力データノードと、
前記コンバイナモジュールに結合されている第2のデジタル出力データノードであって、前記第1のデジタル出力データノードおよび前記第2のデジタル出力データノードにおける出力は、前記出力デジタル信号の表現である、第2のデジタル出力データノードと、
前記第1のデジタル出力データノードに結合されており、かつ、前記第1の処理経路の少なくとも第1の入力に結合されている第1のデジタル/アナログコンバータ(DAC)と、
前記第2のデジタル出力データノードに結合されており、かつ、前記第1の処理経路の少なくとも第2の入力に結合されている第2のデジタル/アナログコンバータ(DAC)と
をさらに備え、
前記コントローラは、前記第1のDACと前記第2のDACとに結合されており、前記コントローラは、受信されたデジタル出力データに少なくとも部分的に基づいて、前記第1のDACおよび前記第2のDACを動作させるステップを含むステップを実行することによって前記アナログ/デジタルコンバータ(ADC)の動作を調節するようにさらに構成されている、請求項1に記載のアナログ/デジタルコンバータ(ADC)。 - 前記コンバイナモジュールに結合されている第1のデジタル出力データノードと、
前記コンバイナモジュールに結合されている第2のデジタル出力データノードと
をさらに備え、
前記コンバイナモジュールは、前記第1のデジタル出力データノードおよび前記第2のデジタル出力データノードにおいて、前記出力デジタル信号を出力するように構成されており、
前記コンバイナモジュールは、前記第1のデジタル出力データノードにおいて、前記第1の処理経路の出力および前記第2の処理経路の出力の総和に少なくとも部分的に基づいて、第1のデジタル信号を出力し、
前記コンバイナモジュールは、前記第2のデジタル出力データノードにおいて、前記第1の処理経路の出力と前記第2の処理経路の出力との間の差異に少なくとも部分的に基づいて、第2のデジタル信号を出力する、請求項1に記載のアナログ/デジタルコンバータ(ADC)。 - 前記第1の処理経路は、第1のデルタシグマ変調器ループを備え、前記第2の処理経路は、第2のデルタシグマ変調器ループを備える、請求項1に記載のアナログ/デジタルコンバータ(ADC)。
- 前記第1の入力ノードおよび前記第2の入力ノードは、差動出力を伴うマイクロホンに結合するように構成されている、請求項1に記載のアナログ/デジタルコンバータ(ADC)。
- 方法であって、
アナログ/デジタルコンバータ(ADC)が、アナログ差動信号の第1の入力を受信するステップと、
前記アナログ/デジタルコンバータ(ADC)が、前記アナログ差動信号の第2の入力を受信するステップと、
前記アナログ/デジタルコンバータ(ADC)が、第1の処理ループ内で前記第1の入力と前記第2の入力との間の差異を処理するステップと、
前記アナログ/デジタルコンバータ(ADC)が、第2の処理ループ内で前記第1の入力および前記第2の入力の平均を処理するステップと、
前記アナログ/デジタルコンバータ(ADC)が、前記第1の処理ループの処理された差異および前記第2の処理ループの処理された平均を組み合わせることにより、前記アナログ差動信号を示すデジタル信号を生成するステップと、
コントローラが、前記アナログ/デジタルコンバータ(ADC)に対する前記第1の入力および前記第2の入力を生成する入力デバイスの結合構成を判定するステップと、
前記コントローラが、前記判定された結合構成に少なくとも部分的に基づいて、前記アナログ/デジタルコンバータ(ADC)の動作を調節するステップと
を含む、方法。 - 前記結合構成を判定するステップは、
前記入力デバイスの結合構成がAC結合完全差動であることを判定するステップと、
前記入力デバイスの結合構成がAC結合擬似差動であることを判定するステップと、
前記入力デバイスの結合構成がDC結合完全差動であることを判定するステップと、
前記入力デバイスの結合構成がDC結合擬似差動であることを判定するステップと
のうちの少なくとも1つを含む、請求項7に記載の方法。 - 前記組み合わせられたデジタル信号の第1のデジタル出力を第1のアナログフィードバック信号に変換するステップと、
前記組み合わせられたデジタル信号の第2のデジタル出力を第2のアナログフィードバック信号に変換するステップと、
前記第1のアナログフィードバック信号を前記第1の処理ループの少なくとも第1の入力に提供するステップと、
前記第2のアナログフィードバック信号を前記第1の処理ループの少なくとも第2の入力に提供するステップと
をさらに含む、請求項7に記載の方法。 - 組み合わせることにより、前記デジタル信号を生成するステップは、
前記第1の処理経路の出力および前記第2の処理経路の出力の総和に少なくとも部分的に基づいて、第1のデジタル信号を出力するステップと、
前記第1の処理経路の出力と前記第2の処理経路の出力との間の差異に少なくとも部分的に基づいて、第2のデジタル信号を出力するステップと
を含む、請求項7に記載の方法。 - 前記第1の処理ループ内で処理するステップは、第1のデルタシグマ変調器ループ内で処理するステップを含み、前記第2の処理ループ内で処理するステップは、第2のデルタシグマ変調器ループ内で処理するステップを含む、請求項7に記載の方法。
- 前記第1の入力を受信するステップおよび前記第2の入力を受信するステップは、差動出力を伴うマイクロホンから入力を受信するステップを含む、請求項7に記載の方法。
- 装置であって、
アナログ差動信号の第1の入力を受信するための第1の入力ノードと、
前記アナログ差動信号の第2の入力を受信するための第2の入力ノードと、
デジタル出力ノードと、
前記デジタル出力ノードにおいて、前記アナログ差動信号をデジタル信号に変換するように構成されているアナログ/デジタルコンバータ(ADC)であって、前記アナログ/デジタルコンバータ(ADC)は、
前記第1の入力と前記第2の入力との間の差異を処理するように構成されている第1の処理ループと、
前記第1の入力および前記第2の入力の平均を処理するように構成されている第2の処理ループと、
前記第1の処理ループの出力を受信し、前記第2の処理ループの出力を受信し、前記第1の処理ループの出力および前記第2の処理ループの出力に少なくとも部分的に基づいて、前記デジタル信号を生成するように構成されているコンバイナと
を備える、アナログ/デジタルコンバータ(ADC)と、
前記アナログ/デジタルコンバータに結合されているコントローラであって、前記コントローラは、
前記アナログ/デジタルコンバータ(ADC)に対する前記第1の入力および前記第2の入力を生成する入力デバイスの結合構成を判定するステップであって、前記判定された構成は、前記デジタル信号に少なくとも部分的に基づく、ステップと、
前記判定された結合構成に少なくとも部分的に基づいて、前記アナログ/デジタルコンバータ(ADC)の動作を調節するステップと
を含むステップを実行するように構成されている、コントローラと
を備える、装置。 - 前記結合構成を判定するステップは、
前記入力デバイスの結合構成がAC結合完全差動であることを判定するステップと、
前記入力デバイスの結合構成がAC結合擬似差動であることを判定するステップと、
前記入力デバイスの結合構成がDC結合完全差動であることを判定するステップと、
前記入力デバイスの結合構成がDC結合擬似差動であることを判定するステップと
のうちの少なくとも1つを含む、請求項13に記載の装置。 - 前記コンバイナは、第1の成分および第2の成分を含む擬似差動デジタル信号を出力するように構成されており、
前記第1の成分は、前記第1の処理経路の出力および前記第2の処理経路の出力の総和を示すデジタルデータを含み、
前記第2の成分は、前記第1の処理経路の出力と前記第2の処理経路の出力との間の差異を示すデジタルデータを含む、請求項13に記載の装置。 - 前記第1の処理経路は、第1のデルタシグマ変調器ループを備え、前記第2の処理経路は、第2のデルタシグマ変調器ループを備える、請求項13に記載の装置。
- 前記第1の入力ノードおよび前記第2の入力ノードは、マイクロホン入力ノードを備える、請求項13に記載の装置。
- 前記装置は、エンターテインメントデバイス、スマートフォン、タブレットコンピュータ、パーソナルコンピュータのうちの少なくとも1つを含む、請求項13に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/826,996 | 2015-08-14 | ||
US14/826,996 US9729164B2 (en) | 2015-08-14 | 2015-08-14 | Dual processing paths for differential mode and common mode signals for an adaptable analog-to-digital converter (ADC) topology |
PCT/US2016/046194 WO2017030839A1 (en) | 2015-08-14 | 2016-08-09 | Dual processing paths for differential mode and common mode signals for an adaptable analog-to-digital converter (adc) topology |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018530198A JP2018530198A (ja) | 2018-10-11 |
JP6692891B2 true JP6692891B2 (ja) | 2020-05-13 |
Family
ID=54544425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018506396A Expired - Fee Related JP6692891B2 (ja) | 2015-08-14 | 2016-08-09 | 適応アナログデジタルコンバータ(adc)トポロジに対する差動モード信号およびコモンモード信号のための2重処理経路 |
Country Status (7)
Country | Link |
---|---|
US (1) | US9729164B2 (ja) |
EP (3) | EP3335318A1 (ja) |
JP (1) | JP6692891B2 (ja) |
KR (1) | KR101992473B1 (ja) |
CN (3) | CN107852169B (ja) |
GB (1) | GB2541253B (ja) |
WO (1) | WO2017030839A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107192850B (zh) * | 2017-07-17 | 2023-05-26 | 四川知微传感技术有限公司 | 一种加速度计电容检测电路 |
CN113225084B (zh) * | 2021-04-16 | 2023-08-08 | 西安交通大学 | 自适应基准电压的Delta-Sigma ADC结构 |
CN117544150B (zh) * | 2024-01-09 | 2024-04-19 | 杰华特微电子股份有限公司 | 一种高边采样电路及电源系统 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6008749A (en) | 1997-12-22 | 1999-12-28 | Lucent Technologies, Inc. | Mask programmable low power voltage/current-mode ADC |
US6816100B1 (en) * | 1999-03-12 | 2004-11-09 | The Regents Of The University Of California | Analog-to-digital converters with common-mode rejection dynamic element matching, including as used in delta-sigma modulators |
CA2273658A1 (en) | 1999-06-07 | 2000-12-07 | Tet Hin Yeap | Method and apparatus for cancelling common mode noise in communications channels |
CN1328395A (zh) * | 2000-06-09 | 2001-12-26 | 程滋颐 | 消噪音受话器 |
US6697006B1 (en) | 2001-10-03 | 2004-02-24 | Analog Devices, Inc. | Conditioning circuit for selectively buffering an input signal to a signal processing circuit, and a signal processing circuit incorporating the conditioning circuit |
US6744394B2 (en) * | 2002-05-10 | 2004-06-01 | 02Micro International Limited | High precision analog to digital converter |
JP2005072632A (ja) * | 2003-08-21 | 2005-03-17 | Renesas Technology Corp | A/d変換回路を内蔵した通信用半導体集積回路 |
JP4492415B2 (ja) * | 2005-04-04 | 2010-06-30 | 株式会社豊田自動織機 | オフセット調整回路 |
US7570181B2 (en) * | 2006-06-09 | 2009-08-04 | Cosmic Circuits Private Limited | Method and system for input voltage droop compensation in video/graphics front-ends |
US8174416B2 (en) * | 2007-09-28 | 2012-05-08 | Nxp B.V. | Automatic common-mode rejection calibration |
JP4530051B2 (ja) * | 2008-01-17 | 2010-08-25 | 船井電機株式会社 | 音声信号送受信装置 |
GB0820920D0 (en) * | 2008-11-14 | 2008-12-24 | Wolfson Microelectronics Plc | Codec apparatus |
GB201000857D0 (en) * | 2010-01-20 | 2010-03-10 | Cambridge Silicon Radio Ltd | A delta sigma analogue to digital converter |
CN101888246B (zh) * | 2010-06-30 | 2012-12-19 | 中国电子科技集团公司第五十八研究所 | 具有误差校准功能的电荷耦合流水线模数转换器 |
EP2421281A3 (en) * | 2010-08-17 | 2012-04-04 | Nxp B.V. | Circuit and method for monitoring a capacitive signal source |
TWI448071B (zh) | 2011-02-22 | 2014-08-01 | Ind Tech Res Inst | 組合式數位輸出系統 |
EP2629428A1 (en) * | 2012-02-16 | 2013-08-21 | Imec | A/D Converter and Method for Calibrating the Same |
GB2502557B8 (en) | 2012-05-30 | 2015-10-21 | Cirrus Logic Int Semiconductor Ltd | Analogue-to-digital converter |
US8907703B1 (en) | 2013-03-15 | 2014-12-09 | Linear Technology Corporation | Isolated high voltage sampling network |
US8842030B1 (en) * | 2013-05-10 | 2014-09-23 | Nvidia Corporation | Sigma-delta analog to digital converter with improved feedback |
DE102013015274A1 (de) | 2013-09-16 | 2015-03-19 | Sebastian Zeller | Techniken zur Verlustleistungs- und Chipflächenreduktion von integrierten Schaltkreisen |
EP2887553B1 (en) * | 2013-12-18 | 2018-07-18 | Nxp B.V. | A/D converter input stage providing high linearity and gain matching between multiple channels |
CN104092462B (zh) * | 2014-06-17 | 2017-02-15 | 中国电子科技集团公司第五十八研究所 | 具有数字后台校准功能的电荷耦合流水线模数转换器 |
CN104038225B (zh) * | 2014-06-17 | 2017-04-19 | 中国电子科技集团公司第五十八研究所 | 具有自适应误差校准功能的电荷耦合流水线模数转换器 |
US9048858B1 (en) * | 2015-02-10 | 2015-06-02 | IQ-Analog Corporation | Mean frequency calibration for a voltage controlled oscillator based analog-to-digital converter |
-
2015
- 2015-08-14 US US14/826,996 patent/US9729164B2/en active Active
- 2015-09-17 GB GB1516520.2A patent/GB2541253B/en active Active
-
2016
- 2016-08-09 KR KR1020187007271A patent/KR101992473B1/ko active IP Right Grant
- 2016-08-09 EP EP16753784.4A patent/EP3335318A1/en not_active Withdrawn
- 2016-08-09 WO PCT/US2016/046194 patent/WO2017030839A1/en active Application Filing
- 2016-08-09 CN CN201680045302.8A patent/CN107852169B/zh active Active
- 2016-08-09 JP JP2018506396A patent/JP6692891B2/ja not_active Expired - Fee Related
- 2016-08-12 CN CN201680045326.3A patent/CN107852170B/zh active Active
- 2016-08-12 EP EP23159505.9A patent/EP4213395A1/en active Pending
- 2016-08-12 EP EP16757778.2A patent/EP3335319B1/en active Active
- 2016-08-12 CN CN202110408965.4A patent/CN113114250A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN107852169B (zh) | 2021-04-09 |
CN107852170B (zh) | 2021-05-11 |
GB2541253B (en) | 2019-02-06 |
EP3335319B1 (en) | 2023-04-05 |
US20170047938A1 (en) | 2017-02-16 |
EP3335319A1 (en) | 2018-06-20 |
GB201516520D0 (en) | 2015-11-04 |
KR20180039155A (ko) | 2018-04-17 |
US9729164B2 (en) | 2017-08-08 |
KR101992473B1 (ko) | 2019-06-24 |
JP2018530198A (ja) | 2018-10-11 |
EP4213395A1 (en) | 2023-07-19 |
CN107852169A (zh) | 2018-03-27 |
CN113114250A (zh) | 2021-07-13 |
WO2017030839A1 (en) | 2017-02-23 |
CN107852170A (zh) | 2018-03-27 |
GB2541253A (en) | 2017-02-15 |
EP3335318A1 (en) | 2018-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6692891B2 (ja) | 適応アナログデジタルコンバータ(adc)トポロジに対する差動モード信号およびコモンモード信号のための2重処理経路 | |
JP4913906B2 (ja) | 音声デバイスの中の抑制する出力オフセット | |
US10320337B2 (en) | Fully-differential operational amplifier system | |
JP6983193B2 (ja) | 相短絡スイッチ | |
CN104170405A (zh) | 用于播放音频信号的低噪声低功耗装置 | |
US20150042496A1 (en) | Methods and devices for analog-to-digital conversion | |
JP2016208361A (ja) | オーディオ回路、それを用いた車載用オーディオ装置、オーディオコンポーネント装置、電子機器 | |
JP4818900B2 (ja) | ディジタルアンプおよびスイッチング回数制御方法 | |
JP6018491B2 (ja) | D/a変換回路、ゼロクロス点検出方法、それを用いた車載用オーディオ装置、オーディオコンポーネント装置、電子機器 | |
US10680640B2 (en) | Power-saving current-mode digital-to-analog converter (DAC) | |
JP2008187315A (ja) | Δς変調器、その制御方法、ならびにそれら用いたデジタルオーディオ処理回路ならびに電子機器 | |
JP4148077B2 (ja) | D級信号増幅回路 | |
WO2021131908A1 (ja) | オーディオ回路、dsd信号の再生方法 | |
CN116192152B (zh) | 音频数模转换器、电子设备、数模转换方法及存储介质 | |
JP2011101247A (ja) | Δς型アナログデジタル変換器およびそれを用いた電子機器 | |
JP5764966B2 (ja) | オーディオミキシング装置及び方法並びに電子機器 | |
US20180335458A1 (en) | Capacitance sensor | |
JP3117299U (ja) | 音声信号処理装置 | |
JP2006179988A (ja) | アンプ、プログラム、およびプログラムを記録したコンピュータ読み取り可能な記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191016 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200327 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200415 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6692891 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |