CN107852169B - 用于差模信号和共模信号的双处理路径的自适应模拟-数字转换器(adc)拓扑 - Google Patents
用于差模信号和共模信号的双处理路径的自适应模拟-数字转换器(adc)拓扑 Download PDFInfo
- Publication number
- CN107852169B CN107852169B CN201680045302.8A CN201680045302A CN107852169B CN 107852169 B CN107852169 B CN 107852169B CN 201680045302 A CN201680045302 A CN 201680045302A CN 107852169 B CN107852169 B CN 107852169B
- Authority
- CN
- China
- Prior art keywords
- digital
- input
- analog
- output
- adc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/392—Arrangements for selecting among plural operation modes, e.g. for multi-standard operation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/16—Sound input; Sound output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/4595—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedforward means
- H03F3/45955—Measuring at the input circuit of the differential amplifier
- H03F3/45959—Controlling the input circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/004—Reconfigurable analogue/digital or digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
- H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/04—Differential modulation with several bits, e.g. differential pulse code modulation [DPCM]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
- H03M3/496—Details of sampling arrangements or methods
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R19/00—Electrostatic transducers
- H04R19/04—Microphones
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R29/00—Monitoring arrangements; Testing arrangements
- H04R29/004—Monitoring arrangements; Testing arrangements for microphones
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R3/00—Circuits for transducers, loudspeakers or microphones
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45421—Indexing scheme relating to differential amplifiers the CMCL comprising a switched capacitor addition circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45512—Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45544—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45551—Indexing scheme relating to differential amplifiers the IC comprising one or more switched capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R2499/00—Aspects covered by H04R or H04S not otherwise provided for in their subgroups
- H04R2499/10—General applications
- H04R2499/11—Transducers incorporated or for use in hand-held devices, e.g. mobile phones, PDA's, camera's
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- General Health & Medical Sciences (AREA)
- Health & Medical Sciences (AREA)
- Audiology, Speech & Language Pathology (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Otolaryngology (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
一种处理ADC中的麦克风输入以确定麦克风配置的方法是在两个处理路径中处理麦克风输入信号,其中一个处理路径处理差分输入信号之间的差值,并且另一个处理路径处理差分输入信号的平均值。这些处理路径的输出可以被组合以生成表示来自麦克风的模拟信号的数字信号。数字信号包含在麦克风周围的环境中的音频的数字版本,但是还可以用于检测麦克风拓扑并配置处理路径的各方面以匹配检测到的麦克风拓扑。一种用于ADC的装置可以将这两个处理路径实现为两个Δ‑Σ调制器环路。
Description
相关申请的交叉引用
本申请要求于2015年8月14日提交的美国专利申请No.14/826,996的权益,该美国专利申请以全文引用的方式并入本申请。
技术领域
本公开内容涉及模拟-数字转换器(ADC)。更具体而言,本公开内容的部分涉及使ADC适应于根据不同的输入设备配置而进行操作。
背景技术
麦克风生成表示麦克风周围的环境中的噪声和声音的电信号。麦克风是许多电子设备的重要设备,因为声音,特别是语音,是通过电子设备在人与电子设备之间以及人与另一个人之间的交互的最重要的方式中的一种。麦克风通常产生模拟信号,但是电子设备内的处理器通常是对数字信号进行操作的数字部件。因此,麦克风的模拟信号必须被转换为数字信号,以便在电子设备内进一步处理。例如,模拟麦克风输出可以被转换成数字信号,以允许个人的语音从一个蜂窝电话传送到另一个蜂窝电话。在另一个示例中,模拟麦克风输出可以被转换为数字信号,以允许蜂窝电话检测来自用户的语音命令。耦合到麦克风用以将模拟信号转换为数字信号的部件是模拟-数字转换器(ADC)。
因此,ADC是电子设备中的重要部件。使用ADC的一个复杂性在于,麦克风和ADC之间的耦合配置改变了ADC处理麦克风的模拟输出以生成麦克风输出的数字表示的方式。也就是说,ADC必须与耦合到ADC的特定麦克风相匹配。该限制约束了用户将其电子设备与任何麦克风一起使用的能力。此外,该限制约束了制造商由于供应短缺而替换不同麦克风的能力。在图1A-1D中示出了一些不同的耦合配置。
麦克风是全差分(FD)的或伪差分(PD)的,并且AC耦合或DC耦合到模拟-数字转换器(ADC)中。因此,存在需要不同的操作并与ADC接口连接的至少四种不同的麦克风拓扑配置。图1A示出了麦克风和ADC的AC耦合的全差分配置。麦克风102可以提供输出104和106。输出104和106也是到ADC 108的输入,其生成包含麦克风102所捕获的声音的数字表示的D输出(Dout)数字信号。在AC耦合的配置中(诸如在图1A中),电容器112和114耦合在麦克风102和ADC 108之间。电容器112和114连同ADC 108的输入阻抗一起形成了高通滤波器,以阻止来自麦克风102的DC信号到达ADC 108。电容器112和114可以与ADC 108一起集成到芯片中,或者与包含ADC 108的芯片分开。在任一种情况下,电容器112和114消耗了电子设备中的空间,这增加了电子设备的尺寸和厚度。类似于图1A,图1B示出了麦克风和ADC的AC耦合的伪差分配置。图1B的伪差分配置120类似于图1A的全差分配置110,但是其中麦克风102的一个端子接地到节点116。
作为对图1A和图1B的AC耦合的拓扑的替代,可以实施DC耦合的拓扑以将ADC与麦克风接口连接。DC耦合的麦克风拓扑不需要电容器112和114来阻止麦克风输出的DC值。去除电容器降低了成本和尺寸,但需要额外的处理来使ADC与全差分(FD)和伪差分(PD)麦克风兼容。图1C和图1D分别示出了DC耦合的全差分(FD)配置130和DC耦合的伪差分(PD)配置140。额外处理的一个示例是全差分(FD)麦克风102可以提供Vin和Vip的输出值,但是这些值可能彼此不匹配,并且也可能与ADC正确操作的期望的DC值不匹配。需要附加处理的配置的另一个示例是其中Vin信号连接到地116的伪差分(PD)麦克风的配置。在这两个示例中,ADC108必须应用特定于图1C或图1D的麦克风配置的处理。
如上面所描述的,图1A、图1B、图1C和图1D中显示的麦克风拓扑的四种配置中的每一种都需要不同的操作并与ADC接口连接。例如,AC耦合的麦克风在ADC的输入处需要电容器来阻止DC信号。作为另一个示例,AC耦合的麦克风需要耦合到ADC的共模电压发生器来设定输入Vin和Vip的DC值。作为又一个示例,DC耦合的全差分麦克风需要由ADC进行处理以将麦克风输入信号匹配到期望的DC值。由于这些不同的要求,ADC传统地被设计为匹配特定的麦克风配置,并且于是通常不能用于其它麦克风配置。
在此所提到的缺点仅仅是代表性的,并且包括这些缺点仅仅是为了强调存在对于改善的电气部件的需要,特别是对于在诸如移动电话之类的消费者级设备中采用的ADC。本文所描述的实施例解决了某些缺点,但不一定是在此所描述的或本领域公知的每一个缺点。
发明内容
在某些实施例中,模拟-数字转换器(ADC)可以被配置为自动地确定麦克风配置并调整操作以匹配所确定的麦克风配置。因此,无论ADC输入处的麦克风的配置如何,都可以使用单个ADC设备。在选择麦克风之前,该ADC配置可以允许用户不熟悉电子设备的ADC设计。该ADC配置还可以允许制造商制造具有一个ADC的电子设备,但是仍然能够在制造期间改变麦克风配置。例如,如果AC耦合的全差分麦克风出现供应短缺,则制造商可以切换到一些生产批次的AC耦合的伪差分麦克风,而不需要替换电子设备中的ADC。这种考虑是重要的,因为ADC可以与电子设备中的其它部件进行集成,这意味着在生产期间改变麦克风配置可能导致电子设备的显著的重新设计。
一种在ADC中处理麦克风输入以确定麦克风配置的方法是在两个处理路径中处理麦克风输入信号,其中一个处理路径处理差分输入信号之间的差值,并且另一个处理路径处理差分输入信号的平均值。这些处理路径的输出可以被组合以生成表示来自麦克风的模拟信号的数字信号。数字信号包含麦克风周围的环境中的音频的数字版本,但是还可以用于检测麦克风拓扑并配置处理路径的各方面以匹配检测到的麦克风拓扑。一种用于ADC的装置可以将这两个处理路径实现为两个Δ-Σ调制器环路。来自输出数字信号的反馈可以在数字-模拟转换器(DAC)中被转换为模拟信号。可以基于麦克风拓扑由控制器来调整这些DAC的操作。
模拟-数字转换器(ADC)的改进的操作例如在包括娱乐设备(诸如音频或视频播放器、智能电话、平板计算机和个人计算机)的电子设备中可以是有益的。ADC可以被耦合到这些电子设备内的多个麦克风中的任何一个。ADC可以检测并适应电子设备内使用的麦克风拓扑。尽管该描述涉及与麦克风一起使用的ADC,但是本文所描述的ADC的实施例可以被耦合到除了麦克风以外的模拟设备,并且ADC可以以类似的方式处理该信息。也就是说,本文所描述的模拟-数字转换器(ADC)可以被耦合到提供模拟信号的任何模拟设备,并且该模拟信号需要在数字电子设备中进行处理。此外,本文所描述的ADC可以用于处理模拟信号的任何电子设备中。例如,尽管可以描述诸如蜂窝电话之类的消费者设备的操作,但是ADC可以用于其它部件(诸如音频装备)中。
根据一个实施例,一种用于将输入模拟信号转换为输出数字信号的模拟-数字转换器(ADC)可以包括:第一输入节点,其用于接收表示输入模拟信号的差分信号的第一输入;第二输入节点,其用于接收表示输入模拟信号的差分信号的第二输入;共模输入节点,其用于接收参考共模信号;第一处理路径,其耦合到所述第一输入节点并且耦合到所述第二输入节点,其中,所述第一处理路径被配置为在第一处理输出节点处输出指示所接收的差分信号的第一数字信号;第二处理路径,其耦合到所述第一输入节点、耦合到所述第二输入节点并耦合到所述共模输入节点,其中,所述第二处理路径被配置为在第二处理输出节点处输出指示所接收的差分信号的平均值与所述参考共模信号之间的比较结果的第二数字信号;组合器模块,其耦合到所述第一处理路径的所述第一处理输出节点和所述第二处理路径的所述第二处理输出节点,其中,所述组合器模块被配置为至少部分地基于所述第一数字信号和所述第二数字信号来产生所述输出数字信号。
在某些实施例中,模拟-数字转换器(ADC)还可以包括控制器,其中所述控制器被配置为接收所述输出数字信号,至少部分地基于所接收的输出数字信号来确定耦合到所述第一输入节点和所述第二输入节点的输入设备的耦合配置,并且至少部分地基于所确定的耦合配置来调整所述模拟-数字转换器(ADC)的操作;耦合到所述组合器模块的第一数字输出数据节点;还可以包括耦合到所述组合器模块的第二数字输出数据节点,其中,在所述第一数字输出数据节点和所述第二数字输出数据节点处的输出是所述输出数字信号的表示;还可以包括第一数字-模拟转换器(DAC),其耦合到第一数字输出数据节点并且耦合到所述第一处理路径的至少第一输入;和/或还可以包括第二数字-模拟转换器(DAC),其耦合到所述第二数字输出数据节点并耦合到所述第一处理路径的至少第二输入,其中,所述控制器被耦合到所述第一DAC和所述第二DAC,并且还被配置为通过执行步骤来调整对所述模拟-数字转换器(ADC)的操作,所述步骤包括至少部分地基于所接收的数字输出数据来操作所述第一DAC和所述第二DAC。
在某些实施例中,所述控制器可以确定耦合配置为AC耦合的全差分、AC耦合的伪差分、DC耦合的全差分和DC耦合的伪差分中的一个;所述组合器模块可以被配置为在所述第一数字输出数据节点和所述第二数字输出数据节点处输出所述输出数字信号;所述组合器模块可以在所述第一数字输出数据节点处至少部分地基于所述第一处理路径的输出和所述第二处理路径的输出的总和来输出第一数字信号;所述组合器可以在所述第二数字输出数据节点处至少部分地基于所述第一处理路径的输出和所述第二处理路径的输出之间的差值而输出第二数字信号;所述第一处理路径可以包括第一Δ-Σ调制器环路;所述第二处理路径可以包括第二Δ-Σ调制器;和/或所述第一输入节点和所述第二输入节点可以被配置为耦合到具有差分输出的麦克风。
根据另一个实施例,一种方法可以包括:由模拟-数字转换器(ADC)接收模拟差分信号的第一输入;由所述模拟-数字转换器(ADC)接收所述模拟差分信号的第二输入;由所述模拟-数字转换器(ADC)在第一处理环路中处理所述第一输入与所述第二输入之间的差值;由所述模拟-数字转换器(ADC)在第二处理环路中处理所述第一输入和所述第二输入的平均值;和/或由所述模拟-数字转换器(ADC)将所述第一处理环路的经处理的差值与所述第二处理环路的经处理的平均值进行组合以产生指示所述模拟差分信号的数字信号。
在一些实施例中,所述方法还可以包括由控制器确定生成到模拟-数字转换器(ADC)的所述第一输入和所述第二输入的输入设备的耦合配置;还可以包括由所述控制器至少部分地基于所确定的耦合配置来调整所述模拟-数字转换器(ADC)的操作;还可以包括将组合的数字信号的第一数字输出转换为第一模拟反馈信号;还可以包括将所述第一模拟反馈信号提供给所述第一处理环路;还可以包括将所述组合的数字信号的第二数字输出转换为第二模拟反馈信号;和/或还可以包括将所述第二模拟反馈信号提供给第一处理环路的输入,所述第一处理环路的所述输入与第一处理环路的耦合到所述第一模拟反馈信号的输入不同。
在某些实施例中,确定耦合配置的步骤可以包括以下步骤中的至少一个:确定输入设备的耦合配置是AC耦合的全差分,确定输入设备的耦合配置是AC耦合的伪差分,确定输入设备的耦合配置是DC耦合的全差分,以及确定输入设备的耦合配置是DC耦合的伪差分;进行组合以生成数字信号的步骤可以包括至少部分地基于所述第一处理路径的输出和所述第二处理路径的输出的总和来输出第一数字信号,和/或至少部分地基于所述第一处理路径的输出和所述第二处理路径的输出之间的差值来输出第二数字信号信号;在第一处理环路中进行处理的步骤可以包括在第一Δ-Σ调制器环路中进行处理;在第二处理环路中进行处理的步骤可以包括在第二Δ-Σ调制器环路中进行处理;和/或接收所述第一输入和接收所述第二输入的步骤可以包括从具有差分输出的麦克风接收输入。
根据另一个实施例,一种装置可以包括:第一输入节点,其用于接收模拟差分信号的第一输入;第二输入节点,其用于接收所述模拟差分信号的第二输入;数字输出节点;模拟-数字转换器(ADC),其被配置为在数字输出节点处将模拟差分信号(其可以是伪差分信号)转换为数字信号;和/或控制器,其耦合到模拟-数字转换器。所述模拟-数字转换器(ADC)可以包括:被配置为处理所述第一输入与所述第二输入之间的差值的第一处理环路;被配置为处理所述第一输入和所述第二输入的平均值的第二处理环路;和/或组合器模块,所述组合器模块被配置为接收所述第一处理环路的输出,接收所述第二处理环路的输出,并且至少部分地基于所述第一处理环路的输出和所述第二处理环路的输出来生成所述数字信号。控制器可以被配置为确定生成到模拟-数字转换器(ADC)的所述第一输入和所述第二输入的输入设备的耦合配置,其中,所确定的配置至少部分地基于数字信号;和/或被配置为至少部分地基于所确定的耦合配置来调整模拟-数字转换器(ADC)的操作。
在某些实施例中,所述组合器可以被配置为输出包括第一分量和第二分量的伪差分数字信号,其中,所述第一分量包括指示所述第一处理路径的输出和所述第二处理路径的输出的总和的数字数据,并且其中,所述第二分量包括指示所述第一处理路径的输出与所述第二处理路径的输出之间的差值的数字数据;所述第一处理路径可以包括第一Δ-Σ调制器环路;所述第二处理路径可以包括第二Δ-Σ调制器;所述第一输入节点和所述第二输入节点可以是麦克风输入节点;和/或所述装置可以是娱乐设备、智能电话、平板计算机和个人电脑中的至少一个。
前面已经相当广泛地概述了本发明的实施例的某些特征和技术优点,以便可以更好地理解下面的详细描述。下文将描述形成本发明的权利要求主题的附加特征和优点。本领域技术人员应该理解的是,所公开的概念和具体实施例可以容易地用作修改或设计用于执行相同或类似目的的其它结构的基础。本领域技术人员还应该认识的是,这种等同构造不脱离如所附权利要求书中阐述的本发明的精神和范围。当结合附图考虑时,根据以下描述将更好地理解附加特征。然而,要明确理解的是,附图中的每个仅用于说明和描述的目的,并不旨在限制本发明。
附图说明
为了更全面地理解所公开的系统和方法,现在参考结合附图进行的以下描述。
图1A是示出了在全差分AC耦合的配置中麦克风耦合到模拟-数字转换器(ADC)的框图。
图1B是示出了在伪差分AC耦合的配置中麦克风耦合到模拟-数字转换器(ADC)的框图。
图1C是示出了在全差分DC耦合的配置中麦克风耦合到模拟-数字转换器(ADC)的框图。
图1D是示出了在伪差分DC耦合的配置中麦克风耦合到模拟-数字转换器(ADC)的框图。
图2是示出了根据本公开内容的一个实施例的检测和调整模拟-数字转换器(ADC)的操作以匹配麦克风拓扑的方法的流程图。
图3是示出了根据本公开内容的一个实施例的具有用于处理模拟信号的两个处理路径的模拟-数字转换器(ADC)的部分的框图。
图4是示出了根据本公开内容的一个实施例的在具有两个处理路径的模拟-数字转换器(ADC)中将模拟信号转换成数字信号的方法的流程图。
图5是示出了根据本公开内容的一个实施例的具有两个处理路径的模拟-数字转换器的部分的电路示意图。
图6是示出了根据本公开内容的一个实施例的来自模拟-数字转换器(ADC)的反馈路径的数字-模拟转换器(DAC)的电路示意图。
图7是显示了来自根据本公开内容的一个实施例配置的5位模拟-数字转换器(ADC)的示例性输出的表格。
图8是显示了根据本公开内容的一个实施例的具有能够操作不同拓扑的麦克风的模拟-数字转换器(ADC)的电子设备的图示。
具体实施方式
图2是示出了根据本公开内容的一个实施例的检测和调整模拟-数字转换器(ADC)的操作以匹配麦克风拓扑的方法的流程图。方法200在框202处开始于监测从麦克风接收模拟输入的模拟-数字转换器(ADC)的输出。所监测的输出可以是例如来自ADC的数字输出或伪数字输出。然后,在框204处,可以基于在框202处所监测的ADC的输出来确定麦克风的耦合配置。可以基于ADC输出处的瞬时值做出确定,或者可以通过评估在一定时间段内的ADC输出来做出确定。接下来,在框206处,可以基于所确定的麦克风的耦合配置来调整模拟-数字转换器(ADC)的操作。可以由耦合到模拟-数字转换器的控制器或与模拟-数字转换器集成的控制器来执行方法200。
一种在ADC中处理来自麦克风的模拟信号以确定如图2中所描述的麦克风配置的方法是在两个处理路径中处理麦克风输入信号。第一处理路径可以处理差分输入信号之间的差值,并且第二处理路径可以处理差分输入信号的平均值。图3是示出了根据本公开内容的一个实施例的具有用于处理模拟信号的两个处理路径的模拟-数字转换器(ADC)的部分的框图。模拟-数字转换器(ADC)300可以包括第一输入节点302和第二输入节点304。输入节点302和304可以被配置为耦合到麦克风310,以接收由麦克风310生成的指示麦克风310周围环境中的声音的模拟信号作为差分输入或伪差分输入。虽然在图3中仅示出了ADC 300的部分(诸如环路滤波器部件),但是可以在ADC中存在图3中未示出的附加部件。
ADC 300可以处理在输入节点302和304处接收的输入以在输出节点308处生成数字输出D输出。处理可以通过两个处理路径312和322而发生。差分处理路径322可以处理在输入节点302和304处的差分信号之间的差值。共模处理路径312可以处理在输入节点302和304处的差分输入的平均值。在一个实施例中,共模处理路径312可以生成在差分输入的平均值与输入节点306处所接收的理想共模电压VCMI之间的差值。可以将处理路径312和322的输出提供给组合器332,其在输出节点308处生成至少一个数字输出信号D输出。
参考图4描述了一种用于通过被配置有如图3所示的两个处理路径的ADC来处理模拟差分信号的方法。图4是示出了根据本公开内容的一个实施例的在具有两个处理路径的模拟-数字转换器(ADC)中将模拟信号转换成数字信号的方法的流程图。方法400在框402处开始于接收模拟差分信号的第一输入和第二输入以转换为数字信号。然后,在框404处,在第一处理环路(诸如图3的差分处理路径322)中处理第一输入与第二输入之间的差值。接下来,在框406处,在第二处理路径中(诸如在图3的共模处理路径312中)处理第一输入与第二输入的平均值。框404和406的处理可以同时发生。在其它实施例中,框404和406的处理可以针对从第一输入和第二输入取得的各个样本以串行方式而发生。然后,在框408处,可以例如在图3的组合器332中将框404的差值处理的输出和框406的平均值处理相组合,以产生数字信号。通过组合处理路径的输出所产生的数字信号与模拟差分信号的数字表示相对应。当麦克风被耦合到第一输入和第二输入时,该数字信号是麦克风周围环境中的声音的数字表示。
如图5中所示,用于实现具有两个处理路径的模拟-数字转换器(ADC)的一个实施例将两个处理路径实现为图5中显示的Δ-Σ调制器。图5是示出了根据本公开内容的一个实施例的具有两个处理路径的模拟-数字转换器(ADC)的部分的电路示意图。模拟-数字转换器(ADC)500支持全部的麦克风拓扑,其支持诸如AC耦合、DC耦合、全差分和伪差分麦克风之类的麦克风拓扑。第一处理路径322和第二处理路径312分别包括环路滤波器522和512以及量化器524和514。处理路径312和322输出到组合器332,其在输出节点308A和308B处生成伪数字信号。通过反馈路径540将节点308A和308B处的伪数字信号分别提供至处理路径312和322的输入。反馈路径540包括数字-模拟转换器(DAC)542和544。DAC 542和544的输出可以分别耦合到差分处理路径322的第一输入和第二输入。此外,DAC 542和544的输出可以被平均以输入到共模处理路径312。因此,处理路径312和322中的每一个都是耦合到同一前端和后端的功能性ADC环路。然而,处理路径312和322中的每一个处理了在输入节点302和304处所接收的输入信号的不同方面。
输入节点302和304将差分信号耦合到两个前端求和节点Vxn、Vxp并且进入差模(DM)环路滤波器522。输入节点302和304还将差分信号的平均值耦合到共模(CM)环路滤波器512。共模环路滤波器还从输入节点306接收理想的CM电压VCMI,其可以指示被选择为与环路滤波器512和522内的放大器(未示出)处的期望输入相匹配的所期望的共模电压。因此,差分误差信号通过DM环路滤波器522,并且共模误差信号通过CM环路滤波器512。环路滤波器512和522可以包括例如包含运算放大器的积分器。那些运算放大器可以被设计为在与节点306处所接收的理想的共模电压VCMI相匹配的一定范围内操作。环路滤波器512和522的输出分别在量化器514和524中被量化,以生成数字输出DCM和DDM。DDM数字输出可以包含基于将输入的平均值与理想共模电压VCMI进行比较的误差信号的数字表示;DDM数字输出可以包含基于输入节点302和304处的差分输入的误差信号的数字表示。在量化之后,CM和DM数字输出DCM和DDM在组合器332处被组合,诸如通过使用解码器生成携带CM和DM信息的伪数字数据。伪数字数据可以在节点308A和308B处作为Dp和Dn信号输出,其中Dp包含(DCM+DDM/2)信息,并且Dn包含(DCM-DDM/2)信息。组合器可以包括放大器532和求和块534和536,以从路径312和322的输出生成输出Dp和Dn信号。
伪数字数据(Dn,Dp)可以分别被耦合到反馈路径540中的DAC 544和542。在一个实施例中,DAC 544和542可以被实现为电流导引DAC。图6是示出了根据本公开内容的一个实施例的来自模拟-数字转换器(ADC)的反馈路径的数字-模拟转换器(DAC)的电路示意图。在DAC 542和544中,伪数字输出Dp控制DACp 542中的电流DAC的开关,并且Dn控制DACn544的开关。
图5的ADC 500的操作可以参考图7进行解释,图7是显示了当被配置为5位ADC时ADC 500的示例性输出的表格。针对AC耦合的全差分麦克风拓扑,Vin和Vip的DC值可以在内部被设定为VCMI并且CM误差可以为零。因此,DAC 542输出值Ip可以从-32*IDAC到+32*IDAC,并且DAC 544输出值In可以从+32*IDAC到-32*IDAC,得到了Dn和Dp的相反码。针对DC耦合的全差分拓扑,如果节点302和304处的输入的DC值与节点306处的VCMI相匹配,则不会存在任何共模误差信号,并且输出将类似于AC耦合的FD情况的输出。针对DC耦合的全差分拓扑,如果节点304和304处的输入的DC值与节点306处的VCMI不匹配(使得存在CM误差),则CM环路滤波器512可以调整lp和In的值以抵消CM误差。然后,该输出将再次类似于AC耦合的FD情况的输出。因此,如果诸如图5的控制器550之类的控制器检测到Dn和Dp数字输出码的平均值为零,则控制器可以确定麦克风拓扑是全差分的。控制器还可以通过接收附加信息来区分全差分拓扑的AC耦合和DC耦合变型。例如,控制器可以从存储器或熔断器接收经编程的信号。在另一个示例中,控制器可以确定从VCMI输入节点306汲取的电流的量。
针对AC耦合的伪差分拓扑,可以在内部设定Vip和Vin的DC值以匹配在输入节点306处所接收的VCMI。然后,Dp和Ip值可以类似于AC耦合的FD情况的值,但是不同之处在于In的值将为零(Dn=[10000],即是中间码),因为对于Vin在节点304处没有AC信号,而其DC值由Vcm发生器块(未示出)进行设定。因此,如果诸如图5的控制器550之类的控制器检测到Dn值为[10000],则控制器可以确定麦克风拓扑是AC耦合的伪差分。
针对DC耦合的伪差分拓扑,Dp和Ip值将类似于AC耦合的伪差分拓扑的值(假设Vip上的DC值与VCMI匹配),但是Ip将达到最大值+32*IDAC以设定Vxn节点的DC值,产生输出值Dn=[11111]。因此,如果诸如图5的控制器550之类的控制器检测到Dn值为[11111],则控制器可以确定麦克风拓扑是DC耦合的伪差分拓扑。
控制器可以通过监测Dp和Dn的数据模式使用数字检测算法来检测麦克风拓扑并基于此来区分各种拓扑。在一些实施例中,可以将附加信息提供给控制器以辅助该确定。在确定麦克风拓扑之后,控制器可以基于所确定的拓扑来调整ADC的操作。例如,当拓扑是伪差分AC耦合的时,控制器550可以关闭DAC 544。替代地,DAC 544的若干单元可以保持接通(switch on)以确定失配。作为另一个示例,当拓扑是伪差分DC耦合的时,控制器可以关掉DAC 544的NMOS侧电流以降低功耗。在一些实施例中,控制器可以等待调整DAC的操作,直到在ADC内达到稳定状态为止。在信号首先出现在ADC的输入处或者从ADC启动开始经过一段时间之后,可以达到稳定状态。替代地,当DAC的输出达到预期信号时,可以达到稳定状态。本文所描述的控制器550可以与DAC集成或在DAC外部。
上面被描述为用于各种麦克风拓扑的通用和/或自适应DAC的DAC配置可以在具有麦克风(或与数字部件交互的其它模拟输入设备)的电子设备中实现。图8是显示了根据本公开内容的一个实施例的具有能够操作不同拓扑的麦克风的模拟-数字转换器(ADC)的电子设备的图示。移动设备802可以是例如蜂窝电话。移动设备802可以包括多个麦克风,诸如语音麦克风804A和804B、用于噪声消除的接近麦克风(proximity microphone)804C、和/或耳机麦克风806。麦克风可以与电子设备802集成(诸如麦克风804A、804B和804C),或可以在电子设备802的外部(诸如麦克风806)。电子设备802的ADC 810可以被耦合到麦克风804A、804B、804C和/或806,以处理来自麦克风804A、804B、804C和/或806的输入信号。ADC 810可以包含两个处理环路,诸如参考图3、图4、图5和图6所描述的。ADC 810还可以包含参考图2和图7所描述的监测和调整能力。支持不同拓扑的ADC 810的通用特性使终端用户受益,因为终端用户不需要知道麦克风拓扑,并使制造商受益,因为在制造电子设备期间制造商可以更换麦克风供应商,而不需要改变ADC 810。此外,当麦克风是AC耦合的拓扑时,ADC 810和麦克风之间的接口不需要耦合电容器(诸如图1A和图1B的电容器112和114)。因此,本文所公开的对ADC的使用可以减少电子设备中麦克风和ADC接口所占用的空间。
图2和图4的示意性流程图通常被阐述为逻辑流程图。这样,所描绘的顺序和所标记的步骤指示了所公开的方法的各方面。可以设想其它步骤和方法在功能、逻辑或效果上与所示出方法的一个或多个步骤或其部分等效。另外,将提供所采用的格式和符号来解释该方法的逻辑步骤,并且所采用的格式和符号被理解为不限制该方法的范围。尽管在流程图中可以采用各种箭头类型和线型,但是它们被理解为不限制相应方法的范围。实际上,可以使用一些箭头或其它连接符来仅仅指示方法的逻辑流程。例如,箭头可以指示所描绘的方法的列举的步骤之间的未指定持续时间的等待或监测时间段。另外,特定方法发生的顺序可以严格遵守或不严格遵守所显示的对应步骤的顺序。
如果以固件和/或软件实现,则上面所描述的功能可以作为一个或多个指令或代码存储在计算机可读介质上。示例包括利用数据结构编码的非暂时性计算机可读介质以及利用计算机程序编码的计算机可读介质。计算机可读介质包括物理计算机存储介质。存储介质可以是可以被计算机访问的任何可用介质。作为示例而非限制性的,这种计算机可读介质可以包括随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、致密光盘只读存储器(CD-ROM)或其它光盘存储设备、磁盘存储设备或其它磁性存储设备、或者可以用于以指令或数据结构的形式存储期望的程序代码并且可以由计算机访问的任何其它介质。磁盘和光盘包括致密光盘(CD)、激光光盘、光盘、数字多功能光盘(DVD)、软盘和蓝光光盘。通常,磁盘磁性地再现数据,并且光盘光学地再现数据。上面的组合还应该包括在计算机可读介质的范围内。
除了计算机可读介质上的存储之外,指令和/或数据可以被提供为包括在通信装置中的传输介质上的信号。例如,通信装置可以包括具有指示指令和数据的信号的收发器。指令和数据被配置为使得一个或多个处理器实现权利要求中概述的功能。
尽管已经详细描述了本公开内容和某些代表性的优点,但是应该理解的是,在不脱离由所附权利要求限定的本公开内容的精神和范围的情况下,本文可以做出各种改变、替换和更改。此外,本申请的范围并不旨在限于说明书中描述的过程、机器、制造、物质组成、手段、方法和步骤的特定实施例。例如,尽管在整个具体实施方式中描述了模拟-数字转换器(ADC),但是本发明的各方面可以应用于其它转换器的设计,诸如数字-模拟转换器(DAC)和数字-数字转换器、或基于Δ-Σ调制的其它电路和部件。如本领域技术人员将容易从本公开内容中理解的是,可以利用目前存在或后来开发的执行与本文所描述的对应实施例基本上相同的功能或实现基本上相同的结果的过程、机器、制造、物质组成、手段、方法或步骤。因此,所附权利要求旨在在其范围内包括这种过程、机器、制造、物质组成、手段、方法或步骤。
Claims (18)
1.一种用于将输入模拟信号转换为输出数字信号的模拟-数字转换器ADC,包括:
第一输入节点,所述第一输入节点用于接收表示所述输入模拟信号的差分信号的第一输入;
第二输入节点,所述第二输入节点用于接收表示所述输入模拟信号的差分信号的第二输入;
共模输入节点,所述共模输入节点用于接收参考共模信号;
第一处理路径,所述第一处理路径被耦合到所述第一输入节点并被耦合到所述第二输入节点,其中,所述第一处理路径被配置为在第一处理输出节点处输出指示所接收的差分信号的第一数字信号;
第二处理路径,所述第二处理路径被耦合到所述第一输入节点、被耦合到所述第二输入节点并被耦合到所述共模输入节点,其中,所述第二处理路径被配置为在第二处理输出节点处输出指示所接收的差分信号的平均值与所述参考共模信号之间的比较结果的第二数字信号;以及
组合器模块,所述组合器模块被耦合到所述第一处理路径的所述第一处理输出节点和所述第二处理路径的所述第二处理输出节点,其中,所述组合器模块被配置为至少部分地基于所述第一数字信号和所述第二数字信号来生成输出数字信号,
其中,所述模拟-数字转换器ADC还包括控制器,所述控制器被配置为执行包括以下的步骤:
接收所述输出数字信号;
至少部分地基于所接收的输出数字信号来确定被耦合到所述第一输入节点和所述第二输入节点的输入设备的耦合配置;以及
至少部分地基于所确定的耦合配置来调整所述模拟-数字转换器ADC的操作。
2.根据权利要求1所述的模拟-数字转换器ADC,其中,确定所述模拟-数字转换器ADC的所述耦合配置的步骤包括以下步骤中的至少一个步骤:
确定所述输入设备的所述耦合配置是AC耦合的全差分的;
确定所述输入设备的所述耦合配置是AC耦合的伪差分的;
确定所述输入设备的所述耦合配置是DC耦合的全差分的;以及
确定所述输入设备的所述耦合配置是DC耦合的伪差分的。
3.根据权利要求1所述的模拟-数字转换器ADC,还包括:
第一数字输出数据节点,所述第一数字输出数据节点被耦合到所述组合器模块;
第二数字输出数据节点,所述第二数字输出数据节点被耦合到所述组合器模块,其中,在所述第一数字输出数据节点和所述第二数字输出数据节点处的输出是所述输出数字信号的表示;
第一数字-模拟转换器DAC,所述第一数字-模拟转换器DAC被耦合到所述第一数字输出数据节点并被耦合到所述第一处理路径的至少第一输入;以及
第二数字-模拟转换器DAC,所述第二数字-模拟转换器DAC被耦合到所述第二数字输出数据节点并被耦合到所述第一处理路径的至少第二输入,
其中,所述控制器被耦合到所述第一数字-模拟转换器DAC和所述第二数字-模拟转换器DAC,并且还被配置为通过执行包括以下的步骤来调整所述模拟-数字转换器ADC的操作:至少部分地基于所接收的数字输出数据来操作所述第一数字-模拟转换器DAC和所述第二数字-模拟转换器DAC。
4.根据权利要求1所述的模拟-数字转换器ADC,还包括:
第一数字输出数据节点,所述第一数字输出数据节点被耦合到所述组合器模块;以及
第二数字输出数据节点,所述第二数字输出数据节点被耦合到所述组合器模块,
其中,所述组合器模块被配置为在所述第一数字输出数据节点和所述第二数字输出数据节点处输出所述输出数字信号,
其中,所述组合器模块至少部分地基于所述第一处理路径的输出与所述第二处理路径的输出的总和在所述第一数字输出数据节点处输出第一数字信号,并且
其中,所述组合器至少部分地基于所述第一处理路径的输出与所述第二处理路径的输出之间的差值而在所述第二数字输出数据节点处输出第二数字信号。
5.根据权利要求1所述的模拟-数字转换器ADC,其中,所述第一处理路径包括第一Δ-Σ调制器环路,并且其中,所述第二处理路径包括第二Δ-Σ调制器。
6.根据权利要求1所述的模拟-数字转换器ADC,其中,所述第一输入节点和所述第二输入节点被配置为耦合到具有差分输出的麦克风。
7.一种用于转换信号的方法,包括:
通过模拟-数字转换器ADC来接收模拟差分信号的第一输入;
通过所述模拟-数字转换器ADC来接收所述模拟差分信号的第二输入;
通过所述模拟-数字转换器ADC在第一处理环路中处理所述第一输入和所述第二输入之间的差值;
通过所述模拟-数字转换器ADC在第二处理环路中处理所述第一输入和所述第二输入的平均值;
通过所述模拟-数字转换器ADC将所述第一处理环路的经处理的差值与所述第二处理环路的经处理的平均值进行组合,以产生指示所述模拟差分信号的数字信号,
其中,所述方法还包括:
通过控制器来确定生成到所述模拟-数字转换器ADC的所述第一输入和所述第二输入的输入设备的耦合配置;以及
通过所述控制器至少部分地基于所确定的耦合配置来调整所述模拟-数字转换器ADC的操作。
8.根据权利要求7所述的方法,其中,确定所述耦合配置的步骤包括以下步骤中的至少一个步骤:
确定所述输入设备的所述耦合配置是AC耦合的全差分的;
确定所述输入设备的所述耦合配置是AC耦合的伪差分的;
确定所述输入设备的所述耦合配置是DC耦合的全差分的;以及
确定所述输入设备的所述耦合配置是DC耦合的伪差分的。
9.根据权利要求7所述的方法,还包括:
将组合的数字信号的第一数字输出转换为第一模拟反馈信号;
将所述组合的数字信号的第二数字输出转换为第二模拟反馈信号;
向所述第一处理环路的至少第一输入提供所述第一模拟反馈信号;以及
向所述第一处理环路的至少第二输入提供所述第二模拟反馈信号。
10.根据权利要求7所述的方法,其中,进行组合以生成所述数字信号的步骤包括:
至少部分地基于所述第一处理环路的输出和所述第二处理环路的输出的总和来输出第一数字信号;以及
至少部分地基于所述第一处理环路的输出和所述第二处理环路的输出之间的差值来输出第二数字信号。
11.根据权利要求7所述的方法,其中,在所述第一处理环路中进行处理的步骤包括在第一Δ-Σ调制器环路中进行处理,并且其中,在所述第二处理环路中进行处理的步骤包括在第二Δ-Σ调制器环路中进行处理。
12.根据权利要求7所述的方法,其中,接收所述第一输入和接收所述第二输入的步骤包括从具有差分输出的麦克风接收输入。
13.一种用于转换信号的装置,包括:
第一输入节点,所述第一输入节点用于接收模拟差分信号的第一输入;
第二输入节点,所述第二输入节点用于接收所述模拟差分信号的第二输入;
数字输出节点;
模拟-数字转换器ADC,所述模拟-数字转换器ADC被配置为在所述数字输出节点处将所述模拟差分信号转换为数字信号,所述模拟-数字转换器ADC包括:
第一处理环路,所述第一处理环路被配置为处理所述第一输入与所述第二输入之间的差值;
第二处理环路,所述第二处理环路被配置为处理所述第一输入与所述第二输入的平均值;以及
组合器,所述组合器被配置为接收所述第一处理环路的输出,接收所述第二处理环路的输出,并且至少部分地基于所述第一处理环路的输出和所述第二处理环路的输出来生成所述数字信号;以及
控制器,所述控制器被耦合到所述模拟-数字转换器并被配置为执行包括以下各项的步骤:
确定生成到所述模拟-数字转换器ADC的所述第一输入和所述第二输入的输入设备的耦合配置,其中,所确定的配置至少部分地基于所述数字信号;以及
至少部分地基于所确定的耦合配置来调整所述模拟-数字转换器ADC的操作。
14.根据权利要求13所述的装置,其中,确定所述耦合配置的步骤包括以下步骤中的至少一个:
确定所述输入设备的所述耦合配置是AC耦合的全差分的;
确定所述输入设备的所述耦合配置是AC耦合的伪差分的;
确定所述输入设备的所述耦合配置是DC耦合的全差分的;以及
确定所述输入设备的所述耦合配置是DC耦合的伪差分的。
15.根据权利要求13所述的装置,其中,所述组合器被配置为输出包括第一分量和第二分量的伪差分数字信号,
其中,所述第一分量包括指示所述第一处理环路的输出和所述第二处理环路的输出的总和的数字数据,并且
其中,所述第二分量包括指示所述第一处理环路的输出和所述第二处理环路的输出之间的差值的数字数据。
16.根据权利要求13所述的装置,其中,所述第一处理环路包括第一Δ-Σ调制器环路,并且其中,所述第二处理环路包括第二Δ-Σ调制器。
17.根据权利要求13所述的装置,其中,所述第一输入节点和所述第二输入节点包括麦克风输入节点。
18.根据权利要求13所述的装置,其中,所述装置包括娱乐设备、智能电话、平板计算机、和个人计算机中的至少一个。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/826,996 | 2015-08-14 | ||
US14/826,996 US9729164B2 (en) | 2015-08-14 | 2015-08-14 | Dual processing paths for differential mode and common mode signals for an adaptable analog-to-digital converter (ADC) topology |
PCT/US2016/046194 WO2017030839A1 (en) | 2015-08-14 | 2016-08-09 | Dual processing paths for differential mode and common mode signals for an adaptable analog-to-digital converter (adc) topology |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107852169A CN107852169A (zh) | 2018-03-27 |
CN107852169B true CN107852169B (zh) | 2021-04-09 |
Family
ID=54544425
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201680045302.8A Active CN107852169B (zh) | 2015-08-14 | 2016-08-09 | 用于差模信号和共模信号的双处理路径的自适应模拟-数字转换器(adc)拓扑 |
CN201680045326.3A Active CN107852170B (zh) | 2015-08-14 | 2016-08-12 | 相位短路开关 |
CN202110408965.4A Pending CN113114250A (zh) | 2015-08-14 | 2016-08-12 | 相位短路开关 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201680045326.3A Active CN107852170B (zh) | 2015-08-14 | 2016-08-12 | 相位短路开关 |
CN202110408965.4A Pending CN113114250A (zh) | 2015-08-14 | 2016-08-12 | 相位短路开关 |
Country Status (7)
Country | Link |
---|---|
US (1) | US9729164B2 (zh) |
EP (3) | EP3335318A1 (zh) |
JP (1) | JP6692891B2 (zh) |
KR (1) | KR101992473B1 (zh) |
CN (3) | CN107852169B (zh) |
GB (1) | GB2541253B (zh) |
WO (1) | WO2017030839A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107192850B (zh) * | 2017-07-17 | 2023-05-26 | 四川知微传感技术有限公司 | 一种加速度计电容检测电路 |
CN113225084B (zh) * | 2021-04-16 | 2023-08-08 | 西安交通大学 | 自适应基准电压的Delta-Sigma ADC结构 |
CN117544150B (zh) * | 2024-01-09 | 2024-04-19 | 杰华特微电子股份有限公司 | 一种高边采样电路及电源系统 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104734712A (zh) * | 2013-12-18 | 2015-06-24 | 恩智浦有限公司 | 模数转换器输入级 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6008749A (en) | 1997-12-22 | 1999-12-28 | Lucent Technologies, Inc. | Mask programmable low power voltage/current-mode ADC |
US6816100B1 (en) * | 1999-03-12 | 2004-11-09 | The Regents Of The University Of California | Analog-to-digital converters with common-mode rejection dynamic element matching, including as used in delta-sigma modulators |
CA2273658A1 (en) | 1999-06-07 | 2000-12-07 | Tet Hin Yeap | Method and apparatus for cancelling common mode noise in communications channels |
CN1328395A (zh) * | 2000-06-09 | 2001-12-26 | 程滋颐 | 消噪音受话器 |
US6697006B1 (en) | 2001-10-03 | 2004-02-24 | Analog Devices, Inc. | Conditioning circuit for selectively buffering an input signal to a signal processing circuit, and a signal processing circuit incorporating the conditioning circuit |
US6744394B2 (en) * | 2002-05-10 | 2004-06-01 | 02Micro International Limited | High precision analog to digital converter |
JP2005072632A (ja) * | 2003-08-21 | 2005-03-17 | Renesas Technology Corp | A/d変換回路を内蔵した通信用半導体集積回路 |
JP4492415B2 (ja) * | 2005-04-04 | 2010-06-30 | 株式会社豊田自動織機 | オフセット調整回路 |
US7570181B2 (en) * | 2006-06-09 | 2009-08-04 | Cosmic Circuits Private Limited | Method and system for input voltage droop compensation in video/graphics front-ends |
WO2009040697A2 (en) * | 2007-09-28 | 2009-04-02 | Nxp B.V. | Automatic common-mode rejection calibration |
JP4530051B2 (ja) * | 2008-01-17 | 2010-08-25 | 船井電機株式会社 | 音声信号送受信装置 |
GB0820920D0 (en) * | 2008-11-14 | 2008-12-24 | Wolfson Microelectronics Plc | Codec apparatus |
GB201000857D0 (en) * | 2010-01-20 | 2010-03-10 | Cambridge Silicon Radio Ltd | A delta sigma analogue to digital converter |
CN101888246B (zh) * | 2010-06-30 | 2012-12-19 | 中国电子科技集团公司第五十八研究所 | 具有误差校准功能的电荷耦合流水线模数转换器 |
EP2421281A3 (en) * | 2010-08-17 | 2012-04-04 | Nxp B.V. | Circuit and method for monitoring a capacitive signal source |
TWI448071B (zh) | 2011-02-22 | 2014-08-01 | Ind Tech Res Inst | 組合式數位輸出系統 |
EP2629428A1 (en) * | 2012-02-16 | 2013-08-21 | Imec | A/D Converter and Method for Calibrating the Same |
GB2502557B8 (en) | 2012-05-30 | 2015-10-21 | Cirrus Logic Int Semiconductor Ltd | Analogue-to-digital converter |
US8907703B1 (en) | 2013-03-15 | 2014-12-09 | Linear Technology Corporation | Isolated high voltage sampling network |
US8842030B1 (en) * | 2013-05-10 | 2014-09-23 | Nvidia Corporation | Sigma-delta analog to digital converter with improved feedback |
DE102013015274A1 (de) | 2013-09-16 | 2015-03-19 | Sebastian Zeller | Techniken zur Verlustleistungs- und Chipflächenreduktion von integrierten Schaltkreisen |
CN104038225B (zh) * | 2014-06-17 | 2017-04-19 | 中国电子科技集团公司第五十八研究所 | 具有自适应误差校准功能的电荷耦合流水线模数转换器 |
CN104092462B (zh) * | 2014-06-17 | 2017-02-15 | 中国电子科技集团公司第五十八研究所 | 具有数字后台校准功能的电荷耦合流水线模数转换器 |
US9048858B1 (en) * | 2015-02-10 | 2015-06-02 | IQ-Analog Corporation | Mean frequency calibration for a voltage controlled oscillator based analog-to-digital converter |
-
2015
- 2015-08-14 US US14/826,996 patent/US9729164B2/en active Active
- 2015-09-17 GB GB1516520.2A patent/GB2541253B/en active Active
-
2016
- 2016-08-09 EP EP16753784.4A patent/EP3335318A1/en not_active Withdrawn
- 2016-08-09 CN CN201680045302.8A patent/CN107852169B/zh active Active
- 2016-08-09 WO PCT/US2016/046194 patent/WO2017030839A1/en active Application Filing
- 2016-08-09 JP JP2018506396A patent/JP6692891B2/ja not_active Expired - Fee Related
- 2016-08-09 KR KR1020187007271A patent/KR101992473B1/ko active IP Right Grant
- 2016-08-12 EP EP16757778.2A patent/EP3335319B1/en active Active
- 2016-08-12 EP EP23159505.9A patent/EP4213395A1/en active Pending
- 2016-08-12 CN CN201680045326.3A patent/CN107852170B/zh active Active
- 2016-08-12 CN CN202110408965.4A patent/CN113114250A/zh active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104734712A (zh) * | 2013-12-18 | 2015-06-24 | 恩智浦有限公司 | 模数转换器输入级 |
Non-Patent Citations (2)
Title |
---|
"A regulator-free 84dB DR audio-band ADC for compact digital microphones";Huy-Binh Le等;《2010 IEEE Asian Solid-State Circuits Conference》;20110222;第1-4页 * |
"基于逐次逼近型的高速10比特流水线型模数转换器";孙麓;《中国优秀硕士学位论文全文数据库 信息科技辑》;20150615(第06期);第I135-96页 * |
Also Published As
Publication number | Publication date |
---|---|
JP2018530198A (ja) | 2018-10-11 |
EP4213395A1 (en) | 2023-07-19 |
US9729164B2 (en) | 2017-08-08 |
CN107852169A (zh) | 2018-03-27 |
EP3335319A1 (en) | 2018-06-20 |
EP3335318A1 (en) | 2018-06-20 |
WO2017030839A1 (en) | 2017-02-23 |
CN107852170B (zh) | 2021-05-11 |
US20170047938A1 (en) | 2017-02-16 |
KR20180039155A (ko) | 2018-04-17 |
GB2541253B (en) | 2019-02-06 |
GB2541253A (en) | 2017-02-15 |
CN113114250A (zh) | 2021-07-13 |
GB201516520D0 (en) | 2015-11-04 |
EP3335319B1 (en) | 2023-04-05 |
CN107852170A (zh) | 2018-03-27 |
JP6692891B2 (ja) | 2020-05-13 |
KR101992473B1 (ko) | 2019-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107852169B (zh) | 用于差模信号和共模信号的双处理路径的自适应模拟-数字转换器(adc)拓扑 | |
JP6983193B2 (ja) | 相短絡スイッチ | |
US10320337B2 (en) | Fully-differential operational amplifier system | |
JP5214820B2 (ja) | 補聴器用入力変換器および信号変換方法 | |
JP2009522874A (ja) | デジタル/アナログ変換器およびローパスフィルタに連続時間ステージとスイッチトキャパシタステージとを併用するアーキテクチャ | |
US9143104B2 (en) | Audio signal processing circuit, car audio apparatus using the same, audio component apparatus, electronic device and output audio signal generating method | |
CN104170405A (zh) | 用于播放音频信号的低噪声低功耗装置 | |
JP2009260605A (ja) | Δς変調器及びδς型ad変換器 | |
TW201308883A (zh) | 具備直流偏移補償的增益級與相關方法 | |
JP2016208361A (ja) | オーディオ回路、それを用いた車載用オーディオ装置、オーディオコンポーネント装置、電子機器 | |
JP2007142996A (ja) | オーディオミキシング装置 | |
JP6018491B2 (ja) | D/a変換回路、ゼロクロス点検出方法、それを用いた車載用オーディオ装置、オーディオコンポーネント装置、電子機器 | |
US10680640B2 (en) | Power-saving current-mode digital-to-analog converter (DAC) | |
JP2008187315A (ja) | Δς変調器、その制御方法、ならびにそれら用いたデジタルオーディオ処理回路ならびに電子機器 | |
CN107994873B (zh) | 在音频运算放大器中用于压制振荡噪音的方法和电路 | |
CN107452417B (zh) | 数据处理电路与数据处理方法 | |
JP6551716B2 (ja) | マイクロフォン用の電子回路およびマイクロフォン | |
CN104796680B (zh) | 音频或视频信号处理系统、方法和电子设备 | |
JP2009141639A (ja) | オーディオ装置および半導体装置 | |
CN110651169A (zh) | 电容传感器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |