JP6691075B2 - オプトエレクトロニクス半導体チップおよびその製造方法 - Google Patents

オプトエレクトロニクス半導体チップおよびその製造方法 Download PDF

Info

Publication number
JP6691075B2
JP6691075B2 JP2017143028A JP2017143028A JP6691075B2 JP 6691075 B2 JP6691075 B2 JP 6691075B2 JP 2017143028 A JP2017143028 A JP 2017143028A JP 2017143028 A JP2017143028 A JP 2017143028A JP 6691075 B2 JP6691075 B2 JP 6691075B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
optoelectronic semiconductor
esd
microdiodes
active region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017143028A
Other languages
English (en)
Other versions
JP2017224833A (ja
Inventor
ライナー ブーテンダイヒ
ライナー ブーテンダイヒ
アレキサンダー ワルター
アレキサンダー ワルター
マティアス ペーター
マティアス ペーター
トビアス マイヤー
トビアス マイヤー
瀧　哲也
瀧　　哲也
フーベルト マイヴァルト
フーベルト マイヴァルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2017224833A publication Critical patent/JP2017224833A/ja
Application granted granted Critical
Publication of JP6691075B2 publication Critical patent/JP6691075B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03044—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds comprising a nitride compounds, e.g. GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236—Superlattices; Multiple quantum well structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Light Receiving Elements (AREA)

Description

オプトエレクトロニクス半導体チップを提供する。
国際公開第０１／３９２８２号 米国特許第５，８３１，２７７号明細書 米国特許第６，１７２，３８２号明細書 米国特許第５，６８４，３０９号明細書
本発明の目的は、静電放電（いわゆるＥＳＤ電圧パルス）に対する安定性が特に高いオプトエレクトロニクス半導体チップを提供することである。本発明のさらなる目的は、このようなオプトエレクトロニクス半導体チップの製造方法を提供することである。
本オプトエレクトロニクス半導体チップは、放射を受信するオプトエレクトロニクス半導体チップ、または放射を放出するオプトエレクトロニクス半導体チップである。例えば、本オプトエレクトロニクス半導体チップは、動作時に緑色光もしくは青色光またはその両方を放出する発光ダイオードチップである。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、オプトエレクトロニクス半導体チップは、多数のマイクロダイオード（microdiode）を備えた第１の半導体積層体を有する。この場合、半導体積層体は、半導体層列を意味する。極端な場合、半導体積層体は、１層の半導体層を備えていることができる。半導体層は、特に、層内の材料組成が変化していない、またはわずかに変化しているのみである、もしくは、層を形成している領域が半導体チップにおいて特定の機能を果たす、またはその両方であることを特徴とする。この場合、半導体層は、半導体材料の多数の単分子層（monolayers）を備えていることができる。
マイクロダイオードは、半導体積層体内のｐｎ接合であり、半導体ダイオードに典型的な電流／電圧特性を有する。オプトエレクトロニクス半導体チップの動作時、マイクロダイオードの領域では、電荷キャリアの発光再結合が起こらないことが好ましい。すなわち、マイクロダイオードは、電磁放射を生成する目的、または少なくとも可視領域の電磁放射を生成する目的では設けられていない。
マイクロダイオードは、逆方向の降伏電圧を有する。この場合、マイクロダイオードは、少なくとも、自身を流れる電流の特定の強度範囲内では、降伏電圧を超えたときに破壊されないように形成されていることが好ましい。
さらに、マイクロダイオードは、電流が流れるための最低電圧である順方向しきい値電圧、を有する。
この場合、第１の半導体積層体がマイクロダイオードを備えているとは、マイクロダイオードの少なくとも一部分が第１の半導体積層体内に配置されていることを意味する。例えば、マイクロダイオードのｎ側またはｐ側を、第１の半導体積層体内に配置することができる。マイクロダイオードの残りの部分は、別の層または別の積層体に配置することができる。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、オプトエレクトロニクス半導体チップは、活性領域を有する第２の半導体積層体を備えている。この場合、活性領域は、オプトエレクトロニクス半導体チップの動作時に電磁放射を生成する、または電磁放射を検出する目的で設けられている。すなわち、例えば、活性領域において電荷キャリアの発光再結合が起こり、このとき可視光を生成することができる。これを目的として、活性領域は、例えば少なくとも１つの多重量子井戸構造を備えている。
この場合、用語「量子井戸構造」は、量子化の次元について何らかの指定を行うものではない。したがって、量子井戸構造には、特に、量子井戸のみならず、量子細線、量子ドット、およびこれらの構造の任意の組合せが含まれる。多重量子井戸構造の例は、特許文献１、特許文献２、特許文献３、および特許文献４に記載されており、これらの文書の開示内容は、参照によって本出願に組み込まれている。
この場合、活性領域の少なくとも一部分（例えばｎ側またはｐ側）が半導体積層体内に配置されるとき、活性領域は、第２の半導体積層体内に配置される。例えば、多重量子井戸構造の全体が第２の半導体積層体内に配置されている。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、第１の半導体積層体および第２の半導体積層体は、窒化物化合物半導体材料をベースとする。
「窒化物化合物半導体材料をベースとする」とは、本明細書においては、半導体積層体、または少なくともその一部分が、窒化物化合物半導体材料、好ましくはＡｌｎＧａｍＩｎ１−ｎ−ｍＮ（０≦ｎ≦１、０≦ｍ≦１、ｎ＋ｍ≦１）を含んでいる、またはこのような材料からなることを意味する。この材料は、上の化学式による数学的に正確な組成を必ずしも有する必要はない。この材料は、例えば、１種類または複数のドーパントおよび追加の構成成分を含んでいることができる。しかしながら、説明を簡潔にする目的で、上の化学式は、結晶格子の基本的な構成成分（すなわちＡｌ、Ｇａ、Ｉｎ、Ｎ）を含んでいるのみであり、これらの構成成分は、少量の別の物質によって置き換える、もしくは別の物質を添加する、またはその両方を行うことができる。
例えば、第１の半導体積層体および第２の半導体積層体は、ＩｎＧａＮ半導体材料もしくはＧａＮ半導体材料またはその両方をベースとする。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、第１の半導体積層体は、成長方向において第２の半導体積層体の前に配置されている。すなわち、オプトエレクトロニクス半導体チップの製造時、第１の半導体積層体を最初に成長させ、次いで、第２の半導体積層体を成長させる。この場合、第２の半導体積層体を第１の半導体積層体の上に直接配置することができる。この構造は、緑色光を放出する発光ダイオードを形成する半導体チップの場合に、特に有利である。特に、青色光を放出する発光ダイオードを形成する半導体チップの場合には、第１の半導体積層体と第２の半導体積層体との間に中間層を配置することが可能である。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、マイクロダイオードは、オプトエレクトロニクス半導体チップの活性領域のためのＥＳＤ保護部を形成している。すなわちマイクロダイオードは、ＥＳＤ電圧パルスが発生した場合に電流を放散するようにされている。ＥＳＤ電圧パルスによって伝えられる電荷は、マイクロダイオードの少なくともいくつかを流れ、活性領域には流れない、またはわずかに流れるのみであり、したがって活性領域の損傷が起こらない。これにより、本オプトエレクトロニクス半導体チップは、少なくとも１ｋＶのＥＳＤ耐性を有する。例えば、少なくとも１ｋＶ、一般には約２ｋＶのＥＳＤ耐性が達成される。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、マイクロダイオードの大多数は、同種の（same type）電気特性を有する。すなわち、マイクロダイオードの少なくとも５０％、特に、少なくとも７５％、極端な場合には９０％以上が、同種の電気特性を有する。例えば、マイクロダイオードを特徴付ける１つの電気特性は、マイクロダイオードの降伏挙動である。特に、マイクロダイオードが同種の降伏挙動を有することが可能である。すなわち、マイクロダイオードの大多数において、マイクロダイオードの逆方向降伏電圧が本質的に等しい。例えば、マイクロダイオードの少なくとも５０％、特に、少なくとも７５％、極端な場合には９０％以上の降伏電圧が、マイクロダイオードの降伏電圧の平均値から±２５％の範囲内、特に、±１０％の範囲内にある。このようにすることで、逆方向のＥＳＤ電圧パルスが発生した場合に、マイクロダイオードの大多数が同時にオープンすることが可能である。ＥＳＤ電圧パルスは、数個の（ａ ｆｅｗ）リークパスのみを流れるのではなく、マイクロダイオードの集合体に、したがって理想的な場合にはオプトエレクトロニクス半導体チップの断面領域全体に、分散する。このようにすることで、オプトエレクトロニクス半導体チップの特に高いＥＳＤ耐性が達成される。
言い換えれば、マイクロダイオードは、オプトエレクトロニクス半導体チップ内に生じうる降伏経路に沿って電気抵抗を増大させるのではなく、同種の多数のマイクロダイオードによって、大きな領域にわたりＥＳＤ電圧パルスを放散させることができ、したがって、各マイクロダイオードには小さい電流が流れるのみであり、オプトエレクトロニクス半導体チップの局所的な破壊が発生しない。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、オプトエレクトロニクス半導体チップは、多数のマイクロダイオードを備えた第１の半導体積層体を有する。さらに、オプトエレクトロニクス半導体チップは、活性領域を備えた第２の半導体積層体を有する。この場合、第１の半導体積層体および第２の半導体積層体は、成長方向に互いに連続して配置されており、それぞれ、窒化物化合物半導体材料をベースとする。この場合、マイクロダイオードは、活性領域のためのＥＳＤ保護部を形成しており、したがって、オプトエレクトロニクス半導体チップのＥＳＤ耐性が高まる。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、マイクロダイオードの少なくとも１つは、Ｖ字凹部によって形成されている。例えば、オプトエレクトロニクス半導体チップのすべてのマイクロダイオードが、それぞれＶ字凹部によって形成されている。窒化物化合物半導体材料においては、Ｖ字凹部は、例えば、成長方向において逆向きの角錐（例えば六角形の底面を有する）の形状を有する。この凹部は、断面形状がＶ字である。窒化物化合物半導体材料（例えば、半導体材料ＧａＮをベースとする層、またはＧａＮからなる層）において、例えば、成長パラメータ、特に成長温度を調整することによって、Ｖ字凹部を形成することができる。この場合、Ｖ字凹部のサイズは、Ｖ字凹部が形成される層の厚さに依存する。Ｖ字凹部は、例えば貫通転位の領域に形成され、貫通転位は、例えば、半導体材料とは異なる格子定数を有する成長基板の上に半導体材料をヘテロエピタキシャル成長させるときに形成される。この場合、例えば、サファイアから作製されている成長基板の上に窒化物化合物半導体材料を成長させ、サファイアと窒化物化合物半導体材料は、約１４％の格子不整合である。しかしながら、貫通転位は、ホモエピタキシャル成長の場合にも観察され、したがって、例えばＧａＮをベースとする、またはＧａＮからなる成長基板の上に、半導体積層体を堆積させることもできる。
特に、Ｖ字凹部の大多数が同程度の寸法を有することが可能である。すなわち、Ｖ字凹部の少なくとも５０％、特に、少なくとも７５％、極端な場合には９０％以上が、同程度の寸法を有する。この場合、Ｖ字凹部が同程度の寸法を有するとは、例えば、成長方向に垂直な平面における、Ｖ字凹部の底面積と、この平面におけるＶ字凹部の底面積の平均値との差が、最大で±２５％、特に、最大で±１０％であることを意味する。すなわち、Ｖ字凹部の大多数が、等しいかまたは類似する底面積を有する。同程度の寸法を有するＶ字凹部は、同種の電気特性を有するマイクロダイオードを形成する。すなわち、同種の電気特性を有する（特に、同種の降伏挙動を有する）マイクロダイオードは、同程度の寸法を有するＶ字凹部によって形成されている。
Ｖ字凹部は、例えば、その全体が第１の半導体積層体内に配置されている。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、マイクロダイオードの少なくとも１つは、ｐｎ接合を備えている。例えば、すべてのマイクロダイオードがｐｎ接合を備えている。さらには、活性領域も、少なくとも１つのｐｎ接合を備えている。例えば、活性領域は、ｐｎ接合である多重量子井戸構造を備えている。すなわち、マイクロダイオードおよび活性領域の両方が、半導体ダイオードに典型的な電流／電圧特性を有する半導体ダイオードである。この場合、マイクロダイオードのｐｎ接合と活性領域のｐｎ接合は、同じ方向にバイアスされている。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、マイクロダイオードのｐｎ接合は、活性領域のｐｎ接合よりも低い逆方向降伏電圧を有する。この場合、複数のマイクロダイオードの降伏挙動が、同種であるように形成されることが好ましい。
このことは、マイクロダイオードそれぞれがＶ字凹部によって形成されることによって達成することができる。
逆方向のＥＳＤ電圧パルスが発生した場合、マイクロダイオードのいくつか、例えば少なくとも５０％、特に、少なくとも７５％、極端な場合には少なくとも９０％、またはすべてのマイクロダイオードが、同時にオープンすることが好ましい。したがって、ＥＳＤ電圧パルスによって伝えられる電荷は、降伏電圧の低い１つまたは数個のリークパスのみを流れるのではなく、マイクロダイオードによって構成される、リークパスの集合体に分散する。したがって、電荷が流れる電流経路のいずれにおいても、オプトエレクトロニクス半導体チップの破壊につながる臨界電流密度は発生しない。したがって、理想的な場合、オプトエレクトロニクス半導体チップの断面領域全体にわたり準２次元の（quasi two-dimensional）降伏が起こる。この結果として、ＥＳＤ電圧パルスに起因する損傷が発生しない。このようにすることで、例えば、少なくとも１ｋＶのＥＳＤ耐性を達成することができる。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、マイクロダイオードのｐｎ接合は、活性領域のｐｎ接合よりも高い順方向しきい値電圧を有する。すなわち、オプトエレクトロニクス半導体チップの正常な動作時、マイクロダイオードのｐｎ接合と活性領域のｐｎ接合に順方向電流が流れようとするとき、実際には活性領域を流れるが、マイクロダイオードには流れない。したがって、マイクロダイオードは、例えば活性領域における放射生成を妨げない。すなわちマイクロダイオードは、オプトエレクトロニクス半導体チップの順方向特性に影響しない、またはわずかに影響するのみである。このことも、上述したＶ字凹部を使用してマイクロダイオードを形成することによって達成することができる。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、オプトエレクトロニクス半導体チップにおけるマイクロダイオードの密度は、少なくとも５×１０７／ｃｍ２である。例えば、マイクロダイオードの密度は、少なくとも１０８／ｃｍ２である。この密度は、例えば、マイクロダイオードが配置されるＥＳＤ層を成長させるときの適切な成長温度によって、達成することができる。記載した密度は、サファイア基板上にエピタキシャル成長させる場合である。成長基板と半導体積層体の材料との間の格子不整合がより小さい場合、密度も低くなるが、依然としてＥＳＤ耐性が増大して有利であることが判明した。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、マイクロダイオードの少なくとも７５％がＥＳＤ層内に配置されている。この場合、マイクロダイオードのｐ側またはｎ側をＥＳＤ層内に配置すれば十分である。すべてのマイクロダイオードをＥＳＤ層内に配置することが可能である。すなわち、すべてのＶ字凹部がＥＳＤ層内に配置される。
ＥＳＤ層の厚さは、成長方向における活性領域の厚さの少なくとも１／２であることが好ましく、成長方向における活性領域の厚さの最大で３倍であることが好ましい。例えば、ＥＳＤ層は、少なくとも８０ｎｍ、最大で１５０ｎｍの厚さを有する。
この場合、マイクロダイオードがＶ字凹部として形成されるとき、個々のマイクロダイオードのサイズも、ＥＳＤ層の厚さによって決まる。例えば、ＥＳＤ層の厚さは、ＥＳＤ層におけるＶ字凹部の底面積（すなわち凹部を形成する六角錐の底面）に比例する。ＥＳＤ層の大きな厚さと、マイクロダイオードの対応するサイズとによって、マイクロダイオードの十分なＥＳＤ耐性が確保される。例えば、すべてのマイクロダイオード（すなわちすべてのＶ字凹部）がＥＳＤ層内に配置されている。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、オプトエレクトロニクス半導体チップにおいて逆方向に印加されるＥＳＤ電圧パルスは、マイクロダイオードの逆方向に、マイクロダイオードの少なくとも５０％を流れる。すなわち、マイクロダイオードの大多数（少なくとも５０％）は、ＥＳＤパルスがマイクロダイオードを流れることのできる、同程度の降伏電圧を有する。このようにすることで、オプトエレクトロニクス半導体チップの断面領域の実質的に全体にわたり電圧パルスが流れることが可能になり、したがって、個々のマイクロダイオードにおける電流密度は、半導体材料の損傷が起こり得るような大きさにはならない。実際には、ＥＳＤパルスが数個のマイクロダイオードを流れれば十分である。これによって、半導体チップのある程度のＥＳＤ耐性がすでに達成される。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、マイクロダイオードの少なくとも７５％が、それぞれ、オプトエレクトロニクス半導体チップの半導体材料における貫通転位の領域に配置されている。この構造は、例えば、マイクロダイオードをＶ字凹部として形成することによって達成される。Ｖ字凹部は、貫通転位の上に形成されていることが好ましい。このため、半導体材料における貫通転位の密度によってマイクロダイオードの密度を調整することも可能である。
さらには、オプトエレクトロニクス半導体チップの製造方法を提供する。本明細書に記載されているオプトエレクトロニクス半導体チップは、本方法によって製造することができる。すなわち、本方法に関して開示されている特徴は、半導体チップにもあてはまり、逆も同様である。
本方法は、例えば、以下のステップを含んでいる。
最初に、成長基板を形成する。
次の方法ステップにおいては、第１の半導体積層体と、この第１の半導体積層体に続く第２の半導体積層体とを、エピタキシャルに堆積させる。この場合、第１の半導体積層体はＥＳＤ層を備えており、ＥＳＤ層は、ＥＳＤ層内にＶ字凹部が高い密度で形成される成長温度において堆積させる。
通常では、エピタキシャル成長時、Ｖ字凹部の発生を回避するための方策がとられる。しかしながら、本発明の場合、マイクロダイオードを形成する目的で、十分な密度でＶ字凹部が形成されるように低い成長温度でＥＳＤ層を成長させる。この場合、Ｖ字凹部の形成に適する実際の温度範囲は、使用する成長システムに依存する。温度範囲は、さまざまな温度においてＥＳＤ層を成長させ、Ｖ字凹部の密度が十分である、または特に高くなる温度範囲を選択することによって、決定することができる。
この場合、ＥＳＤ層を堆積させる温度範囲として、９００℃以下、特に、少なくとも７９０℃、最大で８７０℃の温度範囲が選択される。この温度範囲は、Ｖ字凹部の形成に適しており、Ｖ字凹部によって、ＥＳＤ電圧パルスを放散させることのできるマイクロダイオードがＥＳＤ層に形成されることが判明した。この場合、第２の半導体積層体は、放射を検出するようにされている活性領域、または放射を生成するようにされている活性領域を備えていることが好ましい。
ＥＳＤ層は、特に、９００℃以下の成長温度において、特に、キャリアガスとして窒素（Ｎ２）を用い、トリエチルガリウム前駆体（triethylgallium precursor）を使用することによって、成長させる。この成長モードは、同程度の寸法を有するＶ字凹部を形成する目的に、したがって、同種の電気特性を有する（特に、同種の降伏挙動を有する）マイクロダイオードを形成する目的に、特に有利であることが判明した。この成長条件下では、例えばＧａＮのｎ型ドープ層のための従来の成長条件（キャリアガスとして水素（Ｈ２）を用い、トリメチルガリウム前駆体を使用して層を成長させる）とは異なり、幾何学的に極めて類似するＶ字凹部が高い密度で形成される。言い換えれば、横方向（成長方向に交差する方向）における成長が制限される。このようにすることで、明確に定義されたＥＳＤ層において、特に転位線上にＶ字凹部が形成される。
本方法の少なくとも一実施形態によると、成長基板の材料は、成長させる半導体積層体の材料に対して格子不整合である。例えば、成長基板としてサファイアを選択し、その上の半導体積層体は、窒化物化合物半導体材料をベースとする。この場合、Ｖ字凹部は、特に高い密度で形成される。しかしながら、本方法は、ホモエピタキシャル成長においても有利であることが判明しており、ただしこの場合、Ｖ字凹部の密度は低下する。
少なくとも一実施形態によると、ＥＳＤ層は、ＧａＮをベースとする。すなわちＥＳＤ層は、例えばＧａＮからなることができる（少量の不純物やドーパントを除く）。
以下では、本発明のオプトエレクトロニクス半導体チップと、本発明の方法について、例示的な実施形態に基づき、添付の図面を参照しながらさらに詳しく説明する。
本発明のオプトエレクトロニクス半導体チップにおいて解決される問題点について説明する図 本発明のオプトエレクトロニクス半導体チップにおいて解決される問題点について説明する図 本発明のオプトエレクトロニクス半導体チップにおいて解決される問題点について説明する図 本発明のオプトエレクトロニクス半導体チップの例示的な実施形態と、本発明の製造方法について説明する図 本発明のオプトエレクトロニクス半導体チップの例示的な実施形態と、本発明の製造方法について説明する図 本発明のオプトエレクトロニクス半導体チップの例示的な実施形態と、本発明の製造方法について説明する図 本発明のオプトエレクトロニクス半導体チップの例示的な実施形態と、本発明の製造方法について説明する図 本発明のオプトエレクトロニクス半導体チップの例示的な実施形態と、本発明の製造方法について説明する図 本発明のオプトエレクトロニクス半導体チップの例示的な実施形態と、本発明の製造方法について説明する図 本発明のオプトエレクトロニクス半導体チップの例示的な実施形態と、本発明の製造方法について説明する図 本発明のオプトエレクトロニクス半導体チップの例示的な実施形態と、本発明の製造方法について説明する図 本発明のオプトエレクトロニクス半導体チップの例示的な実施形態と、本発明の製造方法について説明する図 本発明のオプトエレクトロニクス半導体チップの例示的な実施形態と、本発明の製造方法について説明する図 本発明のオプトエレクトロニクス半導体チップの例示的な実施形態と、本発明の製造方法について説明する図 本発明のオプトエレクトロニクス半導体チップの例示的な実施形態と、本発明の製造方法について説明する図
図面において、同じ要素、同種の要素、または同じ機能の要素には、同じ参照数字を付してある。図面と、図面に示した要素間のサイズの比率は、正しい縮尺ではないものとみなされたい。むしろ、便宜上、または深く理解できるようにする目的で、個々の要素を誇張した大きさで示してある。
図１Ａは、従来のオプトエレクトロニクス半導体チップを概略的な断面図として示している。このオプトエレクトロニクス半導体チップは、例えば、第１の半導体積層体１と第２の半導体積層体２とを備えている。第１の半導体積層体１は、例えば窒化物化合物半導体材料をベースとするｎ型ドープ領域とすることができる。第２の半導体積層体２は、成長方向において第１の半導体積層体に続いており、例えば、同様に窒化物化合物半導体材料をベースとする。第２の半導体積層体２は、活性領域１２を備えている。活性領域１２は、例えば、少なくとも１つの多重量子井戸構造を備えており、この多重量子井戸構造は、オプトエレクトロニクス半導体チップの動作時に電磁放射を生成することを目的とする。さらに、第２の半導体積層体２は、ｐ型ドープ領域８を備えている。これによって、活性領域１２にｐｎ接合が形成されている。
オプトエレクトロニクス半導体チップ１００には、転位、例えばいわゆる貫通転位３が突き抜けている。貫通転位は、特に、サファイア上に窒化物化合物半導体材料をヘテロエピタキシャル成長させるときに、高い密度で生じる。この場合、貫通転位３は、ＥＳＤ電圧パルス４の潜在的な経路であり、ＥＳＤ電圧パルスの電荷はｐｎ接合の逆方向に放散される。この場合の問題点として、貫通転位３のうちの１つまたは数個に沿って形成される最も弱いリークパス、または数個の弱いリークパスを、電荷が流れる。
図１Ｂは、従来のＥＳＤ電圧パルス４の電流（Ｉ）／時間（ｔ）特性を示している。
ＥＳＤ電圧パルス４の電荷が、１つまたは数個の貫通転位３を流れると、図１Ｃに示すように、オプトエレクトロニクス半導体チップ１００の破壊６につながる。
図１Ｃは、オプトエレクトロニクス半導体チップ１００の放射透過面１０の平面図を示しており、放射透過面１０には電気コンタクト５が配置されている。
本明細書に記載されているオプトエレクトロニクス半導体チップは、特に次の発想に基づいている。すなわち、貫通転位３によって形成される電流リークパスを包囲する（encapsulate）ことを目的として、ＥＳＤ層におけるマイクロダイオード１１を導入する。マイクロダイオード１１の基本構造はＶ字凹部によって形成され、Ｖ字凹部は、特定の成長条件によって形成され、貫通転位３の転位線上に正確に形成されることが好ましい。すなわち、マイクロダイオード１１を形成するＶ字凹部が、潜在的な電流経路上に意図的に形成されている。貫通転位３の好ましくは少なくとも７５％、特に好ましくはすべての貫通転位３が、マイクロダイオード１１を備えている。この構造は、図２に、オプトエレクトロニクス半導体チップ１００の概略的な断面図として示してある。
マイクロダイオード１１を形成しているＶ字凹部は、互いに同程度の寸法を有することが好ましい。すなわち、Ｖ字凹部の大多数が、例えばＥＳＤ層９と活性層１２との間の界面に、同程度の底面積を有する。同程度の底面積とは、例えば、界面におけるすべてのＶ字凹部の底面積の平均値から±２５％の範囲内、特に、±１０％の範囲内にあることを意味する。同程度の寸法を有するＶ字凹部は、同種の電気特性（特に、同種の降伏挙動）を有するマイクロダイオード１１を形成する。
オプトエレクトロニクス半導体チップ１００は基板７を備えており、基板７は、例えばサファイアを含んでいる、またはサファイアからなる。基板７の上に、第１の半導体積層体１および第２の半導体積層体２が堆積している。
図１Ａに関連して説明したオプトエレクトロニクス半導体チップ１００とは異なり、第１の半導体積層体１はＥＳＤ層９を備えており、ＥＳＤ層９は、マイクロダイオード１１を形成するＶ字凹部を含んでいる。図３Ａは、図２のオプトエレクトロニクス半導体チップ１００の概略的な回路図を示している。
マイクロダイオード１１は互いに同種の降伏挙動を有し、すなわちマイクロダイオード１１は、同じかまたは本質的に同じ降伏電圧を有する。この場合、マイクロダイオード１１の降伏電圧は、活性領域によって形成されているｐｎ接合の降伏電圧よりも低い。したがって、逆方向のＥＳＤ電圧パルス４が発生した場合に（図３Ｂを参照）、マイクロダイオード１１は同時にオープンする。したがって、ＥＳＤ電圧パルス４によって伝えられる電荷は、図１Ａに示したように転位線３に沿った最も弱いリークパスまたはいくつかのリークパスを流れるのではなく、マイクロダイオード１１の集合体に分散する。したがって、いずれの経路においても、オプトエレクトロニクス半導体チップ１００の破壊６につながる臨界電流密度（critical current density）には達しない。オプトエレクトロニクス半導体チップ１００の断面領域全体にわたり準２次元の降伏が起こり、したがって、少なくとも１ｋＶ、例えば一般には２ｋＶのＥＳＤ耐性を達成することができる。すなわち、オプトエレクトロニクス半導体チップにおける最も弱い電流リークパスがマイクロダイオードによって保護され、ＥＳＤ電圧パルスによる負荷が、すべてのマイクロダイオード１１に、または少なくとも大多数のマイクロダイオード１１に分散し、したがって、発生する電流密度それぞれが小さく損傷が起こらない。
図３Ｃは、マイクロダイオード１１および活性領域１２の電流（Ｉ）／電圧（Ｕ）特性を概略的に示している。マイクロダイオード１１の降伏電圧ＵＢＲは、活性領域１２の降伏電圧よりも低い。その一方で、活性領域１２のしきい値電圧ＵＦは、マイクロダイオード１１のしきい値電圧よりも低く、したがって、オプトエレクトロニクス半導体チップ１００の順方向特性は、マイクロダイオード１１によって悪影響を受けない、またはわずかに影響されるのみである。
以下では、マイクロダイオード１１を備えたＥＳＤ層９を形成することのできる成長条件について、図４Ａ〜図４Ｃを参照しながらさらに詳しく説明する。図４Ａは、８２０℃〜８６０℃の異なる温度でＥＳＤ層９を成長させたオプトエレクトロニクス半導体チップの画像を示している。図４Ｂは、８８０℃〜１０８０℃の温度で成長させたＥＳＤ層９の画像を示している。
図４Ｃは、成長温度の関数としてのＶ字凹部の密度のグラフを示している。図４Ａ〜図４Ｃから理解できるように、Ｖ字凹部の密度は成長温度Ｔに強く依存する。ＥＳＤ層９は、例えば窒化ガリウムからなる。Ｖ字凹部（したがってオプトエレクトロニクス半導体チップ１００を保護するためのマイクロダイオード１１）の十分な密度は、この場合、約８７０℃の臨界温度Ｔｃ以下において達成される。この温度は、使用する成長システム、もしくは、システムにおいてこの温度を測定する位置、またはその両方に依存する。しかしながら、臨界温度、すなわちそれより低い温度でＶ字凹部の密度が十分に高くなる温度は、図４Ａ〜図４Ｃに示したように求めることができる。
マイクロダイオード１１の密度は成長温度Ｔによって調整することができるが、オプトエレクトロニクス半導体チップ１００の十分なＥＳＤ耐性を達成するうえで、Ｖ字凹部のサイズも重要である。
図５のグラフは、オプトエレクトロニクス半導体チップ１００が、（例えば図３Ｂに示した）ＥＳＤ電圧パルス４によって損傷することなく正常な動作を続ける確率Ｗを、ＥＳＤ層９の厚さｄｇ（図２を参照）に対してプロットしたものである。図５から理解できるように、この場合、ＥＳＤ層９の厚さは、少なくとも８０ｎｍ、好ましくは少なくとも１００ｎｍが特に適している。
上述したように、適切な厚さは、活性領域の厚さに依存する。
図６のグラフは、従来の半導体チップａと、本明細書に記載されているオプトエレクトロニクス半導体チップｂの場合の、オプトエレクトロニクス半導体チップ１００の故障率を、ＥＳＤ電圧（単位：ボルト）に対してプロットしたものである。
図６から理解できるように、ＥＳＤ電圧パルス４が発生した場合における故障率は、大幅に低下する。
この場合、ＥＳＤ保護部は、特に、緑色光を放出する発光ダイオードチップ、または緑色光を放出するレーザダイオードチップの場合に特に有利であることが判明した。なぜなら、このようなチップは、活性ゾーンのインジウム含有量が高いため、マイクロダイオード１１が存在しないと特にＥＳＤの影響を受けるためである。
図７Ａは、第１の成長モード（曲線ａ）および第２の成長モード（曲線ｂ）の場合におけるＶ字凹部の底面積のグラフを示している。この場合、底面積は、いわゆる「面積のクラス」（等しいかまたは類似する底面積のクラス）に分類されており、各クラスのＶ字凹部の数は、総数に対して示してある。図７Ａから理解できるように、第１の成長モードの場合の曲線ａでは、Ｖ字凹部の寸法が幅広く分布している。これらのＶ字凹部は、キャリアガスとして水素を用い、トリメチルガリウム前駆体を使用して成長させたものである。図７Ｂは、成長方向に垂直な平面における、Ｖ字凹部の底面の対応する画像を示している。
逆に、曲線ｂは、顕著な最大値を示しており、すなわちＶ字凹部の大多数が、同程度または等しい底面積を有する。これらのＶ字凹部は、キャリアガスとして窒素（Ｎ２）を用い、トリエチルガリウム前駆体を使用し、９００℃以下の成長温度で成長させたものである。図７Ｃは、成長方向に垂直な平面における、Ｖ字凹部の対応する画像を示している。これらのＶ字凹部は、同種の電気特性を有するマイクロダイオードを形成しており、オプトエレクトロニクス半導体チップのＥＳＤ保護部に特に適している。
ここまで、本発明について例示的な実施形態に基づいて説明してきたが、本発明はこれらの実施形態に限定されない。本発明は、任意の新規の特徴および特徴の任意の組合せを包含しており、特に、請求項における特徴の任意の組合せを含んでいる。これらの特徴または特徴の組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。
関連出願
本特許出願は、独国特許出願第１０２００９０６０７５０．１号の優先権を主張し、この文書の開示内容は参照によって本出願に組み込まれている。

Claims (11)

  1. オプトエレクトロニクス半導体チップ（１００）であって、
    − 多数のマイクロダイオード（１１）を有する第１の半導体積層体（１）と、
    − 活性領域（１２）を有する第２の半導体積層体（２）と、
    を備えており、
    − 前記第１の半導体積層体（１）および前記第２の半導体積層体（２）が、窒化物化合物半導体材料をベースとしており、
    − 前記第１の半導体積層体（１）が、成長方向において前記第２の半導体積層体（２）の前に配置されており、
    − 前記マイクロダイオード（１１）が、前記活性領域（１２）のためのＥＳＤ保護部を形成しており、
    − 前記マイクロダイオード（１１）の少なくとも１つがｐｎ接合を備えており、
    − 前記活性領域（１２）が少なくとも１つのｐｎ接合を備えており、
    − 前記マイクロダイオード（１１）の前記ｐｎ接合と、前記活性領域（１２）の前記ｐｎ接合とが、同じ方向にバイアスされており、
    − 前記マイクロダイオード（１１）の前記ｐｎ接合が、前記活性領域（１２）の前記ｐｎ接合よりも高い順方向しきい値電圧（ＵＦ）、を有する、
    オプトエレクトロニクス半導体チップ（１００）。
  2. 前記マイクロダイオード（１１）はそれぞれＶ字凹部によって形成され、
    前記マイクロダイオード（１１）の少なくとも５０％の降伏電圧は、前記マイクロダイオード（１１）の降伏電圧の平均値から±２５％の範囲内にある、
    請求項１に記載のオプトエレクトロニクス半導体チップ（１００）。
  3. − 前記マイクロダイオード（１１）の密度が、少なくとも５×１０７／ｃｍ２である、
    請求項１または２に記載のオプトエレクトロニクス半導体チップ（１００）。
  4. − ＥＳＤ層（９）が、前記活性領域（１２）の厚さの少なくとも１／２、最大で３倍の厚さを有する、
    請求項１〜３の何れか１項に記載のオプトエレクトロニクス半導体チップ（１００）。
  5. − ＥＳＤ電圧パルス（４）が、前記マイクロダイオード（１１）の逆方向において、前記マイクロダイオード（１１）の少なくとも５０％を流れる、
    請求項１〜４の何れか１項に記載のオプトエレクトロニクス半導体チップ（１００）。
  6. − 前記マイクロダイオード（１１）の少なくとも７５％が、それぞれ、貫通転位（３）の領域に配置されている、
    請求項１〜５の何れか１項に記載のオプトエレクトロニクス半導体チップ（１００）。
  7. − 前記第２の半導体積層体（２）が、前記第１の半導体積層体（１）に直接続いている、
    請求項１〜６の何れか１項に記載のオプトエレクトロニクス半導体チップ（１００）。
  8. 動作時に青色光もしくは緑色光またはその両方を放出する、
    請求項１〜７の何れか１項に記載のオプトエレクトロニクス半導体チップ（１００）。
  9. オプトエレクトロニクス半導体チップ（１００）の製造方法であって、
    − 成長基板（７）を形成するステップと、
    − 第１の半導体積層体（１）をエピタキシャルに堆積させるステップと、
    − 前記第１の半導体積層体（１）の上に第２の半導体積層体（２）をエピタキシャルに堆積させるステップと、
    を含んでおり、
    − 前記第１の半導体積層体（１）がＥＳＤ層（９）を備えており、前記ＥＳＤ層（９）が、前記ＥＳＤ層（９）内にＶ字凹部が形成される成長温度、において堆積され、
    − 前記第２の半導体積層体（２）が活性領域（１２）を備えており、
    − 前記ＥＳＤ層（９）がＧａＮをベースとしており、
    − 前記ＥＳＤ層（９）は、キャリアガスとして窒素を用いトリエチルガリウム前駆体を使用することによって、９００℃以下の成長温度で成長させられる、
    方法。
  10. 前記成長基板（７）が、サファイアを含んでいる、またはサファイアからなる、
    請求項９に記載の方法。
  11. 請求項１から請求項８のいずれかに記載のオプトエレクトロニクス半導体チップ（１００）が製造される、
    請求項９または１０に記載の方法。
JP2017143028A 2009-12-30 2017-07-24 オプトエレクトロニクス半導体チップおよびその製造方法 Active JP6691075B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009060750.1 2009-12-30
DE102009060750A DE102009060750A1 (de) 2009-12-30 2009-12-30 Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015091776A Division JP2015181176A (ja) 2009-12-30 2015-04-28 オプトエレクトロニクス半導体チップおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2017224833A JP2017224833A (ja) 2017-12-21
JP6691075B2 true JP6691075B2 (ja) 2020-04-28

Family

ID=43532114

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2012546424A Active JP5744059B2 (ja) 2009-12-30 2010-12-23 オプトエレクトロニクス半導体チップおよびその製造方法
JP2015091776A Pending JP2015181176A (ja) 2009-12-30 2015-04-28 オプトエレクトロニクス半導体チップおよびその製造方法
JP2017143028A Active JP6691075B2 (ja) 2009-12-30 2017-07-24 オプトエレクトロニクス半導体チップおよびその製造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2012546424A Active JP5744059B2 (ja) 2009-12-30 2010-12-23 オプトエレクトロニクス半導体チップおよびその製造方法
JP2015091776A Pending JP2015181176A (ja) 2009-12-30 2015-04-28 オプトエレクトロニクス半導体チップおよびその製造方法

Country Status (8)

Country Link
US (3) US9029177B2 (ja)
EP (2) EP2519981B1 (ja)
JP (3) JP5744059B2 (ja)
KR (2) KR101913631B1 (ja)
CN (2) CN102687291B (ja)
DE (1) DE102009060750A1 (ja)
TW (1) TWI443799B (ja)
WO (1) WO2011080219A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009060750A1 (de) 2009-12-30 2011-07-07 OSRAM Opto Semiconductors GmbH, 93055 Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
DE102011012928A1 (de) * 2011-03-03 2012-09-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Dünnfilm-Halbleiterkörpers und Dünnfilm-Halbleiterkörper
DE102011100037A1 (de) 2011-04-29 2012-10-31 Osram Opto Semiconductors Gmbh Strahlung emittierender Halbleiterchip mit integriertem ESD-Schutz
DE102012101718A1 (de) * 2012-03-01 2013-09-05 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102012217640B4 (de) 2012-09-27 2020-02-20 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2014065019A1 (ja) * 2012-10-22 2014-05-01 シャープ株式会社 窒化物半導体発光素子
DE102013103601A1 (de) * 2013-04-10 2014-10-16 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102013103602A1 (de) 2013-04-10 2014-10-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung
DE102013104272A1 (de) 2013-04-26 2014-10-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102013110041B4 (de) 2013-09-12 2023-09-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und optoelektronisches Bauelement
DE102013112881A1 (de) 2013-11-21 2015-05-21 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
KR102142709B1 (ko) * 2013-12-05 2020-08-07 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 장치
DE102013226575B4 (de) 2013-12-19 2021-06-24 Evonik Operations Gmbh Zusammensetzung, geeignet zur Herstellung von Polyurethanschäumen, enthaltend mindestens einen ungesättigten Fluorkohlenwasserstoff oder ungesättigten Fluorkohlenwasserstoff als Treibmittel, Polyurethanschäume, Verfahren zu deren Herstellung und deren Verwendung
DE102014102292A1 (de) * 2014-02-21 2015-08-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements
CN105161577A (zh) * 2015-08-11 2015-12-16 厦门市三安光电科技有限公司 发光二极管制作方法
CN105742423B (zh) * 2015-11-30 2018-08-31 厦门市三安光电科技有限公司 发光二极管及其制作方法
DE102016101442A1 (de) 2016-01-27 2017-07-27 Osram Opto Semiconductors Gmbh Konversionselement und strahlungsemittierendes Halbleiterbauelement mit einem solchen Konversionselement
DE102016103346A1 (de) * 2016-02-25 2017-08-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips und strahlungsemittierender Halbleiterchip
CN106025009B (zh) * 2016-07-19 2018-06-26 安徽三安光电有限公司 一种发光二极管及其制备方法
US10971649B2 (en) 2017-01-04 2021-04-06 Lg Innotek Co., Ltd. Semiconductor device and light emitting device package comprising same
DE102017104370A1 (de) 2017-03-02 2018-09-06 Osram Opto Semiconductors Gmbh Halbleiterkörper

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684309A (en) 1996-07-11 1997-11-04 North Carolina State University Stacked quantum well aluminum indium gallium nitride light emitting diodes
KR100644933B1 (ko) * 1997-01-09 2006-11-15 니치아 카가쿠 고교 가부시키가이샤 질화물반도체소자
US5831277A (en) 1997-03-19 1998-11-03 Northwestern University III-nitride superlattice structures
JP3594826B2 (ja) * 1999-02-09 2004-12-02 パイオニア株式会社 窒化物半導体発光素子及びその製造方法
DE19955747A1 (de) 1999-11-19 2001-05-23 Osram Opto Semiconductors Gmbh Optische Halbleitervorrichtung mit Mehrfach-Quantentopf-Struktur
JP3988018B2 (ja) 2001-01-18 2007-10-10 ソニー株式会社 結晶膜、結晶基板および半導体装置
JP3616020B2 (ja) 2001-03-06 2005-02-02 士郎 酒井 窒化ガリウム系半導体装置及びその製造方法
JP3909811B2 (ja) * 2001-06-12 2007-04-25 パイオニア株式会社 窒化物半導体素子及びその製造方法
US7001791B2 (en) * 2003-04-14 2006-02-21 University Of Florida GaN growth on Si using ZnO buffer layer
JP2008504698A (ja) 2004-06-30 2008-02-14 オスラム　オプト　セミコンダクターズ　ゲゼルシャフト　ミット　ベシュレンクテル　ハフツング 発光ダイオード装置、光学式記録装置および少なくとも１つの発光ダイオードをパルス状に作動させる方法
US7446345B2 (en) 2005-04-29 2008-11-04 Cree, Inc. Light emitting devices with active layers that extend into opened pits
DE102005025416A1 (de) 2005-06-02 2006-12-14 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip mit einer Kontaktstruktur
US7535031B2 (en) 2005-09-13 2009-05-19 Philips Lumiled Lighting, Co. Llc Semiconductor light emitting device with lateral current injection in the light emitting region
TWI257186B (en) * 2005-09-29 2006-06-21 Formosa Epitaxy Inc Light-emitting diode chip
JP4895587B2 (ja) 2005-11-29 2012-03-14 ローム株式会社 窒化物半導体発光素子
KR100674708B1 (ko) * 2006-01-12 2007-01-25 삼성전기주식회사 수직구조 질화갈륨계 발광 다이오드 소자 및 그 제조방법
JP4882618B2 (ja) * 2006-09-11 2012-02-22 三菱化学株式会社 ＧａＮ系半導体発光ダイオードの製造方法
JP5050574B2 (ja) 2007-03-05 2012-10-17 住友電気工業株式会社 Ｉｉｉ族窒化物系半導体発光素子
TWI377703B (en) * 2007-05-02 2012-11-21 Showa Denko Kk Production method of group iii nitride semiconductor light-emitting device
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR20090030652A (ko) * 2007-09-20 2009-03-25 서울옵토디바이스주식회사 질화물계 발광소자
TWI413279B (zh) * 2008-06-20 2013-10-21 Toyoda Gosei Kk Iii族氮化物半導體發光元件及其製造方法、以及燈
DE102009060750A1 (de) 2009-12-30 2011-07-07 OSRAM Opto Semiconductors GmbH, 93055 Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
JP2012009695A (ja) * 2010-06-25 2012-01-12 Showa Denko Kk 半導体発光素子の製造方法、半導体発光素子、電子機器及び機械装置
KR101734558B1 (ko) * 2011-02-28 2017-05-11 엘지이노텍 주식회사 발광 소자
KR20120100056A (ko) * 2011-03-02 2012-09-12 엘지이노텍 주식회사 발광 소자

Also Published As

Publication number Publication date
CN102687291A (zh) 2012-09-19
EP2519981A1 (de) 2012-11-07
KR101913631B1 (ko) 2018-11-01
KR101798461B1 (ko) 2017-11-16
US20170338217A1 (en) 2017-11-23
CN102687291B (zh) 2016-03-09
JP2013516750A (ja) 2013-05-13
EP2519981B1 (de) 2017-08-23
JP2015181176A (ja) 2015-10-15
US20160020201A1 (en) 2016-01-21
KR20120118027A (ko) 2012-10-25
CN105655356A (zh) 2016-06-08
EP3240049A1 (de) 2017-11-01
KR20170091769A (ko) 2017-08-09
DE102009060750A1 (de) 2011-07-07
CN105655356B (zh) 2019-03-12
TWI443799B (zh) 2014-07-01
TW201133767A (en) 2011-10-01
US10418355B2 (en) 2019-09-17
US9761576B2 (en) 2017-09-12
JP2017224833A (ja) 2017-12-21
US20120319126A1 (en) 2012-12-20
WO2011080219A1 (de) 2011-07-07
EP3240049B1 (de) 2023-04-12
US9029177B2 (en) 2015-05-12
JP5744059B2 (ja) 2015-07-01

Similar Documents

Publication Publication Date Title
JP6691075B2 (ja) オプトエレクトロニクス半導体チップおよびその製造方法
JP5167127B2 (ja) オプトエレクトロニクス半導体チップ
US8134170B2 (en) Nitride semiconductor light emitting device and method of manufacturing the same
JP6173501B2 (ja) Ｅｓｄ保護方策が組み込まれた放射放出半導体チップ
KR20210134531A (ko) 반도체 발광 소자
US20090085054A1 (en) III-Nitride Semiconductor Light Emitting Device
US20210202790A1 (en) Method for manufacturing light-emitting element
EP2045845A2 (en) III-nitride semiconductor light emitting device
CN104412395A (zh) 降低或者消除ⅲ-氮化物结构中的纳米管缺陷
US20130001513A1 (en) Nitride semiconductor element and manufacturing method therefor
KR102304123B1 (ko) 발광소자, 발광소자 패키지, 및 이를 포함하는 조명시스템
JP7085008B2 (ja) 発光ダイオード
KR20090021933A (ko) 반도체 발광소자 및 그 제조방법
JP2008227103A (ja) ＧａＮ系半導体発光素子
KR20160105177A (ko) 고효율의 발광 다이오드
WO2009045005A2 (en) Iii-nitride semiconductor light emitting device
US8604591B2 (en) Nitride-type semiconductor element and process for production thereof
KR102427040B1 (ko) 발광소자, 발광소자 패키지, 및 이를 포함하는 조명시스템
KR20160148224A (ko) 발광 다이오드 구조 및 그 제조 방법
WO2012165852A1 (en) Light emitting diode having strain-enhanced well layer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190405

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190712

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200324

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200409

R150 Certificate of patent or registration of utility model

Ref document number: 6691075

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250