CN105742423B - 发光二极管及其制作方法 - Google Patents

发光二极管及其制作方法 Download PDF

Info

Publication number
CN105742423B
CN105742423B CN201610129617.2A CN201610129617A CN105742423B CN 105742423 B CN105742423 B CN 105742423B CN 201610129617 A CN201610129617 A CN 201610129617A CN 105742423 B CN105742423 B CN 105742423B
Authority
CN
China
Prior art keywords
type
layer
nitride
light emitting
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610129617.2A
Other languages
English (en)
Other versions
CN105742423A (zh
Inventor
朱学亮
张洁
杜成孝
刘建明
徐宸科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanzhou Sanan Semiconductor Technology Co Ltd
Original Assignee
Xiamen Sanan Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sanan Optoelectronics Technology Co Ltd filed Critical Xiamen Sanan Optoelectronics Technology Co Ltd
Publication of CN105742423A publication Critical patent/CN105742423A/zh
Application granted granted Critical
Publication of CN105742423B publication Critical patent/CN105742423B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Abstract

本发明提供了一种发光二极管及其制作方法,其中发光二极管包括:依次包括:n型氮化物层、有源层、p型电子阻挡层、n型氮化物插入层和p型氮化物层,其特征在于:所述有源层表面上具有V型缺陷和连接所述V型缺陷的平面区,所述n型氮化物插入层位于所述平面区,所述p型氮化物层形成于所述平面区并填充所述V型缺陷。

Description

发光二极管及其制作方法
技术领域
本发明涉及一种氮化物发光二极管及其制作方法。
背景技术
氮化镓基LED由于其高效的发光效率,目前已经广泛的应用在背光、照明、景观等各个光源领域。提高LED的发光效率仍然是当前行业发展的重点,发光效率主要有两个效率决定,第一种是电子空穴在有源区的辐射复合效率,即通常说的内量子效率;第二种是光的提取效率。
空穴浓度及迁移率一直是氮化镓基LED的瓶颈因素。一方面,由于p型掺杂元素Mg在GaN中的激活能偏高,导致其激活效率低;另一方面,由于空穴的有效质量偏大,其迁移率很低。近年来提出了利用量子阱区域的V型缺陷,可以提高空穴的注入效率,但在非V型缺陷区域也有一定的空穴注入,但这部分注入区域的注入效率低下。
发明内容
本发明提供了一种氮化物发光二极管,在p型材料中加入n型材料,并通过生长工艺的控制,移除V型缺陷处的n型材料,实现了空穴全部从V型缺陷处注入有源层,提高了LED的发光效率。
本发明的技术方案为:发光二极管,依次包括:n型氮化物层、有源层、p型电子阻挡层、n型氮化物插入层和p型氮化物层,其特征在于:所述有源层表面上具有V型缺陷和连接所述缺陷的平面区,所述n型氮化物插入层位于所述平面区,所述p型氮化物层形成于所述平面区并向所述V型缺陷区延伸填充所述V型缺陷,所述平面区的p型电子阻挡层、n型氮化物插入层和p型氮化物层构成P-N-P结构,当注入电流时促使空穴全部从所述V型缺陷处注入有源层。
在前述发光二极管结构中,V型缺陷处的势垒低,且注入的空穴可以在有源层中横向迁移,消除了非V型缺陷处效率低下的空穴注入区域;进一步的,n型氮化物插入层可代替p型氮化物层的厚度,降低p型氮化物层材料对发光的吸收效应。
优选地,所述n型氮化物插入层的厚度10~100nm。
优选地,所述n型氮化物插入层的掺杂浓度为5E17~1E19。
优选地,所述p型电子阻挡层在所述V型缺陷处的厚度小于或等于其在所述平面区的厚度的1/3。
优选地,:所述p型氮化物层的厚度为30~60nm。
本发明同时提供了一种发光二极管的制作方法,包括步骤:1)依次外延生长n型氮化物层、有源层,其中形成的有源层具有V型缺陷和和连接所述缺陷的平面区;2)在所述有源层表面上生长p型电子阻挡层;3)在所述p型电子阻挡层上生长n型氮化物插入层,并移除所述V型缺陷处的n型氮化物插入层;4)生长P型氮化物层,其覆盖所述n型氮化物插入层,并填充所述V型缺陷。
在一些实施例中,所述步骤3)如下:在p型电子阻挡层上生长n型氮化物插入层,其中位于所述V型缺陷处的n型氮化物插入层的厚度较薄;在氢气及高温作用下,利用V型缺陷处的氮化物分解较快,而平面区域的氮化物分解较慢,经3至10分钟处理,V型缺陷处的n型氮化物被全部移除。
在一些实施例中,所述步骤3)如下:在p型电子阻挡层上生长n型氮化物插入层,其中位于所述V型缺陷处的n型氮化物插入层的厚度较薄;通入甲硅烷处理,在900~1050℃温度下,利用甲硅烷对V型缺陷处的n型氮化物具有强烈的刻蚀作用,移除V型缺陷处的n型氮化物。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,与本发明的实施例一起用于解释本发明,并不构成对本发明的限制。此外,附图数据是描述概要,不是按比例绘制。
图1为根据本发明实施的一种LED外延结构剖视图。
图2为根据本发明实施的一种制作LED的流程图。
图3~图7为根据本发明实施的一种LED制作方法的部分过程剖视图。
具体实施方式
下面结合示意图对本发明的发光二极管及其制作方法进行详细的描述,借此对本发明如何应用技术手段来解决技术问题,并达成技术效果的实现过程能充分理解并据以实施。需要说明的是,只要不构成冲突,本发明中的各个实施例以及各实施例中的各个特征可以相互结合,所形成的技术方案均在本发明的保护范围之内。
下面实施例提供了一种发光二极管,在外延片生长中在p型材料中加入n型材料,使空穴全部从V型缺陷处注入有源层,有效提高了注入效率。
参看图1,一种LED外延结构,自下而上包括:衬底01、缓冲层02、n型GaN层03、InGaN/GaN超晶格结构04、有源层05、p型电子阻挡层06、n型GaN插入层07、p型GaN层08和p型GaN接触层09。其中,有源层05具有一系列V型缺陷051和连接该V型缺陷051的平面区052,n型GaN插入层07仅形成于平面区052,p型GaN层形成于平面区052并填充该V型缺陷052。如此,有源层05平面区052上方的p型电子阻挡层06、n型GaN插入层07和p型GaN层08构成P-N-P结构,促使空穴全部从V型缺陷处注入有源层05。
在上述结构中,V型缺陷处的p型电子阻挡层厚度较薄,其厚度小于或等于平面区域的1/3,优选为平面区域的5/1~1/3,因此V型缺陷处的势垒低,可进一步提高空穴注入效果,且注入的空穴能在量子阱中很容易地横向迁移,消除了非V型缺陷处效率低下的空穴注入区域。同时,n型GaN插入层07可代替p型GaN层08的厚度,降低p型层材料的对发光的吸收效应,采用该外延结构的LED芯片亮度可提升3~5%。
下面结合制作方法对前述外延结构做详细说明。
参看图2,一种LED的制作方法,包括步骤S100~S400:首先依次外延生长n型GaN层、有源层,其中有源层具有V型缺陷和连接V型缺陷的平面区;接着,在有源层生长p型电子阻挡层;在p型电子阻挡层上生长n型GaN插入层,移除V型缺陷处的型n型GaN; 生长P型GaN层,覆盖n型GaN插入层,并填充所述V型缺陷。图3~图7显示了制作过程的几个重要的结构剖视图,下面进行详细说明。
首先,提供衬底01,将衬底01放入MOCVD中升温至1000-1200℃,在氢气氛围下处理3-10分钟。衬底01的选取包括但不限于蓝宝石、氮化铝、氮化镓、硅、碳化硅,其表面结构可为平面结构或图案化图结构。在本实施例中,选用图形化蓝宝石衬底。
降温至500-600℃,通入氨气和三甲基镓,生长20~50nm的低温缓冲层02,然后关闭三甲基镓。在本实施例中,优选还生长三维氮化镓层和二维氮化镓层,具体为:升温至1000-1100℃,在此温度下进行退火处理1-5分钟,然后通入三甲基镓,生长1-2μm厚度的非掺杂氮化镓;继续升温至1050-1150℃,生长1-2μm厚的非掺杂氮化镓。
降温至1030-1120℃,生长1.5~4μm厚的氮化镓,通入甲硅烷进行掺杂,形成n型GaN层03。
降温至770-870℃,生长15-30个周期的InGaN/GsN超晶格结构层04,每个周期内InGaN的厚度为1-3nm,GaN厚度为2-10nm。
升温至750-900℃,生长5-15个周期的InGaN/GaN多量子阱作为有源层05,每个周期内InGaN的厚度为2-4nm,GaN厚度为5-15nm。参看图3,有源层05具有一系列的V型缺陷051和连接该V型缺陷的平面区052。
升温至800-950℃之间生长p型AlGaN电子阻挡层06,如图4所示。
升温至850-950℃之间,生长一层掺杂Si的GaN层插入层07,其厚度为10-100nm,掺杂浓度在5E17至1E19之间。由于温度较低,V型缺陷处的n型GaN厚度较薄,其厚度估计是平面区域的五分之一到三分之一,如图5所示。
如图6所示,移除V型缺陷处的型n型GaN插入层。优选两种方法可移除V型缺陷处051的n型GaN材料:第一种方法是升温至900-1050℃之间,关闭通入反应室的氨气,在氢气及高温作用下,V型缺陷处的GaN分解较快,而正常位置的GaN分解较慢,经3至10分钟处理,V型缺陷处的n型GaN被全部移除,正常区域的n型GaN仍保留;第二种方法是通入甲硅烷处理,在900-1050℃温度下,甲硅烷对V型缺陷处的n型GaN有强烈的刻蚀作用,经3到10分钟的刻蚀可以全部移除。
控制生长温度为900-1050℃,生长p型GaN层08,其厚度为30-60nm。如图7所示,该p型GaN层08填充了V型缺陷。
在900-1050℃生长重掺杂p型GaN接触层09,构成LED外延结构,如图1所示。
尽管已经描述本发明的示例性实施例,但是理解的是,本发明不应限于这些示例性实施例而是本领域的技术人员能够在如下文的权利要求所要求的本发明的精神和范围内进行各种变化和修改。

Claims (11)

1.发光二极管,依次包括:n型氮化物层、有源层、p型电子阻挡层、n型氮化物插入层和p型氮化物层,其特征在于:所述有源层表面上具有V型缺陷和连接所述V型缺陷的平面区,所述n型氮化物插入层仅位于所述平面区,所述p型氮化物层形成于所述平面区并填充所述V型缺陷,所述平面区的p型电子阻挡层、n型氮化物插入层和p型氮化物层构成P-N-P结构,当注入电流时促使空穴全部从所述V型缺陷处注入所述有源层。
2.根据权利要求1所述的发光二极管,其特征在于:注入的空穴在所述有源层中横向迁移。
3.根据权利要求1所述的发光二极管,其特征在于:所述n型氮化物插入层的厚度10~100nm,掺杂浓度为5E17~1E19。
4.根据权利要求1所述的发光二极管,其特征在于:所述p型氮化物层的厚度为30~60nm。
5.发光二极管,依次包括:n型氮化物层、有源层、p型电子阻挡层、n型氮化物插入层和p型氮化物层,所述有源层表面上具有V型缺陷和连接所述V型缺陷的平面区,所述n型氮化物插入层仅位于所述平面区,所述p型氮化物层形成于所述平面区并填充所述V型缺陷,所述p型电子阻挡层在所述V型缺陷处的厚度小于或等于其在所述平面区的厚度的1/3。
6.根据权利要求5所述的发光二极管,其特征在于:所述n型氮化物插入层的厚度10~100nm,掺杂浓度为5E17~1E19。
7.根据权利要求5所述的发光二极管,其特征在于:所述p型氮化物层的厚度为30~60nm。
8.发光二极管的制作方法,包括步骤:
1)依次外延生长n型氮化物层、有源层,其中形成的有源层具有V型缺陷和和连接所述缺陷的平面区;
2)在所述有源层表面上生长p型电子阻挡层;
3)在所述p型电子阻挡层上生长n型氮化物插入层,并移除所述V型缺陷处的n型氮化物插入层;
生长P型氮化物层,其覆盖所述n型氮化物插入层,并填充所述V型缺陷。
9.根据权利要求8所述的发光二极管的制作方法,其特征在于:所述步骤3)如下:在p型电子阻挡层上生长n型氮化物插入层,其中位于所述V型缺陷处的n型氮化物插入层的厚度较薄;在氢气及高温作用下,利用V型缺陷处的氮化物分解较快,而平面区域的氮化物分解较慢,经3至10分钟处理,V型缺陷处的n型氮化物被全部移除。
10.根据权利要求8所述的发光二极管的制作方法,其特征在于:所述步骤3)如下:在p型电子阻挡层上生长n型氮化物插入层,其中位于所述V型缺陷处的n型氮化物插入层的厚度较薄;通入甲硅烷处理,在900~1050℃温度下,利用甲硅烷对V型缺陷处的n型氮化物具有强烈的刻蚀作用,移除V型缺陷处的n型氮化物。
11.根据权利要求8所述的发光二极管的制作方法,其特征在于:所述平面区的p型电子阻挡层、n型氮化物插入层和p型氮化物层构成P-N-P结构,当注入电流时促使空穴全部从所述V型缺陷处注入有源层。
CN201610129617.2A 2015-11-30 2016-03-09 发光二极管及其制作方法 Active CN105742423B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201510853394 2015-11-30
CN201510853394X 2015-11-30

Publications (2)

Publication Number Publication Date
CN105742423A CN105742423A (zh) 2016-07-06
CN105742423B true CN105742423B (zh) 2018-08-31

Family

ID=56250007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610129617.2A Active CN105742423B (zh) 2015-11-30 2016-03-09 发光二极管及其制作方法

Country Status (1)

Country Link
CN (1) CN105742423B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106653964B (zh) * 2016-12-29 2018-08-31 厦门市三安光电科技有限公司 一种led外延结构
CN106784206B (zh) * 2017-01-23 2019-01-08 厦门三安光电有限公司 氮化镓基发光二极管
CN106848011B (zh) * 2017-01-24 2018-11-02 厦门三安光电有限公司 氮化镓基发光二极管及其制作方法
CN108258094A (zh) * 2018-01-06 2018-07-06 李丹丹 半导体发光器件及其制备方法
CN110957401B (zh) * 2019-12-26 2021-02-26 厦门乾照光电股份有限公司 一种发光二极管及其制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6189664A (ja) * 1984-10-09 1986-05-07 Fujitsu Ltd 半導体装置の製造方法
JPS63160392A (ja) * 1986-12-24 1988-07-04 Oki Electric Ind Co Ltd 半導体素子の製造方法
DE69525128T2 (de) * 1994-10-26 2002-09-05 Mitsubishi Chem Corp Lichtemittierende Halbleiteranordnung und Herstellungsverfahren
JP2000286506A (ja) * 1999-03-31 2000-10-13 Furukawa Electric Co Ltd:The GaN系発光素子
KR20050072862A (ko) * 2004-01-07 2005-07-12 엘지전자 주식회사 누설 전류를 감소시킬 수 있는 발광 소자 제조 방법
DE102009060750A1 (de) * 2009-12-30 2011-07-07 OSRAM Opto Semiconductors GmbH, 93055 Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
US8698163B2 (en) * 2011-09-29 2014-04-15 Toshiba Techno Center Inc. P-type doping layers for use with light emitting devices
DE102014115599A1 (de) * 2013-10-28 2015-04-30 Seoul Viosys Co., Ltd. Halbleitervorrichtung und Verfahren zu deren Herstellung

Also Published As

Publication number Publication date
CN105742423A (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
CN105742423B (zh) 发光二极管及其制作方法
CN104393124B (zh) 一种发光二极管外延片结构的制备方法
CN103050592B (zh) 具有p型超晶格的led外延结构及其制备方法
CN105633235B (zh) 一种n型GaN结构的GaN基LED外延结构及生长方法
CN103887378B (zh) 一种高光效紫外led的外延生长方法
CN108461592B (zh) 一种发光二极管外延片及其制造方法
CN106159048B (zh) 一种发光二极管外延片及其生长方法
CN105449051B (zh) 一种采用MOCVD技术在GaN衬底或GaN/Al2O3复合衬底上制备高亮度同质LED的方法
CN103730557A (zh) 一种具有新型的p型电子阻挡层结构的发光二极管及生长方法
CN105826441B (zh) 发光二极管及其制作方法
CN106299048B (zh) 一种低位错密度和残余应力的led外延结构
CN106601885A (zh) 一种发光二极管的外延结构及其生长方法
CN103824917B (zh) 一种led制备方法、led和芯片
CN104641475B (zh) 一种发光装置
CN106848011B (zh) 氮化镓基发光二极管及其制作方法
CN103515495B (zh) 一种GaN基发光二极管芯片的生长方法
CN112599648B (zh) 基于h-BN的V型隧穿结LED外延结构及其制备方法
CN104600163A (zh) 一种有p型超晶格的led外延结构及其制备方法
CN104538517A (zh) 一种具有n型超晶格结构的LED外延结构及其生长方法
CN104716236A (zh) 一种提高发光效率的GaN基LED外延结构及生长方法
CN104091873B (zh) 一种发光二极管外延片及其制作方法
CN106972085A (zh) 一种发光二极管外延片及其制造方法
CN104377283B (zh) 一种发光二极管外延片结构
CN105405947B (zh) 新型发光二极管外延片及其制备方法
CN115588723B (zh) 发光二极管的外延片及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20231016

Address after: Yuanqian village, Shijing Town, Nan'an City, Quanzhou City, Fujian Province

Patentee after: QUANZHOU SAN'AN SEMICONDUCTOR TECHNOLOGY Co.,Ltd.

Address before: 361009 no.1721-1725, Luling Road, Siming District, Xiamen City, Fujian Province

Patentee before: XIAMEN SANAN OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

TR01 Transfer of patent right