KR20210134531A - 반도체 발광 소자 - Google Patents

반도체 발광 소자 Download PDF

Info

Publication number
KR20210134531A
KR20210134531A KR1020210143143A KR20210143143A KR20210134531A KR 20210134531 A KR20210134531 A KR 20210134531A KR 1020210143143 A KR1020210143143 A KR 1020210143143A KR 20210143143 A KR20210143143 A KR 20210143143A KR 20210134531 A KR20210134531 A KR 20210134531A
Authority
KR
South Korea
Prior art keywords
layer
type semiconductor
semiconductor layer
pit
active layer
Prior art date
Application number
KR1020210143143A
Other languages
English (en)
Inventor
박승철
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020210143143A priority Critical patent/KR20210134531A/ko
Publication of KR20210134531A publication Critical patent/KR20210134531A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

반도체 발광 소자가 제공된다. 일 실시예에 따른 반도체 발광 소자는 제1 n형 반도체층; 상기 제1 n형 반도체층 상에 배치되고 V-피트를 발생시키는 제2 n형 반도체층; 상기 제2 n형 반도체층 상에 배치된 초격자층; 상기 초격자층 상에 배치된 활성층; 및 상기 활성층 상에 배치된 p형 반도체층을 포함하고, 상기 초격자층 및 상기 활성층은 상기 제2 n형 반도체층을 덮되, 상기 초격자층 및 상기 활성층은 상기 제2 n형 반도체층에 생성된 V-피트의 사면을 덮는다.

Description

반도체 발광 소자{SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 발명은 반도체 발광 소자에 관한 것으로, 구체적으로 정전기 방전 특성이 향상된 반도체 발광 소자에 관한 것이다.
경제성 등을 고려하여, 질화물계 반도체층의 성장을 위해 이종 기판이 사용되는 것이 일반적이다. 예를 들어 질화물계 반도체층의 성장을 위해 사파이어 기판이 널리 사용된다. 이종기판을 사용하여 성장되는 질화물계 반도체층의 경우, 기판과 성장층 사이의 격자상수 차이에 의해 스트레인이 발생하고, 그로 인하여 결정 결함이 발생될 수 있다. 특히, 결정 결함 중 관통전위(treading dislocation)는 누설전류와 취약한 내 정전 특성의 원인이 되어, 결과적으로 반도체 발광 소자의 신뢰성을 저하시킬 수 있다.
질화물계 반도체층을 성장하는 조건을 조절하여, 관통전위가 발생된 위치에 질화물계 반도체층의 성장방향 면과 다른 방향의 사면을 갖는 V자 형태의 피트(pit), 즉, V-피트를 형성할 수 있다. V-피트를 구성하는 사면은 성장방향 면에 비해 낮은 성장속도와 낮은 도핑(doping) 효율을 갖게 되며, 관통전위 근처에 높은 에너지 장벽과 전기 전도성이 낮은 영역 즉, 저항이 높은 영역이 형성된다.
질화물계 반도체층의 성장면과 V-피트 사면의 저항 차이를 이용하여 관통 전위를 정전 방전 등의 충격으로부터 배제시켜 향상된 내 정전 특성을 갖는 반도체 발광 소자를 구현할 수 있다.
도 1은 종래 기술에 따른 V-피트(α)를 포함하는 반도체 발광 소자의 단면도를 나타낸다. 도 1을 참조하면, 반도체 발광 소자는 기판(100) 및 n형 반도체층(200), p형 반도체층(600) 및 상기 n형 반도체층(200)과 p형 반도체층(600) 사이에 개재된 활성층(400)을 포함하는 반도체 적층체를 포함하고, 상기 활성층(400)은 장벽층(400a)과 양자 우물층(400b)이 교대로 적층된 구조를 갖는다.
종래 기술에 따른 반도체 발광 소자에서, V-피트(α)는 n형 반도체층(200)으로부터 발생되어 활성층(400) 전체 영역까지 형성되어 있다. 그리고 p형 반도체층(600)이 상기 활성층(400) 상에 형성되면서 상기 V-피트(α)를 채우는 구조를 갖는다. 상기 V-피트(α)는 내 정전 특성을 향상시켜 반도체 발광 소자의 신뢰성을 높일 수 있는 장점이 있지만, 도 1을 참조하면, V-피트(α)가 형성된 영역 내의 활성층(400)은 전자와 정공의 결합에 의한 발광 영역으로 사용되지 못하므로, 그만큼 발광 영역이 감소하는 문제점이 있다.
본 발명이 해결하고자 하는 과제는, 내 정전 특성이 향상된 반도체 발광 소자를 제공하는 것을 목적으로 한다.
본 발명이 해결하고자 하는 또 다른 과제는, 발광 효율이 향상된 반도체 발광 소자를 제공하는 것을 목적으로 한다.
본원 발명에 따른 반도체 발광 소자는 n형 반도체층; 상기 n형 반도체층의 적어도 일부를 관통하는 V-피트; 상기 n형 반도체층 상에 위치하며 상기 V-피트를 채우는 활성층; 및 상기 활성층 상에 위치하는 p형 반도체층을 포함하고, 상기 활성층은 복수의 층을 포함하고, 상기 복수의 층 중 일부는 상기 V-피트 상에 플랫한 형상을 갖는 것을 특징으로 한다.
본 발명의 실시예들에 따른 반도체 발광 소자는 V-피트를 이용하여 내 정전 특성이 향상됨과 아울러, 발광 면적이 감소되는 것을 방지하여 발광 효율을 개선할 수 있다.
도 1은 종래 기술에 따른 V-피트를 포함하는 반도체 발광 소자의 단면도를 나타낸다.
도 2는 본 발명의 일 실시예에 따른 V-피트를 포함하는 반도체 발광 소자의 단면도를 나타낸다.
도 3 내지 도 11은 본 발명의 일 실시예에 따른 반도체 발광 소자의 제조 방법을 설명하기 위한 개략적인 단면도들을 나타낸다.
이하 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
본원 발명에 따른 반도체 발광 소자는 n형 반도체층; 상기 n형 반도체층의 적어도 일부를 관통하는 V-피트; 상기 n형 반도체층 상에 위치하며 상기 V-피트를 채우는 활성층; 및 상기 활성층 상에 위치하는 p형 반도체층을 포함하고, 상기 활성층은 복수의 층을 포함하고, 상기 복수의 층 중 일부는 상기 V-피트 상에 플랫한 형상을 갖는 것을 특징으로 한다.
상기 활성층은, 상기 n형 반도체층 상에 위치하되, 상기 V-피트의 직경 및 높이의 증가에 관여하는 제1 활성층을 포함할 수 있다. 여기서, 상기 V-피트의 최 상단의 직경은 100nm 보다 크거나 같다.
또한, 상기 활성층은, 상기 n형 반도체층 상에 위치하되, 상기 V-피트의 직경의 감소에 관여하며 상기 V-피트를 채우는 제2 활성층을 포함할 수 있다. 구체적으로, 상기 제2 활성층은 상기 제1 활성층 상에 위치할 수 있다. 여기서, 상기 제2 활성층은 상기 V-피트를 완전히 채울 수 있다. 그리고, 상기 제2 활성층은 성장 과정에서 캐리어 가스로 수소 분자(H2)가 사용됨에 따라 수소 분자(H2)를 포함할 수 있다.
또한, 상기 활성층은, 상기 제2 활성층에 의해 채워진 상기 V-피트 상에 위치하되, 연속하면서 플랫(flat)한 형상을 갖는 제3 활성층을 더 포함할 수 있다.
상기 활성층은 복수의 장벽층 및 양자 우물층이 교대로 적층된 구조를 포함하며, 상기 제2 활성층 및 제3 활성층은 각각 적어도 하나의 장벽층 및 양자 우물층을 포함할 수 있다. 여기서, 상기 장벽층은 GaN층을 포함하고, 상기 양자 우물층은 InGaN층을 포함할 수 있다.
반도체 발광 소자는 상기 n형 반도체층과 상이한 결정 구조를 갖는 기판을 더 포함할 수 있다.
상기 n형 반도체층은, 상기 기판 상에 위치하되, 결정 구조 차이에 따른 전위(dislocation)를 포함하는 제1 n형 반도체층; 및 상기 제1 n형 반도체층 상에 위치하는 제2 n형 반도체층을 포함하고, 상기 제1 n형 반도체층의 결정 품질이 상기 제2 n형 반도체층의 결정 품질보다 양호할 수 있다.
상기 V-피트는 상기 제1 n형 반도체층의 전위의 위치에 대응하여 상기 제2 n형 반도체층으로부터 형성될 수 있다.
또한, 반도체 발광 소자는 상기 n형 반도체층과 상기 활성층 사이에 위치하는 초격자층을 더 포함할 수 있다.
여기서, 상기 초격자층은 상기 V-피트의 직경 및 높이의 증가에 관여할 수 있다.
또한, 반도체 발광 소자는 상기 활성층과 상기 p형 반도체층 사이에 위치하는 전자 차단층을 더 포함할 수 있다.
이하 첨부된 도면들을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다.
도 2는 본 발명의 일 실시예에 따른 반도체 발광 소자의 단면도를 나타낸다. 본 발명의 일 실시예에 따른 반도체 발광 소자는 기판(100) 및 질화물 반도체층을 포함할 수 있다. 상기 질화물 반도층은 상기 n형 반도체층(200), 활성층(400) 및 p형 반도체층(600)을 포함할 수 있다. 또한, 질화물 반도체층은 상기 n형 반도체층(200)과 활성층(400) 사이에 위치하는 초격자층(300), 및 또한 상기 활성층(400)과 p형 반도체층(600) 사이에 위치하는 전자 차단층(500)을 더 포함할 수 있다.
기판(100)은 질화물 반도체 단결정을 성장시키기 적합한 기판(100)으로, 사파이어(Al2O3) 기판, 갈륨 나이트라이드(GaN) 기판, 갈륨 아세나이드(GaAs) 기판, 실리콘(Si) 기판, 실리콘 카바이드(SiC) 기판 및 알루미늄 나이트라이드(AlN) 기판 중 하나를 포함할 수 있다. 기판(100)은 극성 또는 반극성의 성장면을 가질 수 있다. 특히, 본원 발명에 따른 반도체 발광 소자는 질화물 반도체층과 결정 구조가 상이한 사파이어 기판을 이용할 수 있다. 사파이어 기판은 c면 성장면(극성)을 갖고, 경제적이며 열적, 화학적, 기계적으로 안정된 특성을 갖는다. 다만, 다른 실시예에서, 기판(100)은 제거될 수 있다.
n형 반도체층(200)은 상기 기판(100)상에 위치할 수 있다. n형 반도체층(200)은 (Al, Ga, In)N과 같은 질화물 반도체층을 포함할 수 있다. 예를 들어 n형 반도체층(200)은 GaN층을 포함할 수 있다. n형 반도체층(200)은 제1 n형 반도체층(210) 및 제2 n형 반도체층(230)을 포함할 수 있다. 여기서, 제1 n형 반도체층(210) 및 제2 n형 반도체층(230)은 도핑 농도 및 성장 온도가 서로 다를 수 있다.
제1 n형 반도체층(210)은 상기 기판(100) 상에 위치할 수 있다. 제1 n형 반도체층(210)은 성장 과정에서 n형 도펀트 전구체(precursor)를 챔버내로 유입시켜 n형으로 도핑될 수 있다. 제1 n형 반도체층(210)은, 예를 들어, 대략 1000 이상의 고온에서 성장될 수 있다. 제1 n형 반도체층(210)은 단일층 또는 다중층으로 형성될 수 있다.
상기 질화물 반도체층은 상기 기판(100)을 챔버 내에 배치시키고, MOCVD(Metal Organic Chemical Vapor Depositin) 기술을 이용하여 상기 기판(100)상에서 성장되는 방법을 통해 형성될 수 있다. 다만, 본 발명의 실시예가 이에 한정되는 것은 아니며, 상기 질화물 반도체층은 MBE(Molecular Beam Epitaxy), HVPE(Hydride Vapor Phase Epitaxy) 등의 기술을 이용하여 상기 기판(100) 상에서 성장되어 형성될 수 있다.
질화물 반도체층은 관통 전위(treading dislocation)를 가질 수 있다. 특히, 기판(100)이 사파이어 기판과 같이 질화물 반도체층과 결정 구조가 상이한 이종 기판인 경우, 질화물 반도체층에 전위(dislocation), 예를 들어 관통 전위(210a)가 다량으로 발생될 수 있다. 제1 n형 반도체층(210)과 같은 질화물 반도체층은 우르자이트(wurtzite) 결정 구조를 갖는 반면, 사파이어 기판(100)은 코런덤(corundum) 결정 구조를 갖는다. 따라서, 사파이어 기판(100)과 질화물 반도체층의 격자 상수의 차이에 의해 제1 n형 반도체층(210)은 대략 1×108 ~109/㎝2 수준의 관통 전위(210a) 밀도를 가질 수 있다.
제1 n형 반도체층(210)이 포함하는 관통 전위(210a)는 전자 트랩 사이트를 제공하여 의도하지 않은 전자의 거동을 유발하며(예를 들어, 반도체 발광 소자에 있어서 전자와 정공의 비발광 재결합), 또한, 전류 누설의 경로를 제공할 수 있다. 이에 따라, 반도체 발광 소자에 정전기와 같은 과전압이 인가되는 경우, 상기 전위에 전류가 집중되어 정전 방전에 의한 반도체 발광 소자의 손상이 발생될 수 있다.
제2 n형 반도체층(230)은 상기 제1 n형 반도체층(210) 상에 위치할 수 있다. 일 실시예에 따라 제2 n형 반도체층(230)은 제1 n형 반도체층(210)에 비해 저 농도의 n형 불순물로 도핑될 수 있고, 또는 다른 실시예에 따라 제2 n형 반도체층(230)은 n형 불순물로 도핑되지 않을 수 있다. 또한, 제2 n형 반도체층(230)은 제1 n형 반도체층(210)에 비해 저온, 예를 들어 대략 800 내지 900에서 성장될 수 있고, 그에 따라 결정 품질이 제1 n형 반도체층(210)에 비해 낮을 수 있다. 이에 따라, 제2 n형 반도체층(230)은 비교적 높은 결함 밀도를 가질 수 있다.
상기 제2 n형 반도체층(230)이 상대적으로 높은 결함 밀도를 갖도록 형성됨으로써, 제2 n형 반도체층(230)은 V-피트(α)가 발생되는 시발점 내지 시드(seed)를 제공할 수 있다. 제2 n형 반도체층(230)은 V-피트(α) 발생층으로 지칭될 수 있다. 즉, 반도체 발광 소자에 V-피트(α) 형성을 위해 별도의 식각 공정이 요구되지 않는다.
V-피트(α)는 상기 제1 n형 반도체층(210)이 포함하는 관통 전위(210a)의 위치에 대응하여 형성될 수 있다. 제2 n형 반도체층(230)은 성장 조건의 제어를 통해 V-피트(α)의 크기 및 밀도를 조절할 수 있다. 즉, V-피트(α)의 크기는 제2 n형 반도체층(230)의 두께에 비례할 수 있으며, 제2 n형 반도체층(230)의 성장 조건에 따른 결함 밀도에 따라 V-피트(α)의 밀도가 조절될 수 있다.
V-피트(α)의 사면은 반극성의 특성을 갖기 때문에 극성의 특성을 갖는 제2 n형 반도체층(230)의 성장방향면 보다 도펀트가 결정에 침투하기 어려울 수 있다. 따라서 V-피트(α)의 사면은 도핑이 잘 이루어지지 않고, 그에 따라 주변 영역보다 고저항의 특성을 갖게 될 수 있다. 또한 고저항의 특성을 갖게 됨에 따라, V-피트(α)의 사면은 높은 에너지 베리어층을 형성하게 된다. 이러한 높은 에너지 베리어층은 V-피트(α) 사면에서 상대적으로 성장 속도가 낮아, 에너지 밴드갭이 상대적으로 낮은 InGaN층이 잘 형성되지 못하는 것에 따라 밴드갭이 증가하여 생기는 것으로 알려져 있다. 따라서 활성층(400) 내의 전자가 관통 전위(200a)를 통해 빠져나가지 못하게 되고, 결과적으로 관통 전위(200a)로 전류가 흐르는 것을 방지하여, 정전 방전(electrostatic discharge, ESD)에 의한 반도체 발광 소자의 손상을 방지할 수 있다.
초격자층(300)은 제2 n형 반도체층(230) 상에 위치할 수 있다. 초격자층(300)은 (Al, In, Ga)N과 같은 질화물 반도체층을 포함하며, 복수의 층으로 적층된 구조를 포함할 수 있다. 또한 초격자층(300)은 밴드갭이 작은 층과 밴드갭이 큰 층이 교대로 적층된 구조를 포함할 수 있다. 예를 들어, 초격자층(300)은 InGaN층과 GaN층이 교대로 반복 적층된 구조 또는 InGaN층과 InAlGaN층이 교대로 반복 적층된 구조를 포함할 수 있다.
초격자층(300)은 질화물 반도체층 및 질화물 반도체층과 결정 구조가 다른 기판(100) 사이에 내재된 격자 부정합으로 인한 스트레스 및 스트레인이 활성층(400)에 전달되는 것을 감소시켜 전위와 같은 결함이 전파되는 것을 방지할 수 있다. 따라서, 초격자층(300)에 의해 활성층(400)의 결정품질이 향상될 수 있다.
또한 도 2를 참조하면, 초격자층(300)은 제2 n형 반도체층(230)의 성장방향면과 동일한 방향으로 성장될 수 있고, 또한 V-피트(α)의 사면 상에도 형성될 수 있다. 즉, 초격자층(300)에 의해 V-피트(α)의 일부가 메워질 수 있다.
다만, 앞서 언급된 것처럼 V-피트(α)의 사면은 상대적으로 성장속도가 낮은 특성을 갖고, 그에 따라 V-피트(α)의 사면 상에 형성된 초격자층(300)의 두께는 제2 n형 반도체층(230)의 성장면과 동일한 방향으로 성장된 초격자층(300)의 두께보다 더 얇을 수 있다. 이러한 특성에 기인하여 제2 n형 반도체층(230)에 형성된 V-피트(α)의 크기가 증가할 수 있다. 즉, V-피트(α)의 두께는 초격자층(300)의 두께만큼 더 증가할 수 있고, 그 직경 또한 두께가 증가하는 것에 비례하여 증가할 수 있다.
활성층(400)은 초격자층(300) 상에 위치할 수 있다. 활성층(400)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하는 층이다. 활성층(400)은 장벽층(400a)과 양자 우물층(400b)이 교대로 반복 적층된 다중양자우물 구조를 포함할 수 있다. 장벽층(400a)의 두께는 양자 우물층(400b)의 두께에 비해 더 두껍게 형성될 수 있다. 예를 들어 장벽층(400a)은 5nm의 두께를 갖고, 양자 우물층(400b)은 3nm 의 두께를 가질 수 있다.
장벽층(400a)은 양자 우물층(400b)에 비해 에너지 밴드갭이 넓은 질화물 반도체층, 예컨데, GaN층, InGaN층, AlGaN층 또는 AlInGaN층을 포함할 수 있다. 양자 우물층(400b)은 장벽층(400a)보다 상대적으로 에너지 밴드갭이 좁은 질화물 반도체층을 포함할 수 있다. 예를 들어, 활성층(400)은 GaN층을 포함하는 장벽층(400a)과 InGaN층을 포함하는 양자 우물층(400b)이 반복하여 교대로 적층된 구조를 포함할 수 있다. 양자 우물층(400b)의 질화물 반도체층의 조성비를 조절함으로써, 활성층(400)에서 원하는 광의 파장의 광이 방출되도록 제어 할 수 있다. 특히, 본 발명의 일 실시예에 따른 반도체 발광 소자는 GaN층의 장벽층(400a)과 InGaN층의 양자 우물층(400b)을 포함할 수 있고, 그에 따라 청색(blue)이나 녹색(green) 파장의 광을 방출 할 수 있다.
활성층(400)의 장벽층(400a) 및 양자 우물층(400b)은 활성 영역의 결정 품질을 향상시키기 위해 불순물이 도핑되지 않은 언도프층으로 형성될 수 있다. 다만, 활성층(400)은 순방향 전압을 낮추기 위해 일부 또는 전체 활성 영역 내에 불순물이 도핑될 수 있다.
활성층(400)은 형성 순서 및 성장 방법에 따라 구분되는 제1 활성층(410), 제2 활성층(430) 제3 활성층(450)을 포함할 수 있다. 제1 활성층(410), 제2 활성층(430) 및 제3 활성층(450)은 각각 적어도 하나 이상의 장벽층(400a) 및 양자 우물층(400b)을 포함할 수 있다.
도 1을 참조하면, 제1 활성층(410)은 초격자층(300) 상에 위치하되, 장벽층(400a)과 양자 우물층(400b)이 교대로 적층된 구조를 포함할 수 있다. 제1 활성층(410)이 포함하는 장벽층(400a) 및 양자 우물층(400b)의 개수는 반도체 발광 소자에서 구현하고자 하는 V-피트(α)의 크기와 관련된다. 제1 활성층(410)도 초격자층(300)과 마찬가지로 질화물 반도체층의 성장방향면과 다른면을 포함하는 V-피트(α)의 사면 상에도 형성될 수 있다. 즉, 제1 활성층(410) 의해 V-피트(α)의 일부가 메워질 수 있다. 다만, V-피트(α)의 사면은 상대적으로 성장속도가 낮은 특성을 갖고, 그에 따라 V-피트(α)의 사면 상에 형성된 제1 활성층(410)의 두께는 초격자층(300) 상에 형성된 제1 활성층(410) 두께와 비교하여 매우 얇을 수 있다. 이러한 특성에 기인하여 제2 n형 반도체층(230) 및 초격자층(300)에 형성된 V-피트(α)의 크기가 증가할 수 있다. 즉, V-피트(α)의 두께는 제1 활성층(410)의 두께만큼 더 증가할 수 있고, 그 직경 또한 두께가 증가하는 것에 비례하여 증가할 수 있다.
결과적으로, V-피트(α)의 크기는 제2 n형 반도체층(230), 초격자층(300) 및 제1 활성층(410)의 두께에 의해 결정될 수 있다.
V-피트(α)에 의한 ESD 개선 효과를 기대하기 위해, V-피트(α)는 최소한 일정 크기 이상을 가져야 한다. 따라서, 제1 활성층(410)은 V-피트(α)의 직경이 최소 100nm를 초과할 수 있기 위한 두께를 가져야 하며, 그에 따른 복수의 장벽층(400a)과 양자 우물층(400b)을 포함할 수 있다. 또는 제2 n형 반도체층(230) 및 초격자층(300)을 관통하여 형성된 V-피트(α)의 두께가 충분히 큰 경우, 제1 활성층(410)은 생략될 수 있다. 이 경우 V-피트(α)의 크기는 제2 n형 반도체층(230), 초격자층(300)의 두께에 의해 결정될 수 있다.
제2 활성층(430)은 제1 활성층(410) 상에 위치할 수 있다. 제2 활성층(430)은 제1 활성층(410)과 마찬가지로 적어도 하나의 장벽층(400a)과 양자 우물층(400b)을 포함할 수 있고, 따라서 제2 활성층(430)은 장벽층(400a) 형성 공정과 양자 우물층(400b) 형성 공정의 교대 반복을 통해 형성될 수 있다.
다만, 제2 활성층(430)이 포함하는 적어도 하나의 장벽층(400a)의 성장 조건은 제1 활성층(410)이 포함하는 적어도 하나의 장벽층(400a)의 성장 조건과 다를 수 있다. 먼저 제2 활성층(430)이 포함하는 적어도 하나의 장벽층(400a)은 캐리어 가스로 N2뿐만 아니라 H2가 함께 사용될 수 있고, 또한 챔버 내로 유입되는 단위 시간당 소스의 양을 제어하여 낮은 성장 속도로 성장될 수 있다. 또한 제2 활성층(430)이 포함하는 장벽층(400a)은 비교적 높은 온도, 예를 들어 대략 900의 온도에서 성장될 수 있다. 제2 활성층(430)의 성장에 있어서, 캐리어 가스로 H2가 사용됨에 따라, 제2 활성층(430)은 제1 활성층(410)과 달리 H2를 다량으로 포함할 수 있다.
캐리어 가스로 H2가 이용되고, 고온에서 주입되는 소스 양의 제어를 통해 낮은 성장률로 제2 활성층(430)이 성장되는 경우, 제2 활성층(430)의 성장은 수평 방향으로 촉진될 수 있다. H2는 N2에 비해 분자량이 매우 가벼워 챔버에 가해지는 열에너지에 의해 매우 큰 운동 에너지를 얻을 수 있고, 그에 따라 챔버 내로 유입되는 Ga, N 등의 소스를 제1 활성층(410) 상의 광범위한 영역에 증착 시킬 수 있어 제2 활성층(430)의 수평 방향 성장이 촉진될 수 있다.
또한 운동량이 큰 H2에 의해 V-피트(α) 내에서도 Ga, N 등의 소스가 증착되는 양이 증가할 수 있다. 제2 활성층(430)의 장벽층(400a) 형성 공정 및 양자 우물층(400b)의 형성 공정이 교대로 반복됨에 따라, 도 2에 도시된 것처럼, 제2 n형 반도체층(230), 초격자층(300) 및 제1 활성층(410)을 관통하여 형성된 V-피트(α)가 점차 채워질 수 있다. 즉, 도 2에 도시된 것처럼, 제2 활성층(430)이 성장됨에 따라 V-피트(α)의 직경이 점차 감소하면서 V-피트(α)의 내부가 장벽층(400a) 및 양자 우물층(400b)에 의해 메워 지게 되고 결과적으로 제2 활성층(430)에 의해 V-피트(α)가 완전히 메워질 수 있다.
제3 활성층(450)이 제2 활성층(430) 상에 형성될 수 있다. 제2 활성층(430)에 의해 V-피트(α)가 완전히 메워질 수 있고, 따라서 제2 활성층(430) 상에 위치하는 제3 활성층(450), 특히 V-피트(α) 상에 위치하는 제3 활성층(430)은 연속하는 적어도 하나의 양자 우물층(400b)을 포함할 수 있다. 또한, 상기 양자 우물층(400b)은 플랫한 구조를 가질 수 있다. 이와 같은 연속하면서 플랫한 구조의 양자 우물층(400b)에 의해 반도체 발광 소자는 V-피트(α)를 포함하면서도 충분한 발광 영역을 확보할 수 있다.
또한 제3 활성층(450)은 적어도 하나의 장벽층(400a)을 더 포함할 수 있다. 제3 활성층(450)의 장벽층(400a)의 성장 조건은 상기 제2 활성층(430)의 장벽층(400a)의 성장 조건과 동일할 수 있다. 또는 제3 활성층(450)의 장벽층(400a)의 성장 조건은 상기 제1 활성층(410)의 장벽층(400a)의 성장 조건과 동일할 수 있다.
결과적으로, 본원 발명에 따른 반도체 발광 소자는 V-피트(α)를 포함하면서도, 상기 V-피트(α) 상에 위치하는 양자 우물층(400b)을 포함하여 출력의 감소 없이, ESD 개선 효과를 기대할 수 있다.
전자 차단층(500)은 활성층(400) 상에 형성될 수 있다. 전자 차단층(500)은 활성층(400)으로부터 전자가 p형 반도체층(600)으로 오버 플로우되는 것을 방지할 수 있다. 전자 차단층(500)은 일반적으로 p형 반도체층(600)보다 넓은 에너지 밴드갭을 갖는 질화물 반도체층을 포함할 수 있다.
p형 반도체층(600)은 전자 차단층(500) 상에 형성될 수 있다. p형 반도체층(600)은 (Al, In, Ga)N과 같은 질화물 반도체층을 포함할 수 있으며, MOCVD 등의 기술을 이용하여 전자 차단층(500) 상에 성장될 수 있다. p형 반도체층(600)은 p형 도펀트, 예를 들어 Mg 도펀트를 포함할 수 있다.
도 3 내지 도 11은 본 발명의 일 실시예에 따른 반도체 발광 소자의 제조 방법을 나타낸다.
반도체 발광 소자의 질화물 반도체층은 기판(100)을 챔버 내에 배치시키고, MOCVD(Metal Organic Chemical Vapor Depositin) 기술을 이용하여 기판(100) 상에서 성장될 수 있다. 따라서 이하 설명에서 제시되는 반도체 발광 소자의 제조 방법은 MOCVD 기술을 이용하여 질화물 반도체층을 성장하는 경우에 적용될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, MBE(Molecular Beam Epitaxy), HVPE(Hydride Vapor Phase Epitaxy) 등을 이용하여 질화물 반도체층을 성장시키는 경우도 본 발명의 범위에 포함될 수 있다.
도 3을 참조하면, 먼저 기판(100)을 준비한다. 기판(100)은 질화물 반도체층과 결정구조가 다른 이종 기판, 예를 들어 사파이어 기판일 수 있다. 사파이어 기판은 c면 성장면(극성)을 갖는다.
도 4를 참조하면, 제1 n형 반도체층(210)이 상기 기판(100) 상에 형성될 수 있다.
제1 n형 반도체층(210)은 3족 원소 소스, N소스 및 n형 도펀트 전구체(precursor)를 챔버 내에 유입시켜 성장시킴으로써 형성될 수 있다. 예를 들어, TMGa(Trimethylgallum) 또는 TEGa(Triethygallium)와 같은 Ga 소스, NH3와 같은 N 소스 및 Si 도펀트 전구체를 챔버 내에 유입시켜 n형 GaN층을 성장시켜 제1 n형 반도체층(210)을 형성할 수 있다.
제1 n형 반도체층(210)은 비교적 고온에서 성장되어 비교적 낮은 결함 밀도를 가질 수 있다. 예를 들어 제1 n형 반도체층(210)은 대략 1000 이상의 고온에서 성장될 수 있다. 또한, 제1 n형 반도체층(210)은 단일층 또는 다중층으로 형성될 수 있다.
여기서, 제1 n형 반도체층(210)은 기판(100)과 상이한 격자 상수를 갖고, 그에 따라 격자 부정합 전위, 예를 들어 관통 전위(210a)를 포함할 수 있다. 비록 도 4에서는 하나의 관통 전위(210a)를 개시하지만, 실시예에 따라 제1 n형 반도체층(210)은 복수개의 관통 전위를 포함할 수 있다.
본 발명의 일 실시예에 따른 반도체 발광 소자는 상기 기판(100)과 제1 n형 반도체층(210) 사이에 위치하되, 기판과 제1 n형 반도체층의 격자상수 부정합에 따른 스트레스 및 스트레인을 완화하는 역할을 하는 버퍼층(미도시)의 형성 공정을 더 포함할 수 있다.
도 5를 참조하면, 제2 n형 반도체층(230)이 상기 제1 n형 반도체층(210) 상에 형성될 수 있다.
제2 n형 반도체층(230)은 3족 원소 소스 및 N소스를 챔버 내에 유입시키면서, n형 도펀트 전구체(precursor)를 함께 유입하여 성장시킴으로써 형성될 수 있다. 이 경우 제2 n형 반도체층(230)이 제1 n형 반도체층(210)과 비교하여 낮은 도핑 농도를 가질 수 있도록 챔버 내로 n형 도펀트 전구체(precursor)의 유입량을 조절할 수 있다. 또는 제2 n형 반도체층(230) 언도핑 GaN층 또는 InGaN층을 포함할 수 있고, 이 경우 n형 도펀트 전구체(precursor)는 챔버 내로 유입되지 않을 수 있다.
또한, 제2 n형 반도체층(230)은 비교적 저온에서 상기 제1 n형 반도체층(210) 상에 형성될 수 있다. 예를 들어, 제2 n형 반도체층(230)은 대략 800 내지 900의 저온에서 형성될 수 있다. 이에 따라 제2 n형 반도체층(230)은 제1 n형 반도체층(210)에 비해 비교적 높은 결함 밀도를 가질 수 있다.
상기 제2 n형 반도체층(230)이 상대적으로 높은 결함 밀도를 갖도록 형성됨으로써, 제2 n형 반도체층(230)은 V-피트(α)가 발생되는 시발점 내지 시드(seed)를 제공할 수 있다. 특히 제2 n형 반도체층(230)이 In을 포함하는 경우, In은 V-피트(α)의 생성을 촉진 시킬 수 있다. V-피트(α )는 상기 제1 n형 반도체층(210)이 포함하는 관통 전위의 위치에 대응하여 형성될 수 있다. 제2 n형 반도체층(230)의 성장 조건 제어를 통해 V-피트(α)의 크기, 즉 높이 및 직경(d1)을 조절할 수 있다.
비록 도 5에서, 설명의 편의를 위해 하나의 V-피트(α)를 개시하지만, 다른 실시예에 따라 제2 n형 반도체층(230)은 복수개의 V-피트(α)를 포함할 수 있으며, 복수개의 V-피트(α) 서로 동일하거나 다른 크기를 가질 수 있다.
도 6을 참조하면, 초격자층(300)은 상기 제2 n형 반도체층(230) 상에 형성될 수 있다. 초격자층(300)은 InGaN층과 GaN층이 교대로 반복 적층된 구조 또는 InGaN층과 InAlGaN층이 교대로 반복 적층된 구조를 포함할 수 있다.
초격자층(300)은 챔버 내에서, MOCVD 기술을 이용하여 제2 n형 반도체층(230) 상에서 성장되어 형성될 수 있다. 초격자층(300)은 제2 n형 반도체층(230)과 유사한 온도 범위에서 성장될 수 있다. 즉, 초격자층(300)은 상대적으로 저온, 예를 들어, 800 내지 900의 온도에서 성장될 수 있다.
또한 도 6을 참조하면, 초격자층(300)은 질화물 반도체층의 성장방향면과 다른 면을 포함하는 V-피트(α)의 사면 상에도 형성될 수 있다. 즉, 초격자층(300)에 의해 V-피트(α)의 일부가 메워질 수 있다. 다만, V-피트(α)의 사면은 상대적으로 성장속도가 낮은 특성을 갖고, 그에 따라 V-피트(α)의 사면 상에 형성된 초격자층(300)의 두께는 제2 n형 반도체층(230) 상에 형성된 초격자층(300)의 두께와 비교하여 매우 얇을 수 있다. 이러한 특성에 기인하여 제2 n형 반도체층(230)에 형성된 V-피트(α)의 크기가 증가할 수 있다. 즉, V-피트ㅍ의 두께는 초격자층(300)의 두께만큼 더 증가할 수 있고, 그 직경(d2) 또한 두께가 증가하는 것에 비례하여 증가할 수 있다.
도 7 내지 도 9를 참조하면, 활성층(400)은 초격자층(300) 상에 형성될 수 있다. 활성층은 형성 순서 및 방법에 따라 제1 활성층(410), 제2 활성층(430) 및 제3 활성층(450)으로 구분될 수 있다.
도 7을 참조하면, 제1 활성층(410)은 초격자층(300) 상에 형성될 수 있다. 제1 활성층(410)은 적어도 하나의 장벽층(400a) 및 양자 우물층(400b)을 포함할 수 있다. 따라서, 제1 활성층(410)은 장벽층(400a)의 형성 공정과 양자 우물층(400b)의 형성 공정의 교대 반복을 통해 형성될 수 있다. 예를 들어, 장벽층(400a)이 GaN층을 포함하는 경우 챔버 내로 Ga 소스, N 소스 및 N2 캐리어를 주입하여 장벽층을 성장시킬 수 있다. 또한, 양자 우물층(400b)이, 예를 들어, InGaN층을 포함하는 경우 챔버 내로 In 소스, Ga 소스, N 소스 및 N2 캐리어를 주입하여 양자 우물층(400b)을 성장 시킬 수 있다. 이러한 장벽층(400a)과 양자 우물층(400b)을 성장시키는 공정을 교대로 반복하여 제1 활성층(410)을 형성할 수 있다.
V-피트(α)의 두께는 제1 활성층(410)의 두께만큼 더 증가할 수 있고, 그 직경(d3) 또한 두께가 증가하는 것에 비례하여 증가할 수 있다.
V-피트(α)에 의한 ESD 개선 효과를 기대하기 위해, V-피트(α)는 최소한 일정 크기 이상을 가져야 한다. 따라서, 제1 활성층(410)은 V-피트(α)의 직경(d3)이 최소 100nm를 초과할 수 있기 위한 두께를 가져야 하며, 그에 따른 복수의 장벽층(400a)과 양자 우물층(400b)을 포함할 수 있다. 또는 제2 n형 반도체층(230) 및 초격자층(300)을 관통하여 형성된 V-피트(α)의 두께가 충분히 큰 경우, 제1 활성층(410) 형성 공정은 생략될 수 있다.
도 8을 참조하면, 제2 활성층(430)은 제1 활성층(410) 상에 형성될 수 있다. 제2 활성층(430)은 장벽층(400a) 형성 공정과 양자 우물층(400b) 형성 공정의 교대 반복을 통해 형성될 수 있다.
제2 활성층(430)이 포함하는 적어도 하나의 장벽층(400a)은 캐리어 가스로 N2뿐만 아니라 H2가 함께 사용되어 성장될 수 있고, 또한 챔버 내로 유입되는 단위 시간당 소스의 양을 제어하여 낮은 성장 속도로 성장될 수 있다. 또한 제2 활성층(430)이 포함하는 장벽층(400a)은 비교적 높은 온도, 예를 들어 대략 900의 온도에서 성장될 수 있다. 제2 활성층(430)의 성장에 있어서, 캐리어 가스로 H2가 상용됨에 따라, 제2 활성층(430)은 제1 활성층(410)과 달리 H2를 포함할 수 있다.
이와 같은 조건에서 성장되는 제2 활성층(430)은, 앞서 언급된 것처럼 제1 활성층(410) 상의 광범위한 영역에 증착 될 수 있어, 결과적으로 제2 활성층(430)의 수평 방향 성장이 촉진될 수 있다.
또한 운동량이 큰 H2에 의해 V-피트(α) 내에서도 Ga, N 등의 소스가 증착되는 양이 증가할 수 있다. 제2 활성층(430)이 성장됨에 따라 V-피트(α)의 직경이 점차 감소하면서 V-피트의 내부가 제2 활성층(430)의 장벽층(400a) 및 양자 우물층(400b)에 의해 채워 지게 된다. 일 실시예에 따라 제2 활성층(430)에 의해 V-피트(α)가 완전히 채워질 수 있다.
도 9를 참조하면, 제3 활성층(450)이 제2 활성층(430) 상에 형성될 수 있다. 제2 활성층(430)에 의해 V-피트(α)가 부분적으로 또는 완전히 채워질 수 있고, 따라서 제2 활성층(430) 상에 위치하는 제3 활성층(450)은 연속하는 적어도 하나의 양자 우물층(400b)을 포함할 수 있다. 또한, 상기 양자 우물층(400b)은 플랫한 구조를 가질 수 있다. 이와 같이, V-피트(α) 상에 위치하되, 연속하면서 플랫한 구조의 양자 우물층(400b)에 의해 EDS 개선 효과를 포함하면서도 충분한 발광 영역이 확보되는 반도체 발광 소자를 구현할 수 있다.
제3 활성층(450)의 장벽층(400a)의 성장 조건은 상기 제2 활성층(430)의 장벽층(400a)의 성장 조건과 동일할 수 있다. 또는 제3 활성층(450)의 장벽층(400a)의 성장 조건은 상기 제1 활성층(410)의 장벽층(400a)의 성장 조건과 동일할 수 있다.
도 10을 참조하면, 전자 차단층(500)은 활성층(400) 상에 형성될 수 있다. 전자 차단층(500)은 일반적으로 p형 반도체층(600)보다 넓은 에너지 밴드갭을 갖는 질화물 반도체층을 포함할 수 있다.
도 11을 참조하면, p형 반도체층(600)은 전자 차단층(500) 상에 형성될 수 있다. p형 반도체층(600)은 (Al, In, Ga)N과 같은 질화물 반도체를 포함할 수 있으며, MOCVD 등의 기술을 이용하여 전자 차단층(500) 상에 성장될 수 있다. p형 반도체층(600)은 p형 도펀트, 예를 들어 Mg 도펀트를 포함할 수 있다.

Claims (14)

  1. 제1 n형 반도체층;
    상기 제1 n형 반도체층 상에 배치되고 V-피트를 발생시키는 제2 n형 반도체층;
    상기 제2 n형 반도체층 상에 배치된 초격자층;
    상기 초격자층 상에 배치된 활성층; 및
    상기 활성층 상에 배치된 p형 반도체층을 포함하고,
    상기 초격자층 및 상기 활성층은 상기 제2 n형 반도체층을 덮되,
    상기 초격자층 및 상기 활성층은 상기 제2 n형 반도체층에 생성된 V-피트의 사면을 덮는 반도체 발광 소자.
  2. 청구항 1에 있어서,
    상기 초격자층은 상기 제2 n형 반도체층의 성장면과 동일한 방향에서 상기 제2 n형 반도체층 상에 배치됨과 아울러, 상기 V-피트이 사면 상에도 배치되며,
    상기 V-피트의 사면 상에 배치된 초격자층의 두께는 상기 제2 n형 반도체층의 성장면과 동일한 방향으로 성장된 초격자층의 두께보다 얇은 반도체 발광 소자.
  3. 청구항 1에 있어서,
    상기 V-피트의 사면 상에 형성된 활성층 중 상기 V-피트의 사면에 가장 가까운 장벽층 및 양자 우물층의 두께는 상기 제2 n형 반도체층의 성장면과 동일한 방향으로 성장된 활성층 중 상기 초격자층에 가장 가까운 장벽층 및 양자 우물층의 두께보다 얇은 반도체 발광 소자.
  4. 청구항 1에 있어서,
    상기 V-피트의 최 상단의 직경은 100nm 보다 크거나 같은 반도체 발광 소자.
  5. 청구항 1에 있어서,
    상기 제2 n형 반도체층의 n형 불순물 농도는 상기 제1 n형 반도체층 내의 n형 불순물 농도보다 낮은 반도체 발광 소자.
  6. 청구항 1에 있어서,
    상기 활성층은 청색 또는 녹색 파장의 광을 방출하는 반도체 발광 소자.
  7. 청구항 1에 있어서,
    상기 활성층과 상기 p형 반도체층 사이에 배치된 전자 차단층을 더 포함하는 반도체 발광 소자.
  8. 청구항 1에 있어서,
    상기 활성층은 복수의 장벽층 및 복수의 양자 우물층이 교대로 적층된 구조를 포함하며,
    상기 복수의 장벽층은 서로 다른 두께를 갖는 장벽층들을 포함하며,
    상기 복수의 양자 우물층은 서로 다른 두께를 갖는 양자 우물층들을 포함하는 반도체 발광 소자.
  9. 청구항 8에 있어서,
    상기 장벽층은 GaN층을 포함하고, 상기 양자 우물층은 InGaN층을 포함하는 반도체 발광 소자.
  10. 청구항 1에 있어서,
    상기 제1 n형 반도체층은 전위를 포함하되,
    상기 제1 n형 반도체층의 결정 품질은 상기 제2 n형 반도체층의 결정 품질에 비해 양호한 반도체 발광 소자.
  11. 청구항 10에 있어서,
    상기 V-피트는 상기 제1 n형 반도체층의 전위의 위치에 대응하여 상기 제2 n형 반도체층으로부터 형성되는 반도체 발광 소자.
  12. 청구항 10에 있어서,
    상기 V-피트는 상기 제1 n형 반도체층의 전위의 위치에 대응하여 형성된 반도체 발광 소자.
  13. 청구항 1에 있어서,
    상기 초격자층은 상기 V-피트의 직경 및 높이의 증가에 관여하는 반도체 발광 소자.
  14. 청구항 1에 있어서,
    상기 활성층은,
    상기 n형 반도체층 상에 위치하되, 상기 V-피트의 직경 및 높이의 증가에 관여하는 제1 활성층을 포함하는 반도체 발광 소자.
KR1020210143143A 2017-03-09 2021-10-26 반도체 발광 소자 KR20210134531A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210143143A KR20210134531A (ko) 2017-03-09 2021-10-26 반도체 발광 소자

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170029931A KR102320022B1 (ko) 2017-03-09 2017-03-09 반도체 발광 소자
KR1020210143143A KR20210134531A (ko) 2017-03-09 2021-10-26 반도체 발광 소자

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170029931A Division KR102320022B1 (ko) 2017-03-09 2017-03-09 반도체 발광 소자

Publications (1)

Publication Number Publication Date
KR20210134531A true KR20210134531A (ko) 2021-11-10

Family

ID=63445701

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170029931A KR102320022B1 (ko) 2017-03-09 2017-03-09 반도체 발광 소자
KR1020210143143A KR20210134531A (ko) 2017-03-09 2021-10-26 반도체 발광 소자

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020170029931A KR102320022B1 (ko) 2017-03-09 2017-03-09 반도체 발광 소자

Country Status (3)

Country Link
US (1) US10522716B2 (ko)
KR (2) KR102320022B1 (ko)
CN (1) CN108574031A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023167523A1 (ko) * 2022-03-03 2023-09-07 서울바이오시스주식회사 모놀리식 다색 소자 및 그것을 갖는 발광 모듈

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016103346A1 (de) * 2016-02-25 2017-08-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips und strahlungsemittierender Halbleiterchip
EP3567642B1 (en) * 2017-01-04 2023-12-13 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device and light emitting device package comprising same
JP6405430B1 (ja) * 2017-09-15 2018-10-17 日機装株式会社 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
TWI780167B (zh) * 2018-06-26 2022-10-11 晶元光電股份有限公司 半導體基底以及半導體元件
KR102491857B1 (ko) * 2020-04-23 2023-01-27 삼성전자주식회사 표시 장치
US11621370B2 (en) * 2020-06-19 2023-04-04 Seoul Viosys Co., Ltd. Single chip multi band led and application thereof
CN113451466B (zh) * 2020-10-29 2022-08-05 重庆康佳光电技术研究院有限公司 一种led芯片、制备方法及背光模组、显示屏
CN112736174A (zh) * 2021-01-04 2021-04-30 宁波安芯美半导体有限公司 一种深紫外led外延结构及其制备方法
US20230076963A1 (en) * 2021-08-24 2023-03-09 Seoul Viosys Co., Ltd. Light emitting diode and light emitting device having the same
CN116454186A (zh) * 2023-06-15 2023-07-18 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117153974B (zh) * 2023-10-26 2024-02-20 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN117133841B (zh) * 2023-10-26 2024-01-30 江西兆驰半导体有限公司 InGaN基绿光发光二极管外延片及其制备方法、LED

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6136626A (en) * 1994-06-09 2000-10-24 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device and production method thereof
US7446345B2 (en) * 2005-04-29 2008-11-04 Cree, Inc. Light emitting devices with active layers that extend into opened pits
US20070153851A1 (en) * 2005-12-15 2007-07-05 Palo Alto Research Center Incorporated On-chip integration of passive and active optical components enabled by hydrogenation
CN101452980B (zh) * 2007-11-30 2012-03-21 展晶科技(深圳)有限公司 三族氮化合物半导体发光二极管的制造方法
TW201007981A (en) * 2008-08-11 2010-02-16 Advanced Optoelectronic Tech Light emitting device and reduced polarization interlayer thereof
KR101521259B1 (ko) * 2008-12-23 2015-05-18 삼성전자주식회사 질화물 반도체 발광소자 및 그 제조방법
US8129205B2 (en) * 2010-01-25 2012-03-06 Micron Technology, Inc. Solid state lighting devices and associated methods of manufacturing
KR101683898B1 (ko) * 2010-06-21 2016-12-20 엘지이노텍 주식회사 발광 소자
JP2012169383A (ja) * 2011-02-11 2012-09-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子およびその製造方法
US9178114B2 (en) * 2011-09-29 2015-11-03 Manutius Ip, Inc. P-type doping layers for use with light emitting devices
JP5881393B2 (ja) * 2011-12-06 2016-03-09 国立大学法人山口大学 窒化物半導体発光素子およびその製造方法
JP5853921B2 (ja) * 2012-09-26 2016-02-09 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
US20140225059A1 (en) * 2013-02-08 2014-08-14 Bridgelux, Inc. LED with Improved Injection Efficiency
JP6010869B2 (ja) * 2013-09-25 2016-10-19 豊田合成株式会社 Ｉｉｉ 族窒化物半導体発光素子
CN103594579B (zh) * 2013-11-06 2016-04-13 南昌黄绿照明有限公司 一种氮化物发光二极管的外延结构
KR102075987B1 (ko) * 2014-02-04 2020-02-12 삼성전자주식회사 질화물 반도체 발광소자
KR102188493B1 (ko) * 2014-04-25 2020-12-09 삼성전자주식회사 질화물 단결정 성장방법 및 질화물 반도체 소자 제조방법
JP2016063176A (ja) * 2014-09-22 2016-04-25 スタンレー電気株式会社 半導体発光素子
JP6433246B2 (ja) * 2014-11-07 2018-12-05 スタンレー電気株式会社 半導体発光素子
JP2016178173A (ja) * 2015-03-19 2016-10-06 豊田合成株式会社 発光素子およびその製造方法
JP6651167B2 (ja) * 2015-03-23 2020-02-19 スタンレー電気株式会社 半導体発光素子及びその製造方法
JP6605213B2 (ja) * 2015-03-23 2019-11-13 スタンレー電気株式会社 半導体発光素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023167523A1 (ko) * 2022-03-03 2023-09-07 서울바이오시스주식회사 모놀리식 다색 소자 및 그것을 갖는 발광 모듈

Also Published As

Publication number Publication date
KR20180103268A (ko) 2018-09-19
CN108574031A (zh) 2018-09-25
US20180261724A1 (en) 2018-09-13
US10522716B2 (en) 2019-12-31
KR102320022B1 (ko) 2021-11-02

Similar Documents

Publication Publication Date Title
KR102320022B1 (ko) 반도체 발광 소자
US9287367B2 (en) Semiconductor device and method of manufacturing the same
KR102354508B1 (ko) 고효율 장파장 발광 소자
KR100448662B1 (ko) 질화물반도체소자 및 그 제조방법
US9620671B2 (en) Nitride semiconductor light emitting element and method for manufacturing same
US8623683B2 (en) Method of fabricating a nitride semiconductor light emitting device
US8835902B2 (en) Nano-structured light-emitting devices
US10109767B2 (en) Method of growing n-type nitride semiconductor, light emitting diode and method of fabricating the same
US20130307001A1 (en) n-AlGaN THIN FILM AND ULTRAVIOLET LIGHT EMITTING DEVICE INCLUDING THE SAME
KR20160105126A (ko) 스트레인 강화된 웰층을 갖는 발광 다이오드
WO2018163824A1 (ja) 半導体発光素子および半導体発光素子の製造方法
KR101928479B1 (ko) 3족 질화물 반도체 발광소자
KR102131697B1 (ko) 정전기 방전 특성이 향상된 반도체 소자 및 그 제조 방법
KR102459379B1 (ko) 고효율 장파장 발광 소자
JP2019033284A (ja) 半導体発光素子および半導体発光素子の製造方法
JP2009076864A (ja) 窒化物系発光素子
KR101669638B1 (ko) n형 질화물 반도체층의 성장 방법, 발광 다이오드 및 그 제조 방법
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
TW201316548A (zh) 半導體發光裝置
JP2008227103A (ja) ＧａＮ系半導体発光素子
KR20160105177A (ko) 고효율의 발광 다이오드
KR102224109B1 (ko) 발광소자, 발광소자 제조방법 및 조명시스템
KR101373804B1 (ko) 백색 발광다이오드 및 그 제조방법
KR101850537B1 (ko) 반도체 소자
KR20160117020A (ko) 고효율의 발광 다이오드

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X601 Decision of rejection after re-examination