JP6690868B2 - ノイズ検出回路 - Google Patents
ノイズ検出回路 Download PDFInfo
- Publication number
- JP6690868B2 JP6690868B2 JP2019559468A JP2019559468A JP6690868B2 JP 6690868 B2 JP6690868 B2 JP 6690868B2 JP 2019559468 A JP2019559468 A JP 2019559468A JP 2019559468 A JP2019559468 A JP 2019559468A JP 6690868 B2 JP6690868 B2 JP 6690868B2
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- circuit
- potential
- resistor
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims description 96
- 239000003990 capacitor Substances 0.000 claims description 42
- 238000010586 diagram Methods 0.000 description 22
- 230000001052 transient effect Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/26—Measuring noise figure; Measuring signal-to-noise ratio
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Measurement Of Current Or Voltage (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
この発明は、コンパレータを備えるノイズ検出回路に関するものである。
プリント基板に適用されるＥＭＣ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｃｏｍｐａｔｉｂｉｌｉｔｙ）試験として、静電気放電、雷サージ、電気的ファストトランジェントバーストなどの過渡的な電磁ノイズに対する耐性評価試験がある。
耐性評価試験において、過渡的な電磁ノイズの特性を測定して、プリント基板上のノイズ伝搬経路を特定するために、ＥＭＣ測定用のアンテナが取り付けられたオシロスコープなどの計測器を用いることがある。
しかしながら、オシロスコープなどの計測器は、大型で、持ち運びが困難であるため、持ち運びが容易な小型のノイズ検出回路が求められる。
耐性評価試験において、過渡的な電磁ノイズの特性を測定して、プリント基板上のノイズ伝搬経路を特定するために、ＥＭＣ測定用のアンテナが取り付けられたオシロスコープなどの計測器を用いることがある。
しかしながら、オシロスコープなどの計測器は、大型で、持ち運びが困難であるため、持ち運びが容易な小型のノイズ検出回路が求められる。
以下の特許文献１には、２つのコンパレータと、ピーク検出器と、リセット回路とを備えるノイズ検出回路が開示されている。
２つのコンパレータは、アンテナにより受信された信号の保持と、アンテナにより受信された信号のリセットとを行うＲＳフリップフロップ回路を構成している。
２つのコンパレータは、アンテナにより受信された信号の保持と、アンテナにより受信された信号のリセットとを行うＲＳフリップフロップ回路を構成している。
従来のノイズ検出回路は、コンパレータを２つ備えている。コンパレータは、能動素子であり、一般的に、抵抗、コンデンサなどの受動素子と比べて大型である。このため、コンパレータを２つ備える従来のノイズ検出回路は、回路規模が大きくなってしまうという課題があった。
この発明は上記のような課題を解決するためになされたもので、１つのコンパレータを備えるだけで、ノイズを検出することができるノイズ検出回路を得ることを目的とする。
この発明に係るノイズ検出回路は、第１の入力端子及び第２の入力端子並びに出力端子とを有しており、第１の入力端子の電位と第２の入力端子の電位とを比較し、出力端子から電位の比較結果を出力するコンパレータと、第１の基準電圧を第１の入力端子に印加する第１の基準電圧印加回路と、第２の基準電圧を第２の入力端子に印加する第２の基準電圧印加回路と、一端が出力端子と接続され、他端が第１の入力端子又は第２の入力端子と接続されているフィードバック回路とを備えるようにしたものである。
この構成における第１の基準電圧印加回路は、一端に第１の電圧が印加され、他端が第１の入力端子と接続されている第１の抵抗と、一端が第１の抵抗の他端と接続され、他端がグランドと接続されている第１のコンデンサとを備えている。
この構成における第２の基準電圧印加回路は、一端に第２の電圧が印加され、他端が第２の入力端子と接続されている第２の抵抗と、一端が第２の抵抗の他端と接続され、他端がグランドと接続されている第２のコンデンサとを備えている。
この構成における第１の基準電圧印加回路は、一端に第１の電圧が印加され、他端が第１の入力端子と接続されている第１の抵抗と、一端が第１の抵抗の他端と接続され、他端がグランドと接続されている第１のコンデンサとを備えている。
この構成における第２の基準電圧印加回路は、一端に第２の電圧が印加され、他端が第２の入力端子と接続されている第２の抵抗と、一端が第２の抵抗の他端と接続され、他端がグランドと接続されている第２のコンデンサとを備えている。
この発明によれば、ノイズ検出回路が、第１の基準電圧をコンパレータの第１の入力端子に印加する第１の基準電圧印加回路と、第２の基準電圧をコンパレータの第２の入力端子に印加する第２の基準電圧印加回路と、一端がコンパレータの出力端子と接続され、他端がコンパレータの第１の入力端子又は第２の入力端子と接続されているフィードバック回路とを備えるように構成した。したがって、１つのコンパレータを備えるだけで、ノイズを検出することができる効果がある。
以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
図１は、実施の形態１によるノイズ検出回路を示す構成図である。
図１において、差動入力端子１は、端子１ａ及び端子１ｂを備えている。
図１に示すノイズ検出回路は、端子１ａから入力されたノイズを検出する回路である。ノイズの波形としては、例えばパルス波形が考えられる。
コンパレータ２は、第１の入力端子２ａ、第２の入力端子２ｂ及び出力端子２ｃを有している。
コンパレータ２は、第１の入力端子２ａの電位Ｖ１と、第２の入力端子２ｂの電位Ｖ２とを比較し、出力端子２ｃから電位の比較結果を出力する。
図１は、実施の形態１によるノイズ検出回路を示す構成図である。
図１において、差動入力端子１は、端子１ａ及び端子１ｂを備えている。
図１に示すノイズ検出回路は、端子１ａから入力されたノイズを検出する回路である。ノイズの波形としては、例えばパルス波形が考えられる。
コンパレータ２は、第１の入力端子２ａ、第２の入力端子２ｂ及び出力端子２ｃを有している。
コンパレータ２は、第１の入力端子２ａの電位Ｖ１と、第２の入力端子２ｂの電位Ｖ２とを比較し、出力端子２ｃから電位の比較結果を出力する。
第１の基準電圧印加回路３は、第１の電圧源３ａ、第１の抵抗３ｂ、抵抗３ｃ及び第１のコンデンサ３ｄを備えている。
図１では、第１の基準電圧印加回路３が第１の電圧源３ａを備えている例を示しているが、第１の電圧源３ａは、ノイズ検出回路の外部に設けられていてもよい。
第１の基準電圧印加回路３は、第１の基準電圧Ｅ１をコンパレータ２の第１の入力端子２ａに印加する回路である。
第１の電圧源３ａは、第１の電圧を第１の抵抗３ｂの一端に印加する電圧源である。
第１の抵抗３ｂは、一端が第１の電圧源３ａと接続されて、他端が抵抗３ｃの一端と接続されており、抵抗値Ｒ１を有している。
抵抗３ｃは、一端が第１の抵抗３ｂの他端と接続されて、他端がコンパレータ２の第１の入力端子２ａと接続されており、抵抗値Ｒ３を有している。
第１のコンデンサ３ｄは、一端が第１の抵抗３ｂの他端と接続されて、他端がグランドと接続されており、容量値Ｃ１を有している。
図１では、第１の基準電圧印加回路３が、単一のコンデンサである第１のコンデンサ３ｄだけを備えている例を示しているが、これに限るものではなく、複数のコンデンサで第１のコンデンサ３ｄを構成してもよい。なお、複数のコンデンサの容量は、それぞれ同じであってもよいし、異なっていてもよい。
図１では、第１の基準電圧印加回路３が第１の電圧源３ａを備えている例を示しているが、第１の電圧源３ａは、ノイズ検出回路の外部に設けられていてもよい。
第１の基準電圧印加回路３は、第１の基準電圧Ｅ１をコンパレータ２の第１の入力端子２ａに印加する回路である。
第１の電圧源３ａは、第１の電圧を第１の抵抗３ｂの一端に印加する電圧源である。
第１の抵抗３ｂは、一端が第１の電圧源３ａと接続されて、他端が抵抗３ｃの一端と接続されており、抵抗値Ｒ１を有している。
抵抗３ｃは、一端が第１の抵抗３ｂの他端と接続されて、他端がコンパレータ２の第１の入力端子２ａと接続されており、抵抗値Ｒ３を有している。
第１のコンデンサ３ｄは、一端が第１の抵抗３ｂの他端と接続されて、他端がグランドと接続されており、容量値Ｃ１を有している。
図１では、第１の基準電圧印加回路３が、単一のコンデンサである第１のコンデンサ３ｄだけを備えている例を示しているが、これに限るものではなく、複数のコンデンサで第１のコンデンサ３ｄを構成してもよい。なお、複数のコンデンサの容量は、それぞれ同じであってもよいし、異なっていてもよい。
第２の基準電圧印加回路４は、第２の電圧源４ａ、第２の抵抗４ｂ、抵抗４ｃ及び第２のコンデンサ４ｄを備えている。
図１では、第２の基準電圧印加回路４が第２の電圧源４ａを備えている例を示しているが、第２の電圧源４ａは、ノイズ検出回路の外部に設けられていてもよい。
第２の基準電圧印加回路４は、第２の基準電圧Ｅ２をコンパレータ２の第２の入力端子２ｂに印加する回路である。
第２の電圧源４ａは、第２の電圧を第２の抵抗４ｂの一端に印加する電圧源である。
第２の抵抗４ｂは、一端が第２の電圧源４ａと接続されて、他端が抵抗４ｃの一端と接続されており、抵抗値Ｒ２を有している。
抵抗４ｃは、一端が第２の抵抗４ｂの他端と接続されて、他端がコンパレータ２の第２の入力端子２ｂと接続されており、抵抗値Ｒ４を有している。
第２のコンデンサ４ｄは、一端が第２の抵抗４ｂの他端と接続されて、他端がグランドと接続されており、容量値Ｃ２を有している。
図１では、第２の基準電圧印加回路４が、単一のコンデンサである第２のコンデンサ４ｄだけを備えている例を示しているが、これに限るものではなく、複数のコンデンサで第２のコンデンサ４ｄを構成してもよい。なお、複数のコンデンサの容量は、それぞれ同じであってもよいし、異なっていてもよい。
図１では、第２の基準電圧印加回路４が第２の電圧源４ａを備えている例を示しているが、第２の電圧源４ａは、ノイズ検出回路の外部に設けられていてもよい。
第２の基準電圧印加回路４は、第２の基準電圧Ｅ２をコンパレータ２の第２の入力端子２ｂに印加する回路である。
第２の電圧源４ａは、第２の電圧を第２の抵抗４ｂの一端に印加する電圧源である。
第２の抵抗４ｂは、一端が第２の電圧源４ａと接続されて、他端が抵抗４ｃの一端と接続されており、抵抗値Ｒ２を有している。
抵抗４ｃは、一端が第２の抵抗４ｂの他端と接続されて、他端がコンパレータ２の第２の入力端子２ｂと接続されており、抵抗値Ｒ４を有している。
第２のコンデンサ４ｄは、一端が第２の抵抗４ｂの他端と接続されて、他端がグランドと接続されており、容量値Ｃ２を有している。
図１では、第２の基準電圧印加回路４が、単一のコンデンサである第２のコンデンサ４ｄだけを備えている例を示しているが、これに限るものではなく、複数のコンデンサで第２のコンデンサ４ｄを構成してもよい。なお、複数のコンデンサの容量は、それぞれ同じであってもよいし、異なっていてもよい。
駆動用電源５は、コンパレータ２に駆動用の電力を供給するための電圧Ｅ０を出力する電源である。
図１では、ノイズ検出回路が駆動用電源５を備えている例を示しているが、駆動用電源５は、ノイズ検出回路の外部に設けられている電圧源であってもよい。
コンデンサ６は、一端が差動入力端子１の端子１ａと接続されて、他端が抵抗８の一端と接続されており、容量値Ｃ３を有している。
コンデンサ６は、差動入力端子１の端子１ａから入力される信号に含まれている直流成分を遮断するために設けられている。
コンデンサ７は、一端が差動入力端子１の端子１ｂと接続されて、他端が抵抗９の一端と接続されており、容量値Ｃ４を有している。
コンデンサ７は、差動入力端子１の端子１ｂから入力される信号に含まれている直流成分を遮断するために設けられている。
図１では、ノイズ検出回路が駆動用電源５を備えている例を示しているが、駆動用電源５は、ノイズ検出回路の外部に設けられている電圧源であってもよい。
コンデンサ６は、一端が差動入力端子１の端子１ａと接続されて、他端が抵抗８の一端と接続されており、容量値Ｃ３を有している。
コンデンサ６は、差動入力端子１の端子１ａから入力される信号に含まれている直流成分を遮断するために設けられている。
コンデンサ７は、一端が差動入力端子１の端子１ｂと接続されて、他端が抵抗９の一端と接続されており、容量値Ｃ４を有している。
コンデンサ７は、差動入力端子１の端子１ｂから入力される信号に含まれている直流成分を遮断するために設けられている。
抵抗８は、一端がコンデンサ６の他端と接続されて、他端がコンパレータ２の第１の入力端子２ａと接続されており、抵抗値Ｒ５を有している。
抵抗９は、一端がコンデンサ７の他端と接続されて、他端がコンパレータ２の第２の入力端子２ｂと接続されており、抵抗値Ｒ６を有している。
フィードバック回路１０は、一端がコンパレータ２の出力端子２ｃと接続されて、他端がコンパレータ２の第１の入力端子２ａと接続されている回路であり、抵抗１１を備えている。
抵抗１１は、一端がコンパレータ２の出力端子２ｃと接続されて、他端がコンパレータ２の第１の入力端子２ａと接続されており、抵抗値Ｒ７を有している。
抵抗１２は、一端がコンパレータ２の出力端子２ｃと接続されて、他端が表示回路１３と接続されており、抵抗値Ｒ８を有している。
抵抗３ｃ，４ｃ，８，９，１１，１２は、ノイズ検出回路のインピーダンスを設定するために設けられている。ただし、抵抗３ｃ，４ｃ，８，９，１１，１２は、ノイズ検出回路において、必須の要素ではない。したがって、第１の抵抗３ｂの他端がコンパレータ２の第１の入力端子２ａと直接接続されていてもよい。また、第２の抵抗４ｂの他端がコンパレータ２の第２の入力端子２ｂと直接接続されていてもよい。
抵抗９は、一端がコンデンサ７の他端と接続されて、他端がコンパレータ２の第２の入力端子２ｂと接続されており、抵抗値Ｒ６を有している。
フィードバック回路１０は、一端がコンパレータ２の出力端子２ｃと接続されて、他端がコンパレータ２の第１の入力端子２ａと接続されている回路であり、抵抗１１を備えている。
抵抗１１は、一端がコンパレータ２の出力端子２ｃと接続されて、他端がコンパレータ２の第１の入力端子２ａと接続されており、抵抗値Ｒ７を有している。
抵抗１２は、一端がコンパレータ２の出力端子２ｃと接続されて、他端が表示回路１３と接続されており、抵抗値Ｒ８を有している。
抵抗３ｃ，４ｃ，８，９，１１，１２は、ノイズ検出回路のインピーダンスを設定するために設けられている。ただし、抵抗３ｃ，４ｃ，８，９，１１，１２は、ノイズ検出回路において、必須の要素ではない。したがって、第１の抵抗３ｂの他端がコンパレータ２の第１の入力端子２ａと直接接続されていてもよい。また、第２の抵抗４ｂの他端がコンパレータ２の第２の入力端子２ｂと直接接続されていてもよい。
表示回路１３は、例えば、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を備えている。
表示回路１３は、コンパレータ２における出力端子２ｃの電位Ｖ３がＬＥＤの閾値電圧以上であるとき、ＬＥＤを発光させることで、ノイズを検出した旨を表示する回路である。
表示回路１３は、コンパレータ２における出力端子２ｃの電位Ｖ３がＬＥＤの閾値電圧以上であるとき、ＬＥＤを発光させることで、ノイズを検出した旨を表示する回路である。
次に、図２を参照しながら、ノイズ検出回路の動作原理について説明する。図２は、図１に示すノイズ検出回路のノイズ検出動作を示す説明図である。
この実施の形態１では、コンパレータ２の差動入力の電位差がΔＶ、コンパレータ２の第１の入力端子２ａにおける電位がＶ１、コンパレータ２の第２の入力端子２ｂにおける電位がＶ２、コンパレータ２の出力端子２ｃにおける電位がＶ３であるとする。
また、コンパレータ２の出力端子２ｃから第１の入力端子２ａに向けて、フィードバック回路１０を流れる電流がＩであるとする。
この実施の形態１では、コンパレータ２の差動入力の電位差がΔＶ、コンパレータ２の第１の入力端子２ａにおける電位がＶ１、コンパレータ２の第２の入力端子２ｂにおける電位がＶ２、コンパレータ２の出力端子２ｃにおける電位がＶ３であるとする。
また、コンパレータ２の出力端子２ｃから第１の入力端子２ａに向けて、フィードバック回路１０を流れる電流がＩであるとする。
ここでは、説明の便宜上、駆動用電源５からコンパレータ２に出力される電圧Ｅ０が、３．０（Ｖ）であるとする。
また、第１の基準電圧印加回路３からコンパレータ２の第１の入力端子２ａに出力される第１の基準電圧Ｅ１が１．４８（Ｖ）であり、第２の基準電圧印加回路４からコンパレータ２の第２の入力端子２ｂに出力される第２の基準電圧Ｅ２が１．５０（Ｖ）であるとする。
差動入力端子１の端子１ａからノイズが入力されていない状態では、第１の入力端子２ａにおける電位Ｖ１は、第１の基準電圧Ｅ１と等しい。したがって、差動入力端子１の端子１ａからノイズが入力されていない状態では、第１の入力端子２ａにおける電位Ｖ１は、第２の入力端子２ｂにおける電位Ｖ２（＝Ｅ２）よりも低くなっている。
コンパレータ２は、第１の入力端子２ａにおける電位Ｖ１が、第２の入力端子２ｂにおける電位Ｖ２以下である場合、出力端子２ｃにおける電位Ｖ３がＬレベル（０Ｖ）になるように設定されている。
また、コンパレータ２は、電位Ｖ１が上昇して、電位Ｖ１が電位Ｖ２よりも高くなると、電位Ｖ３がＨレベル（０Ｖよりも高い電圧）になるように設定されている。
コンパレータ２は、増幅率がｇのオペアンプに相当し、コンパレータ２の出力端子２ｃにおける電位Ｖ３は、電位Ｖ１が電位Ｖ２よりも高い場合、電位差ΔＶ（＝Ｖ１−Ｖ２）と正比例する電位（＝ΔＶ×ｇ）となる。
この実施の形態１では、コンパレータ２の出力側の電圧降下は、すべて無視するものとする。
また、第１の基準電圧印加回路３からコンパレータ２の第１の入力端子２ａに出力される第１の基準電圧Ｅ１が１．４８（Ｖ）であり、第２の基準電圧印加回路４からコンパレータ２の第２の入力端子２ｂに出力される第２の基準電圧Ｅ２が１．５０（Ｖ）であるとする。
差動入力端子１の端子１ａからノイズが入力されていない状態では、第１の入力端子２ａにおける電位Ｖ１は、第１の基準電圧Ｅ１と等しい。したがって、差動入力端子１の端子１ａからノイズが入力されていない状態では、第１の入力端子２ａにおける電位Ｖ１は、第２の入力端子２ｂにおける電位Ｖ２（＝Ｅ２）よりも低くなっている。
コンパレータ２は、第１の入力端子２ａにおける電位Ｖ１が、第２の入力端子２ｂにおける電位Ｖ２以下である場合、出力端子２ｃにおける電位Ｖ３がＬレベル（０Ｖ）になるように設定されている。
また、コンパレータ２は、電位Ｖ１が上昇して、電位Ｖ１が電位Ｖ２よりも高くなると、電位Ｖ３がＨレベル（０Ｖよりも高い電圧）になるように設定されている。
コンパレータ２は、増幅率がｇのオペアンプに相当し、コンパレータ２の出力端子２ｃにおける電位Ｖ３は、電位Ｖ１が電位Ｖ２よりも高い場合、電位差ΔＶ（＝Ｖ１−Ｖ２）と正比例する電位（＝ΔＶ×ｇ）となる。
この実施の形態１では、コンパレータ２の出力側の電圧降下は、すべて無視するものとする。
まず、第２の基準電圧印加回路４は、第２の基準電圧Ｅ２をコンパレータ２の第２の入力端子２ｂに印加することで、以下の式（１）に示すように、コンパレータ２の第２の入力端子２ｂにおける電位Ｖ２をＥ２に設定する。
Ｖ２＝Ｅ２ （１）
次に、第１の基準電圧印加回路３は、第１の基準電圧Ｅ１をコンパレータ２の第１の入力端子２ａに印加することで、以下の式（２）に示すように、コンパレータ２の第１の入力端子２ａにおける電位Ｖ１をＥ１に設定する。
Ｖ１＝Ｅ１ （２）
第１の入力端子２ａにおける電位Ｖ１をＥ１に設定し、第２の入力端子２ｂにおける電位Ｖ２をＥ２に設定している状態においては、Ｖ１＜Ｖ２であるため、コンパレータ２の出力端子２ｃにおける電位Ｖ３は、Ｌレベルである。
コンパレータ２の出力端子２ｃにおける電位Ｖ３がＬレベルである状態は、ノイズを検出することが可能なノイズ入力待ち状態である。
Ｖ２＝Ｅ２ （１）
次に、第１の基準電圧印加回路３は、第１の基準電圧Ｅ１をコンパレータ２の第１の入力端子２ａに印加することで、以下の式（２）に示すように、コンパレータ２の第１の入力端子２ａにおける電位Ｖ１をＥ１に設定する。
Ｖ１＝Ｅ１ （２）
第１の入力端子２ａにおける電位Ｖ１をＥ１に設定し、第２の入力端子２ｂにおける電位Ｖ２をＥ２に設定している状態においては、Ｖ１＜Ｖ２であるため、コンパレータ２の出力端子２ｃにおける電位Ｖ３は、Ｌレベルである。
コンパレータ２の出力端子２ｃにおける電位Ｖ３がＬレベルである状態は、ノイズを検出することが可能なノイズ入力待ち状態である。
差動入力端子１の端子１ａからノイズが入力されると、ノイズによる電位ＶＮが第１の入力端子２ａに印加される。
このため、第１の入力端子２ａにおける電位Ｖ１は、以下の式（３）に示すように、ノイズによる電位ＶＮが印加される分だけ上昇する。
Ｖ１＝Ｅ１＋ＶＮ （３）
ノイズによる電位ＶＮが大きいために、第１の入力端子２ａにおける電位Ｖ１が、第２の入力端子２ｂにおける電位Ｖ２よりも高い状態（Ｖ１＞Ｖ２）になることがある。
第１の入力端子２ａにおける電位Ｖ１が、第２の入力端子２ｂにおける電位Ｖ２よりも高い状態（Ｖ１＞Ｖ２）になると、コンパレータ２の出力端子２ｃにおける電位Ｖ３は、ＬレベルからＨレベルに遷移して、電位差ΔＶ（＝Ｖ１−Ｖ２）と正比例する電位となる。
表示回路１３のＬＥＤは、コンパレータ２の出力端子２ｃにおける電位Ｖ３が上昇して、電位Ｖ３がＬＥＤの閾値電圧よりも高くなると、ＬＥＤに順方向電流が流れるため、発光する。ユーザは、表示回路１３のＬＥＤが発光することで、ノイズが検出されたことを認識できる。
この実施の形態１では、コンパレータ２の出力端子２ｃにおける電位Ｖ３がＬＥＤの閾値電圧よりも高くなると、表示回路１３のＬＥＤが発光する例を示しているが、順方向電流のレベルに応じて、発光する色が変化するようにしてもよい。
このため、第１の入力端子２ａにおける電位Ｖ１は、以下の式（３）に示すように、ノイズによる電位ＶＮが印加される分だけ上昇する。
Ｖ１＝Ｅ１＋ＶＮ （３）
ノイズによる電位ＶＮが大きいために、第１の入力端子２ａにおける電位Ｖ１が、第２の入力端子２ｂにおける電位Ｖ２よりも高い状態（Ｖ１＞Ｖ２）になることがある。
第１の入力端子２ａにおける電位Ｖ１が、第２の入力端子２ｂにおける電位Ｖ２よりも高い状態（Ｖ１＞Ｖ２）になると、コンパレータ２の出力端子２ｃにおける電位Ｖ３は、ＬレベルからＨレベルに遷移して、電位差ΔＶ（＝Ｖ１−Ｖ２）と正比例する電位となる。
表示回路１３のＬＥＤは、コンパレータ２の出力端子２ｃにおける電位Ｖ３が上昇して、電位Ｖ３がＬＥＤの閾値電圧よりも高くなると、ＬＥＤに順方向電流が流れるため、発光する。ユーザは、表示回路１３のＬＥＤが発光することで、ノイズが検出されたことを認識できる。
この実施の形態１では、コンパレータ２の出力端子２ｃにおける電位Ｖ３がＬＥＤの閾値電圧よりも高くなると、表示回路１３のＬＥＤが発光する例を示しているが、順方向電流のレベルに応じて、発光する色が変化するようにしてもよい。
ここで、コンパレータ２の出力端子２ｃにおける電位Ｖ３が、第１の入力端子２ａにおける電位Ｖ１以下の状態であれば（Ｖ１≧Ｖ３）、コンパレータ２の出力端子２ｃから第１の入力端子２ａに向けて、電流Ｉが流れることはない。
第１の入力端子２ａにおける電位Ｖ１の上昇に伴って、コンパレータ２の出力端子２ｃにおける電位Ｖ３が、第１の入力端子２ａにおける電位Ｖ１よりも高くなると（Ｖ１＜Ｖ３）、フィードバック回路１０を通じて、コンパレータ２の出力端子２ｃから第１の入力端子２ａに向けて、電流Ｉが流れる。
フィードバック回路１０を通じて、電流Ｉが一旦流れると、第１の入力端子２ａにおける電位Ｖ１は、第２の入力端子２ｂにおける電位Ｖ２よりも高い状態が継続する。
このため、差動入力端子１の端子１ａから入力されたノイズのパルス幅が狭いために、ノイズによる電位ＶＮが第１の入力端子２ａに印加されている状態が直ぐに解消されても、第１の入力端子２ａにおける電位Ｖ１は、第２の入力端子２ｂにおける電位Ｖ２よりも高い状態が継続する。
第１の入力端子２ａにおける電位Ｖ１が、第２の入力端子２ｂにおける電位Ｖ２よりも高い状態が継続することで、コンパレータ２の出力端子２ｃにおける電位Ｖ３は、Ｈレベルに保持されるため、表示回路１３におけるＬＥＤの発光が継続される。
第１の入力端子２ａにおける電位Ｖ１の上昇に伴って、コンパレータ２の出力端子２ｃにおける電位Ｖ３が、第１の入力端子２ａにおける電位Ｖ１よりも高くなると（Ｖ１＜Ｖ３）、フィードバック回路１０を通じて、コンパレータ２の出力端子２ｃから第１の入力端子２ａに向けて、電流Ｉが流れる。
フィードバック回路１０を通じて、電流Ｉが一旦流れると、第１の入力端子２ａにおける電位Ｖ１は、第２の入力端子２ｂにおける電位Ｖ２よりも高い状態が継続する。
このため、差動入力端子１の端子１ａから入力されたノイズのパルス幅が狭いために、ノイズによる電位ＶＮが第１の入力端子２ａに印加されている状態が直ぐに解消されても、第１の入力端子２ａにおける電位Ｖ１は、第２の入力端子２ｂにおける電位Ｖ２よりも高い状態が継続する。
第１の入力端子２ａにおける電位Ｖ１が、第２の入力端子２ｂにおける電位Ｖ２よりも高い状態が継続することで、コンパレータ２の出力端子２ｃにおける電位Ｖ３は、Ｈレベルに保持されるため、表示回路１３におけるＬＥＤの発光が継続される。
この実施の形態１では、差動入力端子１の端子１ａから入力されたノイズを検出するノイズ検出回路を説明している。
ノイズ検出回路が、差動入力端子１の端子１ｂから入力されたノイズを検出することができるようにするには、図３に示すように、一端がコンパレータ２の出力端子２ｃと接続されているフィードバック回路１０の他端が、コンパレータ２の第２の入力端子２ｂと接続されている必要がある。
図３は、差動入力端子１の端子１ｂから入力されたノイズを検出することが可能なノイズ検出回路のノイズ検出動作を示す説明図である。
ノイズ検出回路が、差動入力端子１の端子１ｂから入力されたノイズを検出することができるようにするには、図３に示すように、一端がコンパレータ２の出力端子２ｃと接続されているフィードバック回路１０の他端が、コンパレータ２の第２の入力端子２ｂと接続されている必要がある。
図３は、差動入力端子１の端子１ｂから入力されたノイズを検出することが可能なノイズ検出回路のノイズ検出動作を示す説明図である。
差動入力端子１の端子１ｂから入力されたノイズを検出する場合には、第１の基準電圧印加回路３により印加される第１の基準電圧Ｅ１は、第２の基準電圧印加回路４により印加される第２の基準電圧Ｅ２よりも高くなるように設定されている。
コンパレータ２は、第２の入力端子２ｂにおける電位Ｖ２が、第１の入力端子２ａにおける電位Ｖ１以下である場合、出力端子２ｃにおける電位Ｖ３がＬレベル（０Ｖ）となるように設定されている。
また、コンパレータ２は、電位Ｖ２が上昇して、電位Ｖ２が電位Ｖ１よりも高くなると、電位Ｖ３がＨレベルになるように設定されている。
コンパレータ２は、増幅率がｇのオペアンプに相当し、コンパレータ２の出力端子２ｃにおける電位Ｖ３は、電位Ｖ２が電位Ｖ１よりも高い場合、電位差ΔＶ（＝Ｖ２−Ｖ１）と正比例する電位（＝ΔＶ×ｇ）となる。
コンパレータ２は、第２の入力端子２ｂにおける電位Ｖ２が、第１の入力端子２ａにおける電位Ｖ１以下である場合、出力端子２ｃにおける電位Ｖ３がＬレベル（０Ｖ）となるように設定されている。
また、コンパレータ２は、電位Ｖ２が上昇して、電位Ｖ２が電位Ｖ１よりも高くなると、電位Ｖ３がＨレベルになるように設定されている。
コンパレータ２は、増幅率がｇのオペアンプに相当し、コンパレータ２の出力端子２ｃにおける電位Ｖ３は、電位Ｖ２が電位Ｖ１よりも高い場合、電位差ΔＶ（＝Ｖ２−Ｖ１）と正比例する電位（＝ΔＶ×ｇ）となる。
まず、第１の基準電圧印加回路３は、第１の基準電圧Ｅ１をコンパレータ２の第１の入力端子２ａに印加することで、上記の式（２）に示すように、コンパレータ２の第１の入力端子２ａにおける電位Ｖ１をＥ１に設定する。
次に、第２の基準電圧印加回路４は、第２の基準電圧Ｅ２をコンパレータ２の第２の入力端子２ｂに印加することで、上記の式（１）に示すように、コンパレータ２の第２の入力端子２ｂにおける電位Ｖ２をＥ２に設定する。
第１の入力端子２ａにおける電位Ｖ１をＥ１に設定し、第２の入力端子２ｂにおける電位Ｖ２をＥ２に設定している状態においては、Ｖ１＞Ｖ２であるため、コンパレータ２の出力端子２ｃにおける電位Ｖ３は、Ｌレベルである。
差動入力端子１の端子１ｂからノイズが入力されると、ノイズによる電位ＶＮが第２の入力端子２ｂに印加される。
このため、第２の入力端子２ｂにおける電位Ｖ２は、以下の式（４）に示すように、ノイズによる電位ＶＮが印加される分だけ上昇する。
Ｖ２＝Ｅ２＋ＶＮ （４）
次に、第２の基準電圧印加回路４は、第２の基準電圧Ｅ２をコンパレータ２の第２の入力端子２ｂに印加することで、上記の式（１）に示すように、コンパレータ２の第２の入力端子２ｂにおける電位Ｖ２をＥ２に設定する。
第１の入力端子２ａにおける電位Ｖ１をＥ１に設定し、第２の入力端子２ｂにおける電位Ｖ２をＥ２に設定している状態においては、Ｖ１＞Ｖ２であるため、コンパレータ２の出力端子２ｃにおける電位Ｖ３は、Ｌレベルである。
差動入力端子１の端子１ｂからノイズが入力されると、ノイズによる電位ＶＮが第２の入力端子２ｂに印加される。
このため、第２の入力端子２ｂにおける電位Ｖ２は、以下の式（４）に示すように、ノイズによる電位ＶＮが印加される分だけ上昇する。
Ｖ２＝Ｅ２＋ＶＮ （４）
ノイズによる電位ＶＮが大きいために、第２の入力端子２ｂにおける電位Ｖ２が、第１の入力端子２ａにおける電位Ｖ１よりも高い状態（Ｖ１＜Ｖ２）になることがある。
第２の入力端子２ｂにおける電位Ｖ２が、第１の入力端子２ａにおける電位Ｖ１よりも高い状態（Ｖ１＜Ｖ２）になると、コンパレータ２の出力端子２ｃにおける電位Ｖ３は、ＬレベルからＨレベルに遷移して、電位差ΔＶ（＝Ｖ２−Ｖ１）と正比例する電位となる。
表示回路１３のＬＥＤは、コンパレータ２の出力端子２ｃにおける電位Ｖ３が上昇して、電位Ｖ３がＬＥＤの閾値電圧よりも高くなると、ＬＥＤに順方向電流が流れるため、発光する。ユーザは、表示回路１３のＬＥＤが発光することで、ノイズが検出されたことを認識できる。
第２の入力端子２ｂにおける電位Ｖ２が、第１の入力端子２ａにおける電位Ｖ１よりも高い状態（Ｖ１＜Ｖ２）になると、コンパレータ２の出力端子２ｃにおける電位Ｖ３は、ＬレベルからＨレベルに遷移して、電位差ΔＶ（＝Ｖ２−Ｖ１）と正比例する電位となる。
表示回路１３のＬＥＤは、コンパレータ２の出力端子２ｃにおける電位Ｖ３が上昇して、電位Ｖ３がＬＥＤの閾値電圧よりも高くなると、ＬＥＤに順方向電流が流れるため、発光する。ユーザは、表示回路１３のＬＥＤが発光することで、ノイズが検出されたことを認識できる。
ここで、コンパレータ２の出力端子２ｃにおける電位Ｖ３が、第２の入力端子２ｂにおける電位Ｖ２以下の状態であれば（Ｖ２≧Ｖ３）、コンパレータ２の出力端子２ｃから第２の入力端子２ｂに向けて、電流Ｉが流れることはない。
第２の入力端子２ｂにおける電位Ｖ２の上昇に伴って、コンパレータ２の出力端子２ｃにおける電位Ｖ３が、第２の入力端子２ｂにおける電位Ｖ２よりも高くなると（Ｖ２＜Ｖ３）、フィードバック回路１０を通じて、コンパレータ２の出力端子２ｃから第２の入力端子２ｂに向けて、電流Ｉが流れる。
フィードバック回路１０を通じて、電流Ｉが一旦流れると、第２の入力端子２ｂにおける電位Ｖ２は、第１の入力端子２ａにおける電位Ｖ１よりも高い状態が継続する。
このため、差動入力端子１の端子１ｂから入力されたノイズのパルス幅が狭いために、ノイズによる電位ＶＮが第２の入力端子２ｂに印加されている状態が直ぐに解消されても、第２の入力端子２ｂにおける電位Ｖ２は、第１の入力端子２ａにおける電位Ｖ１よりも高い状態が継続する。
第２の入力端子２ｂにおける電位Ｖ２が、第１の入力端子２ａにおける電位Ｖ１よりも高い状態が継続することで、コンパレータ２の出力端子２ｃにおける電位Ｖ３は、Ｈレベルに保持されるため、表示回路１３におけるＬＥＤの発光が継続される。
第２の入力端子２ｂにおける電位Ｖ２の上昇に伴って、コンパレータ２の出力端子２ｃにおける電位Ｖ３が、第２の入力端子２ｂにおける電位Ｖ２よりも高くなると（Ｖ２＜Ｖ３）、フィードバック回路１０を通じて、コンパレータ２の出力端子２ｃから第２の入力端子２ｂに向けて、電流Ｉが流れる。
フィードバック回路１０を通じて、電流Ｉが一旦流れると、第２の入力端子２ｂにおける電位Ｖ２は、第１の入力端子２ａにおける電位Ｖ１よりも高い状態が継続する。
このため、差動入力端子１の端子１ｂから入力されたノイズのパルス幅が狭いために、ノイズによる電位ＶＮが第２の入力端子２ｂに印加されている状態が直ぐに解消されても、第２の入力端子２ｂにおける電位Ｖ２は、第１の入力端子２ａにおける電位Ｖ１よりも高い状態が継続する。
第２の入力端子２ｂにおける電位Ｖ２が、第１の入力端子２ａにおける電位Ｖ１よりも高い状態が継続することで、コンパレータ２の出力端子２ｃにおける電位Ｖ３は、Ｈレベルに保持されるため、表示回路１３におけるＬＥＤの発光が継続される。
以上の実施の形態１は、ノイズ検出回路が、第１の基準電圧Ｅ１をコンパレータ２の第１の入力端子２ａに印加する第１の基準電圧印加回路３と、第２の基準電圧Ｅ２をコンパレータ２の第２の入力端子２ｂに印加する第２の基準電圧印加回路４と、一端がコンパレータ２の出力端子２ｃと接続され、他端がコンパレータ２の第１の入力端子２ａ又は第２の入力端子２ｂと接続されているフィードバック回路１０とを備えるように構成した。したがって、１つのコンパレータ２を備えるだけで、ノイズを検出することができる。
実施の形態２．
実施の形態１では、差動入力端子１の端子１ａから入力されたノイズを検出する場合、第２の基準電圧印加回路４が、第２の入力端子２ｂにおける電位Ｖ２を第２の基準電圧Ｅ２に設定してから、第１の基準電圧印加回路３が、第１の入力端子２ａにおける電位Ｖ１を第１の基準電圧Ｅ１に設定する例を示している。
第２の入力端子２ｂにおける電位Ｖ２を第２の基準電圧Ｅ２に設定してから、第１の入力端子２ａにおける電位Ｖ１を第１の基準電圧Ｅ１に設定する理由は、以下の通りである。
第２の入力端子２ｂにおける電位Ｖ２が第２の基準電圧Ｅ２に設定されるよりも先に、第１の入力端子２ａにおける電位Ｖ１が第１の基準電圧Ｅ１に設定されてしまうと、コンパレータ２の出力端子２ｃにおける電位Ｖ３が、Ｈレベルに固定されてしまって、ノイズを検出することができなくなるからである。
実施の形態１では、差動入力端子１の端子１ａから入力されたノイズを検出する場合、第２の基準電圧印加回路４が、第２の入力端子２ｂにおける電位Ｖ２を第２の基準電圧Ｅ２に設定してから、第１の基準電圧印加回路３が、第１の入力端子２ａにおける電位Ｖ１を第１の基準電圧Ｅ１に設定する例を示している。
第２の入力端子２ｂにおける電位Ｖ２を第２の基準電圧Ｅ２に設定してから、第１の入力端子２ａにおける電位Ｖ１を第１の基準電圧Ｅ１に設定する理由は、以下の通りである。
第２の入力端子２ｂにおける電位Ｖ２が第２の基準電圧Ｅ２に設定されるよりも先に、第１の入力端子２ａにおける電位Ｖ１が第１の基準電圧Ｅ１に設定されてしまうと、コンパレータ２の出力端子２ｃにおける電位Ｖ３が、Ｈレベルに固定されてしまって、ノイズを検出することができなくなるからである。
この実施の形態２では、第１の電圧源３ａから第１の電圧が出力されるタイミングと、第２の電圧源４ａから第２の電圧が出力されるタイミングとが概ね同時であっても、第２の基準電圧印加回路４が、第２の入力端子２ｂにおける電位Ｖ２を第２の基準電圧Ｅ２に設定してから、第１の基準電圧印加回路３が、第１の入力端子２ａにおける電位Ｖ１を第１の基準電圧Ｅ１に設定するようにしている。
具体的には、以下の通りである。
差動入力端子１の端子１ａから入力されたノイズを検出する場合、図１に示すノイズ検出回路において、実施の形態１と同様に、第１の基準電圧Ｅ１は、第２の基準電圧Ｅ２よりも低い電圧に設定されているものとする。
この実施の形態２では、第１の抵抗３ｂが有する抵抗値Ｒ１と、第１のコンデンサ３ｄが有する容量値Ｃ１との積で決定される時定数は、第１の時定数τ１であるとする。また、第２の抵抗４ｂが有する抵抗値Ｒ２と、第２のコンデンサ４ｄが有する容量値Ｃ２との積で決定される時定数は、第２の時定数τ２であるとする。
このとき、第１の時定数τ１が、第２の時定数τ２よりも大きくなるように、第１の抵抗３ｂが有する抵抗値Ｒ１、第１のコンデンサ３ｄが有する容量値Ｃ１、第２の抵抗４ｂが有する抵抗値Ｒ２及び第２のコンデンサ４ｄが有する容量値Ｃ２のそれぞれが設定されているものとする。
差動入力端子１の端子１ａから入力されたノイズを検出する場合、図１に示すノイズ検出回路において、実施の形態１と同様に、第１の基準電圧Ｅ１は、第２の基準電圧Ｅ２よりも低い電圧に設定されているものとする。
この実施の形態２では、第１の抵抗３ｂが有する抵抗値Ｒ１と、第１のコンデンサ３ｄが有する容量値Ｃ１との積で決定される時定数は、第１の時定数τ１であるとする。また、第２の抵抗４ｂが有する抵抗値Ｒ２と、第２のコンデンサ４ｄが有する容量値Ｃ２との積で決定される時定数は、第２の時定数τ２であるとする。
このとき、第１の時定数τ１が、第２の時定数τ２よりも大きくなるように、第１の抵抗３ｂが有する抵抗値Ｒ１、第１のコンデンサ３ｄが有する容量値Ｃ１、第２の抵抗４ｂが有する抵抗値Ｒ２及び第２のコンデンサ４ｄが有する容量値Ｃ２のそれぞれが設定されているものとする。
第１の時定数τ１が第２の時定数τ２よりも大きければ、第１の電圧源３ａから第１の電圧が出力されるタイミングと、第２の電圧源４ａから第２の電圧が出力されるタイミングとが同時であっても、第１の基準電圧印加回路３から第１の基準電圧Ｅ１が出力されるタイミングが、第２の基準電圧印加回路４から第２の基準電圧Ｅ２が出力されるタイミングよりも遅くなる。
この結果、第２の基準電圧印加回路４が、第２の入力端子２ｂにおける電位Ｖ２を第２の基準電圧Ｅ２に設定してから、第１の基準電圧印加回路３が、第１の入力端子２ａにおける電位Ｖ１を第１の基準電圧Ｅ１に設定するようになる。
この結果、第２の基準電圧印加回路４が、第２の入力端子２ｂにおける電位Ｖ２を第２の基準電圧Ｅ２に設定してから、第１の基準電圧印加回路３が、第１の入力端子２ａにおける電位Ｖ１を第１の基準電圧Ｅ１に設定するようになる。
差動入力端子１の端子１ｂから入力されたノイズを検出する場合、図３に示すノイズ検出回路において、実施の形態１と同様に、第１の基準電圧Ｅ１は、第２の基準電圧Ｅ２よりも高い電圧に設定されているものとする。
このとき、第１の時定数τ１が、第２の時定数τ２よりも小さくなるように、第１の抵抗３ｂが有する抵抗値Ｒ１、第１のコンデンサ３ｄが有する容量値Ｃ１、第２の抵抗４ｂが有する抵抗値Ｒ２及び第２のコンデンサ４ｄが有する容量値Ｃ２のそれぞれが設定されているものとする。
このとき、第１の時定数τ１が、第２の時定数τ２よりも小さくなるように、第１の抵抗３ｂが有する抵抗値Ｒ１、第１のコンデンサ３ｄが有する容量値Ｃ１、第２の抵抗４ｂが有する抵抗値Ｒ２及び第２のコンデンサ４ｄが有する容量値Ｃ２のそれぞれが設定されているものとする。
第１の時定数τ１が第２の時定数τ２よりも小さければ、第１の電圧源３ａから第１の電圧が出力されるタイミングと、第２の電圧源４ａから第２の電圧が出力されるタイミングとが同時であっても、第２の基準電圧印加回路４から第２の基準電圧Ｅ２が出力されるタイミングが、第１の基準電圧印加回路３から第１の基準電圧Ｅ１が出力されるタイミングよりも遅くなる。
この結果、第１の基準電圧印加回路３が、第１の入力端子２ａにおける電位Ｖ１を第１の基準電圧Ｅ１に設定してから、第２の基準電圧印加回路４が、第２の入力端子２ｂにおける電位Ｖ２を第２の基準電圧Ｅ２に設定するようになる。
この結果、第１の基準電圧印加回路３が、第１の入力端子２ａにおける電位Ｖ１を第１の基準電圧Ｅ１に設定してから、第２の基準電圧印加回路４が、第２の入力端子２ｂにおける電位Ｖ２を第２の基準電圧Ｅ２に設定するようになる。
以上の実施の形態２は、差動入力端子１の端子１ａから入力されたノイズを検出する場合、第１の基準電圧Ｅ１が第２の基準電圧Ｅ２よりも低く設定され、かつ、第１の時定数τ１が第２の時定数τ２よりも大きく設定されるように構成した。また、差動入力端子１の端子１ｂから入力されたノイズを検出する場合、第１の基準電圧Ｅ１が第２の基準電圧Ｅ２よりも高く設定され、かつ、第１の時定数τ１が第２の時定数τ２よりも小さく設定されるように構成した。したがって、第１の電圧源３ａから第１の電圧が出力されるタイミングと、第２の電圧源４ａから第２の電圧が出力されるタイミングとが同時であっても、第１の基準電圧Ｅ１と第２の基準電圧Ｅ２のうち、電圧が低い方の基準電圧Ｅを先に設定することができる。この結果、コンパレータ２の出力端子２ｃにおける電位Ｖ３が、Ｈレベルに固定されてしまって、ノイズを検出することができなくなる状況の発生を防ぐことができる。
実施の形態３．
実施の形態１のノイズ検出回路は、フィードバック回路１０を通じて、電流Ｉが流れると、コンパレータ２の出力端子２ｃにおける電位Ｖ３が、Ｈレベルに保持される例を示している。
この実施の形態３では、コンパレータ２の出力端子２ｃにおける電位Ｖ３をＨレベルからＬレベルに戻すことができるノイズ検出回路について説明する。
実施の形態１のノイズ検出回路は、フィードバック回路１０を通じて、電流Ｉが流れると、コンパレータ２の出力端子２ｃにおける電位Ｖ３が、Ｈレベルに保持される例を示している。
この実施の形態３では、コンパレータ２の出力端子２ｃにおける電位Ｖ３をＨレベルからＬレベルに戻すことができるノイズ検出回路について説明する。
図４は、実施の形態３によるノイズ検出回路を示す構成図である。図４において、図１と同一符号は同一又は相当部分を示すので説明を省略する。
第１の基準電圧印加回路３は、リセット回路２１を備えている。リセット回路２１は、一端が第１の抵抗３ｂの他端と接続され、他端が抵抗３ｃを介して第１の入力端子２ａと接続されている。
リセット回路２１は、第１の抵抗３ｂと第１の入力端子２ａとの間の電気的な接続と非接続を切り換える回路である。
この実施の形態３では、リセット回路２１として、例えば、ディップスイッチ又はタクトスイッチを用いる例を想定しているが、ディップスイッチ又はタクトスイッチに限るものではなく、例えば、リードスイッチ又は磁気抵抗素子などの近接センサを用いるものであってもよい。また、リセット回路２１は、直接操作によって接続と非接続を切り換える回路であってもよいし、遠隔操作によって接続と非接続を切り換える回路であってもよい。
第１の基準電圧印加回路３は、リセット回路２１を備えている。リセット回路２１は、一端が第１の抵抗３ｂの他端と接続され、他端が抵抗３ｃを介して第１の入力端子２ａと接続されている。
リセット回路２１は、第１の抵抗３ｂと第１の入力端子２ａとの間の電気的な接続と非接続を切り換える回路である。
この実施の形態３では、リセット回路２１として、例えば、ディップスイッチ又はタクトスイッチを用いる例を想定しているが、ディップスイッチ又はタクトスイッチに限るものではなく、例えば、リードスイッチ又は磁気抵抗素子などの近接センサを用いるものであってもよい。また、リセット回路２１は、直接操作によって接続と非接続を切り換える回路であってもよいし、遠隔操作によって接続と非接続を切り換える回路であってもよい。
この実施の形態３においても、実施の形態１と同様に、コンパレータ２の出力端子２ｃにおける電位Ｖ３が上昇して、電位Ｖ３がＬＥＤの閾値電圧よりも高くなることがある。表示回路１３のＬＥＤは、コンパレータ２の出力端子２ｃにおける電位Ｖ３がＬＥＤの閾値電圧よりも高くなると、実施の形態１と同様に、順方向電流が流れるため、発光する。ユーザは、表示回路１３のＬＥＤが発光することで、ノイズが検出されたことを認識できる。
実施の形態１では、フィードバック回路１０を通じて、電流Ｉが一旦流れると、第１の入力端子２ａにおける電位Ｖ１が、第２の入力端子２ｂにおける電位Ｖ２よりも高い状態が継続するため、コンパレータ２の出力端子２ｃにおける電位Ｖ３が、Ｈレベルに保持される。
差動入力端子１の端子１ａから入力されたノイズのパルス幅が狭い場合、ノイズによる電位ＶＮが第１の入力端子２ａに印加されている状態が直ぐに解消される。ノイズによる電位ＶＮが第１の入力端子２ａに印加されている状態が直ぐに解消されても、コンパレータ２の出力端子２ｃにおける電位Ｖ３が、Ｈレベルに保持されているため、表示回路１３におけるＬＥＤの発光状態が継続される。よって、ユーザが、ノイズが検出されたことを見逃す状況の発生を防ぐことができる。
実施の形態１では、フィードバック回路１０を通じて、電流Ｉが一旦流れると、第１の入力端子２ａにおける電位Ｖ１が、第２の入力端子２ｂにおける電位Ｖ２よりも高い状態が継続するため、コンパレータ２の出力端子２ｃにおける電位Ｖ３が、Ｈレベルに保持される。
差動入力端子１の端子１ａから入力されたノイズのパルス幅が狭い場合、ノイズによる電位ＶＮが第１の入力端子２ａに印加されている状態が直ぐに解消される。ノイズによる電位ＶＮが第１の入力端子２ａに印加されている状態が直ぐに解消されても、コンパレータ２の出力端子２ｃにおける電位Ｖ３が、Ｈレベルに保持されているため、表示回路１３におけるＬＥＤの発光状態が継続される。よって、ユーザが、ノイズが検出されたことを見逃す状況の発生を防ぐことができる。
しかし、実施の形態１における図１に示すノイズ検出回路は、コンパレータ２の出力端子２ｃにおける電位Ｖ３をＨレベルからＬレベルに戻す手段を備えていない。このため、例えば、ノイズ検出回路に対する電源を一旦落とすことで、ノイズ検出回路の全体をリセットしなければ、以降に入力されるノイズを検出することができない。
この実施の形態３では、第１の基準電圧印加回路３がリセット回路２１を備えているので、ノイズ検出回路の全体をリセットすることなく、コンパレータ２の出力端子２ｃにおける電位Ｖ３をＨレベルからＬレベルに戻すことができる。
この実施の形態３では、第１の基準電圧印加回路３がリセット回路２１を備えているので、ノイズ検出回路の全体をリセットすることなく、コンパレータ２の出力端子２ｃにおける電位Ｖ３をＨレベルからＬレベルに戻すことができる。
リセット回路２１は、差動入力端子１の端子１ａから入力されたノイズを検出する場合、第１の抵抗３ｂと抵抗３ｃとの間を接続することで、第１の抵抗３ｂと第１の入力端子２ａとの間を電気的に接続する。
リセット回路２１は、差動入力端子１の端子１ａから入力されたノイズが検出されたのち、コンパレータ２の出力端子２ｃにおける電位Ｖ３がＨレベルからＬレベルに戻される際には、第１の抵抗３ｂと抵抗３ｃとの間を切り離すことで、第１の抵抗３ｂと第１の入力端子２ａとの間を非接続にする。
第１の抵抗３ｂと第１の入力端子２ａとの間を非接続にすることで、第１の入力端子２ａにおける電位Ｖ１は、差動入力端子１の端子１ａにノイズが入力されていなければ、第２の入力端子２ｂにおける電位Ｖ２よりも低くなるため、コンパレータ２の出力端子２ｃにおける電位Ｖ３がＬレベルに戻る。
リセット回路２１は、差動入力端子１の端子１ａから入力されたノイズが検出されたのち、コンパレータ２の出力端子２ｃにおける電位Ｖ３がＨレベルからＬレベルに戻される際には、第１の抵抗３ｂと抵抗３ｃとの間を切り離すことで、第１の抵抗３ｂと第１の入力端子２ａとの間を非接続にする。
第１の抵抗３ｂと第１の入力端子２ａとの間を非接続にすることで、第１の入力端子２ａにおける電位Ｖ１は、差動入力端子１の端子１ａにノイズが入力されていなければ、第２の入力端子２ｂにおける電位Ｖ２よりも低くなるため、コンパレータ２の出力端子２ｃにおける電位Ｖ３がＬレベルに戻る。
図４に示すノイズ検出回路は、差動入力端子１の端子１ａから入力されたノイズを検出する例を示しているが、差動入力端子１の端子１ｂから入力されたノイズを検出するノイズ検出回路の場合は、図５に示すように、第２の基準電圧印加回路４がリセット回路２２を備えている。
図５は、実施の形態３による他のノイズ検出回路を示す構成図である。図５において、図３と同一符号は同一又は相当部分を示すので説明を省略する。
図５は、実施の形態３による他のノイズ検出回路を示す構成図である。図５において、図３と同一符号は同一又は相当部分を示すので説明を省略する。
第２の基準電圧印加回路４は、リセット回路２２を備えている。リセット回路２２は、一端が第２の抵抗４ｂの他端と接続され、他端が抵抗４ｃを介して第２の入力端子２ｂと接続されている。
リセット回路２２は、第２の抵抗４ｂと第２の入力端子２ｂとの間の電気的な接続と非接続を切り換える回路である。
この実施の形態３では、リセット回路２２として、例えば、ディップスイッチ又はタクトスイッチを用いる例を想定しているが、ディップスイッチ又はタクトスイッチに限るものではなく、例えば、リードスイッチ又は磁気抵抗素子などの近接センサを用いるものであってもよい。また、リセット回路２２は、直接操作によって接続と非接続を切り換える回路であってもよいし、遠隔操作によって接続と非接続を切り換える回路であってもよい。
リセット回路２２は、第２の抵抗４ｂと第２の入力端子２ｂとの間の電気的な接続と非接続を切り換える回路である。
この実施の形態３では、リセット回路２２として、例えば、ディップスイッチ又はタクトスイッチを用いる例を想定しているが、ディップスイッチ又はタクトスイッチに限るものではなく、例えば、リードスイッチ又は磁気抵抗素子などの近接センサを用いるものであってもよい。また、リセット回路２２は、直接操作によって接続と非接続を切り換える回路であってもよいし、遠隔操作によって接続と非接続を切り換える回路であってもよい。
差動入力端子１の端子１ｂから入力されたノイズを検出する場合でも、フィードバック回路１０を通じて、電流Ｉが一旦流れると、第２の入力端子２ｂにおける電位Ｖ２が、第１の入力端子２ａにおける電位Ｖ１よりも高い状態が継続するため、コンパレータ２の出力端子２ｃにおける電位Ｖ３が、Ｈレベルに保持される。
差動入力端子１の端子１ｂから入力されたノイズのパルス幅が狭い場合、ノイズによる電位ＶＮが第２の入力端子２ｂに印加されている状態が直ぐに解消される。ノイズによる電位ＶＮが第２の入力端子２ｂに印加されている状態が直ぐに解消されても、コンパレータ２の出力端子２ｃにおける電位Ｖ３が、Ｈレベルに保持されているため、表示回路１３におけるＬＥＤの発光状態が継続される。よって、ユーザが、ノイズが検出されたことを見逃す状況の発生を防ぐことができる。
差動入力端子１の端子１ｂから入力されたノイズのパルス幅が狭い場合、ノイズによる電位ＶＮが第２の入力端子２ｂに印加されている状態が直ぐに解消される。ノイズによる電位ＶＮが第２の入力端子２ｂに印加されている状態が直ぐに解消されても、コンパレータ２の出力端子２ｃにおける電位Ｖ３が、Ｈレベルに保持されているため、表示回路１３におけるＬＥＤの発光状態が継続される。よって、ユーザが、ノイズが検出されたことを見逃す状況の発生を防ぐことができる。
差動入力端子１の端子１ｂから入力されたノイズを検出する実施の形態１における図３に示すノイズ検出回路は、コンパレータ２の出力端子２ｃにおける電位Ｖ３をＨレベルからＬレベルに戻す手段を備えていない。このため、例えば、ノイズ検出回路に対する電源を一旦落とすことで、ノイズ検出回路の全体をリセットしなければ、以降に入力されるノイズを検出することができない。
この実施の形態３では、第２の基準電圧印加回路４がリセット回路２２を備えているので、ノイズ検出回路の全体をリセットすることなく、コンパレータ２の出力端子２ｃにおける電位Ｖ３をＨレベルからＬレベルに戻すことができる。
この実施の形態３では、第２の基準電圧印加回路４がリセット回路２２を備えているので、ノイズ検出回路の全体をリセットすることなく、コンパレータ２の出力端子２ｃにおける電位Ｖ３をＨレベルからＬレベルに戻すことができる。
リセット回路２２は、差動入力端子１の端子１ｂから入力されたノイズを検出する場合、第２の抵抗４ｂと抵抗４ｃとの間を接続することで、第２の抵抗４ｂと第２の入力端子２ｂとの間を電気的に接続する。
リセット回路２２は、差動入力端子１の端子１ｂから入力されたノイズが検出されたのち、コンパレータ２の出力端子２ｃにおける電位Ｖ３がＨレベルからＬレベルに戻される際には、第２の抵抗４ｂと抵抗４ｃとの間を切り離すことで、第２の抵抗４ｂと第２の入力端子２ｂとの間を非接続にする。
第２の抵抗４ｂと第２の入力端子２ｂとの間を非接続にすることで、第２の入力端子２ｂにおける電位Ｖ２は、差動入力端子１の端子１ｂにノイズが入力されていなければ、第１の入力端子２ａにおける電位Ｖ１よりも低くなるため、コンパレータ２の出力端子２ｃにおける電位Ｖ３がＬレベルに戻る。
リセット回路２２は、差動入力端子１の端子１ｂから入力されたノイズが検出されたのち、コンパレータ２の出力端子２ｃにおける電位Ｖ３がＨレベルからＬレベルに戻される際には、第２の抵抗４ｂと抵抗４ｃとの間を切り離すことで、第２の抵抗４ｂと第２の入力端子２ｂとの間を非接続にする。
第２の抵抗４ｂと第２の入力端子２ｂとの間を非接続にすることで、第２の入力端子２ｂにおける電位Ｖ２は、差動入力端子１の端子１ｂにノイズが入力されていなければ、第１の入力端子２ａにおける電位Ｖ１よりも低くなるため、コンパレータ２の出力端子２ｃにおける電位Ｖ３がＬレベルに戻る。
実施の形態４．
実施の形態１では、フィードバック回路１０が、抵抗１１を備えている例を示している。
この実施の形態４では、フィードバック回路１０が、抵抗１１のほかに、ダイオード２３を備えている例を説明する。
実施の形態１では、フィードバック回路１０が、抵抗１１を備えている例を示している。
この実施の形態４では、フィードバック回路１０が、抵抗１１のほかに、ダイオード２３を備えている例を説明する。
図６は、実施の形態４によるノイズ検出回路を示す構成図である。図６において、図１と同一符号は同一又は相当部分を示すので説明を省略する。
フィードバック回路１０は、抵抗１１及びダイオード２３を備えている。
ダイオード２３は、アノードがコンパレータ２における出力端子２ｃと接続され、カソードが、抵抗１１を介して、コンパレータ２における第１の入力端子２ａと電気的に接続されている。
ダイオード２３は、コンパレータ２における出力端子２ｃの電位Ｖ３が、コンパレータ２における第１の入力端子２ａの電位Ｖ１よりも高く、かつ、出力端子２ｃの電位Ｖ３と、第１の入力端子２ａの電位Ｖ１との電位差（Ｖ３−Ｖ１）が、ダイオード２３の順方向電圧よりも高いときに、出力端子２ｃから第１の入力端子２ａに向けて順方向電流である電流Ｉを流す素子である。
この実施の形態４では、説明の簡単化のため、抵抗１１における電圧降下を無視している。
図６では、図１に示すノイズ検出回路にダイオード２３を適用している例を示しているが、図４に示すノイズ検出回路にダイオード２３を適用するようにしてもよい。
フィードバック回路１０は、抵抗１１及びダイオード２３を備えている。
ダイオード２３は、アノードがコンパレータ２における出力端子２ｃと接続され、カソードが、抵抗１１を介して、コンパレータ２における第１の入力端子２ａと電気的に接続されている。
ダイオード２３は、コンパレータ２における出力端子２ｃの電位Ｖ３が、コンパレータ２における第１の入力端子２ａの電位Ｖ１よりも高く、かつ、出力端子２ｃの電位Ｖ３と、第１の入力端子２ａの電位Ｖ１との電位差（Ｖ３−Ｖ１）が、ダイオード２３の順方向電圧よりも高いときに、出力端子２ｃから第１の入力端子２ａに向けて順方向電流である電流Ｉを流す素子である。
この実施の形態４では、説明の簡単化のため、抵抗１１における電圧降下を無視している。
図６では、図１に示すノイズ検出回路にダイオード２３を適用している例を示しているが、図４に示すノイズ検出回路にダイオード２３を適用するようにしてもよい。
例えば、図１に示すノイズ検出回路では、コンパレータ２における第１の入力端子２ａの電位Ｖ１が、コンパレータ２における出力端子２ｃの電位Ｖ３よりも高い場合、フィードバック回路１０を流れる電流Ｉの向きが、第１の入力端子２ａから出力端子２ｃに向かう方向となる。
このため、フィードバック回路１０を流れる電流Ｉは、余分な電流として、表示回路１３に流れてしまう。その結果、例えば、ノイズとして検出する必要がない微弱な信号が入力された場合でも、ＬＥＤが発光してしまう可能性がある。
このため、フィードバック回路１０を流れる電流Ｉは、余分な電流として、表示回路１３に流れてしまう。その結果、例えば、ノイズとして検出する必要がない微弱な信号が入力された場合でも、ＬＥＤが発光してしまう可能性がある。
この実施の形態４では、フィードバック回路１０がダイオード２３を備えており、ダイオード２３は、第１の入力端子２ａから出力端子２ｃに向かう電流Ｉを流さない。
このため、コンパレータ２における第１の入力端子２ａの電位Ｖ１が、コンパレータ２における出力端子２ｃの電位Ｖ３よりも高い場合でも、第１の入力端子２ａから出力端子２ｃに向かう電流Ｉが、余分な電流として、表示回路１３に流れてしまうことがない。
このため、コンパレータ２における第１の入力端子２ａの電位Ｖ１が、コンパレータ２における出力端子２ｃの電位Ｖ３よりも高い場合でも、第１の入力端子２ａから出力端子２ｃに向かう電流Ｉが、余分な電流として、表示回路１３に流れてしまうことがない。
コンパレータ２における出力端子２ｃの電位Ｖ３は、実施の形態１と同様に、差動入力端子１の端子１ａにノイズが入力されることで上昇する。
ダイオード２３は、出力端子２ｃの電位Ｖ３が上昇して、出力端子２ｃの電位Ｖ３が、第１の入力端子２ａの電位Ｖ１よりも高くなり、かつ、出力端子２ｃの電位Ｖ３と、第１の入力端子２ａの電位Ｖ１との電位差（Ｖ３−Ｖ１）が、ダイオード２３の順方向電圧よりも高くなると、順方向電流である電流Ｉを流すようになる。
順方向電流である電流Ｉがダイオード２３を流れることで、実施の形態１と同様に、第１の入力端子２ａにおける電位Ｖ１が、第２の入力端子２ｂにおける電位Ｖ２よりも高い状態が継続される。その結果、コンパレータ２の出力端子２ｃにおける電位Ｖ３が、Ｈレベルに保持される。
ダイオード２３は、出力端子２ｃの電位Ｖ３が上昇して、出力端子２ｃの電位Ｖ３が、第１の入力端子２ａの電位Ｖ１よりも高くなり、かつ、出力端子２ｃの電位Ｖ３と、第１の入力端子２ａの電位Ｖ１との電位差（Ｖ３−Ｖ１）が、ダイオード２３の順方向電圧よりも高くなると、順方向電流である電流Ｉを流すようになる。
順方向電流である電流Ｉがダイオード２３を流れることで、実施の形態１と同様に、第１の入力端子２ａにおける電位Ｖ１が、第２の入力端子２ｂにおける電位Ｖ２よりも高い状態が継続される。その結果、コンパレータ２の出力端子２ｃにおける電位Ｖ３が、Ｈレベルに保持される。
以上の実施の形態４は、フィードバック回路１０が、アノードがコンパレータ２の出力端子２ｃと接続され、カソードが第１の入力端子２ａと電気的に接続されているダイオード２３を備えている。ダイオード２３は、出力端子２ｃの電位Ｖ３が、第１の入力端子２ａの電位Ｖ１よりも高く、かつ、出力端子２ｃの電位Ｖ３と、第１の入力端子２ａの電位Ｖ１との電位差（Ｖ３−Ｖ１）が、ダイオード２３の順方向電圧よりも高いときに、出力端子２ｃから第１の入力端子２ａに向けて順方向電流を流すように構成した。したがって、コンパレータ２における第１の入力端子２ａの電位Ｖ１が、コンパレータ２における出力端子２ｃの電位Ｖ３よりも高いとき、第１の入力端子２ａから出力端子２ｃに向かう電流Ｉが、余分な電流として、表示回路１３に流れてしまうことを防ぐことができる。
図６では、差動入力端子１の端子１ａから入力されたノイズを検出することが可能なノイズ検出回路を示しているが、差動入力端子１の端子１ｂから入力されたノイズを検出することが可能なノイズ検出回路については、図３又は図５に示すノイズ検出回路にダイオード２３を適用するようにしてもよい。
図７は、実施の形態４による他のノイズ検出回路を示す構成図であり、図７に示すノイズ検出回路は、ダイオード２３が適用されており、差動入力端子１の端子１ｂから入力されたノイズを検出することができる。
図７は、実施の形態４による他のノイズ検出回路を示す構成図であり、図７に示すノイズ検出回路は、ダイオード２３が適用されており、差動入力端子１の端子１ｂから入力されたノイズを検出することができる。
実施の形態５．
実施の形態１では、第１の基準電圧印加回路３における第１の抵抗３ｂの一端には、第１の電圧源３ａから出力された第１の電圧が印加され、第２の基準電圧印加回路４における第２の抵抗４ｂの一端には、第２の電圧源４ａから出力された第２の電圧が印加される例を示している。
この実施の形態５では、第１の基準電圧印加回路３１が、駆動用電源５から出力された電圧Ｅ０を分圧する第１の分圧回路３２を備え、第１の抵抗３ｂの一端には、第１の分圧回路３２により分圧された電圧が、第１の電圧として印加される例を説明する。
また、第２の基準電圧印加回路４が、駆動用電源５から出力された電圧Ｅ０を分圧する第２の分圧回路４２を備え、第２の抵抗４ｂの一端には、第２の分圧回路４２により分圧された電圧が、第１の電圧として印加される例を説明する。
実施の形態１では、第１の基準電圧印加回路３における第１の抵抗３ｂの一端には、第１の電圧源３ａから出力された第１の電圧が印加され、第２の基準電圧印加回路４における第２の抵抗４ｂの一端には、第２の電圧源４ａから出力された第２の電圧が印加される例を示している。
この実施の形態５では、第１の基準電圧印加回路３１が、駆動用電源５から出力された電圧Ｅ０を分圧する第１の分圧回路３２を備え、第１の抵抗３ｂの一端には、第１の分圧回路３２により分圧された電圧が、第１の電圧として印加される例を説明する。
また、第２の基準電圧印加回路４が、駆動用電源５から出力された電圧Ｅ０を分圧する第２の分圧回路４２を備え、第２の抵抗４ｂの一端には、第２の分圧回路４２により分圧された電圧が、第１の電圧として印加される例を説明する。
図８は、実施の形態５によるノイズ検出回路を示す構成図である。図８において、図１及び図４と同一符号は同一又は相当部分を示すので説明を省略する。
第１の基準電圧印加回路３１は、第１の抵抗３ｂ、抵抗３ｃ、第１のコンデンサ３ｄ及び第１の分圧回路３２を備えている。第１の基準電圧印加回路３１は、第１の基準電圧Ｅ１をコンパレータ２の第１の入力端子２ａに印加する回路である。
第１の分圧回路３２は、分圧抵抗３２ａ，３２ｂを備えている。
第１の分圧回路３２は、駆動用電源５から出力された電圧Ｅ０を分圧し、分圧した電圧を、第１の電圧として、第１の抵抗３ｂの一端に出力する回路である。
分圧抵抗３２ａは、一端が駆動用電源５と接続され、他端が第１の抵抗３ｂの一端及び分圧抵抗３２ｂの一端とそれぞれ接続されており、抵抗値Ｒ１１を有している。
分圧抵抗３２ｂは、一端が第１の抵抗３ｂの一端及び分圧抵抗３２ａの他端とそれぞれ接続され、他端がグランドと接続されており、抵抗値Ｒ１２を有している。
第１の基準電圧印加回路３１は、第１の抵抗３ｂ、抵抗３ｃ、第１のコンデンサ３ｄ及び第１の分圧回路３２を備えている。第１の基準電圧印加回路３１は、第１の基準電圧Ｅ１をコンパレータ２の第１の入力端子２ａに印加する回路である。
第１の分圧回路３２は、分圧抵抗３２ａ，３２ｂを備えている。
第１の分圧回路３２は、駆動用電源５から出力された電圧Ｅ０を分圧し、分圧した電圧を、第１の電圧として、第１の抵抗３ｂの一端に出力する回路である。
分圧抵抗３２ａは、一端が駆動用電源５と接続され、他端が第１の抵抗３ｂの一端及び分圧抵抗３２ｂの一端とそれぞれ接続されており、抵抗値Ｒ１１を有している。
分圧抵抗３２ｂは、一端が第１の抵抗３ｂの一端及び分圧抵抗３２ａの他端とそれぞれ接続され、他端がグランドと接続されており、抵抗値Ｒ１２を有している。
第２の基準電圧印加回路４１は、第２の抵抗４ｂ、抵抗４ｃ、第２のコンデンサ４ｄ及び第２の分圧回路４２を備えている。第２の基準電圧印加回路４１は、第２の基準電圧Ｅ２をコンパレータ２の第２の入力端子２ｂに印加する回路である。
第２の分圧回路４２は、分圧抵抗４２ａ，４２ｂを備えている。
第２の分圧回路４２は、駆動用電源５から出力された電圧Ｅ０を分圧し、分圧した電圧を、第２の電圧として、第２の抵抗４ｂの一端に出力する回路である。
分圧抵抗４２ａは、一端が駆動用電源５と接続され、他端が第２の抵抗４ｂの一端及び分圧抵抗４２ｂの一端とそれぞれ接続されており、抵抗値Ｒ２１を有している。
分圧抵抗４２ｂは、一端が第２の抵抗４ｂの一端及び分圧抵抗４２ａの他端とそれぞれ接続され、他端がグランドと接続されており、抵抗値Ｒ２２を有している。
第２の分圧回路４２は、分圧抵抗４２ａ，４２ｂを備えている。
第２の分圧回路４２は、駆動用電源５から出力された電圧Ｅ０を分圧し、分圧した電圧を、第２の電圧として、第２の抵抗４ｂの一端に出力する回路である。
分圧抵抗４２ａは、一端が駆動用電源５と接続され、他端が第２の抵抗４ｂの一端及び分圧抵抗４２ｂの一端とそれぞれ接続されており、抵抗値Ｒ２１を有している。
分圧抵抗４２ｂは、一端が第２の抵抗４ｂの一端及び分圧抵抗４２ａの他端とそれぞれ接続され、他端がグランドと接続されており、抵抗値Ｒ２２を有している。
図８に示すノイズ検出回路は、第１の基準電圧印加回路３１が、リセット回路２１を備えているが、第１の基準電圧印加回路３１が、リセット回路２１を備えていないノイズ検出回路であってもよい。
次に、図９を参照しながら、ノイズ検出回路の動作原理について説明する。図９は、図８に示すノイズ検出回路のノイズ検出動作を示す説明図である。
この実施の形態５では、差動入力端子１の端子１ａに入力されたノイズを検出するものとする。
この実施の形態５では、コンパレータ２の差動入力の電位差がΔＶ、コンパレータ２の第１の入力端子２ａにおける電位がＶ１、コンパレータ２の第２の入力端子２ｂにおける電位がＶ２、コンパレータ２の出力端子２ｃにおける電位がＶ３であるとする。
また、コンパレータ２の出力端子２ｃから第１の入力端子２ａに流れる電流がＩであるとする。
この実施の形態５では、差動入力端子１の端子１ａに入力されたノイズを検出するものとする。
この実施の形態５では、コンパレータ２の差動入力の電位差がΔＶ、コンパレータ２の第１の入力端子２ａにおける電位がＶ１、コンパレータ２の第２の入力端子２ｂにおける電位がＶ２、コンパレータ２の出力端子２ｃにおける電位がＶ３であるとする。
また、コンパレータ２の出力端子２ｃから第１の入力端子２ａに流れる電流がＩであるとする。
ここでは、説明の便宜上、駆動用電源５からコンパレータ２に出力される電圧Ｅ０が、３．０（Ｖ）であるとする。
また、駆動用電源５の出力電位がＶ５（＝Ｅ０）、分圧抵抗３２ａと分圧抵抗３２ｂとの間の電位がＶ６、分圧抵抗４２ａと分圧抵抗４２ｂとの間の電位がＶ７であるとする。
また、分圧抵抗３２ａが有する抵抗値Ｒ１１が５（ｋΩ）、分圧抵抗３２ｂが有する抵抗値Ｒ１２が４（ｋΩ）、分圧抵抗４２ａが有する抵抗値Ｒ２１が５（ｋΩ）、分圧抵抗４２ｂが有する抵抗値Ｒ２２が５（ｋΩ）であるとする。
また、駆動用電源５の出力電位がＶ５（＝Ｅ０）、分圧抵抗３２ａと分圧抵抗３２ｂとの間の電位がＶ６、分圧抵抗４２ａと分圧抵抗４２ｂとの間の電位がＶ７であるとする。
また、分圧抵抗３２ａが有する抵抗値Ｒ１１が５（ｋΩ）、分圧抵抗３２ｂが有する抵抗値Ｒ１２が４（ｋΩ）、分圧抵抗４２ａが有する抵抗値Ｒ２１が５（ｋΩ）、分圧抵抗４２ｂが有する抵抗値Ｒ２２が５（ｋΩ）であるとする。
抵抗値Ｒ１１が５（ｋΩ）、抵抗値Ｒ１２が４（ｋΩ）、抵抗値Ｒ２１が５（ｋΩ）及び抵抗値Ｒ２２が５（ｋΩ）であれば、分圧抵抗３２ａと分圧抵抗３２ｂとの間の電位Ｖ６は、以下の式（５）のようになり、分圧抵抗４２ａと分圧抵抗４２ｂとの間の電位Ｖ７は、以下の式（６）のようになる。
第１の抵抗３ｂが有する抵抗値Ｒ１、抵抗３ｃが有する抵抗値Ｒ３、第２の抵抗４ｂが有する抵抗値Ｒ２及び抵抗４ｃが有する抵抗値Ｒ４のそれぞれは、電位Ｖ６及び電位Ｖ７を考慮して、差動入力端子１の端子１ａからノイズが入力されていない状態のときに、第１の入力端子２ａにおける電位Ｖ１が、第２の入力端子２ｂにおける電位Ｖ２よりも低い電位になるように設定される。
差動入力端子１の端子１ａからノイズが入力されていない状態のとき、第１の入力端子２ａにおける電位Ｖ１が、第２の入力端子２ｂにおける電位Ｖ２よりも低い電位になるように設定されることで、実施の形態１等と同様に動作するノイズ検出回路が得られる。
この実施の形態５では、第１の電圧源３ａ及び第２の電圧源４ａが不要になり、単一の電源として、駆動用電源５だけが、ノイズ検出回路の内部又は外部にあればよい。
差動入力端子１の端子１ａからノイズが入力されていない状態のとき、第１の入力端子２ａにおける電位Ｖ１が、第２の入力端子２ｂにおける電位Ｖ２よりも低い電位になるように設定されることで、実施の形態１等と同様に動作するノイズ検出回路が得られる。
この実施の形態５では、第１の電圧源３ａ及び第２の電圧源４ａが不要になり、単一の電源として、駆動用電源５だけが、ノイズ検出回路の内部又は外部にあればよい。
図８では、差動入力端子１の端子１ａから入力されたノイズを検出することが可能なノイズ検出回路を示しているが、差動入力端子１の端子１ｂから入力されたノイズを検出することが可能なノイズ検出回路については、例えば、図３又は図５に示すノイズ検出回路に、第１の基準電圧印加回路３１及び第２の基準電圧印加回路４１を適用するようにしてもよい。ただし、第１の基準電圧印加回路３１が備えているリセット回路２１は、不要である。
図１０は、実施の形態５による他のノイズ検出回路を示す構成図であり、図１０に示すノイズ検出回路は、第１の基準電圧印加回路３１及び第２の基準電圧印加回路４１が適用されており、差動入力端子１の端子１ｂから入力されたノイズを検出することができる。
図１０は、実施の形態５による他のノイズ検出回路を示す構成図であり、図１０に示すノイズ検出回路は、第１の基準電圧印加回路３１及び第２の基準電圧印加回路４１が適用されており、差動入力端子１の端子１ｂから入力されたノイズを検出することができる。
この実施の形態５では、第１の分圧回路３２が、分圧抵抗３２ａ，３２ｂを備え、第２の分圧回路４２が、分圧抵抗４２ａ，４２ｂを備える構成例を示している。
しかし、第１の分圧回路３２及び第２の分圧回路４２のそれぞれは、駆動用電源５から出力された電圧Ｅ０を分圧することができればよく、上記の構成例に限るものではない。
例えば、分圧抵抗３２ａ，３２ｂ，４２ａ，４２ｂの代わりに、それぞれ可変抵抗を用いて、第１の基準電圧印加回路３１から出力される第１の基準電圧Ｅ１及び第２の基準電圧印加回路４１から出力される第２の基準電圧Ｅ２のそれぞれを調整できるようにしてもよい。
しかし、第１の分圧回路３２及び第２の分圧回路４２のそれぞれは、駆動用電源５から出力された電圧Ｅ０を分圧することができればよく、上記の構成例に限るものではない。
例えば、分圧抵抗３２ａ，３２ｂ，４２ａ，４２ｂの代わりに、それぞれ可変抵抗を用いて、第１の基準電圧印加回路３１から出力される第１の基準電圧Ｅ１及び第２の基準電圧印加回路４１から出力される第２の基準電圧Ｅ２のそれぞれを調整できるようにしてもよい。
実施の形態６．
実施の形態５では、フィードバック回路１０が、抵抗１１を備えている例を示している。
この実施の形態６では、フィードバック回路１０が、抵抗１１のほかに、ダイオード２３を備えている例を説明する。
実施の形態５では、フィードバック回路１０が、抵抗１１を備えている例を示している。
この実施の形態６では、フィードバック回路１０が、抵抗１１のほかに、ダイオード２３を備えている例を説明する。
図１１は、実施の形態６によるノイズ検出回路を示す構成図である。図１１において、図１及び図８と同一符号は同一又は相当部分を示すので説明を省略する。
フィードバック回路１０は、抵抗１１及びダイオード２３を備えている。
例えば、図８に示すノイズ検出回路では、コンパレータ２における第１の入力端子２ａの電位Ｖ１が、コンパレータ２における出力端子２ｃの電位Ｖ３よりも高い場合、フィードバック回路１０を流れる電流Ｉの向きが、第１の入力端子２ａから出力端子２ｃに向かう方向となる。
このため、フィードバック回路１０を流れる電流Ｉは、余分な電流として、表示回路１３に流れてしまう。その結果、例えば、ノイズとして検出する必要がない微弱な信号が入力された場合でも、ＬＥＤが発光してしまう可能性がある。
フィードバック回路１０は、抵抗１１及びダイオード２３を備えている。
例えば、図８に示すノイズ検出回路では、コンパレータ２における第１の入力端子２ａの電位Ｖ１が、コンパレータ２における出力端子２ｃの電位Ｖ３よりも高い場合、フィードバック回路１０を流れる電流Ｉの向きが、第１の入力端子２ａから出力端子２ｃに向かう方向となる。
このため、フィードバック回路１０を流れる電流Ｉは、余分な電流として、表示回路１３に流れてしまう。その結果、例えば、ノイズとして検出する必要がない微弱な信号が入力された場合でも、ＬＥＤが発光してしまう可能性がある。
この実施の形態６では、フィードバック回路１０がダイオード２３を備えており、ダイオード２３は、第１の入力端子２ａから出力端子２ｃに向かう電流Ｉを流さない。
このため、コンパレータ２における第１の入力端子２ａの電位Ｖ１が、コンパレータ２における出力端子２ｃの電位Ｖ３よりも高い場合でも、第１の入力端子２ａから出力端子２ｃに向かう電流Ｉが、余分な電流として、表示回路１３に流れてしまうことがない。
このため、コンパレータ２における第１の入力端子２ａの電位Ｖ１が、コンパレータ２における出力端子２ｃの電位Ｖ３よりも高い場合でも、第１の入力端子２ａから出力端子２ｃに向かう電流Ｉが、余分な電流として、表示回路１３に流れてしまうことがない。
コンパレータ２における出力端子２ｃの電位Ｖ３は、実施の形態５と同様に、差動入力端子１の端子１ａにノイズが入力されることで上昇する。
ダイオード２３は、出力端子２ｃの電位Ｖ３が上昇して、出力端子２ｃの電位Ｖ３が、第１の入力端子２ａの電位Ｖ１よりも高くなり、かつ、出力端子２ｃの電位Ｖ３と、第１の入力端子２ａの電位Ｖ１との電位差（Ｖ３−Ｖ１）が、ダイオード２３の順方向電圧よりも高くなると、順方向電流である電流Ｉを流すようになる。
順方向電流である電流Ｉがダイオード２３を流れることで、実施の形態５と同様に、第１の入力端子２ａにおける電位Ｖ１が、第２の入力端子２ｂにおける電位Ｖ２よりも高い状態が継続される。その結果、コンパレータ２の出力端子２ｃにおける電位Ｖ３が、Ｈレベルに保持される。
ダイオード２３は、出力端子２ｃの電位Ｖ３が上昇して、出力端子２ｃの電位Ｖ３が、第１の入力端子２ａの電位Ｖ１よりも高くなり、かつ、出力端子２ｃの電位Ｖ３と、第１の入力端子２ａの電位Ｖ１との電位差（Ｖ３−Ｖ１）が、ダイオード２３の順方向電圧よりも高くなると、順方向電流である電流Ｉを流すようになる。
順方向電流である電流Ｉがダイオード２３を流れることで、実施の形態５と同様に、第１の入力端子２ａにおける電位Ｖ１が、第２の入力端子２ｂにおける電位Ｖ２よりも高い状態が継続される。その結果、コンパレータ２の出力端子２ｃにおける電位Ｖ３が、Ｈレベルに保持される。
以上の実施の形態６は、フィードバック回路１０が、アノードがコンパレータ２の出力端子２ｃと接続され、カソードが第１の入力端子２ａと電気的に接続されているダイオード２３を備えている。ダイオード２３は、出力端子２ｃの電位Ｖ３が、第１の入力端子２ａの電位Ｖ１よりも高く、かつ、出力端子２ｃの電位Ｖ３と、第１の入力端子２ａの電位Ｖ１との電位差（Ｖ３−Ｖ１）が、ダイオード２３の順方向電圧よりも高いときに、出力端子２ｃから第１の入力端子２ａに向けて順方向電流を流すように構成した。したがって、コンパレータ２における第１の入力端子２ａの電位Ｖ１が、コンパレータ２における出力端子２ｃの電位Ｖ３よりも高いときに、第１の入力端子２ａから出力端子２ｃに向かう電流Ｉが、余分な電流として、表示回路１３に流れてしまうことを防ぐことができる。
図１１では、差動入力端子１の端子１ａから入力されたノイズを検出することが可能なノイズ検出回路を示しているが、差動入力端子１の端子１ｂから入力されたノイズを検出することが可能なノイズ検出回路については、図１０に示すノイズ検出回路にダイオード２３を適用するようにしてもよい。
図１２は、実施の形態６による他のノイズ検出回路を示す構成図であり、図１２に示すノイズ検出回路は、ダイオード２３が適用されており、差動入力端子１の端子１ｂから入力されたノイズを検出することができる。
図１２は、実施の形態６による他のノイズ検出回路を示す構成図であり、図１２に示すノイズ検出回路は、ダイオード２３が適用されており、差動入力端子１の端子１ｂから入力されたノイズを検出することができる。
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
この発明は、コンパレータを備えるノイズ検出回路に適している。
１ 差動入力端子、１ａ，１ｂ 端子、２ コンパレータ、２ａ 第１の入力端子、２ｂ 第２の入力端子、２ｃ 出力端子、３ 第１の基準電圧印加回路、３ａ 第１の電圧源、３ｂ 第１の抵抗、３ｃ 抵抗、３ｄ 第１のコンデンサ、４ 第２の基準電圧印加回路、４ａ 第２の電圧源、４ｂ 第２の抵抗、４ｃ 抵抗、４ｄ 第２のコンデンサ、５ 駆動用電源、６，７ コンデンサ、８，９ 抵抗、１０ フィードバック回路、１１，１２ 抵抗、１３ 表示回路、２１，２２ リセット回路、２３ ダイオード、３１ 第１の基準電圧印加回路、３２ 第１の分圧回路、３２ａ，３２ｂ 分圧抵抗、４１ 第２の基準電圧印加回路、４２ 第２の分圧回路、４２ａ，４２ｂ 分圧抵抗。
Claims (8)
- 第１の入力端子及び第２の入力端子並びに出力端子を有しており、前記第１の入力端子の電位と前記第２の入力端子の電位とを比較し、前記出力端子から電位の比較結果を出力するコンパレータと、
第１の基準電圧を前記第１の入力端子に印加する第１の基準電圧印加回路と、
第２の基準電圧を前記第２の入力端子に印加する第２の基準電圧印加回路と、
一端が前記出力端子と接続され、他端が前記第１の入力端子又は前記第２の入力端子と接続されているフィードバック回路と
を備え、
前記第１の基準電圧印加回路は、
一端に第１の電圧が印加され、他端が前記第１の入力端子と接続されている第１の抵抗と、
一端が前記第１の抵抗の他端と接続され、他端がグランドと接続されている第１のコンデンサとを備え、
前記第２の基準電圧印加回路は、
一端に第２の電圧が印加され、他端が前記第２の入力端子と接続されている第２の抵抗と、
一端が前記第２の抵抗の他端と接続され、他端がグランドと接続されている第２のコンデンサとを備えていることを特徴とするノイズ検出回路。 - 前記コンパレータにおける出力端子の電位が閾値電圧以上であるとき、ノイズを検出した旨を表示する表示回路を備えたことを特徴とする請求項１記載のノイズ検出回路。
- 前記フィードバック回路の他端が前記第１の入力端子と接続されており、
前記第１の抵抗の抵抗値と、前記第１のコンデンサの容量値との積で決定される時定数が第１の時定数であり、前記第２の抵抗の抵抗値と、前記第２のコンデンサの容量値との積で決定される時定数が第２の時定数であるとき、
前記第１の基準電圧が前記第２の基準電圧よりも低く設定され、かつ、前記第１の時定数が前記第２の時定数よりも大きく設定されることを特徴とする請求項１記載のノイズ検出回路。 - 前記フィードバック回路の他端が前記第２の入力端子と接続されており、
前記第１の抵抗の抵抗値と、前記第１のコンデンサの容量値との積で決定される時定数が第１の時定数であり、前記第２の抵抗の抵抗値と、前記第２のコンデンサの容量値との積で決定される時定数が第２の時定数であるとき、
前記第１の基準電圧が前記第２の基準電圧よりも高く設定され、かつ、前記第１の時定数が前記第２の時定数よりも小さく設定されることを特徴とする請求項１記載のノイズ検出回路。 - 前記第１の基準電圧印加回路は、
一端が前記第１の抵抗の他端と接続され、他端が前記第１の入力端子と接続されているリセット回路を備え、
前記リセット回路は、前記第１の抵抗と前記第１の入力端子との間の電気的な接続と非接続を切り換える回路であることを特徴とする請求項１記載のノイズ検出回路。 - 前記第２の基準電圧印加回路は、
一端が前記第２の抵抗の他端と接続され、他端が前記第２の入力端子と接続されているリセット回路を備え、
前記リセット回路は、前記第２の抵抗と前記第２の入力端子との間の電気的な接続と非接続を切り換える回路であることを特徴とする請求項１記載のノイズ検出回路。 - 前記第１の基準電圧印加回路は、
前記コンパレータに駆動用の電力を供給するための駆動用電圧を分圧し、分圧した電圧を、前記第１の電圧として、前記第１の抵抗の一端に印加する第１の分圧回路を備え、
前記第２の基準電圧印加回路は、
前記駆動用電圧を分圧し、分圧した電圧を、前記第２の電圧として、前記第２の抵抗の一端に印加する第２の分圧回路を備えていることを特徴とする請求項１記載のノイズ検出回路。 - 前記フィードバック回路は、アノードが前記コンパレータの出力端子と電気的に接続され、カソードが前記第１の入力端子又は前記第２の入力端子と電気的に接続されているダイオードを備えていることを特徴とする請求項７記載のノイズ検出回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2017/044757 WO2019116470A1 (ja) | 2017-12-13 | 2017-12-13 | ノイズ検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2019116470A1 JPWO2019116470A1 (ja) | 2020-04-02 |
| JP6690868B2 true JP6690868B2 (ja) | 2020-04-28 |
Family
ID=66820132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019559468A Active JP6690868B2 (ja) | 2017-12-13 | 2017-12-13 | ノイズ検出回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20200264225A1 (ja) |
| JP (1) | JP6690868B2 (ja) |
| CN (1) | CN111448465A (ja) |
| DE (1) | DE112017008189B4 (ja) |
| WO (1) | WO2019116470A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN209803679U (zh) * | 2019-07-11 | 2019-12-17 | 京东方科技集团股份有限公司 | 用于可穿戴设备的自动唤醒电路、可穿戴设备 |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2236222A1 (de) * | 1972-07-24 | 1974-02-07 | Siemens Ag | Steuersatz |
| US3906214A (en) * | 1973-11-29 | 1975-09-16 | Us Air Force | Signal retaining analog integrator apparatus |
| JPS5467976U (ja) * | 1977-10-14 | 1979-05-14 | ||
| SU892424A2 (ru) * | 1978-04-27 | 1981-12-23 | Предприятие П/Я Г-4934 | Источник опорного напр жени |
| US4214210A (en) * | 1978-01-09 | 1980-07-22 | Sprague Electric Company | Electromagnetic noise source locator |
| JPS55135416A (en) * | 1979-04-10 | 1980-10-22 | Hitachi Ltd | Monostable multivibrator circuit |
| JPS56151365A (en) * | 1980-04-25 | 1981-11-24 | Nippon Atom Ind Group Co Ltd | Noise detector |
| JP2709921B2 (ja) * | 1986-02-12 | 1998-02-04 | 沖電気工業株式会社 | 波形整形回路 |
| JPH04291608A (ja) * | 1991-03-20 | 1992-10-15 | Fujitsu Ltd | 電源回路 |
| US5461223A (en) * | 1992-10-09 | 1995-10-24 | Eastman Kodak Company | Bar code detecting circuitry |
| JPH06138161A (ja) * | 1992-10-28 | 1994-05-20 | Fujitsu Ltd | 電源異常監視回路 |
| US5481905A (en) * | 1992-11-03 | 1996-01-09 | Philips Electronics North America Corporation | Transducer circuit having negative integral feedback |
| JPH08122417A (ja) * | 1994-10-25 | 1996-05-17 | Nec Corp | ノイズ検出装置 |
| JPH09140161A (ja) * | 1995-11-13 | 1997-05-27 | Mitsubishi Electric Corp | インバータ装置 |
| JPH10303991A (ja) * | 1997-04-23 | 1998-11-13 | Matsushita Electric Works Ltd | 表示器 |
| JP3319717B2 (ja) * | 1998-03-05 | 2002-09-03 | 日本テキサス・インスツルメンツ株式会社 | 電圧比較回路 |
| US6563319B1 (en) * | 1999-04-19 | 2003-05-13 | Credence Technologies, Inc. | Electrostatic discharges and transient signals monitoring system and method |
| JP3600817B2 (ja) * | 2002-02-07 | 2004-12-15 | 日本テキサス・インスツルメンツ株式会社 | 電圧比較回路 |
| JP2004039134A (ja) * | 2002-07-04 | 2004-02-05 | Victor Co Of Japan Ltd | 基準マーク検出回路 |
| US7157947B2 (en) * | 2003-12-09 | 2007-01-02 | Intel Corporation | Power supplies noise detector for integrated circuits |
| JP2005191861A (ja) * | 2003-12-25 | 2005-07-14 | Kitakyushu Foundation For The Advancement Of Industry Science & Technology | 電位差検知回路、ランプ信号生成回路、及びａｄ変換器 |
| KR20060018553A (ko) * | 2004-08-25 | 2006-03-02 | 삼성전자주식회사 | 기준 전압의 흔들림을 줄이기 위한 기준 전압 흔들림 보상회로 및 이를 가지는 비교기 |
| US7525316B2 (en) * | 2005-09-06 | 2009-04-28 | 3M Innovative Properties Company | Electrostatic discharge event and transient signal detection and measurement device and method |
| JP2011069642A (ja) * | 2009-09-24 | 2011-04-07 | Toshiba Corp | 電圧検出回路 |
| US8143902B2 (en) * | 2010-01-06 | 2012-03-27 | Mediatek Inc. | eFuse macro |
| JP5629118B2 (ja) * | 2010-04-21 | 2014-11-19 | シャープ株式会社 | スイッチング電源装置、ｌｅｄ表示装置 |
| US20140062507A1 (en) * | 2010-08-12 | 2014-03-06 | Fuji Electric Co., Ltd. | Electric charge detection circuit |
| US9509216B2 (en) * | 2014-07-04 | 2016-11-29 | Rohm Co., Ltd. | Switching power supply circuit |
| JP6415252B2 (ja) * | 2014-11-07 | 2018-10-31 | ニチコン株式会社 | 周波数検出装置 |
| US10203708B2 (en) * | 2015-11-30 | 2019-02-12 | Rohm Co., Ltd. | Power regulator to control output voltage using feedback |
| JP6594797B2 (ja) * | 2016-02-26 | 2019-10-23 | エイブリック株式会社 | スイッチングレギュレータ |
-
2017
- 2017-12-13 DE DE112017008189.0T patent/DE112017008189B4/de not_active Expired - Fee Related
- 2017-12-13 WO PCT/JP2017/044757 patent/WO2019116470A1/ja active Application Filing
- 2017-12-13 CN CN201780097357.8A patent/CN111448465A/zh active Pending
- 2017-12-13 JP JP2019559468A patent/JP6690868B2/ja active Active
- 2017-12-13 US US16/756,713 patent/US20200264225A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| DE112017008189T5 (de) | 2020-09-03 |
| DE112017008189B4 (de) | 2021-05-12 |
| JPWO2019116470A1 (ja) | 2020-04-02 |
| US20200264225A1 (en) | 2020-08-20 |
| CN111448465A (zh) | 2020-07-24 |
| WO2019116470A1 (ja) | 2019-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8143884B2 (en) | Current interface with a blocking capacitor attached to an additional pin | |
| US20130038343A1 (en) | Test circuit for testing short-circuit | |
| CA2898377A1 (en) | Sensor interface circuits | |
| US20080111539A1 (en) | Direct current measuring apparatus and limiting circuit | |
| JP4977013B2 (ja) | 電力印加回路、及び試験装置 | |
| JP6690868B2 (ja) | ノイズ検出回路 | |
| EP2874310A1 (en) | Current sensing circuit | |
| WO2014155680A1 (ja) | 電圧測定装置 | |
| CN107561339B (zh) | 嵌套式安培表 | |
| JP2005216984A (ja) | フォトダイオード受光回路 | |
| US10535990B2 (en) | Power supply device, detection circuit and power supply method thereof | |
| TWI394939B (zh) | 溫度量測系統及方法 | |
| EP3104182A1 (en) | Current detecting circuit | |
| US9728958B2 (en) | Current electronic distributing device | |
| CN108631287B (zh) | 用于示波器测量通道的保护电路 | |
| CN108267648B (zh) | 具有静电防护功能的检测设备 | |
| TW201443446A (zh) | 負電壓檢知裝置 | |
| JP2005172796A (ja) | 電流−電圧変換回路 | |
| CN114167130B (zh) | 用于高内阻电源测量的精密电压表的电压检测电路及方法 | |
| US11112439B2 (en) | Evaluating circuit, system, and method for evaluating a capacitive or inductive sensor | |
| US8729915B2 (en) | Current monitor for sensing the current in a current path and corresponding control device | |
| JP2007333438A (ja) | 特性測定装置 | |
| TWI448696B (zh) | 訊號量測裝置 | |
| JP2010122149A (ja) | Ｄｃモジュールおよびそれを用いた半導体試験装置 | |
| JPH11304877A (ja) | 電圧印加電流測定回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191225 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191225 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20191225 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20200228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200310 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200407 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6690868 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |