JP5629118B2

JP5629118B2 - スイッチング電源装置、ｌｅｄ表示装置

Info

Publication number: JP5629118B2
Application number: JP2010097504A
Authority: JP
Inventors: 雅和池田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2010-04-21
Filing date: 2010-04-21
Publication date: 2014-11-19
Anticipated expiration: 2030-04-21
Also published as: JP2011229300A

Description

本発明は、スイッチング電源装置に関し、特にノイズの影響を受ける時間だけスイッチング電流検出信号を無効にするためのブランキング時間の設定を含む制御内容に特徴を有するスイッチング電源装置に関する。

従来、ノイズの影響を受ける時間だけスイッチング電流検出信号を無効にする技術を用いた制御を行うスイッチング電源装置として、下記特許文献１が開示されている。図２０及び図２１を参照して説明する。

図２０は、特許文献１に開示されたスイッチング電源装置の回路図である。スイッチング電源装置１００は、スイッチング素子１０１とその制御回路で構成され、入力端子（ＤＲＡＩＮ），補助電源電圧入力端子（ＶＣＣａ），内部回路電源端子（ＶＤＤａ），フィードバック信号入力端子（ＦＢ），及びグランド端子（ＧＮＤ）を備える。

レギュレータ１０２は、スイッチング電源装置１００の内部回路電源を供給する回路であり、起動電流をＶＣＣａへ流すためのスイッチ１０２Ａと、ＶＣＣａからＶＤＤａへ電流を供給するためのスイッチ１０２Ｂを備える。また、起動用定電流源１０３は、スイッチング電源装置１００の起動時にスイッチ１０２Ａを介してＶＣＣａへ起動電流が供給する。

起動／停止回路１０７は、スイッチング電源装置１００の起動／停止制御を行う回路であり、ＶＤＤａの電圧を検出して所定値以下であればスイッチング素子１０１のスイッチング動作を停止させる信号をＮＡＮＤ回路１０５へ出力する。

ドレイン電流検出回路１０６は、スイッチング素子１０１に流れる電流を検出し、この電流値を電圧信号に変換して比較器１０８に出力する。比較器１０８は、ドレイン電流検出回路１０６からの出力信号の電圧値がフィードバック信号制御回路１１１Ｙからの出力信号の電圧値を超えると、ＡＮＤ回路１１５へＨｉｇｈ信号（以下、「Ｈ」信号という）を出力する。ＡＮＤ回路１１５は、比較器１０８の出力信号とは別にオン時ブランキングパルス発生回路１１４Ｙからの出力信号の入力を受け付け、両者が共に「Ｈ」である場合に、「Ｈ」信号をＲＳフリップフロップ１１０のリセット端子に出力する。

発振回路１０９は、スイッチング素子１０１の最大デューティサイクルを決める最大デューティサイクル信号１０９ＡをＮＡＮＤ回路１０５に、クロック信号１０９ＢをＲＳフリップフロップ１１０のセット端子に、それぞれ出力する。

ＮＡＮＤ回路１０５には、起動／停止回路１０７の出力信号，最大デューティサイクル信号１０９Ａ，及びＲＳフリップフロップ１１０の出力信号が入力される。ＮＡＮＤ回路１０５の出力信号は、ゲートドライブ回路１０４に入力されてスイッチング素子１０１のスイッチング動作を制御すると共に、オン時ブランキングパルス発生回路１１４Ｙに入力される。

トランス１４０は、１次巻線１４０Ａ，２次巻線１４０Ｂ，及び１次側補助巻線１４０Ｃを有している。１次側補助巻線１４０Ｃには、ダイオード１３１とコンデンサ１３２で構成される整流平滑回路が接続されて、スイッチング電源装置１００の補助電源部としてＶＣＣａ端子に電圧を供給する。また、ＶＤＤａ端子とＧＮＤ間には、ＶＤＤａの電圧安定化のためにコンデンサ１３３が挿入されている。

２次巻線１４０Ｂは、ダイオード１５０とコンデンサ１５１で構成される整流平滑回路を介してフォトダイオード１３５Ｂ，２次側制御回路１５８，負荷１５７に接続される。

また、制御信号を２次側から１次側に伝達するための制御信号伝達回路１３５は、フォトトランジスタ１３５Ａを１次側に、フォトダイオード１３５Ｂを２次側に設けている。フォトトランジスタ１３５Ａのコレクタはフィードバック信号入力端子ＦＢに接続される。

２次側制御回路１５８は、シャントレギュレータ１５２，コンデンサ１５３，及び抵抗１５４，１５５，１５６からなり、シャントレギュレータのカソードにはフォトダイオード１３５Ｂが接続される。同回路１５８は、２次側出力電圧Ｖ_ｏの分圧をシャントレギュレータ１５２のリファレンスに入力し、２次側出力電圧Ｖ_ｏが一定となるようフォトダイオード１３５Ｂに流れる電流を制御する。

図２０において、入力端子に直流電圧Ｖ_ｉが入力されると、１次巻線１４０Ａを介してＤＲＡＩＮ端子に印加される。そして、起動用定電流源１０３で作られる起動電流が流れ、スイッチ１０２Ａを介してＶＣＣａに接続されたコンデンサ１３２を充電し、ＶＣＣａの電圧が上昇する。また、スイッチ１０２Ｂは、ＶＤＤａが一定電圧になるように動作するため、起動電流の一部がスイッチ１０２Ｂを介してＶＤＤａに接続されたコンデンサ１３３を充電し、ＶＤＤａの電圧も上昇する。

ＶＣＣａが上昇し、起動／停止回路１０７で設定された起動電圧に達すると、スイッチング素子１０１のスイッチング動作が開始される。これにより、トランス１４０の各巻線にエネルギーが供給されるようになり、２次巻線１４０Ｂ、１次側補助巻線１４０Ｃにそれぞれ電流が流れる。２次巻線１４０Ｂに流れる電流は、ダイオード１５０とコンデンサ１５１により整流平滑されて直流電力となり、負荷１５７に供給される。

出力電圧Ｖ_ｏが、２次側制御回路１５８において出力電圧検出抵抗１５４，１５５によって設定された所定電圧に達すると、フォトダイオード１３５Ｂに流れる電流が増加する。そして、フォトトランジスタ１３５Ａに流れる電流が増加し、ＦＢ端子から流れ出す電流ＩＦＢが増加する。

フィードバック信号制御回路１１１Ｙは、ＦＢ端子から流れるフィードバック電流ＩＦＢに応じた電圧信号ＶＦＢＯを出力し、比較器１０８の入力に与える。電圧ＶＦＢＯは、フィードバック電流ＩＦＢが大きくなるほどその電圧値を小さくするように設計されている。つまり、フィードバック電流ＩＦＢが増加すると、これに伴って比較器１０８に入力される電圧（リファレンス値）が低下するため、ドレイン電流が低下するような制御が行われることとなり、出力電圧Ｖ_ｏの安定化が図れる。

なお、スイッチング電源装置１００はコンデンサ１３４を備えている。スイッチング素子１０１がスイッチング動作をしている起動状態においてはフォトトランジスタ１３５ＡがＯＦＦ状態でも定電流をコンデンサ１３４に供給し、ＦＢ端子電圧を上昇させる。

クランプ回路１１２は、フィードバック信号制御回路１１１Ｙの出力信号を最大値を決定する回路であり、比較器１０８に入力される電圧値を制限することでスイッチング素子１０１に過電流が流れるのを防止する。

ここで、過電流を防止する目的であれば、比較器１０８の出力を直接ＲＳフリップフロップ１１０のリセット端子に入力することでも実現できる。なぜなら、ドレイン電流の電圧変換値が、クランプ回路１１２によって設定された最大電圧値を超えると、比較器１０８から「Ｈ」信号が出力されるため、ＲＳフリップフロップ１１０にリセットがかかり、スイッチング素子１０１をＯＦＦにすることができるためである。

ところが、このように接続した場合、スイッチング素子１０１をＯＮした瞬間に発生するスパイク電流を過電流と認識してしまい、この結果過電流保護が誤作動してしまう。これを防止すべく、スイッチング素子１０１がＯＮになってから一定期間（ブランキング時間）は比較器１０８の比較結果を反映させないようにすべく、オン時ブランキングパルス発生回路１１４Ｙを設けている。

このオン時ブランキングパルス発生回路１１４Ｙは、ゲートドライブ回路１０４からの「Ｈ」信号が入力されてから一定期間はＬｏｗ信号（以下、「Ｌ」信号という）を、その後に「Ｈ」信号をＡＮＤ回路１１５に出力する。よって、ゲートドライブ回路１０４からスイッチング素子１０１に「Ｈ」信号が入力されてからも一定期間はブランキング信号として「Ｌ」信号がＡＮＤ回路１１５に出力されるため、この間は比較器１０８の比較結果に関係なく強制的にＡＮＤ回路１１５の出力信号を「Ｌ」とし、ＲＳフリップフロップ１１０のリセット端子にリセット信号が入力されない。

また、このオン時ブランキングパルス発生回路１１４Ｙは、フィードバック信号制御回路１１１Ｙの出力信号を受け付け、この値に応じてブランキング時間を変化させる構成である。図２１に、このオン時ブランキングパルス発生回路１１４Ｙ，フィードバック信号制御回路１１１Ｙ，及びクランプ回路１１２の回路例を示している。

オン時ブランキングパルス発生回路１１４Ｙは定電流源１１４Ａ、Ｎ型ＭＯＳＦＥＴ１１４Ｂ，１１４Ｃ，１１４Ｅ、Ｐ型ＭＯＳＦＥＴ１１４Ｄ、コンデンサ１１４Ｆ、及びインバータ回路１１４Ｇから構成される。スイッチング素子１０１をＯＮすべくゲートドライブ回路１０４からの出力信号が「Ｈ」になると、ＭＯＳＦＥＴ１１４Ｄ，１１４Ｅのゲートに「Ｈ」信号が入力される。

ただし、ＭＯＳＦＥＴ１１４Ｅのソースに接続されたＭＯＳＦＥＴ１１４Ｃは定電流源１１４Ａで規定された電流が流れるように制限されており、コンデンサ１１４Ｆの電荷が放電されるまでの間はインバータ１１４Ｇの入力は「Ｈ」が保持される。このため、インバータ回路１１４Ｇの出力も一定期間「Ｌ」が保持される。つまり、ゲートドライブ回路１０４の出力信号が「Ｌ」から「Ｈ」に変化しても、インバータ回路１１４Ｇの出力はすぐには「Ｌ」から「Ｈ」に変化せず、一定期間「Ｌ」を保持してから「Ｈ」に移行する。このようにして、スイッチング素子１０１に「Ｈ」信号が入力してから、オン時ブランキングパルス発生回路１１４Ｙに「Ｈ」信号が出力されるまでに一定期間（ブランキング時間）が強制的に確保される。

フィードバック信号制御回路１１１Ｙは定電流源１１１Ａ，１１１Ｂ，１１１Ｄ、フィードバック端子ＦＢの動作電位を決める定電圧源１１１Ｅ、Ｐ型ＭＯＳＦＥＴ１１１Ｆ，１１１Ｇ，１１１Ｈ，１１１Ｉ、Ｎ型ＭＯＳＦＥＴ１１１Ｋ，１１１Ｌ，１１１Ｍ，１１１Ｎ，１１１Ｐ、及び抵抗１１１Ｒから構成される。

フィードバック信号制御回路１１１Ｙの入力信号となるフィードバック電流ＩＦＢの電流増加に伴い、ＭＯＳＦＥＴ１１１Ｆを流れる電流が増加し、１１１Ｆとミラー接続されたＭＯＳＦＥＴ１１１Ｇの電流も同様に増加し、それに従いＭＯＳＦＥＴ１１１Ｍとこれにミラー接続された１１１Ｎ、１１１Ｐの電流も増加する。このようにＩＦＢの増加に伴い、ＶＦＢＯが低下すると共に、ＭＯＳＦＥＴ１１１Ｉを流れる電流が増加し、その電流がオン時ブランキングパルス発生回路１１４Ｙのブランキング時間を決める定電流源１１４Ａの電流に加算される形でオン時ブランキングパルス発生回路１１４Ｙに伝達される。

このようにフィードバック電流ＩＦＢが増加すると、ゲートドライブ回路１０４からの出力信号が「Ｌ」から「Ｈ」となるときにコンデンサ１１４Ｆを放電すべくＮ型ＭＯＳＦＥＴ１１４Ｅ、１１４Ｃを流れる電流が増加することとなり、オン時ブランキングパルス発生回路１１４Ｙから出力される信号のブランキング時間が短くなる。他方、フィードバック電流ＩＦＢが減少すると、ゲートドライブ回路１０４からの出力信号が「Ｌ」から「Ｈ」となるときにコンデンサ１１４Ｆを放電すべくＮ型ＭＯＳＦＥＴ１１４Ｅ、１１４Ｃを流れる電流は減少し、ブランキング時間が長くなる。

特許第３９４８４４８号明細書

上述したように、２次側制御回路１５８において設定された所定電圧と比較して出力電圧Ｖ_ｏが大きくなるほど、フィードバック電流ＩＦＢの値が大きくなる。このとき、前述したように、オン時ブランキングパルス発生回路１１４Ｙによって設定されるブランキング時間が短くなる。

ここで、スイッチング素子１０１をＯＮにした直後に発生するスパイク電流は、寄生容量の大きさに依存すると共に、入力電圧の大きさにも依存し、入力電圧Ｖ_ｉが高いほどスパイク電流も大きくなる。

このとき、従来のように出力電圧Ｖ_ｏが高い場合にブランキング時間を短くすると、入力電圧Ｖ_ｉが高い場合であればスパイク電流が大きくなっている可能性があるため、ブランキング時間が完了した後においても依然としてスパイク電流が生じており過電流保護機能が誤作動するおそれがある。

例えば、従来のスイッチング電源装置を用いて、印加される電圧の大きさに応じて輝度を変化させる調光機能付きＬＥＤ照明装置に電源供給を行うことを想定する。高輝度で発光させるためには、ＬＥＤ照明装置に高い電圧を印加すべく入力電圧を高くするが、このとき、前述のようにスイッチング素子のＯＮ時に生じるスパイク電流が大きい一方で、ブランキング時間も短く設定されてしまうため、ブランキング時間の終了後に過電流防止機能が誤作動し、スイッチング素子が強制的にＯＦＦになるおそれがある。これは、フリッカ等の問題を引き起こす。

逆に、入力電圧が低く出力電圧も低い場合には、スパイク電流が小さいにもかかわらずブランキング時間が長く設定されている。このとき、スパイク電流とは関係なくスイッチング素子１０１を流れるドレイン電流が十分大きくなっており、比較器１０８から「Ｈ」信号が出力されているにもかかわらず、オン時ブランキングパルス発生回路１１４Ｙから「Ｌ」信号が出力され続けているため、ＲＳフリップフロップ１１０のリセットがかからない。この結果、スイッチング電源装置１００の出力電圧Ｖ_ｏが絞り切れない（可変範囲が狭い）という問題や、或いはスイッチング素子１０１が過電流により破壊されるという問題を引き起こす。

本発明は上記の問題に鑑み、スイッチング電源装置のブランキング時間を適切に設定することで誤動作や素子の破壊を引き起こさないようにすることを目的とする。

上記の問題を解決すべく、本発明のスイッチング電源装置は、
直流の被変換入力電圧を電圧の異なる直流の目的出力電圧に変換して出力するスイッチング電源装置であって、
制御端に入力される制御信号に基づいてＯＮ／ＯＦＦ制御されることで第１端と第２端の間の導通状態を変化させるスイッチング素子と、
前記スイッチング素子を流れる電流量を検出するスイッチング電流検出回路と、
前記スイッチング電流検出回路から与えられる検出電圧と前記被変換入力電圧に基づいて前記制御信号を作成し、前記スイッチング素子の制御端に出力することで前記スイッチング素子のＯＮ／ＯＦＦ制御を行う制御回路とを備え、
前記制御回路は、
所定の周波数で第１状態と第２状態の間を振動する信号を出力する発振回路を備えると共に、前記発振回路の出力が前記第２状態から前記第１状態に変化してから所定のブランキング時間が経過するまでの間、前記制御信号として前記スイッチング素子をＯＮにするＯＮ信号を出力し、前記ブランキング時間の経過後、前記検出電圧が所定の目標電圧を上回ると、前記制御信号として前記スイッチング素子をＯＦＦにするＯＦＦ信号を出力し、以後この制御を繰り返す構成であり、
前記被変換入力電圧が高い場合には長く、前記被変換入力電圧が低い場合には短くなるように前記ブランキング時間を設定することを特徴とする。

このように構成するとき、被変換入力電圧が高い場合にはブランキング時間が長く、低い場合にはブランキング時間が短くなるように設定される。ブランキング時間の間は、スイッチング素子を流れる電流量が無効化され、この電流量が多いと判定された場合であってもスイッチング素子が強制的にＯＦＦなるということはない。

よって、被変換入力電圧が大きく、スイッチング素子のＯＮ時に発生するスパイクノイズも大きくなる可能性がある場合には、ブランキング時間が長く確保されるため、ブランキング時間の経過後に未だスパイクノイズが残存していることによりスイッチング素子が強制的にＯＦＦになるという事態を回避することができる。そして、スパイクノイズが消滅した後、スイッチング素子を流れる電流量が目的とする値に達した時点でスイッチング素子をＯＦＦにすることができ、所望の目的出力電圧を得ることができる。

また、被変換入力電圧が小さい場合には、ブランキング時間が短く設定されるため、スパイクノイズが消滅した後に更に所定の時間にわたってブランキング時間が継続するという事態を回避することができる。これにより、スパイクノイズが消滅した後、直ちにブランキング時間を終了させ、スイッチング素子を流れる電流量が目的とする値を超えた時点でスイッチング素子をＯＦＦにすることができる。よって、従来のように、ブランキング時間の間にスイッチング素子を流れる電流量が目的とする値を超えて増大し、目的出力電圧が所望する電圧を超えて増加してしまうという問題を解消できる。

本発明のスイッチング電源装置は、上記の特徴に加えて、
前記制御回路は、
前記発振回路の出力が前記第１状態になってから前記ブランキング時間が経過するまでの間にわたって無効化信号を出力し、その後に前記発振回路の出力が前記第１状態になるまでの間にわたって有効化信号を出力するブランキング時間決定回路と、
前記検出電圧と前記目標電圧の大小関係を比較するスイッチング電流検出用比較器と、
前記発振回路、前記ブランキング時間決定回路、及び前記スイッチング電流検出用比較器の出力信号が入力される論理回路と、を備え、
前記論理回路は、
前記ブランキング時間決定回路から前記無効化信号が与えられている間、前記スイッチング電流検出用比較器の比較結果とは無関係に前記ＯＮ信号を出力し、
前記ブランキング時間決定回路から前記有効化信号が与えられている間、前記スイッチング電流検出用比較器の比較結果に基づき、前記検出電圧が前記目標電圧を上回るまでは前記ＯＮ信号を、前記検出電圧が前記目標電圧を上回れば前記ＯＦＦ信号を出力し、
前記ＯＦＦ信号を出力後、前記発振回路の出力が前記第２状態から前記第１状態に変化した時点で前記ＯＮ信号を出力する構成であることを特徴とする。

上記の構成としたとき、制御回路は発振回路の出力が第２状態から第１状態に変化した時点でＯＮ信号を出力するが、これと同タイミングでブランキング時間決定回路からは、スイッチング電流検出用比較器の比較結果を無効化する無効化信号が出力される。そして、一定のブランキング時間が経過した後、ブランキング時間決定回路から出力される信号が有効化信号に変化する。このため、発振回路の出力が第２状態から第１状態に変化した後、ブランキング時間が経過するまでの間、スイッチング素子を流れる電流量に関係なくスイッチング素子を強制的にＯＮ状態に維持することができる。

そして、ブランキング時間の経過後は、スイッチング電流検出用比較器の比較結果が有効化されるため、検出電圧が目標電圧を上回った時点でスイッチング素子をＯＦＦにされ、これによって所望の目的出力電圧を確保することができる。

上記内容を実現すべく、本発明のスイッチング電源装置としては、下記に列挙する種々の構成が採用され得る。

第１の構成としては、
本発明のスイッチング電源装置は、前記被変換入力電圧を分圧して基準電圧を生成し、これを前記制御回路に出力する入力電圧分圧回路を有し、
前記ブランキング時間決定回路は、ブランキング時間決定用比較器及びブランキング時間決定用コンデンサを有し、前記発振回路の出力が前記第２状態から前記第１状態に変化した後に前記ブランキング時間決定用コンデンサの一端の電位の上昇を開始する構成であり、
前記ブランキング時間決定用比較器は、前記ブランキング時間決定用コンデンサの前記一端の電位と前記基準電圧を比較し、前者が後者を上回ると、出力を前記無効化信号から前記有効化信号に変化させることを特徴とする。

上記構成によれば、被変換入力電圧が分圧されて得られる基準電圧を超える電圧がブランキング時間決定用コンデンサに充電されれば、前記ブランキング時間決定回路からの出力信号が無効化信号から有効化信号に切り替えられる。基準電圧は被変換入力電圧が大きいほど大きくなるため、その基準電圧を超える電圧がブランキング時間決定用コンデンサに充電されるまでに要する時間も、被変換入力電圧が大きいほど長くなる。よって、被変換入力電圧が高い場合には長く、前記被変換入力電圧が低い場合には短くなるようにブランキング時間が設定される。

第２の構成としては、
前記被変換入力電圧を分圧して基準電圧を生成し、これを前記制御回路に出力する入力電圧分圧回路を有し、
前記ブランキング時間決定回路は、ブランキング時間決定用比較器及びブランキング時間決定用コンデンサを有し、前記発振回路の出力が前記第２状態から前記第１状態に変化した後に前記ブランキング時間決定用コンデンサの一端の電位の上昇を開始すると共に、前記基準電圧が大きいほど電位の上昇速度が遅い構成であり、
前記ブランキング時間決定用比較器は、前記ブランキング時間決定用コンデンサの前記一端の電位と所定の固定電圧を比較し、前者が後者を上回ると、出力を前記無効化信号から前記有効化信号に変化させることを特徴とする。

上記構成によれば、被変換入力電圧が分圧されて得られる基準電圧が大きいほどブランキング時間決定用コンデンサの電位上昇速度が遅いため、その電位が所定の固定電圧を超えるまでに要する時間が長くなる。よって、第１の構成と同様に、被変換入力電圧が高い場合には長く、前記被変換入力電圧が低い場合には短くなるようにブランキング時間が設定される。

第３の構成としては、
前記被変換入力電圧を分圧して前記制御回路に基準電圧を出力する入力電圧分圧回路を有し、
前記ブランキング時間決定回路は、第１ブランキング時間決定用比較器、第２ブランキング時間決定用比較器、及びブランキング時間決定用コンデンサを有し、前記発振回路の出力が前記第２状態から前記第１状態に変化した後に前記ブランキング時間決定用コンデンサの一端の電位の上昇を開始する構成であって、
前記第１ブランキング時間決定用比較器は前記ブランキング時間決定用コンデンサの前記一端の電位と所定の第１固定電圧を比較し、前記第２ブランキング時間決定用比較器は前記基準電圧と所定の第２固定電圧を比較し、
前記ブランキング時間決定回路は、前記第１及び第２ブランキング時間決定用比較器の比較結果に基づき、前記基準電圧が前記第２固定電圧以下である場合と、前記ブランキング時間決定用コンデンサの前記一端の電位が前記第１固定電圧を上回る場合には前記有効化信号を出力することを特徴とする。

上記構成によれば、被変換入力電圧を分圧して得られる基準電圧が第２固定電圧以下である場合、すなわち被変換入力電圧が低い電圧である場合には、無条件に有効化信号が出力されることになり、いわばブランキング時間が「ゼロ」となる。また、前記基準電圧が第２固定電圧を超える場合、すなわち被変換入力電圧が高い電圧である場合には、ブランキング時間決定用コンデンサの電位が第１固定電圧を上回るまでに要する時間だけブランキング時間が設定される。よって、本構成の場合、被変換入力電圧が所定の値より低い場合にはブランキング時間がゼロとなり、それを超えればブランキング時間が正の時間として設定されるという意味において、被変換入力電圧が高い場合には長く、前記被変換入力電圧が低い場合には短くなるようにブランキング時間が設定されることとなる。

なお、上記構成において、第２ブランキング時間決定用比較器に対しては、出力端と非反転入力端子が第１抵抗を介して接続し、前記第２定電圧源の出力と非反転入力端子が第２抵抗を介して接続する構成としても良い。

かかる構成によれば、第２ブランキング時間決定用比較器の出力結果にヒステリシス性を持たせることができる。被変換入力電圧にノイズ成分が重畳することが起こり得るが、かかる場合、第２ブランキング時間決定用比較器には、前記被変換入力電圧を分圧して得られる基準電圧が一方の入力端に印加されるため、ノイズ成分の存在によって比較結果が短時間で切り替わり、出力が不安定になる可能性がある。そこで、ヒステリシス性を持たせることで、第２ブランキング時間決定用比較器の出力が切り替わる閾値に余裕を持たせることで、出力が不安定になる確率を低下させることができる。

また、上記各構成において、前記スイッチング電流検出用比較器が、前記被変換入力電圧の分圧電圧である基準電圧を前記目標電圧として、前記検出電圧との比較を行う構成とすることができる。

この場合、スイッチング素子を流れる電流量の目標値が、被変換入力電圧の大きさに応じて変化する構成である。

また、スイッチング素子を流れる電流量の目標値を、被変換入力電圧の大きさに関係なく固定値とすることできる。この場合、別途前記目標電圧を出力する目標電圧生成用定電圧源を備え、この出力電圧を前記スイッチング電流検出用比較器の一の入力端に印加すれば良い。

上述した本発明のスイッチング電源装置は、降圧型、昇圧型、反転昇圧型、絶縁型（フライバック型、フォワード型）の各スイッチング電源装置に利用可能である。

より具体的には、
出力用コンデンサ、出力用コイル、及び出力用ダイオードを備え、
前記出力用ダイオードのカソード、前記出力用コンデンサの第１端には前記被変換入力電圧が与えられ、
前記出力用コンデンサの第２端と前記出力用コイルの第１端が接続し、
前記出力用コイルの第２端、前記出力用ダイオードのアノード、及び前記スイッチング素子の第１端が相互に接続して一のノードを形成し、
前記スイッチング素子の第２端に前記スイッチング電流検出回路が接続し、
前記出力用コンデンサの両端に前記目的出力電圧が誘起される構成とすることが可能である。

また、別の構成としては、
出力用コンデンサ、出力用コイル、及び出力用ダイオードを備え、
前記出力用コイルの第１端、及び前記出力用コンデンサの第１端には前記被変換入力電圧が与えられ、
前記出力用コンデンサの第２端と前記出力用ダイオードのカソードが接続し、
前記出力用コイルの第２端、前記出力用ダイオードのアノード、及び前記スイッチング素子の第１端が相互に接続して一のノードを形成し、
前記スイッチング素子の第２端に前記スイッチング電流検出回路が接続し、
前記出力用コンデンサの両端に前記目的出力電圧が誘起される構成とすることができる。

また、別の構成としては、
出力用コンデンサ、出力用コイル、及び出力用ダイオードを備え、
前記出力用コイルの第１端に前記被変換入力電圧が与えられ、
前記出力用コイルの第２端、前記出力用ダイオードのアノード、及び前記スイッチング素子の第１端が相互に接続して一のノードを形成し、
前記出力用コンデンサは、第１端が前記出力用ダイオードのカソードに、第２端が接地線に接続し、
前記スイッチング素子の第２端に前記スイッチング電流検出回路が接続し、
前記出力用コンデンサの両端に前記目的出力電圧が誘起される構成とすることができる。

また、別の構成としては、
１次巻線及び第２巻線からなる出力用トランス、出力用ダイオード、出力用コンデンサを備え、
前記１次巻線は、第１端に前記被変換入力電圧が、第２端に前記スイッチング素子の第１端がそれぞれ接続し、
前記第２巻線は、第１端に前記出力用ダイオードのアノード、第２端に前記出力用コンデンサの第１端に接続し、
前記出力用コンデンサの第２端に前記出力用ダイオードのカソードが接続し、
前記スイッチング素子の第２端に前記スイッチング電流検出回路が接続し、
前記出力用コンデンサの両端に前記目的出力電圧が誘起される構成とすることができる。

また、別の構成としては、
１次巻線及び第２巻線からなる出力用トランス、第１出力用ダイオード、第２出力用ダイオード、出力用コイル、及び出力用コンデンサを備え、
前記１次巻線は、第１端に前記被変換入力電圧が、第２端に前記スイッチング素子の第１端がそれぞれ接続し、
前記第２巻線は、第１端に前記第１出力用ダイオードのアノード、第２端に前記第２出力用ダイオードのアノードと前記出力用コンデンサの第１端に接続し、
前記第１出力用ダイオードのカソード、前記第２出力用ダイオードのカソード、及び前記出力用コイルの第１端が相互に接続して一のノードを形成し、
前記出力用コイルの第２端と前記出力用コンデンサの第２端が接続し、
前記スイッチング素子の第２端に前記スイッチング電流検出回路が接続し、
前記出力用コンデンサの両端に前記目的出力電圧が誘起される構成とすることができる。

そして、上述した本発明のスイッチング電源装置から出力される直流電圧を、種々の回路や装置の電源電圧として供給することが可能である。

一例として、本発明のスイッチング電源装置から電源を供給されるＬＥＤ表示装置は、
電源用の交流電圧が入力される入力端子と、
前記交流電圧を直流に整流する整流回路と、
前記整流回路からの出力電圧を平滑化する平滑用コンデンサと、
前記平滑用コンデンサの出力電圧が前記被変換入力電圧として印加される本発明のスイッチング電源装置と、
前記出力用コンデンサの両端に接続されるＬＥＤ素子と、を有する構成として実現される。

本発明の構成によれば、被変換入力電圧が高いほどブランキング時間が長く、低いほどブランキング時間が短くなるように設定される。よって、被変換入力電圧が高い場合に、スイッチング素子のＯＮ時に生じるスパイクノイズを検知してスイッチング素子が強制的にＯＦＦになるという誤動作が回避される。更には、被変換入力電圧が低い場合に、スパイクノイズが消滅した後においてもブランキング時間が終了せずにスイッチング素子に過電流が流れ、過電流によりスイッチング素子が破壊されたり、目的とする出力電圧が得られないという事態が回避される。

本発明のスイッチング電源装置の第１実施形態の概念的ブロック図本発明のスイッチング電源装置の第１実施形態の構成を一部詳細に示した回路図本発明のスイッチング電源装置の第１実施形態の構成を更に詳細に示した回路図第１実施形態において、ブランキング時間決定回路を別の構成にした場合のスイッチング電源装置の回路図図４の定電流源を詳細に示した回路図第１実施形態において、ブランキング時間決定回路を更に別の構成にした場合のスイッチング電源装置の回路図図５の定電流源を詳細に示した回路図第１実施形態において、ブランキング時間決定回路を更に別の構成にした場合のスイッチング電源装置の回路図第１実施形態において、ブランキング時間決定回路を更に別の構成にした場合のスイッチング電源装置の回路図本発明のスイッチング電源装置の第２実施形態の構成を一部詳細に示した回路図本発明のスイッチング電源装置の第２実施形態の構成を更に詳細に示した回路図本発明のスイッチング電源装置の第３実施形態の概念的ブロック図本発明のスイッチング電源装置の第３実施形態の構成を詳細に示した回路図本発明のスイッチング電源装置の第４実施形態の概念的ブロック図本発明のスイッチング電源装置の第４実施形態の構成を詳細に示した回路図本発明のスイッチング電源装置の第５実施形態の概念的ブロック図本発明のスイッチング電源装置の第５実施形態の構成を詳細に示した回路図本発明のスイッチング電源装置の第５実施形態の構成を詳細に示した別の回路図本発明のスイッチング電源装置を備えたＬＥＤ照明装置（第６実施形態）の概略構成を示すブロック図従来のスイッチング電源装置の回路図従来のスイッチング電源装置の回路図を一部詳細に示したもの

［第１実施形態］
本発明のスイッチング電源装置の第１実施形態につき、図面を参照して説明する。図１は、本実施形態におけるスイッチング電源装置の概略構成を示すブロック図である。

本実施形態のスイッチング電源装置１は、入力電圧分圧回路２，制御回路３，ダイオード４（「出力用ダイオード」に対応），負荷５，コンデンサ６（「出力用コンデンサ」に対応），コイル７（「出力用コイル」に対応），スイッチング素子８，及びスイッチング電流検出回路９を備える。図１において、Ｖ_ｉはスイッチング電源装置１に入力された電圧でって、スイッチング電源装置１によって電圧変換を行う対象となる電圧（被変換入力電圧）である。例えば商用の交流１００Ｖを整流した後の直流電圧（１４０Ｖ）が用いられる。ＧＮＤはグランド線（接地線）である。

負荷５は、本スイッチング電源装置１によって電源電圧を供給する対象となる負荷であり、例えばＬＥＤ素子が想定される。

入力電圧分圧回路２は、Ｖ_ｉを分圧して出力する回路であり、例えば抵抗によって実現される。制御回路３は、入力電圧分圧回路２及びスイッチング電流検出回路９から入力される信号に基づいて、スイッチング素子８のＯＮ／ＯＦＦ制御を行う回路であり、その内部にブランキング時間決定回路１０，発振回路２１，及びＲＳフリップフロップ２４（「論理回路」の一例）を含む。

ダイオード４は、スイッチング素子８がＯＦＦとなった際にコイル７を通過する電流を流すために設けられている。コンデンサ６は、負荷５に印加される電圧を平滑化するために設けられている。コイル７は、スイッチング素子８がＯＮした際に負荷５とコイル７に流れる電流を徐々に増加させ、逆にスイッチング素子８がＯＦＦした際に同電流を徐々に減少させるために設けられている。

スイッチング素子８は、制御回路３の出力信号に基づいてＯＮ／ＯＦＦ制御されることで、電流の導通状態を制御する素子であり、例えばＭＯＳＦＥＴやバイポーラトランジスタ等で構成される。

スイッチング電流検出回路９は、スイッチング素子８を流れる電流を電圧に変換するための回路であり、例えば数１００ｍΩ〜数Ωの抵抗値の抵抗素子で構成される。

図２は、図１のスイッチング電源装置１の構成を一部詳細に示した回路図である。なお、図２の回路は、スイッチング素子８を流れる電流（スイッチング電流）を、制御回路３への入力電圧（入力電圧分圧回路２の出力電圧）の値によって可変とする場合の構成を図示している。これに対し、制御回路３への入力電圧に関係なくスイッチング電流を固定値に設定することも可能であり、この構成については第２実施形態で後述する。

図２に示すスイッチング電源装置１では、入力電圧分圧回路２として抵抗２ａ，２ｂを備える。また、制御回路３として、ブランキング時間決定回路１０，発振回路２１，比較器２２（「スイッチング電流検出用比較器」に対応），ＡＮＤ回路２３，ＲＳフリップフロップ２４，及びバッファアンプ２５を備える。

発振回路２１は、所定の発振周波数のパルス信号を生成して出力する回路であり、この発振周波数に基づいてスイッチング電源装置１のスイッチング周波数が決定される。発振回路２１は、例えば数十ｋＨｚから百数十ｋＨｚ程度の周波数で発振し、その出力信号は、ＲＳフリップフロップ２４のセット端子、及びブランキング時間決定回路１０に与えられる。

スイッチング素子８がＯＮになると、スイッチング電流が流れ、スイッチング電流検出回路９によって同電流が電圧変換されて比較器２２の一方の入力端子（非反転入力端子）に入力される。比較器２２の他方の入力端子（反転入力端子）には、入力電圧分圧回路２の出力電圧Ｖ_２（以下、「基準電圧Ｖ_２」と呼ぶ）が入力されている。つまり、スイッチング電流検出回路９からの検出電圧Ｖ_９が基準電圧Ｖ_２を超えると、Ｈｉｇｈ信号（以下、「Ｈ」信号という）をＡＮＤ回路２３に与える。ＡＮＤ回路２３は、ブランキング時間決定回路１０からの出力信号が「Ｈ」である時間帯において、スイッチング電流検出回路９の検出電圧Ｖ_９が基準電圧Ｖ_２の値を超えると、ＲＳフリップフロップ２４のリセット端子に「Ｈ」信号を出力してＲＳフリップフロップ２４をリセットする。

ブランキング時間決定回路１０は、スイッチング素子８がＯＮになってから一定のブランキング時間にわたってＬｏｗ信号（以下、「Ｌ」信号という）を出力し、その後に「Ｈ」信号を出力する回路である。ブランキング時間決定回路１０が存在することで、スイッチング素子８のＯＮ直後から一定期間におけるスイッチング電流検出回路９の検出電圧Ｖ_９が無効化され、この間のスイッチング素子８の導通制御に反映させない。つまり、ブランキング時間決定回路１０から出力される「Ｌ」信号は「無効化信号」に対応し、「Ｈ」信号は「有効化信号」に対応する。

本発明のスイッチング電源装置１が備えるブランキング時間決定回路１０は、基準電圧Ｖ_２の大きさによってブランキング時間を変化させる。この点につき、図３を参照して説明する。

図３は、図２において、更にブランキング時間決定回路１０の回路構成を詳細に図示した回路図である。

図３に示されるブランキング時間決定回路１０は、定電流源１１，スイッチ１２（「放電経路スイッチ」に対応），コンデンサ１３（「ブランキング時間決定用コンデンサ」に対応），及び比較器１４（「ブランキング時間決定用比較器」に対応）を備える構成である。なお、定電流源１１には、動作駆動用の内部電圧ＶＣＣが供給されている。

定電流源１１の出力は、比較器１４の一方の入力端子（非反転入力端子）に入力されると共に、スイッチ１２を介してＧＮＤに接続される。スイッチ１２は発振回路２１からの出力信号によってＯＮ／ＯＦＦ制御される構成であり、その信号が「Ｌ」の時にＯＮ、「Ｈ」の時にＯＦＦになる性質を有する素子である。コンデンサ１３はスイッチ１２と並列に接続されている。比較器１４の他方の入力端子には、基準電圧Ｖ_２が入力される。

発振回路２１からの出力信号が「Ｌ」の時、スイッチ１２はＯＮであり、定電流源１１から供給される電流はこのスイッチ１２を介してＧＮＤへと抜けるため、コンデンサ１３には電荷が蓄積されない。つまり、比較器１４の「＋」入力端子の電圧Ｖ_１４＋が低電圧（接地電圧）であるため、比較器１４からは「Ｌ」の信号が出力される。つまり、ブランキング時間決定回路１０から「Ｌ」信号（無効化信号）がＡＮＤ回路２３に対して出力される。

そして、発振回路２１からの出力信号が「Ｈ」になると、スイッチ１２がＯＦＦとなり、定電流源１１から供給される電流によってコンデンサ１３が充電され始める。これにより、比較器１４の「＋」入力端子の電圧Ｖ_１４＋が上昇を開始する。

ここで、定電流源１１の出力電流値をＩ_１１，コンデンサ１３の静電容量をＣ_１３とし、発振回路２１からの出力信号が「Ｈ」になってからの経過時間をｔ_１とすると、比較器１４の「＋」入力端子の電圧をＶ_１４＋は以下の数１によって表わされる。
（数１）
Ｖ_１４＋＝（Ｉ_１１・ｔ_１）／Ｃ_１３

この数１によって規定される電圧Ｖ_１４＋が基準電圧Ｖ_２を超えた時点で、ブランキング時間決定回路１０は「Ｈ」信号（つまり「有効化信号」）をＡＮＤ回路２３に出力する。このことは、基準電圧Ｖ_２の値が大きいほど、Ｖ_１４＋がＶ_２を上回るまでに要する時間ｔ_１が長くなることを意味する。発振回路２１からの出力信号が「Ｈ」になってから、ブランキング時間決定回路１０の出力信号が「Ｈ」になるまでに要する時間はブランキング時間に相当する。

基準電圧Ｖ_２は、被変換入力電圧Ｖ_ｉに基づいて決定される値である。従って、図３に示すブランキング時間決定回路１０によれば、被変換入力電圧Ｖ_ｉが高いほどブランキング時間が長く設定される。

ブランキング時間において、ブランキング時間決定回路１０からは「Ｌ」信号が出力されるため、この間は、ＡＮＤ回路２３からＲＳフリップフロップ２４のリセット端子には「Ｌ」信号が入力され、リセットがかからない。ＲＳフリップフロップ２４のセット端子には、発振回路２１の出力信号が与えられる構成であるため、このブランキング時間においては、発振回路２１の出力信号が「Ｈ」に立ち上がった後は、ＲＳフリップフロップ２４のリセット端子に「Ｈ」信号が入力されるまで、「Ｈ」信号を出力する。この「Ｈ」信号は、バッファアンプ２５で信号レベルが増幅された後、スイッチング素子８へと出力される。

スイッチング素子８がＯＮになると、被変換入力電圧Ｖ_ｉが供給される入力端子から負荷５，コイル７，スイッチング素子８，及びスイッチング電流検出回路９を介してスイッチング電流Ｉ_ｓｗ１が流れる。スイッチング素子８がＯＮになった時点からの経過時間をｔ_ｏｎ、コイル７のインダクタンスをＬとすると、スイッチング電流Ｉ_ｓｗ１は以下の数２によって表わされる。
（数２）
Ｉ_ｓｗ１＝（Ｖ_ｉ・ｔ_ＯＮ）／Ｌ

このとき、負荷５の抵抗値をＲ_Ｌとすると、負荷５には下記数３に規定される電圧Ｖ_ｏが発生する。
（数３）
Ｖ_ｏ＝Ｉ_ｓｗ１・Ｒ_Ｌ

ブランキング時間が経過するまでは、比較器１４から（ブランキング時間決定回路１０から）「Ｌ」信号（無効化信号）が出力されるため、スイッチング電流検出回路９の検出電圧値Ｖ_９が基準電圧Ｖ_２を上回ってもＲＳフリップフロップ２４のリセット端子に「Ｈ」信号が与えられることはない。

ブランキング時間の経過後、Ｖ_９がＶ_２を上回ると、ＲＳフリップフロップ２４のリセット端子に「Ｈ」信号が与えられ、ＲＳフリップフロップ２４がリセットされる。このタイミングでスイッチング素子８がＯＦＦとなる。

スイッチング素子８がＯＦＦになると、コイル７を流れていた電流はダイオード４、負荷５を介してコイル７に戻る。スイッチング素子８がＯＦＦになった時点からの経過時間をｔ_ＯＦＦ，スイッチング素子８のＯＦＦ直前の負荷５両端の電圧Ｖ_ｏ２とすると、ＯＦＦ時のスイッチング電流Ｉ_ｓｗ２は以下の数４によって表わされる。
（数４）
Ｉ_ｓｗ２＝Ｉ_ｓｗ−（Ｖ_ｏ２・ｔ_ＯＦＦ）／Ｌ

なお、ｔ_ＯＦＦが長くなってもＩ_ｓｗ２は０Ａ以下にはならない。スイッチングＯＦＦ時の負荷５の電圧Ｖ_ｏは、以下の数５によって表わされる。
（数５）
Ｖ_ｏ＝Ｉ_ｓｗ２・Ｒ_Ｌ

以上のように、スイッチング素子８のＯＮ／ＯＦＦに応じて電圧Ｖ_ｏが負荷５の両端に印加される。

スイッチング素子８がＯＦＦとなった後は、次に発振回路２１からＲＳフリップフロップ２４のセット端子に「Ｈ」信号が入力されるタイミングで、ＲＳフリップフロップ２４から「Ｈ」信号が出力され、スイッチング素子８がＯＮとなる。そして、再びブランキング時間の経過後、検出電圧Ｖ_９が基準電圧Ｖ_２を上回ると再びスイッチング素子８がＯＦＦとなる。以後、この制御が繰り返され、スイッチング素子８がＯＮ／ＯＦＦする。

前述したようにブランキング時間の間は、比較器２２の比較結果が無効化されるため、スイッチング素子８がスイッチング電流の値に応じてＯＦＦになるということはない。そして、このブランキング時間は被変換入力電圧Ｖ_ｉが高いほど長く設定される。よって、スイッチング素子８のＯＮ時に大きいスパイク電流が発生する可能性が高い場合に、ブランキング時間が自動的に長く設定されるため、従来のように、ブランキング時間の終了後に未だスパイク電流が発生しておりスイッチング素子８が強制ＯＦＦとなるという事態を防ぐことができる。

また、逆に被変換入力電圧Ｖ_ｉが低いほどブランキング時間が短く設定される。このため、スイッチング電源装置１の出力電圧（負荷５の出力電圧Ｖ_ｏ）を低下させたい場合に、被変換入力電圧を低下させると、これに伴って自動的にブランキング時間も短くなる。従来の構成では、被変換入力電圧が低い場合にブランキング時間が長く設定されていたため、比較器２２の比較結果がスイッチング素子８のＯＮ／ＯＦＦ制御に反映されない時間が長くなり、この結果、スイッチング電流が十分大きくなっているにもかかわらずスイッチング素子８がＯＦＦにならず、結果的に負荷５の電圧を十分低くすることができなかった。しかし、本発明のスイッチング電源装置１によれば、被変換入力電圧Ｖ_ｉが低い場合にはブランキング時間が短いため、比較器２２の比較結果がすぐにスイッチング素子８のＯＮ／ＯＦＦに反映される。つまり、スイッチング電流が十分大きくなれば当然にスイッチング素子８がＯＦＦとなるため、従来のような問題は解消される。

図３に示したブランキング時間決定回路１０は一例であり、図４〜図９のような他の構成例が可能である。なお、以下の図において図３と同一の構成要素については同一の符号を付している。

〈ブランキング時間決定回路の別構成例１〉
図４に示すスイッチング電源装置１は、図３のブランキング時間決定回路１０を１０Ａに置換した構成である。

ブランキング時間決定回路１０Ａは、可変定電流源１１Ａ（「電流値可変定電流源」に対応），スイッチ１２，コンデンサ１３，比較器１４，及び定電圧源１５を備える。

可変定電流源１１Ａは、駆動用の内部電圧ＶＣＣと共に基準電圧Ｖ_２が入力される構成であり、この基準電圧Ｖ_２の大きさに応じて決定される電流Ｉ_１１Ａを流す。より具体的には、基準電圧Ｖ_２が高いほどＩ_１１Ａの値は小さく、Ｖ_２が低いほどＩ_１１Ａの値は大きい。このことは、基準電圧Ｖ_２が高いほどコンデンサ１３への充電速度が遅く、逆に、Ｖ_２が低いほどコンデンサ１３への充電速度が速いことを意味する。

また、比較器１４の「−」端子（反転入力端子）には定電圧源１５の出力電圧が与えられ、この電圧値Ｖ_１５が比較器１４のリファレンス値として設定される。つまり、比較器１４の「＋」端子（非反転入力端子）の入力電圧Ｖ_１４＋が、定電圧源１５の電圧値Ｖ_１５を上回った時点で比較器１４の出力信号が「Ｌ」から「Ｈ」に切り替えられる。その他の構成は図３のブランキング時間決定回路１０と共通する。

ブランキング時間決定回路１０の場合と同様、発振回路２１からの出力信号が「Ｌ」の時は、スイッチ１２がＯＮであり電圧Ｖ_１４＋が低電圧（接地電圧）であるため、比較器１４からは「Ｌ」の信号が出力される。

そして、発振回路２１からの出力信号が「Ｈ」になると、スイッチ１２がＯＦＦとなり、可変定電流源１１Ａから供給される電流によってコンデンサ１３が充電され始める。これにより、比較器１４の「＋」入力端子の電圧Ｖ_１４＋が上昇を開始する。このＶ_１４＋の上昇速度は、可変定電流源１１Ａからの出力電流Ｉ_１１Ａに依存し、電流値が大きいほどＶ_１４＋の上昇速度は速い。

Ｖ_１４＋の上昇速度が速いということは、Ｖ_１４＋がＶ_１５を上回るのに要する時間、すなわ比較器１４から「Ｈ」の出力信号を出力するのに要する時間が短いことを意味する。逆に、Ｖ_１４＋の上昇速度が遅いということは、Ｖ_１４＋がＶ_１５の値を上回るのに要する時間、すなわち比較器１４から「Ｈ」の出力信号を出力するまでに要する時間が長いことを意味する。そして、発振回路２１からの出力信号が「Ｈ」になってから、比較器１４が「Ｈ」の出力信号を出力するまでに要する時間が、まさにブランキング時間に対応する。

以上により、図４の構成の場合、入力電圧Ｖ_ｉが高いほど、基準電圧Ｖ_２が高く、Ｉ_１１Ａの値は小さく、Ｖ_１４＋の上昇速度が遅く、ブランキング時間が長くなる。逆に、入力電圧Ｖ_ｉが低いほど、基準電圧Ｖ_２が低く、Ｉ_１１Ａの値は大きく、Ｖ_１４＋の上昇速度が速く、ブランキング時間が短くなる。よって、図４に示すブランキング時間決定回路１０Ａにおいても、図３のブランキング時間決定回路１０と同様に、入力電圧Ｖ_ｉが低いほどブランキング時間は短く、Ｖ_ｉが高いほどブランキング時間は長く設定される。

図５は、図４に示す可変定電流源１１Ａ、すなわち、基準電圧Ｖ_２が高いほど電流値が小さく、Ｖ_２が低いほど電流値が大きくなるような可変定電流源の回路構成の一例を示す。可変定電流源１１Ａは、抵抗３１、ＰＮＰトランジスタ３２，３３、及び定電流源３４を備える。なお、ここでいう定電流源３４は、基準電圧Ｖ_２の大きさに関係なく常に一定の電流Ｉ_３４を流す電流源である。

ＰＮＰトランジスタ３２及び３３はカレントミラーを構成している。両トランジスタのエミッタには共通して内部電圧ＶＣＣが与えられる。両トランジスタのベース、ＰＮＰトランジスタ３２のコレクタ、及び抵抗３１の一端が接続して一のノードを構成しており、この抵抗３１の他端に入力電圧分圧回路２の出力電圧（すなわち基準電圧Ｖ_２）が印加される。

更に、ＰＮＰトランジスタ３２のコレクタを、定電流源３４を介してグランド線ＧＮＤに接続する。また、ＰＮＰトランジスタ３３のコレクタは、比較器１４の「＋」入力端子（非反転入力端子）に接続する。すなわち、ＰＮＰトランジスタ３３のコレクタ電流Ｉ_３３が可変定電流源１１Ａの出力電流Ｉ_１１Ａに対応する。

定電流源３４には、ＰＮＰトランジスタ３２のコレクタ電流Ｉ_３２と、入力電圧分圧回路２から抵抗３１を介して流れる電流Ｉ_３１の合計値の電流が流れる。ここで、Ｉ_３１は、入力電圧分圧回路２の出力電圧である基準電圧Ｖ_２が高いほど大きく、Ｖ_２が低いほど小さくなる。つまり、入力電圧Ｖ_ｉが高いほどＩ_３１は大きく、Ｖ_ｉが低いほどＩ_３１は小さい。そして、定電流源３４は電流値Ｉ_３４を一定とするように動作する。このため、必然的にＩ_３１が大きいほどＩ_３２は小さく、Ｉ_３１が小さいほどＩ_３２は大きくなる。

そして、ＰＮＰトランジスタ３２と３３はカレントミラーを構成するため、ＰＮＰトランジスタ３３のコレクタ電流Ｉ_３３は、ＰＮＰトランジスタ３２のコレクタ電流Ｉ_３２と等しくなる。よって、このコレクタ電流Ｉ_３３をもって定電流源１１Ａの出力Ｉ_１１Ａとした場合、入力電圧Ｖ_ｉが高いほど、Ｉ_３１は大きく、Ｉ_３２は小さく、Ｉ_１１Ａは小さくなる。逆に、入力電圧Ｖ_ｉが低いほど、Ｉ_３１は小さく、Ｉ_３２は大きく、Ｉ_１１Ａは大きくなる。

以上により、図５に示す可変定電流源１１Ａの構成とすることで、入力電圧Ｖ_ｉが高いほど電流値Ｉ_１１Ａが小さく、入力電圧Ｖ_ｉが低いほど電流値Ｉ_１１Ａが大きくなるような定電流源が実現できる。なお、この図５の可変定電流源１１Ａの構成は一例であり、同様の機能を示す回路であれば他の構成を利用しても良い。

〈ブランキング時間決定回路の別構成例２〉
図６に示すスイッチング電源装置１は、図３のブランキング時間決定回路１０を１０Ｂに置換した構成である。

ブランキング時間決定回路１０Ｂは、定電流源１１、可変定電流源１１Ｂ（「電流値可変定電流源」に対応），スイッチ１２，コンデンサ１３，比較器１４，及び定電圧源１５を備える。

定電流源１１は、一定の電流Ｉ_１１を流す回路であり、この出力が比較器１４の「＋」端子に入力される点は図３のブランキング時間決定回路１０と同じである。

可変定電流源１１Ｂは、定電流源１１の出力と共に基準電圧Ｖ_２が入力される構成であり、この基準電圧Ｖ_２の大きさに応じて決定される電流Ｉ_１１Ｂを流す。そして、図４の可変定電流源１１Ａとは異なり、可変定電流源１１Ｂは基準電圧Ｖ_２が高いほど電流値Ｉ_１１Ｂが大きく、Ｖ_２が低いほど電流値Ｉ_１１Ｂが小さい。このことは、基準電圧Ｖ_２が高いほどコンデンサ１３への充電速度が速く、逆に、Ｖ_２が低いほどコンデンサ１３への充電速度を遅いことを意味する。その他の構成は、図４のブランキング時間決定回路１０Ａと同じである。

ブランキング時間決定回路１０や１０Ａの場合と同様、発振回路２１からの出力信号が「Ｌ」の時は、スイッチ１２がＯＮであり電圧Ｖ_１４＋が低電圧（接地電圧）であるため、比較器１４からは「Ｌ」の信号が出力される。

そして、発振回路２１からの出力信号が「Ｈ」になると、スイッチ１２がＯＦＦとなり、定電流源１１からの供給電流と、可変定電流源１１Ｂからの供給電流の差分によってコンデンサ１３が充電され始める。つまり、定電流源１１からの電流Ｉ_１１のうち、可変定電流源１１Ｂを介してＧＮＤに向かって流れる電流Ｉ_１１Ｂを差し引いた残りの電流により、コンデンサ１３の充電が開始される。これにより、比較器１４の「＋」入力端子の電圧Ｖ_１４＋が上昇を開始する。このＶ_１４＋の上昇速度は、定電流源１１及び可変定電流源１１Ｂの電流差（Ｉ_１１−Ｉ_１１Ｂ）に依存し、この差分値が大きいほどＶ_１４＋の上昇速度は速く、ブランキング時間が短い。逆に、この差分値が小さいほどＶ_１４＋の上昇速度は遅く、ブランキング時間が長い。

ここで、電流値Ｉ_１１は一定であるため、Ｉ_１１Ｂが大きいほど前記差分値は小さく、Ｉ_１１Ｂが小さいほど前記差分値は大きくなる。つまり、図６の構成の場合、被変換入力電圧Ｖ_ｉが高いほど、基準電圧Ｖ_２が高く、Ｉ_１１Ｂの値は大きく、（Ｉ_１１−Ｉ_１１Ｂ）は小さく、ブランキング時間が長くなる。逆に、被変換入力電圧Ｖ_ｉが低いほど、基準電圧Ｖ_２が高く、Ｉ_１１Ｂの値は小さく、（Ｉ_１１−Ｉ_１１Ｂ）は大きく、ブランキング時間が短くなる。

よって、図６に示すブランキング時間決定回路１０Ｂにおいても、ブランキング時間決定回路１０，１０Ａと同様に、被変換入力電圧Ｖ_ｉが低いほどブランキング時間は短く、Ｖ_ｉが高いほどブランキング時間は長く設定される。

図７は、図６に示す可変定電流源１１Ｂ、すなわち、基準電圧Ｖ_２が高いほど電流値が大きく、Ｖ_２が低いほど電流値が小さくなるような可変定電流源の回路構成の一例を示す。定電流源１１Ｂは、抵抗３５、ＮＰＮトランジスタ３６，３７を備える。

ＮＰＮトランジスタ３６及び３７はカレントミラーを構成している。両トランジスタのエミッタは共にグランド線ＧＮＤに接続し、接地電圧が与えられる。両トランジスタのベース、ＮＰＮトランジスタ３６のコレクタ、及び抵抗３５の一端が接続して一のノードを構成しており、この抵抗３５の他端に入力電圧分圧回路２の出力電圧（すなわち基準電圧Ｖ_２）が印加される。

そして、ＮＰＮトランジスタ３７のコレクタを、比較器１４の「＋」入力端子に接続する。すなわち、スイッチ１２がＯＦＦ時において、ＮＰＮトランジスタ３７のコレクタ電流がＧＮＤに向かって流れることで比較器１４の＋端子の電圧Ｖ_１４＋が低下する。

ＮＰＮトランジスタ３６と３７はカレントミラーを構成するため、両トランジスタのコレクタ電流は同一となる。入力電圧分圧回路２から抵抗３５を介して流れる電流Ｉ_３５がＮＰＮトランジスタ３６のコレクタ電流を構成するため、ＮＰＮトランジスタ３７のコレクタ電流Ｉ_１１Ｂは、Ｉ_３５と同一の電流が流れる。そして、この電流Ｉ_３５は、入力電圧分圧回路２の出力電圧である基準電圧Ｖ_２が高いほど大きく、Ｖ_２が低いほど小さくなる。よって、Ｉ_１１ＢもＶ_２が高いほど大きく、Ｖ_２が低いほど小さくなる。

そして、定電流源１１から出力される電流値Ｉ_１１は一定であるから、両電流源の出力差（Ｉ_１１−Ｉ_１１Ｂ）は、可変定電流源１１Ｂの電流値Ｉ_１１Ｂが大きいほど小さく、Ｉ_１１Ｂが小さいほど大きい。

つまり、入力電圧Ｖ_ｉが高いほど、Ｉ_３５は大きく、Ｉ_１１Ｂは大きく、（Ｉ_１１−Ｉ_１１Ｂ）は小さくなる。逆に、入力電圧Ｖ_ｉが低いほど、Ｉ_３５は小さく、Ｉ_１１Ｂは小さく、（Ｉ_１１−Ｉ_１１Ｂ）は大きくなる。

以上により、図７に示す定電流源１１Ｂの構成とすることで、入力電圧Ｖ_ｉが高いほど電流値Ｉ_１１Ｂが大きく、入力電圧Ｖ_ｉが低いほど電流値Ｉ_１１Ｂが小さくなるような可変定電流源が実現できる。

〈ブランキング時間決定回路の別構成例３〉
図８に示すスイッチング電源装置１は、図３のブランキング時間決定回路１０を１０Ｃに置換した構成である。

ブランキング時間決定回路１０Ｃは、定電流源１１，スイッチ１２，コンデンサ１３，比較器１４，定電圧源１５に加えて、更に比較器４１，定電圧源４２，ＯＲ回路４３を備える。なお、本構成例及び後述する別構成例４においては、比較器１４が「第１ブランキング時間決定用比較器」に対応し、比較器４１が「第２ブランキング時間決定用比較器」に対応し、定電圧源１５が「第１定電圧源」に対応し、定電圧源４２が「第２定電圧源」に対応する。

ブランキング時間決定回路１０Ｃは、図３のブランキング時間決定回路１０と比較して、比較器１４の一方の入力端子に基準電圧Ｖ_２に代えて定電圧源１５からの電圧Ｖ_１５を印加し、更に比較器１４とＡＮＤ回路２３の間にＯＲ回路４３を設けている点が異なる。このＯＲ回路４３には、比較器１４と比較器４１の出力が入力される。つまり、これらの比較器の少なくとも一方が「Ｈ」信号を出力すれば、ＡＮＤ回路２３に対して「Ｈ」信号が出力される。

そして、比較器４１には、基準電圧Ｖ_２と定電圧源４２からの電圧Ｖ_４２が入力され、Ｖ_４２がＶ_２を上回ると「Ｈ」信号を出力する。

つまり、ブランキング時間決定回路１０Ｃは、Ｖ_１４＋がＶ_１５を上回るか、若しくはＶ_２がＶ_４２以下となればＡＮＤ回路２３に「Ｈ」信号が与えられる構成である。

まず、基準電圧Ｖ_２が定電圧源４２の出力電圧Ｖ_４２より高い場合を想定する。この場合、比較器４１は「Ｌ」信号をＯＲ回路４３に出力するため、ＯＲ回路４３は比較器１４からの出力信号をそのままＡＮＤ回路２３に伝送する。

このとき、発振回路２１からの出力信号が「Ｌ」の時は、ブランキング時間決定回路１０の場合と同様、スイッチ１２がＯＮであり電圧Ｖ_１４＋が低電圧（接地電圧）であるため、比較器１４からは「Ｌ」の信号が出力される。つまり、ＡＮＤ回路２３には「Ｌ」信号（無効化信号）が入力される。

そして、発振回路２１からの出力信号が「Ｈ」になると、スイッチ１２がＯＦＦとなり、定電流源１１から供給される電流によってコンデンサ１３が充電され始める。これにより、比較器１４の「＋」入力端子の電圧Ｖ_１４＋が上昇を開始する。発振回路２１からの出力信号が「Ｈ」になってからの経過時間をｔ_１としたときのＶ_１４＋の変化は、上記数１によって規定される。

この数１によって規定される電圧Ｖ_１４＋が定電圧源１５の出力電圧Ｖ_１５を超えた時点で、比較器１４からの出力信号は「Ｈ」となり（有効化信号）、これがＯＲ回路４３を介してＡＮＤ回路２３に与えられる。つまり、発振回路２１からの出力信号が「Ｈ」になってから、電圧Ｖ_１４＋が定電圧源１５の出力電圧Ｖ_１５を超えるまでの時間がブランキング時間として設定される。

次に、基準電圧Ｖ_２が定電圧源４２の出力電圧Ｖ_４２以下である場合を想定する。この場合、比較器４１は「Ｈ」信号をＯＲ回路４３に出力するため、ＯＲ回路４３は比較器１４の比較結果とは無関係にＡＮＤ回路２３に「Ｈ」信号（有効化信号）を出力する。このことは、発振回路２１の信号出力に関係なくＲＳフリップフロップ２４のリセット端子に「Ｈ」信号が出力されることを意味しており、言い換えればブランキング時間がゼロに設定されている。

基準電圧Ｖ_２は、入力電圧Ｖ_ｉに基づいて決定される値である。従って、図８に示すブランキング時間決定回路１０Ｃによれば、入力電圧Ｖ_ｉが所定の値より高い場合にはブランキング時間が設定される一方、入力電圧Ｖ_ｉが所定の値より低い場合にはブランキング時間がゼロに設定されることを意味する。つまり、本構成では、入力電圧Ｖ_ｉに応じてブランキング時間がゼロか所定値の２値に設定されることとなる。

〈ブランキング時間決定回路の別構成例４〉
図９に示すスイッチング電源装置１は、図３のブランキング時間決定回路１０を１０Ｄに置換した構成である。

ブランキング時間決定回路１０Ｄは、図８のブランキング時間決定回路１０Ｃとほとんど同じ構成であるが、比較器４１の入力端子に比較器４１の出力電圧を抵抗を介してフィードバックさせて入力されている点が異なる。より具体的には比較器４１の出力に抵抗４４の一端を接続し、他端を比較器４１の「＋」入力端子に接続している。また、定電圧源４２の出力を抵抗４５の一端に接続し、他端を比較器４１の「＋」入力端子に接続している。

ブランキング時間決定回路１０Ｄは、図９に示すブランキング時間決定回路１０Ｃとほぼ同じであり、１０Ｃと比べて比較器４１にヒステリシス性を持たせた点が異なるのみである。図８の場合、被変換入力電圧Ｖ_ｉにノイズが重畳すると、比較器４１の出力信号が短時間で「Ｈ」と「Ｌ」の間で切り替わり、出力が不安定になる可能性がある。図９の１０Ｄでは、比較器４１の出力が切り替わる閾値に対して、抵抗４４と４５の抵抗比によって決定される余裕を設けているため、この余裕分を超えるような変化がない限り比較器４１の出力は切り替わることはない。これにより、入力電圧Ｖ_ｉにノイズが重畳した場合に前述のような不安定な動作が起こる確率を低下させている。

それ以外の基本的な動作については、図９に示す１０Ｃと同じであるため、説明を割愛する。

以上説明したように、図３〜図９に示すブランキング時間決定回路１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄによれば、いずれも入力電圧Ｖ_ｉが低い場合にはブランキング時間が短く（若しくはゼロ）、Ｖ_ｉが高い場合にはブランキング時間が長くなるように動作する。

［第２実施形態］
本発明のスイッチング電源装置の第２実施形態につき、図面を参照して説明する。第１実施形態と同一の構成要素については、同一の符号を付して説明を適宜省略する。

第１実施形態では、スイッチング素子８を流れる電流（スイッチング電流）の大きさを、制御回路への入力電圧（入力電圧分圧回路２の出力電圧）の値によって可変としていた（図２等参照）。これに対し、本実施形態では、制御回路への入力電圧に関係なくスイッチング電流を固定値に設定する構成である。この構成を図１０に示す。

図１０に示すスイッチング電源装置１は、図２に示す制御回路３に代えて制御回路３Ａを備える構成である。この制御回路３Ａは、比較器２２の入力端子に、スイッチング電流検出回路９の検出電圧Ｖ_９と定電圧源２６（「目標電圧生成用定電圧源」に対応）の出力電圧Ｖ_２６を入力している。つまり、入力電圧Ｖ_ｉには関係なく、単に検出電圧Ｖ_９が定電圧Ｖ_２６を超えれば比較器２２が「Ｈ」信号を出力する構成である。

図１１は、本実施形態の制御回路３Ａを備えた場合のスイッチング電源装置１の詳細な回路図を、図３にならって図示したものである。ブランキング時間決定回路１０は図３の場合と同じであるため、入力電圧Ｖ_ｉに応じて比較器２２の比較結果を無視するブランキング時間が設定され、より具体的には、入力電圧Ｖ_ｉが低い場合には短く、入力電圧Ｖ_ｉが高い場合に長いブランキング時間が設定される。ブランキング時間決定回路１０の構成自体は第１実施形態と同じであるため、その詳細な説明は割愛する。

なお、本実施形態においても、第１実施形態と同様に、ブランキング時間決定回路１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄの回路を利用することが可能である。

［第３実施形態］
本発明のスイッチング電源装置の第３実施形態につき、図面を参照して説明する。第１，第２実施形態と同一の構成要素については、同一の符号を付して説明を適宜省略する。

図１２は、本実施形態におけるスイッチング電源装置の概略構成を示すブロック図である。本実施形態のスイッチング電源装置１Ａは、第１実施形態に示したスイッチング電源装置１と比較して、ダイオード４とコイル７の配置位置が異なるのみであり、他は共通する。つまり、制御回路３，ブランキング時間決定回路１０は第１実施形態と同様の回路にて実現可能であり、図１３にその一例を示す。

図１３においてスイッチング素子８がＯＮになると、被変換入力電圧Ｖ_ｉが供給される入力端子からコイル７，スイッチング素子８，及びスイッチング電流検出回路９を介してスイッチング電流Ｉ_ｓｗ１が流れる。スイッチング素子８がＯＮになった時点からの経過時間をｔ_ｏｎ、コイル７のインダクタンスをＬとしたときの、スイッチング電流Ｉ_ｓｗ１は上記数２によって表わされ、出力電圧Ｖｏは上記数３によって表わされる。

このとき、ダイオード４は逆バイアスとなっており、負荷５にはコンデンサ６に蓄えられた電荷による電圧が印加される。

ブランキング時間が経過するまでは、比較器１４から「Ｌ」信号が出力されるため、スイッチング電流検出回路９の検出電圧値Ｖ_９が基準電圧Ｖ_２を上回ってもＲＳフリップフロップ２４のリセット端子に「Ｈ」信号が与えられることはない。

ブランキング時間の経過後、スイッチング電流検出回路９の検出電圧値Ｖ_９が基準電圧Ｖ_２を上回ると、ＲＳフリップフロップ２４のリセット端子に「Ｈ」信号が与えられ、ＲＳフリップフロップ２４がリセットされ、このタイミングでスイッチング素子８がＯＦＦとなる。コイル７を流れていた電流はダイオード４、負荷５を介してコイル７に戻る。スイッチング素子８がＯＦＦになった時点からの経過時間をｔ_ＯＦＦ，スイッチング素子８のＯＦＦ直前の負荷５両端の電圧Ｖ_ｏ２とすると、ＯＦＦ時のスイッチング電流Ｉ_ｓｗ２は上記数４によって表わされ、負荷５の電圧Ｖ_ｏは上記数５によって表わされる。

よって、第１実施形態と同様に、スイッチング素子８のＯＮ／ＯＦＦに応じて電圧Ｖ_ｏが負荷５の両端に印加される。

なお、本実施形態においても、ブランキング時間決定回路として、１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄの回路を利用することが可能であり、更に、第２実施形態のように制御回路として３Ａを利用することが可能である。

［第４実施形態］
本発明のスイッチング電源装置の第４実施形態につき、図面を参照して説明する。第１〜第３実施形態と同一の構成要素については、同一の符号を付して説明を適宜省略する。

図１４は、本実施形態におけるスイッチング電源装置の概略構成を示すブロック図である。本実施形態のスイッチング電源装置１Ｂは、スイッチング電源装置１，１Ａと比較して、ダイオード４，負荷５，コンデンサ６，及びコイル７の配置位置が異なるのみであり、他は共通する。つまり、制御回路３，ブランキング時間決定回路１０は第１実施形態と同様の回路にて実現可能であり、図１５にその一例を示す。

図１５においてスイッチング素子８がＯＮになると、被変換入力電圧Ｖ_ｉが供給される入力端子からコイル７，スイッチング素子８，及びスイッチング電流検出回路９を介してスイッチング電流Ｉ_ｓｗ１が流れる。スイッチング素子８がＯＮになった時点からの経過時間をｔ_ｏｎ、コイル７のインダクタンスをＬとしたときの、スイッチング電流Ｉ_ｓｗ１は上記数２によって表わされる。

また、コンデンサ６にはスイッチング素子８のＯＦＦ時において蓄積された電荷のため、スイッチング素子８のＯＮ時にはコンデンサ６の両端に電圧が生じ、ダイオード４が逆バイアスとなる。つまり、スイッチング素子８のＯＮ時には負荷５に電流は流れず、その両端にはコンデンサ６両端の電圧が印加される。

ブランキング時間の経過後、スイッチング電流検出回路９の検出電圧値Ｖ_９が基準電圧Ｖ_２を上回ると、ＲＳフリップフロップ２４のリセット端子に「Ｈ」信号が与えられ、ＲＳフリップフロップ２４がリセットされ、このタイミングでスイッチング素子８がＯＦＦとなる。コイル７は、スイッチング素子８のＯＮ時に流れていた電流を維持しようとエネルギーを放出し、この電流はダイオード４、負荷５へと流れる。スイッチング素子８がＯＦＦになった時点からの経過時間をｔ_ＯＦＦ，スイッチング素子８のＯＦＦ直前の負荷５両端の電圧Ｖ_ｏ２とすると、ＯＦＦ時のスイッチング電流Ｉ_ｓｗ２は上記数４によって表わされる。

よって、スイッチングＯＦＦ時の負荷５の電圧Ｖ_ｏは、下記数６によって表わされ、昇圧される。
（数６）
Ｖ_ｏ＝Ｖ_ｉ＋Ｉ_ｓｗ２・Ｒ_Ｌ

以上のように、第１実施形態と同様に、スイッチング素子８のＯＮ／ＯＦＦに応じて電圧Ｖ_ｏが負荷５の両端に印加される。

［第５実施形態］
本発明のスイッチング電源装置の第５実施形態につき、図面を参照して説明する。第１〜第４実施形態と同一の構成要素については、同一の符号を付して説明を適宜省略する。

図１６は、本実施形態におけるスイッチング電源装置の概略構成を示すブロック図である。本実施形態のスイッチング電源装置１Ｃは、スイッチング電源装置１と比較して、トランスを用いた電圧変換を行う点が異なる。トランス５０（「出力用トランス」に対応）は、一次巻線５１と二次巻線５２を有し、２次側には整流平滑回路５３が設けられている。なお、制御回路３，ブランキング時間決定回路１０は第１実施形態と同様の回路にて実現可能である。

図１７は、図１６のスイッチング電源装置１Ｃの詳細な構成を示す回路図の一例である。なお、図１７では、整流平滑回路５３としてダイオード５４（「出力用ダイオード」に対応）とコンデンサ５５（「出力用コンデンサ」に対応）を備える構成としている。

図１７においてスイッチング素子８がＯＮになると、被変換入力電圧Ｖ_ｉが供給される入力端子から１次巻線５１，スイッチング素子８，及びスイッチング電流検出回路９を介してスイッチング電流Ｉ_ｓｗ１が流れる。スイッチング素子８がＯＮになった時点からの経過時間をｔ_ｏｎ、トランス５０の１次側から見たインダクタンスをＬとしたときの、スイッチング電流Ｉ_ｓｗ１は上記数２によって表わされる。このとき、ダイオード５４が逆バイアスであるため２次側には電流は流れず、トランス５０には一時的に電力が蓄えられる。スイッチング周波数をｆ_ｃとすると、トランス５０に蓄積される電力Ｐ_ｉは下記数７によって表わされる。
（数７）
Ｐ_ｉ＝（Ｖ_ｉ・ｔ_ｏｎ）^２・ｆ_ｃ／（２・Ｌ）

ブランキング時間の経過後、スイッチング電流検出回路９の検出電圧値Ｖ_９が基準電圧Ｖ_２を上回ると、ＲＳフリップフロップ２４のリセット端子に「Ｈ」信号が与えられ、ＲＳフリップフロップ２４がリセットされ、このタイミングでスイッチング素子８がＯＦＦとなる。このとき、トランス５０に蓄積されたエネルギーが開放されて、ダイオード５４を通じて電流が流れる。トランス５０に電力損失がないとすると、負荷５には下記数８に規定される電圧Ｖ_ｏが発生する。
（数８）
Ｖｏ＝（Ｐ_ｉ・Ｒ_Ｌ）^１／２

つまり、スイッチング素子８のスイッチング周波数に応じた電圧Ｖ_ｏが負荷５の両端に印加される。

なお、図１７では、フライバック型のコンバータを例に挙げたが、フォワード型のコンバータとしても実現できる。この場合の回路図の一例を図１８に示す。図１８では、整流平滑回路５３としてダイオード５４（「第１出力用ダイオード」に対応）、コンデンサ５５に加えて、更にダイオード５６（「第２出力用ダイオード」に対応），コイル５７（「出力用コイル」に対応）を備えている。

図１８においてスイッチング素子８がＯＮになると、入力電圧Ｖ_ｉが供給される入力端子から１次巻線５１，スイッチング素子８，及びスイッチング電流検出回路９を介してスイッチング電流Ｉ_ｓｗ１が流れる。スイッチング素子８がＯＮになった時点からの経過時間をｔ_ｏｎ、トランス５０の１次側からみたインダクタンスをＬとしたときの、スイッチング電流Ｉ_ｓｗ１は上記数２によって表わされる。このとき、トランス５０に誘導起電力が発生し、ダイオード５４を通じて２次側（負荷５）にも電流が流れる。

一方、スイッチング素子８がＯＦＦになると、トランス５０に蓄積されたエネルギーがダイオード５６を通じて負荷５に供給される。

１次巻線５１の巻数をｎ_１，２次巻線５２の巻数をｎ_２，スイッチング素子８に与えられる信号のデューティ比をＤとすると、負荷５を流れる電流をＩ_ｏは下記数９によって表わされる。
（数９）
Ｉ_ｏ＝（ｎ_１／ｎ_２）・Ｉ_ｓｗ・Ｄ

これにより、負荷５に印加される電圧Ｖｏは、下記数１０によって表わされる。
（数１０）
Ｖ_ｏ＝Ｉ_ｏ・Ｒ_Ｌ＝（ｎ_１／ｎ_２）・Ｉ_ｓｗ・Ｄ・Ｒ_Ｌ

［第６実施形態］
以上において説明した第１〜第５実施形態のスイッチング電源装置は、直流電圧を利用する装置に対する駆動用電源として利用可能である。第６実施形態では、本発明のスイッチング電源装置を利用した装置としてＬＥＤ照明装置を例に挙げて説明する。

なお、本発明のスイッチング電源装置をＬＥＤ照明装置の駆動用電源として用いる場合には、被変換入力電圧Ｖ_ｉの大小に応じてスイッチング素子８の導通が制御される構成である方が好ましい。すなわち、図１０のように比較器２２に固定電圧Ｖ_２６が入力される構成ではなく、図３のように基準電圧Ｖ_２が入力される構成とし、比較器２２が検出電圧Ｖ_９が基準電圧Ｖ_２を上回った時点で「Ｈ」信号を出力する構成である制御回路３を備える構成であることが好ましい。

図１９は、本発明のスイッチング電源装置１を備えたＬＥＤ照明装置の概略構成を示すブロック図である。ＬＥＤ照明装置７０は、交流電源入力端子７１，全波整流回路７２，平滑用コンデンサ７３，本発明のスイッチング電源装置１，及びＬＥＤ素子７４を備える。

交流電源入力端子７１より交流電圧が入力されると、全波整流回路７２によって全波整流されることで直流電圧に変換され、更に平滑用コンデンサ７３によって平滑化される。この平滑化された後の直流電圧が被変換入力電圧Ｖ_ｉとして本発明のスイッチング電源装置１に入力される（図３等参照）。つまり、交流電源入力端子７１からの交流電圧を変化させることで、スイッチング電源装置１への入力電圧Ｖ_ｉが調整される。

そして、スイッチング電流が入力電圧Ｖ_ｉに応じた所定の値を超えれば、スイッチング素子８がＯＦＦとなり、再び発振回路２１からの「Ｈ」信号を待ってスイッチング素子８がＯＮとなる。このようにして、負荷５として接続されたＬＥＤ素子７４に対して目的とする直流電圧を与え、電圧に応じた輝度の調整が行える。

第１実施形態において上述したように、本発明のスイッチング電源装置１によれば、被変換入力電圧Ｖ_ｉが低いほどブランキング時間が短く設定されるため、ＬＥＤ素子７４の輝度を低下させるべく交流電源入力端子７１からの交流電圧を低下させた場合に、ブランキング時間もこれに応じて短くなる。交流電源入力端子７１からの交流電圧が低下すると、比較器２２の一方の端子に入力される基準電圧Ｖ_２も低下するため、検出電圧Ｖ_９が基準電圧Ｖ_２を上回るまでの時間が短くなるが、ブランキング時間も短くなるため、Ｖ_９がＶ_２を上回るまでにブランキング時間が終了するように設定でき、これによって、比較器２２から「Ｈ」信号が出力された場合にスイッチング素子８を正しくＯＦＦにすることができる。

従って、スイッチング素子８に目的とする電流よりも多い電流が流れることで負荷５に過剰な電圧が印加されるのを防止でき、目的とする大きさの電圧を正しく負荷５に与えることができる。つまり、交流電源入力端子７１からの交流電圧を低下させることで、ＬＥＤ素子７４に与えられる直流電圧の大きさも正しく低下し、これによってＬＥＤ素子７４の輝度を低下させることができる。

他方、ＬＥＤ素子７４の輝度を上昇させるべく交流電源入力端子７１からの交流電圧を上昇させた場合、スイッチング素子８のＯＮ時に生ずるスパイク電流も大きくなり、このスパイク電流が消滅するのに要する時間も長くなる。しかし、本発明のスイッチング電源装置１の場合、交流電圧の上昇により被変換入力電圧Ｖ_ｉが上昇すると、ブランキング時間もこれに応じて長くなるため、スパイク電流が消滅する前にブランキング時間が終了してスイッチング素子８が強制ＯＦＦとなる事態が生じるのを防ぐことができる。

これにより、検出電圧Ｖ_９が基準電圧Ｖ_２を上回るまでスイッチング素子８が強制ＯＦＦとなることがなく、負荷５に対して目的とする直流電圧を印加することができる。つまり、交流電源入力端子７１からの交流電圧を上昇させることで、ＬＥＤ素子７４に与えられる直流電圧の大きさも正しく上昇し、これによってＬＥＤ素子７４の輝度を上昇させることができる。

なお、上述した各回路はあくまで一例であり、同一の機能を奏する範囲内において他の回路構成とすることが可能である。

１，１Ａ，１Ｂ，１Ｃ：本発明のスイッチング電源装置
２：入力電圧分圧回路
２ａ，２ｂ：抵抗
３，３Ａ：制御回路
４：ダイオード
５：負荷
６：コンデンサ
７：コイル
８：スイッチング素子
９：スイッチング電流検出回路
１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ：ブランキング時間決定回路
１１：定電流源
１１Ａ，１１Ｂ：可変定電流源
１２：スイッチ
１３：コンデンサ
１４：比較器
１５：定電圧源
２１：発振回路
２２：比較器
２３：ＡＮＤ回路
２４：ＲＳフリップフロップ
２５：バッファアンプ
２６：定電圧源
３１：抵抗
３２，３３：ＰＮＰトランジスタ
３４：定電流源
３５：抵抗
３６，３７：ＮＰＮトランジスタ
４１：比較器
４２：定電圧源
４３：ＯＲ回路
４４，４５：抵抗
５０：トランス
５１：１次巻線
５２：２次巻線
５３：整流平滑回路
７０：本発明のスイッチング電源装置を用いたＬＥＤ照明装置
７１：交流電源入力端子
７２：全波整流回路
７３：コンデンサ
７４：ＬＥＤ素子
１００：従来のスイッチング電源装置
１０１：スイッチング素子
１０２：レギュレータ
１０２Ａ，１０２Ｂ：スイッチ
１０３：起動用定電流源
１０４：ゲートドライブ回路
１０５：ＮＡＮＤ回路
１０６：ドレイン電流検出回路
１０７：起動／停止回路
１０８：比較器
１０９：発振回路
１０９Ａ：最大デューティサイクル信号
１０９Ｂ：クロック信号
１１０：ＲＳフリップフロップ
１１１Ａ，１１１Ｂ，１１１Ｄ：定電流源
１１１Ｅ：定電圧源
１１１Ｆ，１１１Ｇ，１１１Ｈ，１１１Ｉ：Ｐ型ＭＯＳＦＥＴ
１１１Ｋ，１１１Ｌ，１１１Ｍ，１１１Ｎ，１１１Ｐ：Ｎ型ＭＯＳＦＥＴ
１１１Ｒ：抵抗
１１１Ｙ：フィードバック信号制御回路
１１２：クランプ回路
１１４Ａ：定電流源
１１４Ｂ，１１４Ｃ，１１４Ｅ：Ｎ型ＭＯＳＦＥＴ
１１４Ｄ：Ｐ型ＭＯＳＦＥＴ
１１４Ｆ：コンデンサ
１１４Ｇ：インバータ回路
１１４Ｙ：オン時ブランキングパルス発生回路
１１５：ＡＮＤ回路
１３１：ダイオード
１３２，１３３：コンデンサ
１３４：コンデンサ
１３５：制御信号伝達回路
１３５Ａ：フォトトランジスタ
１３５Ｂ：フォトダイオード
１４０：トランス
１４０Ａ：１次巻線
１４０Ｂ：２次巻線
１４０Ｃ：１次側補助巻線
１５０：ダイオード
１５１：コンデンサ
１５２：シャントレギュレータ
１５３：コンデンサ
１５４，１５５，１５６：抵抗
１５７：負荷
１５８：２次側制御回路
ＤＲＡＩＮ：入力端子
ＦＢ：フィードバック信号入力端子
ＧＮＤ：グランド端子
Ｖ_２：入力電圧分圧回路の出力電圧（基準電圧）
Ｖ_ｉ：入力電圧
Ｖ_ｏ：スイッチング電源装置の出力電圧
ＶＣＣ：内部電源電圧
ＶＣＣａ：補助電源電圧入力端子
ＶＤＤａ：内部回路電源端子

Claims

直流の被変換入力電圧を電圧の異なる直流の目的出力電圧に変換して出力するスイッチング電源装置であって、
制御端に入力される制御信号に基づいてＯＮ／ＯＦＦ制御されることで第１端と第２端の間の導通状態を変化させるスイッチング素子と、
前記スイッチング素子を流れる電流量を検出するスイッチング電流検出回路と、
前記スイッチング電流検出回路から与えられる検出電圧と前記被変換入力電圧に基づいて前記制御信号を作成し、前記スイッチング素子の制御端に出力することで前記スイッチング素子のＯＮ／ＯＦＦ制御を行う制御回路とを備え、
前記制御回路は、
所定の周波数で第１状態と第２状態の間を振動する信号を出力する発振回路を備えると共に、前記発振回路の出力が前記第２状態から前記第１状態に変化してから所定のブランキング時間が経過するまでの間、前記制御信号として前記スイッチング素子をＯＮにするＯＮ信号を出力し、前記ブランキング時間の経過後、前記検出電圧が所定の目標電圧を上回ると、前記制御信号として前記スイッチング素子をＯＦＦにするＯＦＦ信号を出力し、以後この制御を繰り返す構成であり、
前記被変換入力電圧が高い場合には長く、前記被変換入力電圧が低い場合には短くなるように前記ブランキング時間を設定することを特徴とするスイッチング電源装置。
前記制御回路は、
前記発振回路の出力が前記第１状態になってから前記ブランキング時間が経過するまでの間にわたって無効化信号を出力し、その後に前記発振回路の出力が前記第１状態になるまでの間にわたって有効化信号を出力するブランキング時間決定回路と、
前記検出電圧と前記目標電圧の大小関係を比較するスイッチング電流検出用比較器と、
前記発振回路、前記ブランキング時間決定回路、及び前記スイッチング電流検出用比較器の出力信号が入力される論理回路と、を備え、
前記論理回路は、
前記ブランキング時間決定回路から前記無効化信号が与えられている間、前記スイッチング電流検出用比較器の比較結果とは無関係に前記ＯＮ信号を出力し、
前記ブランキング時間決定回路から前記有効化信号が与えられている間、前記スイッチング電流検出用比較器の比較結果に基づき、前記検出電圧が前記目標電圧を上回るまでは前記ＯＮ信号を、前記検出電圧が前記目標電圧を上回れば前記ＯＦＦ信号を出力し、
前記ＯＦＦ信号を出力後、前記発振回路の出力が前記第２状態から前記第１状態に変化した時点で前記ＯＮ信号を出力する構成であることを特徴とする請求項１に記載のスイッチング電源装置。
前記被変換入力電圧を分圧して基準電圧を生成し、これを前記制御回路に出力する入力電圧分圧回路を有し、
前記ブランキング時間決定回路は、ブランキング時間決定用比較器及びブランキング時間決定用コンデンサを有し、前記発振回路の出力が前記第２状態から前記第１状態に変化した後に前記ブランキング時間決定用コンデンサの一端の電位の上昇を開始する構成であり、
前記ブランキング時間決定用比較器は、前記ブランキング時間決定用コンデンサの前記一端の電位と前記基準電圧を比較し、前者が後者を上回ると、出力を前記無効化信号から前記有効化信号に変化させることを特徴とする請求項２に記載のスイッチング電源装置。
前記被変換入力電圧を分圧して基準電圧を生成し、これを前記制御回路に出力する入力電圧分圧回路を有し、
前記ブランキング時間決定回路は、ブランキング時間決定用比較器及びブランキング時間決定用コンデンサを有し、前記発振回路の出力が前記第２状態から前記第１状態に変化した後に前記ブランキング時間決定用コンデンサの一端の電位の上昇を開始すると共に、前記基準電圧が大きいほど電位の上昇速度が遅い構成であり、
前記ブランキング時間決定用比較器は、前記ブランキング時間決定用コンデンサの前記一端の電位と所定の固定電圧を比較し、前者が後者を上回ると、出力を前記無効化信号から前記有効化信号に変化させることを特徴とする請求項２に記載のスイッチング電源装置。
前記被変換入力電圧を分圧して前記制御回路に基準電圧を出力する入力電圧分圧回路を有し、
前記ブランキング時間決定回路は、第１ブランキング時間決定用比較器、第２ブランキング時間決定用比較器、及びブランキング時間決定用コンデンサを有し、前記発振回路の出力が前記第２状態から前記第１状態に変化した後に前記ブランキング時間決定用コンデンサの一端の電位の上昇を開始する構成であって、
前記第１ブランキング時間決定用比較器は前記ブランキング時間決定用コンデンサの前記一端の電位と所定の第１固定電圧を比較し、前記第２ブランキング時間決定用比較器は前記基準電圧と所定の第２固定電圧を比較し、
前記ブランキング時間決定回路は、前記第１及び第２ブランキング時間決定用比較器の比較結果に基づき、前記基準電圧が前記第２固定電圧以下である場合と、前記ブランキング時間決定用コンデンサの前記一端の電位が前記第１固定電圧を上回る場合には前記有効化信号を出力することを特徴とする請求項２に記載のスイッチング電源装置。
前記第２ブランキング時間決定用比較器は、出力を正帰還をさせることで反転条件にヒステリシス特性を持たせていることを特徴とする請求項５に記載のスイッチング電源装置。
前記ブランキング時間決定回路は、前記ブランキング時間決定用比較器、前記ブランキング時間決定用コンデンサに加えて、定電流源及び放電経路スイッチを備え、
前記放電経路スイッチは、制御端に入力される前記発振回路の出力信号に基づいて第１端と第２端の間の導通状態を変化させる素子であって、前記発振回路の出力信号が前記第１状態であればＯＦＦ、前記第２状態であればＯＮとし、
前記定電流源の出力端と、前記ブランキング時間決定用比較器の非反転入力端子、前記ブランキング時間決定用コンデンサの第１端、前記放電経路スイッチの第１端が相互に接続して一のノードを形成し、
前記ブランキング時間決定用コンデンサの第２端、及び前記放電経路スイッチの第２端が接地線に接続し、
前記ブランキング時間決定用比較器の反転入力端子に前記基準電圧が与えられることを特徴とする請求項３に記載のスイッチング電源装置。
前記ブランキング時間決定回路は、前記ブランキング時間決定用比較器、前記ブランキング時間決定用コンデンサに加えて、電流値可変定電流源、放電経路スイッチ、定電圧源を備え、
前記放電経路スイッチは、制御端に入力される前記発振回路の出力信号に基づいて第１端と第２端の間の導通状態を変化させる素子であって、前記発振回路の出力信号が前記第１状態であればＯＦＦ、前記第２状態であればＯＮとし、
前記電流値可変定電流源は、電流値変更用制御端に入力される前記基準電圧が高いほど電流値が小さく、低いほど電流値が大きくなる構成であり、
前記電流値可変定電流源の出力端、前記ブランキング時間決定用比較器の非反転入力端子、前記ブランキング時間決定用コンデンサの第１端、及び前記放電経路スイッチの第１端が相互に接続して一のノードを形成し、
前記ブランキング時間決定用コンデンサの第２端、及び前記放電経路スイッチの第２端が接地線に接続し、
前記ブランキング時間決定用比較器の反転入力端子に前記固定電圧を出力する前記定電圧源の出力が与えられることを特徴とする請求項４に記載のスイッチング電源装置。
前記ブランキング時間決定回路は、前記ブランキング時間決定用比較器、前記ブランキング時間決定用コンデンサに加えて、電流値可変定電流源、定電流源、放電経路スイッチ、定電圧源を備え、
前記放電経路スイッチは、制御端に入力される前記発振回路の出力信号に基づいて第１端と第２端の間の導通状態を変化させる素子であって、前記発振回路の出力信号が前記第１状態であればＯＦＦ、前記第２状態であればＯＮとし、
前記電流値可変定電流源は、電流値変更用制御端に入力される前記基準電圧が高いほど電流値が大きく、低いほど電流値が小さくなる構成であり、
前記定電流源の出力端、前記ブランキング時間決定用比較器の非反転入力端子、前記ブランキング時間決定用コンデンサの第１端、前記放電経路スイッチの第１端、及び前記電流値可変定電流源の入力端が相互に接続して一のノードを形成し、
前記ブランキング時間決定用コンデンサの第２端、前記放電経路スイッチの第２端、及び前記電流値可変定電流源の出力端は接地線に接続し、
前記ブランキング時間決定用比較器の反転入力端子に前記固定電圧を出力する前記定電圧源の出力が与えられることを特徴とする請求項４に記載のスイッチング電源装置。
前記ブランキング時間決定回路は、前記第１及び第２ブランキング時間決定用比較器、前記ブランキング時間決定用コンデンサに加えて、定電流源、放電経路スイッチ、前記第１固定電圧を出力する第１定電圧源、前記第２固定電圧を出力する第２定電圧源、及びＯＲ回路を備え、
前記放電経路スイッチは、制御端に入力される前記発振回路の出力信号に基づいて第１端と第２端の間の導通状態を変化させる素子であって、前記発振回路の出力信号が前記第１状態であればＯＦＦ、前記第２状態であればＯＮとし、
前記定電流源の出力端と、前記第１ブランキング時間決定用比較器の非反転入力端子、前記ブランキング時間決定用コンデンサの第１端、前記放電経路スイッチの第１端が相互に接続して一のノードを形成し、
前記ブランキング時間決定用コンデンサの第２端、及び前記放電経路スイッチの第２端は接地線に接続し、
前記第１ブランキング時間決定用比較器の反転入力端子に前記第１定電圧源の出力が与えられ、
前記第２ブランキング時間決定用比較器は、反転入力端子に前記入力電圧分圧回路の出力、非反転入力端子に前記第２定電圧源の出力がそれぞれ与えられ、
前記ＯＲ回路が、前記第１及び第２ブランキング時間決定用比較器の両出力のＯＲ演算を行って演算結果を出力することを特徴とする請求項５に記載のスイッチング電源装置。
前記第２ブランキング時間決定用比較器は、出力端と非反転入力端子が第１抵抗を介して接続し、前記第２定電圧源の出力と非反転入力端子が第２抵抗を介して接続する構成であることを特徴とする請求項１０に記載のスイッチング電源装置。
前記スイッチング電流検出用比較器は、前記被変換入力電圧の分圧電圧である基準電圧を前記目標電圧として、前記検出電圧との比較を行うことを特徴とする請求項２〜１１の何れか１項に記載のスイッチング電源装置。
前記目標電圧を出力する目標電圧生成用定電圧源を別途備えることを特徴とする請求項２〜１１の何れか１項に記載のスイッチング電源装置。
出力用コンデンサ、出力用コイル、及び出力用ダイオードを備え、
前記出力用ダイオードのカソード、前記出力用コンデンサの第１端には前記被変換入力電圧が与えられ、
前記出力用コンデンサの第２端と前記出力用コイルの第１端が接続し、
前記出力用コイルの第２端、前記出力用ダイオードのアノード、及び前記スイッチング素子の第１端が相互に接続して一のノードを形成し、
前記スイッチング素子の第２端に前記スイッチング電流検出回路が接続し、
前記出力用コンデンサの両端に前記目的出力電圧が誘起されることを特徴とする請求項１〜１３の何れか１項に記載のスイッチング電源装置。
出力用コンデンサ、出力用コイル、及び出力用ダイオードを備え、
前記出力用コイルの第１端、及び前記出力用コンデンサの第１端には前記被変換入力電圧が与えられ、
前記出力用コンデンサの第２端と前記出力用ダイオードのカソードが接続し、
前記出力用コイルの第２端、前記出力用ダイオードのアノード、及び前記スイッチング素子の第１端が相互に接続して一のノードを形成し、
前記スイッチング素子の第２端に前記スイッチング電流検出回路が接続し、
前記出力用コンデンサの両端に前記目的出力電圧が誘起されることを特徴とする請求項１〜１３の何れか１項に記載のスイッチング電源装置。
出力用コンデンサ、出力用コイル、及び出力用ダイオードを備え、
前記出力用コイルの第１端に前記被変換入力電圧が与えられ、
前記出力用コイルの第２端、前記出力用ダイオードのアノード、及び前記スイッチング素子の第１端が相互に接続して一のノードを形成し、
前記出力用コンデンサは、第１端が前記出力用ダイオードのカソードに、第２端が接地線に接続し、
前記スイッチング素子の第２端に前記スイッチング電流検出回路が接続し、
前記出力用コンデンサの両端に前記目的出力電圧が誘起されることを特徴とする請求項１〜１３の何れか１項に記載のスイッチング電源装置。
１次巻線及び第２巻線からなる出力用トランス、出力用ダイオード、出力用コンデンサを備え、
前記１次巻線は、第１端に前記被変換入力電圧が、第２端に前記スイッチング素子の第１端がそれぞれ接続し、
前記第２巻線は、第１端に前記出力用ダイオードのアノード、第２端に前記出力用コンデンサの第１端に接続し、
前記出力用コンデンサの第２端に前記出力用ダイオードのカソードが接続し、
前記スイッチング素子の第２端に前記スイッチング電流検出回路が接続し、
前記出力用コンデンサの両端に前記目的出力電圧が誘起されることを特徴とする請求項１〜１３の何れか１項に記載のスイッチング電源装置。
１次巻線及び第２巻線からなる出力用トランス、第１出力用ダイオード、第２出力用ダイオード、出力用コイル、及び出力用コンデンサを備え、
前記１次巻線は、第１端に前記被変換入力電圧が、第２端に前記スイッチング素子の第１端がそれぞれ接続し、
前記第２巻線は、第１端に前記第１出力用ダイオードのアノード、第２端に前記第２出力用ダイオードのアノードと前記出力用コンデンサの第１端に接続し、
前記第１出力用ダイオードのカソード、前記第２出力用ダイオードのカソード、及び前記出力用コイルの第１端が相互に接続して一のノードを形成し、
前記出力用コイルの第２端と前記出力用コンデンサの第２端が接続し、
前記スイッチング素子の第２端に前記スイッチング電流検出回路が接続し、
前記出力用コンデンサの両端に前記目的出力電圧が誘起されることを特徴とする請求項１〜１３の何れか１項に記載のスイッチング電源装置。
電源用の交流電圧が入力される入力端子と、
前記交流電圧を直流に整流する整流回路と、
前記整流回路からの出力電圧を平滑化する平滑用コンデンサと、
前記平滑用コンデンサの出力電圧が前記被変換入力電圧として印加される請求項１４〜１８の何れか１項に記載のスイッチング電源装置と、
前記出力用コンデンサの両端に接続されるＬＥＤ素子と、を有することを特徴とするＬＥＤ表示装置。