WO2019116470A1 - ノイズ検出回路 - Google Patents

ノイズ検出回路 Download PDF

Info

Publication number
WO2019116470A1
WO2019116470A1 PCT/JP2017/044757 JP2017044757W WO2019116470A1 WO 2019116470 A1 WO2019116470 A1 WO 2019116470A1 JP 2017044757 W JP2017044757 W JP 2017044757W WO 2019116470 A1 WO2019116470 A1 WO 2019116470A1
Authority
WO
WIPO (PCT)
Prior art keywords
input terminal
potential
circuit
reference voltage
resistor
Prior art date
Application number
PCT/JP2017/044757
Other languages
English (en)
French (fr)
Inventor
遼太 小林
大橋　英征
千春 宮崎
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to US16/756,713 priority Critical patent/US20200264225A1/en
Priority to DE112017008189.0T priority patent/DE112017008189B4/de
Priority to PCT/JP2017/044757 priority patent/WO2019116470A1/ja
Priority to CN201780097357.8A priority patent/CN111448465A/zh
Priority to JP2019559468A priority patent/JP6690868B2/ja
Publication of WO2019116470A1 publication Critical patent/WO2019116470A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/26—Measuring noise figure; Measuring signal-to-noise ratio

Definitions

  • the present invention relates to a noise detection circuit including a comparator.
  • EMC Electro Magnetic Compatibility
  • a measuring instrument such as an oscilloscope attached with an antenna for EMC measurement may be used to measure characteristics of transient electromagnetic noise and to identify a noise propagation path on a printed circuit board.
  • a measuring instrument such as an oscilloscope is large and difficult to carry, a compact noise detection circuit that is easy to carry is required.
  • Patent Document 1 discloses a noise detection circuit including two comparators, a peak detector, and a reset circuit.
  • the two comparators constitute an RS flip flop circuit that holds the signal received by the antenna and resets the signal received by the antenna.
  • the conventional noise detection circuit has two comparators.
  • the comparator is an active element, and is generally larger than passive elements such as resistors and capacitors. Therefore, the conventional noise detection circuit having two comparators has a problem that the circuit scale becomes large.
  • the present invention has been made to solve the problems as described above, and it is an object of the present invention to obtain a noise detection circuit capable of detecting noise only by providing one comparator.
  • the noise detection circuit has a first input terminal, a second input terminal, and an output terminal, and compares the potential of the first input terminal with the potential of the second input terminal, A comparator for outputting a comparison result of potentials from an output terminal, a first reference voltage application circuit for applying a first reference voltage to a first input terminal, and a second reference voltage for applying to a second input terminal A second reference voltage application circuit and a feedback circuit having one end connected to the output terminal and the other end connected to the first input terminal or the second input terminal are provided.
  • the noise detection circuit applies the first reference voltage to the first input terminal of the comparator, and the second reference voltage to the second input terminal of the comparator.
  • a second reference voltage application circuit to be applied, and a feedback circuit having one end connected to the output terminal of the comparator and the other end connected to the first input terminal or the second input terminal of the comparator did. Therefore, noise can be detected by providing only one comparator.
  • FIG. 1 is a block diagram showing a noise detection circuit according to a first embodiment.
  • FIG. 6 is an explanatory view showing a noise detection operation of the noise detection circuit shown in FIG. 1;
  • FIG. 8 is an explanatory view showing a noise detection operation of the noise detection circuit capable of detecting the noise input from the terminal 1 b of the differential input terminal 1;
  • FIG. 8 is a block diagram showing a noise detection circuit according to a third embodiment.
  • FIG. 16 is a block diagram showing another noise detection circuit according to the third embodiment.
  • FIG. 10 is a block diagram showing a noise detection circuit according to a fourth embodiment.
  • FIG. 16 is a block diagram showing another noise detection circuit according to the fourth embodiment.
  • FIG. 18 is a block diagram showing a noise detection circuit according to a fifth embodiment.
  • FIG. 6 is an explanatory view showing a noise detection operation of the noise detection circuit shown in FIG. 1
  • FIG. 8 is an explanatory view showing a noise detection operation of the noise detection circuit capable of
  • FIG. 18 is a block diagram showing another noise detection circuit according to the fifth embodiment.
  • FIG. 18 is a block diagram showing a noise detection circuit according to a sixth embodiment.
  • FIG. 18 is a block diagram showing another noise detection circuit according to the sixth embodiment.
  • FIG. 1 is a block diagram showing a noise detection circuit according to the first embodiment.
  • the differential input terminal 1 includes a terminal 1a and a terminal 1b.
  • the noise detection circuit shown in FIG. 1 is a circuit that detects the noise input from the terminal 1a.
  • a waveform of noise for example, a pulse waveform can be considered.
  • the comparator 2 has a first input terminal 2a, a second input terminal 2b, and an output terminal 2c. The comparator 2 compares the potential V1 of the first input terminal 2a with the potential V2 of the second input terminal 2b, and outputs the comparison result of the potential from the output terminal 2c.
  • the first reference voltage application circuit 3 includes a first voltage source 3a, a first resistor 3b, a resistor 3c, and a first capacitor 3d.
  • FIG. 1 shows an example in which the first reference voltage application circuit 3 includes the first voltage source 3a, the first voltage source 3a may be provided outside the noise detection circuit.
  • the first reference voltage application circuit 3 is a circuit that applies a first reference voltage E1 to the first input terminal 2a of the comparator 2.
  • the first voltage source 3a is a voltage source that applies a first voltage to one end of the first resistor 3b. One end of the first resistor 3b is connected to the first voltage source 3a, and the other end is connected to one end of the resistor 3c, and has a resistance value R1.
  • FIG. 1 shows an example in which the first reference voltage application circuit 3 includes only the first capacitor 3 d which is a single capacitor, the present invention is not limited thereto.
  • the capacitor 3d of may be configured.
  • the capacitances of the plurality of capacitors may be the same or different.
  • the second reference voltage application circuit 4 includes a second voltage source 4a, a second resistor 4b, a resistor 4c, and a second capacitor 4d.
  • FIG. 1 shows an example in which the second reference voltage application circuit 4 includes the second voltage source 4a, the second voltage source 4a may be provided outside the noise detection circuit.
  • the second reference voltage application circuit 4 is a circuit that applies the second reference voltage E2 to the second input terminal 2b of the comparator 2.
  • the second voltage source 4a is a voltage source that applies a second voltage to one end of the second resistor 4b. One end of the second resistor 4b is connected to the second voltage source 4a, and the other end is connected to one end of the resistor 4c, and has a resistance value R2.
  • FIG. 1 shows an example in which the second reference voltage application circuit 4 includes only the second capacitor 4 d which is a single capacitor, the present invention is not limited thereto.
  • the capacitor 4d of may be configured.
  • the capacitances of the plurality of capacitors may be the same or different.
  • the driving power supply 5 is a power supply that outputs a voltage E0 for supplying driving power to the comparator 2.
  • FIG. 1 shows an example in which the noise detection circuit includes the drive power supply 5, the drive power supply 5 may be a voltage source provided outside the noise detection circuit.
  • the capacitor 6 has one end connected to the terminal 1 a of the differential input terminal 1 and the other end connected to one end of the resistor 8 and has a capacitance value C3.
  • the capacitor 6 is provided to cut off the DC component contained in the signal input from the terminal 1 a of the differential input terminal 1.
  • the capacitor 7 has one end connected to the terminal 1 b of the differential input terminal 1 and the other end connected to one end of the resistor 9 and has a capacitance value C4.
  • the capacitor 7 is provided to cut off the DC component contained in the signal input from the terminal 1 b of the differential input terminal 1.
  • the feedback circuit 10 is a circuit having one end connected to the output terminal 2 c of the comparator 2 and the other end connected to the first input terminal 2 a of the comparator 2, and includes a resistor 11.
  • One end of the resistor 11 is connected to the output terminal 2c of the comparator 2, and the other end is connected to the first input terminal 2a of the comparator 2, and has a resistance value R7.
  • One end of the resistor 12 is connected to the output terminal 2c of the comparator 2, and the other end is connected to the display circuit 13, and has a resistance value R8.
  • the resistors 3c, 4c, 8, 9, 11, 12 are provided to set the impedance of the noise detection circuit.
  • the resistors 3c, 4c, 8, 9, 11 and 12 are not essential elements in the noise detection circuit. Therefore, the other end of the first resistor 3 b may be directly connected to the first input terminal 2 a of the comparator 2. Further, the other end of the second resistor 4 b may be directly connected to the second input terminal 2 b of the comparator 2.
  • the display circuit 13 includes, for example, a light emitting diode (LED).
  • the display circuit 13 is a circuit that displays that noise has been detected by causing the LED to emit light when the potential V3 of the output terminal 2c of the comparator 2 is equal to or higher than the threshold voltage of the LED.
  • FIG. 2 is an explanatory view showing a noise detection operation of the noise detection circuit shown in FIG.
  • the potential difference of the differential input of the comparator 2 is ⁇ V
  • the potential at the first input terminal 2a of the comparator 2 is V1
  • the potential at the second input terminal 2b of the comparator 2 is V2
  • the output of the comparator 2 It is assumed that the potential at the terminal 2c is V3. Further, it is assumed that the current flowing through the feedback circuit 10 from the output terminal 2c of the comparator 2 to the first input terminal 2a is I.
  • the voltage E0 output from the driving power supply 5 to the comparator 2 is 3.0 (V).
  • the first reference voltage E1 output from the first reference voltage application circuit 3 to the first input terminal 2a of the comparator 2 is 1.48 (V)
  • the second reference voltage application circuit 4 outputs the comparator
  • the second reference voltage E2 output to the second input terminal 2b of 2 is 1.50 (V).
  • the comparator 2 is set such that when the potential V1 at the first input terminal 2a is equal to or less than the potential V2 at the second input terminal 2b, the potential V3 at the output terminal 2c becomes L level (0 V).
  • the comparator 2 is set such that the potential V3 becomes H level (voltage higher than 0 V) when the potential V1 rises and the potential V1 becomes higher than the potential V2.
  • X g In the first embodiment, all voltage drops on the output side of the comparator 2 are ignored.
  • the second reference voltage application circuit 4 applies the second reference voltage E 2 to the second input terminal 2 b of the comparator 2 to generate the second reference voltage E 2 as shown in the following equation (1).
  • the electric potential V2 at the input terminal 2b of the is set to E2.
  • V2 E2 (1)
  • the first reference voltage application circuit 3 applies the first reference voltage E1 to the first input terminal 2a of the comparator 2 to generate the first reference voltage E1 as shown in the following equation (2).
  • the potential V1 at the 1 input terminal 2a is set to E1.
  • V1 E1 (2) In the state where the potential V1 at the first input terminal 2a is set to E1 and the potential V2 at the second input terminal 2b is set to E2, V1 ⁇ V2, so the potential at the output terminal 2c of the comparator 2 V3 is at the L level. A state in which the potential V3 at the output terminal 2c of the comparator 2 is at the L level is a noise input wait state in which noise can be detected.
  • the potential V1 at the first input terminal 2a is higher than the potential V2 at the second input terminal 2b (V1> V2)
  • the potential V3 at the output terminal 2c of the comparator 2 transitions from L level to H level
  • the LED of the display circuit 13 emits light because a forward current flows in the LED when the potential V3 at the output terminal 2c of the comparator 2 rises and the potential V3 becomes higher than the threshold voltage of the LED. The user can recognize that noise is detected by the LED of the display circuit 13 emitting light.
  • the first embodiment shows an example in which the LED of the display circuit 13 emits light when the potential V3 at the output terminal 2c of the comparator 2 becomes higher than the threshold voltage of the LED, depending on the level of the forward current The color to be emitted may be changed.
  • the output terminal 2c of the comparator 2 is directed to the first input terminal 2a Therefore, the current I does not flow.
  • the potential V3 at the output terminal 2c of the comparator 2 becomes higher than the potential V1 at the first input terminal 2a (V1 ⁇ V3) as the potential V1 at the first input terminal 2a rises (V1 ⁇ V3), A current I flows from the output terminal 2c of the comparator 2 to the first input terminal 2a. Once the current I flows through the feedback circuit 10, the potential V1 at the first input terminal 2a continues to be higher than the potential V2 at the second input terminal 2b.
  • the pulse width of the noise input from the terminal 1a of the differential input terminal 1 is narrow, so even if the state where the potential V N due to the noise is applied to the first input terminal 2a is eliminated immediately,
  • the potential V1 at the 1 input terminal 2a continues to be higher than the potential V2 at the second input terminal 2b. Since the potential V1 at the first input terminal 2a continues to be higher than the potential V2 at the second input terminal 2b, the potential V3 at the output terminal 2c of the comparator 2 is held at the H level. The light emission of the LED in the circuit 13 is continued.
  • FIG. 3 is an explanatory view showing the noise detection operation of the noise detection circuit capable of detecting the noise inputted from the terminal 1 b of the differential input terminal 1.
  • the first reference voltage E 1 applied by the first reference voltage application circuit 3 is applied by the second reference voltage application circuit 4. Is set to be higher than the second reference voltage E2.
  • the comparator 2 is set such that the potential V3 at the output terminal 2c becomes L level (0 V) when the potential V2 at the second input terminal 2b is less than or equal to the potential V1 at the first input terminal 2a.
  • the comparator 2 is set such that the potential V3 becomes H level when the potential V2 rises and the potential V2 becomes higher than the potential V1.
  • the first reference voltage application circuit 3 applies the first reference voltage E1 to the first input terminal 2a of the comparator 2 to generate the first reference voltage E1 as shown in the above equation (2).
  • the electric potential V1 at the input terminal 2a of is set to E1.
  • the second reference voltage application circuit 4 applies the second reference voltage E2 to the second input terminal 2b of the comparator 2 to generate the second reference voltage E2 as shown in the above equation (1).
  • the potential V2 at the two input terminals 2b is set to E2.
  • V1> V2 so the potential at the output terminal 2c of the comparator 2 V3 is at the L level.
  • the potential V 2 at the second input terminal 2 b may be in a state (V 1 ⁇ V 2) higher than the potential V 1 at the first input terminal 2 a.
  • V1 ⁇ V2 the potential V2 at the second input terminal 2b is higher than the potential V1 at the first input terminal 2a (V1 ⁇ V2)
  • V3 at the output terminal 2c of the comparator 2 transitions from L level to H level
  • the LED of the display circuit 13 emits light because a forward current flows in the LED when the potential V3 at the output terminal 2c of the comparator 2 rises and the potential V3 becomes higher than the threshold voltage of the LED. The user can recognize that noise is detected by the LED of the display circuit 13 emitting light.
  • the pulse width of the noise input from the terminal 1b of the differential input terminal 1 is narrow, even if the state where the potential V N due to the noise is applied to the second input terminal 2b is immediately eliminated,
  • the potential V2 at the second input terminal 2b continues to be higher than the potential V1 at the first input terminal 2a. Since the potential V2 at the second input terminal 2b is higher than the potential V1 at the first input terminal 2a, the potential V3 at the output terminal 2c of the comparator 2 is held at the H level, The light emission of the LED in the circuit 13 is continued.
  • the noise detection circuit applies the first reference voltage application circuit 3 applying the first reference voltage E1 to the first input terminal 2a of the comparator 2 and the second reference voltage E2
  • the second reference voltage application circuit 4 applied to the second input terminal 2b of 2 and one end thereof are connected to the output terminal 2c of the comparator 2 and the other end is the first input terminal 2a of the comparator 2 or the second input It comprised so that the feedback circuit 10 connected with the terminal 2b might be provided. Therefore, noise can be detected only by providing one comparator 2.
  • the second reference voltage application circuit 4 when the noise input from the terminal 1a of the differential input terminal 1 is detected, the second reference voltage application circuit 4 generates the potential V2 at the second input terminal 2b as the second reference voltage E2.
  • An example is shown in which the first reference voltage application circuit 3 sets the potential V1 at the first input terminal 2a to the first reference voltage E1 after setting to.
  • the reason for setting the potential V1 at the first input terminal 2a to the first reference voltage E1 after setting the potential V2 at the second input terminal 2b to the second reference voltage E2 is as follows.
  • the first reference voltage application circuit 3 sets the potential at the first input terminal 2a.
  • V1 is set to the first reference voltage E1.
  • the noise detection circuit shown in FIG. 1 When the noise input from the terminal 1a of the differential input terminal 1 is detected, in the noise detection circuit shown in FIG. 1, as in the first embodiment, the first reference voltage E1 is higher than the second reference voltage E2. It is assumed that the voltage is set low.
  • the time constant determined by the product of the resistance value R1 of the first resistor 3b and the capacitance value C1 of the first capacitor 3d is the first time constant ⁇ 1.
  • the time constant determined by the product of the resistance value R2 of the second resistor 4b and the capacitance value C2 of the second capacitor 4d is the second time constant ⁇ 2.
  • the resistance value R1 of the first resistor 3b, the capacitance value C1 of the first capacitor 3d, and the second resistance such that the first time constant ⁇ 1 becomes larger than the second time constant ⁇ 2.
  • the resistance value R2 of 4b and the capacitance value C2 of the second capacitor 4d are respectively set.
  • the timing at which the first voltage is output from the first voltage source 3a, and the second voltage from the second voltage source 4a are generated.
  • the second reference voltage application circuit 4 outputs the second reference voltage E2 at a timing when the first reference voltage application circuit 3 outputs the first reference voltage E1 even when the first reference voltage application circuit 3 outputs the first reference voltage E1. It is later than the timing of As a result, after the second reference voltage application circuit 4 sets the potential V2 at the second input terminal 2b to the second reference voltage E2, the first reference voltage application circuit 3 receives the first input terminal.
  • the potential V1 at 2a is set to the first reference voltage E1.
  • the first reference voltage E1 is higher than the second reference voltage E2. It is assumed that the high voltage is set.
  • the resistance value R1 of the first resistor 3b, the capacitance value C1 of the first capacitor 3d, and the second resistance such that the first time constant ⁇ 1 becomes smaller than the second time constant ⁇ 2
  • the resistance value R2 of 4b and the capacitance value C2 of the second capacitor 4d are respectively set.
  • the timing at which the first voltage is output from the first voltage source 3a, and the second voltage from the second voltage source 4a are generated.
  • the first reference voltage application circuit 3 outputs the first reference voltage E1 when the second reference voltage application circuit 4 outputs the second reference voltage E2. It is later than the timing of As a result, after the first reference voltage application circuit 3 sets the potential V1 at the first input terminal 2a to the first reference voltage E1, the second reference voltage application circuit 4 receives the second input terminal.
  • the potential V2 at 2b is set to the second reference voltage E2.
  • the first reference voltage E1 is set lower than the second reference voltage E2, and the first The time constant ⁇ 1 is configured to be set larger than the second time constant ⁇ 2. Further, in the case of detecting the noise input from the terminal 1b of the differential input terminal 1, the first reference voltage E1 is set higher than the second reference voltage E2, and the first time constant ⁇ 1 is the second. It is configured to be set smaller than the time constant ⁇ 2 of Therefore, even if the timing at which the first voltage is output from the first voltage source 3a and the timing at which the second voltage is output from the second voltage source 4a are the first reference voltage E1.
  • the second reference voltage E2 the reference voltage E having a lower voltage can be set first.
  • the potential V3 at the output terminal 2c of the comparator 2 is fixed at the H level, and the occurrence of a situation where noise can not be detected can be prevented.
  • the noise detection circuit of the first embodiment shows an example in which when the current I flows through the feedback circuit 10, the potential V3 at the output terminal 2c of the comparator 2 is held at the H level.
  • a noise detection circuit capable of returning the potential V3 at the output terminal 2c of the comparator 2 from the H level to the L level will be described.
  • FIG. 4 is a block diagram showing a noise detection circuit according to the third embodiment.
  • the first reference voltage application circuit 3 includes a reset circuit 21.
  • One end of the reset circuit 21 is connected to the other end of the first resistor 3b, and the other end is connected to the first input terminal 2a via the resistor 3c.
  • the reset circuit 21 is a circuit that switches between electrical connection and disconnection between the first resistor 3b and the first input terminal 2a.
  • a dip switch or a tact switch is assumed as the reset circuit 21.
  • the present invention is not limited to the dip switch or tact switch, and may be, for example, a reed switch or a magnetoresistive element. A proximity sensor may be used.
  • the reset circuit 21 may be a circuit that switches connection and disconnection by direct operation, or may be a circuit that switches connection and disconnection by remote control.
  • the potential V3 at the output terminal 2c of the comparator 2 may rise as in the first embodiment, and the potential V3 may be higher than the threshold voltage of the LED.
  • the LED of the display circuit 13 emits light because a forward current flows as in the first embodiment when the potential V3 at the output terminal 2c of the comparator 2 becomes higher than the threshold voltage of the LED. The user can recognize that noise is detected by the LED of the display circuit 13 emitting light.
  • potential V1 at first input terminal 2a continues to be higher than potential V2 at second input terminal 2b.
  • the potential V3 at the output terminal 2c is held at the H level.
  • the noise detection circuit shown in FIG. 1 in the first embodiment does not include means for returning the potential V3 at the output terminal 2c of the comparator 2 from the H level to the L level. For this reason, for example, once the power to the noise detection circuit is turned off, the noise input thereafter can not be detected unless the entire noise detection circuit is reset.
  • the first reference voltage application circuit 3 since the first reference voltage application circuit 3 includes the reset circuit 21, the potential V3 at the output terminal 2c of the comparator 2 is changed from H level without resetting the entire noise detection circuit. It can be returned to the level.
  • the reset circuit 21 detects the noise input from the terminal 1a of the differential input terminal 1, the first resistor 3b and the first input can be connected by connecting the first resistor 3b to the resistor 3c. Electrically connect with the terminal 2a.
  • the reset circuit 21 performs the first resistance By disconnecting between 3b and the resistor 3c, the first resistor 3b and the first input terminal 2a are disconnected. By disconnecting the first resistor 3b from the first input terminal 2a, the potential V1 at the first input terminal 2a is not input to the terminal 1a of the differential input terminal 1 unless noise is input. Since the potential is lower than the potential V2 at the second input terminal 2b, the potential V3 at the output terminal 2c of the comparator 2 returns to the L level.
  • the noise detection circuit shown in FIG. 4 shows an example of detecting the noise input from the terminal 1 a of the differential input terminal 1, but the noise detection for detecting the noise input from the terminal 1 b of the differential input terminal 1
  • the second reference voltage application circuit 4 includes the reset circuit 22.
  • FIG. 5 is a block diagram showing another noise detection circuit according to the third embodiment.
  • the same reference numerals as those in FIG. 3 denote the same or corresponding parts, and a description thereof will be omitted.
  • the second reference voltage application circuit 4 includes a reset circuit 22.
  • One end of the reset circuit 22 is connected to the other end of the second resistor 4b, and the other end is connected to the second input terminal 2b via the resistor 4c.
  • the reset circuit 22 is a circuit that switches between electrical connection and disconnection between the second resistor 4 b and the second input terminal 2 b.
  • a dip switch or a tact switch is assumed as the reset circuit 22.
  • the present invention is not limited to the dip switch or tact switch, and may be, for example, a reed switch or a magnetoresistive element. A proximity sensor may be used.
  • the reset circuit 22 may be a circuit that switches connection and disconnection by direct operation, or may be a circuit that switches connection and disconnection by remote control.
  • the noise detection circuit shown in FIG. 3 according to the first embodiment for detecting noise input from the terminal 1b of the differential input terminal 1 includes means for returning the potential V3 at the output terminal 2c of the comparator 2 from H level to L level. Not. For this reason, for example, once the power to the noise detection circuit is turned off, the noise input thereafter can not be detected unless the entire noise detection circuit is reset.
  • the second reference voltage application circuit 4 since the second reference voltage application circuit 4 includes the reset circuit 22, the potential V3 at the output terminal 2c of the comparator 2 is changed from H level without resetting the entire noise detection circuit. It can be returned to the level.
  • the reset circuit 22 When the reset circuit 22 detects the noise input from the terminal 1b of the differential input terminal 1, the second resistor 4b and the second input are connected by connecting the second resistor 4b and the resistor 4c. It electrically connects with the terminal 2b.
  • the reset circuit 22 By disconnecting between 4b and the resistor 4c, the second resistor 4b and the second input terminal 2b are disconnected. By disconnecting between the second resistor 4b and the second input terminal 2b, the potential V2 at the second input terminal 2b is not input to the terminal 1b of the differential input terminal 1 unless noise is input. Since the potential is lower than the potential V1 at the first input terminal 2a, the potential V3 at the output terminal 2c of the comparator 2 returns to the L level.
  • the first embodiment shows an example in which the feedback circuit 10 includes the resistor 11.
  • the feedback circuit 10 includes a diode 23 in addition to the resistor 11 will be described.
  • FIG. 6 is a block diagram showing a noise detection circuit according to the fourth embodiment.
  • the feedback circuit 10 includes a resistor 11 and a diode 23.
  • the diode 23 has an anode connected to the output terminal 2 c of the comparator 2 and a cathode connected electrically to the first input terminal 2 a of the comparator 2 through the resistor 11.
  • the diode 23 has a potential V3 of the output terminal 2c of the comparator 2 higher than the potential V1 of the first input terminal 2a of the comparator 2, and a potential V3 of the output terminal 2c and a potential V1 of the first input terminal 2a.
  • FIG. 6 shows an example in which the diode 23 is applied to the noise detection circuit shown in FIG. 1, the diode 23 may be applied to the noise detection circuit shown in FIG.
  • the direction of the current I flowing through the feedback circuit 10 is The direction is from the first input terminal 2a to the output terminal 2c. For this reason, the current I flowing through the feedback circuit 10 flows to the display circuit 13 as an extra current. As a result, for example, even when a weak signal that does not need to be detected as noise is input, the LED may emit light.
  • the feedback circuit 10 includes the diode 23, and the diode 23 does not flow the current I from the first input terminal 2a toward the output terminal 2c. Therefore, even when the potential V1 of the first input terminal 2a of the comparator 2 is higher than the potential V3 of the output terminal 2c of the comparator 2, the current I flowing from the first input terminal 2a to the output terminal 2c is excessive. It does not flow to the display circuit 13 as a current.
  • the potential V3 of the output terminal 2c of the comparator 2 is raised by inputting noise to the terminal 1a of the differential input terminal 1.
  • the potential V3 of the output terminal 2c rises, the potential V3 of the output terminal 2c becomes higher than the potential V1 of the first input terminal 2a, and the potential V3 of the output terminal 2c
  • the potential difference (V3-V1) with the potential V1 of the input terminal 2a becomes higher than the forward voltage of the diode 23
  • the current I which is a forward current flows.
  • the current I which is a forward current, flows through the diode 23, and the potential V1 at the first input terminal 2a continues to be higher than the potential V2 at the second input terminal 2b, as in the first embodiment. Ru.
  • the potential V3 at the output terminal 2c of the comparator 2 is held at the H level.
  • the feedback circuit 10 includes the diode 23 whose anode is connected to the output terminal 2c of the comparator 2 and whose cathode is electrically connected to the first input terminal 2a.
  • the potential V3 of the output terminal 2c is higher than the potential V1 of the first input terminal 2a, and the potential difference between the potential V3 of the output terminal 2c and the potential V1 of the first input terminal 2a
  • V1 is higher than the forward voltage of the diode 23
  • a forward current flows from the output terminal 2c to the first input terminal 2a.
  • FIG. 6 shows the noise detection circuit capable of detecting the noise input from the terminal 1 a of the differential input terminal 1, detecting the noise input from the terminal 1 b of the differential input terminal 1
  • the diode 23 may be applied to the noise detection circuit shown in FIG. 3 or 5.
  • FIG. 7 is a block diagram showing another noise detection circuit according to the fourth embodiment. A diode 23 is applied to the noise detection circuit shown in FIG. 7 and input from a terminal 1b of the differential input terminal 1 Noise can be detected.
  • Embodiment 5 In the first embodiment, the first voltage output from the first voltage source 3a is applied to one end of the first resistor 3b in the first reference voltage application circuit 3, and the second reference voltage application circuit An example in which the second voltage output from the second voltage source 4 a is applied to one end of the second resistor 4 b in 4 is shown.
  • the first reference voltage application circuit 31 includes the first voltage dividing circuit 32 that divides the voltage E0 output from the driving power supply 5, and one end of the first resistor 3b An example in which the voltage divided by the first voltage dividing circuit 32 is applied as the first voltage will be described.
  • the second reference voltage application circuit 4 includes a second voltage dividing circuit 42 that divides the voltage E0 output from the driving power supply 5, and one end of the second resistor 4 b is a second voltage dividing circuit.
  • a second voltage dividing circuit 42 that divides the voltage E0 output from the driving power supply 5
  • one end of the second resistor 4 b is a second voltage dividing circuit.
  • FIG. 8 is a block diagram showing a noise detection circuit according to the fifth embodiment.
  • the first reference voltage application circuit 31 includes a first resistor 3 b, a resistor 3 c, a first capacitor 3 d, and a first voltage dividing circuit 32.
  • the first reference voltage application circuit 31 is a circuit that applies the first reference voltage E1 to the first input terminal 2a of the comparator 2.
  • the first voltage dividing circuit 32 includes voltage dividing resistors 32a and 32b.
  • the first voltage dividing circuit 32 is a circuit that divides the voltage E0 output from the driving power supply 5 and outputs the divided voltage to one end of the first resistor 3b as a first voltage.
  • One end of the voltage dividing resistor 32a is connected to the driving power supply 5, and the other end is connected to one end of the first resistor 3b and one end of the voltage dividing resistor 32b, respectively, and has a resistance value R11.
  • One end of the voltage dividing resistor 32b is connected to one end of the first resistor 3b and the other end of the voltage dividing resistor 32a, and the other end is connected to the ground, and has a resistance value R12.
  • the second reference voltage application circuit 41 includes a second resistor 4 b, a resistor 4 c, a second capacitor 4 d, and a second voltage dividing circuit 42.
  • the second reference voltage application circuit 41 applies the second reference voltage E2 to the second input terminal 2b of the comparator 2.
  • the second voltage dividing circuit 42 includes voltage dividing resistors 42a and 42b.
  • the second voltage dividing circuit 42 is a circuit that divides the voltage E0 output from the driving power supply 5 and outputs the divided voltage to one end of the second resistor 4b as a second voltage.
  • One end of the voltage dividing resistor 42a is connected to the driving power supply 5, and the other end is connected to one end of the second resistor 4b and one end of the voltage dividing resistor 42b, respectively, and has a resistance value R21.
  • One end of the voltage dividing resistor 42b is connected to one end of the second resistor 4b and the other end of the voltage dividing resistor 42a, and the other end is connected to the ground, and has a resistance value R22.
  • the noise detection circuit shown in FIG. 8 is a noise detection circuit in which the first reference voltage application circuit 31 includes the reset circuit 21 but the first reference voltage application circuit 31 does not include the reset circuit 21. May be
  • FIG. 9 is an explanatory view showing a noise detection operation of the noise detection circuit shown in FIG.
  • noise input to the terminal 1 a of the differential input terminal 1 is detected.
  • the potential difference of the differential input of the comparator 2 is ⁇ V
  • the potential at the first input terminal 2a of the comparator 2 is V1
  • the potential at the second input terminal 2b of the comparator 2 is V2
  • the output of the comparator 2 It is assumed that the potential at the terminal 2c is V3. Further, it is assumed that the current flowing from the output terminal 2c of the comparator 2 to the first input terminal 2a is I.
  • the voltage E0 output from the driving power supply 5 to the comparator 2 is 3.0 (V).
  • the potential between the voltage dividing resistors 32a and 32b is V6
  • the voltage between the voltage dividing resistors 42a and 42b is V7.
  • the resistance value R11 of the voltage dividing resistor 32a is 5 (k ⁇ )
  • the resistance value R12 of the voltage dividing resistor 32b is 4 (k ⁇ )
  • the resistance value R21 of the voltage dividing resistor 42a is 5 (k ⁇ )
  • the voltage dividing resistor 32a It is assumed that the resistance value R22 of 42b is 5 (k ⁇ ).
  • resistance value R11 is 5 (k ⁇ )
  • resistance value R12 is 4 (k ⁇ )
  • resistance value R21 is 5 (k ⁇ )
  • resistance value R22 is 5 (k ⁇ )
  • voltage dividing resistor 32a and voltage dividing resistor 32b The potential V6 between them becomes as shown in the following equation (5), and the potential V7 between the voltage dividing resistor 42a and the voltage dividing resistor 42b becomes like the following equation (6).
  • the resistance value R1 of the first resistor 3b, the resistance value R3 of the resistor 3c, the resistance value R2 of the second resistor 4b, and the resistance value R4 of the resistor 4c are considered in consideration of the potential V6 and the potential V7.
  • the potential V1 at the first input terminal 2a is set to be lower than the potential V2 at the second input terminal 2b. Be done.
  • potential V1 at first input terminal 2a is set to be lower than potential V2 at second input terminal 2b.
  • a noise detection circuit that operates in the same manner as the first embodiment or the like can be obtained.
  • the first voltage source 3a and the second voltage source 4a are not required, and only the driving power source 5 may be provided inside or outside the noise detection circuit as a single power source.
  • FIG. 8 shows a noise detection circuit capable of detecting noise input from the terminal 1 a of the differential input terminal 1, detecting noise input from the terminal 1 b of the differential input terminal 1.
  • the first reference voltage application circuit 31 and the second reference voltage application circuit 41 may be applied to the noise detection circuit shown in FIG. 3 or 5.
  • the reset circuit 21 provided in the first reference voltage application circuit 31 is unnecessary.
  • FIG. 10 is a block diagram showing another noise detection circuit according to the fifth embodiment, and the noise detection circuit shown in FIG. 10 is applied with the first reference voltage application circuit 31 and the second reference voltage application circuit 41. The noise input from the terminal 1 b of the differential input terminal 1 can be detected.
  • the first voltage dividing circuit 32 includes voltage dividing resistors 32 a and 32 b
  • the second voltage dividing circuit 42 includes voltage dividing resistors 42 a and 42 b.
  • each of the first voltage dividing circuit 32 and the second voltage dividing circuit 42 only needs to be capable of dividing the voltage E0 output from the driving power supply 5, and is not limited to the above configuration example.
  • first reference voltage E1 and second reference voltage application circuit 41 output from first reference voltage application circuit 31 using variable resistors instead of voltage dividing resistors 32a, 32b, 42a and 42b, respectively. It may be possible to adjust each of the second reference voltages E2 output from.
  • the feedback circuit 10 includes the resistor 11 is shown.
  • the feedback circuit 10 includes a diode 23 in addition to the resistor 11 will be described.
  • FIG. 11 is a block diagram showing a noise detection circuit according to the sixth embodiment.
  • the feedback circuit 10 includes a resistor 11 and a diode 23.
  • the direction of the current I flowing through the feedback circuit 10 is The direction is from the first input terminal 2a to the output terminal 2c. For this reason, the current I flowing through the feedback circuit 10 flows to the display circuit 13 as an extra current.
  • the LED may emit light.
  • the feedback circuit 10 includes the diode 23, and the diode 23 does not flow the current I from the first input terminal 2a to the output terminal 2c. Therefore, even when the potential V1 of the first input terminal 2a of the comparator 2 is higher than the potential V3 of the output terminal 2c of the comparator 2, the current I flowing from the first input terminal 2a to the output terminal 2c is excessive. It does not flow to the display circuit 13 as a current.
  • the potential V3 of the output terminal 2c of the comparator 2 is raised by inputting noise to the terminal 1a of the differential input terminal 1.
  • the potential V3 of the output terminal 2c rises, the potential V3 of the output terminal 2c becomes higher than the potential V1 of the first input terminal 2a, and the potential V3 of the output terminal 2c
  • the potential difference (V3-V1) with the potential V1 of the input terminal 2a becomes higher than the forward voltage of the diode 23
  • the current I which is a forward current flows. Since current I, which is a forward current, flows through diode 23, as in the fifth embodiment, the state where potential V1 at first input terminal 2a is higher than potential V2 at second input terminal 2b is continued. Ru.
  • the potential V3 at the output terminal 2c of the comparator 2 is held at the H level.
  • the feedback circuit 10 includes the diode 23 whose anode is connected to the output terminal 2c of the comparator 2 and whose cathode is electrically connected to the first input terminal 2a.
  • the potential V3 of the output terminal 2c is higher than the potential V1 of the first input terminal 2a, and the potential difference between the potential V3 of the output terminal 2c and the potential V1 of the first input terminal 2a
  • V1 is higher than the forward voltage of the diode 23
  • a forward current flows from the output terminal 2c to the first input terminal 2a.
  • FIG. 11 shows the noise detection circuit capable of detecting the noise input from the terminal 1 a of the differential input terminal 1, detecting the noise input from the terminal 1 b of the differential input terminal 1
  • the diode 23 may be applied to the noise detection circuit shown in FIG.
  • FIG. 12 is a block diagram showing another noise detection circuit according to the sixth embodiment. A diode 23 is applied to the noise detection circuit shown in FIG. 12 and is inputted from a terminal 1 b of the differential input terminal 1. Noise can be detected.
  • the present invention allows free combination of each embodiment, or modification of any component of each embodiment, or omission of any component in each embodiment. .
  • the invention is suitable for noise detection circuits comprising a comparator.
  • SYMBOLS 1 differential input terminal, 1a, 1b terminal, 2 comparator, 2a 1st input terminal, 2b 2nd input terminal, 2c output terminal, 3 1st reference voltage application circuit, 3a 1st voltage source, 3b 1st 1 resistance, 3c resistance, 3d first capacitor, 4 second reference voltage application circuit, 4a second voltage source, 4b second resistance, 4c resistance, 4d second capacitor, 5 driving power supply, 6 , 7 capacitors, 8 and 9 resistors, 10 feedback circuits, 11 and 12 resistors, 13 display circuits, 21 and 22 reset circuits, 23 diodes, 31 first reference voltage application circuit, 32 first voltage dividing circuit, 32a, 32b voltage dividing resistor, 41 second reference voltage application circuit, 42 second voltage dividing circuit, 42a, 42b voltage dividing resistor.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

ノイズ検出回路が、第１の基準電圧をコンパレータ（２）の第１の入力端子（２ａ）に印加する第１の基準電圧印加回路（３）と、第２の基準電圧をコンパレータ（２）の第２の入力端子（２ｂ）に印加する第２の基準電圧印加回路（４）と、一端がコンパレータ（２）の出力端子（２ｃ）と接続され、他端がコンパレータ（２）の第１の入力端子（２ａ）又は第２の入力端子（２ｂ）と接続されているフィードバック回路（１０）とを備えるように構成した。

Description

ノイズ検出回路
　この発明は、コンパレータを備えるノイズ検出回路に関するものである。
　プリント基板に適用されるＥＭＣ（Ｅｌｅｃｔｒｏ　Ｍａｇｎｅｔｉｃ　Ｃｏｍｐａｔｉｂｉｌｉｔｙ）試験として、静電気放電、雷サージ、電気的ファストトランジェントバーストなどの過渡的な電磁ノイズに対する耐性評価試験がある。
　耐性評価試験において、過渡的な電磁ノイズの特性を測定して、プリント基板上のノイズ伝搬経路を特定するために、ＥＭＣ測定用のアンテナが取り付けられたオシロスコープなどの計測器を用いることがある。
　しかしながら、オシロスコープなどの計測器は、大型で、持ち運びが困難であるため、持ち運びが容易な小型のノイズ検出回路が求められる。
　以下の特許文献１には、２つのコンパレータと、ピーク検出器と、リセット回路とを備えるノイズ検出回路が開示されている。
　２つのコンパレータは、アンテナにより受信された信号の保持と、アンテナにより受信された信号のリセットとを行うＲＳフリップフロップ回路を構成している。
特開平８－１０２７１６号公報
　従来のノイズ検出回路は、コンパレータを２つ備えている。コンパレータは、能動素子であり、一般的に、抵抗、コンデンサなどの受動素子と比べて大型である。このため、コンパレータを２つ備える従来のノイズ検出回路は、回路規模が大きくなってしまうという課題があった。
　この発明は上記のような課題を解決するためになされたもので、１つのコンパレータを備えるだけで、ノイズを検出することができるノイズ検出回路を得ることを目的とする。
　この発明に係るノイズ検出回路は、第１の入力端子及び第２の入力端子並びに出力端子とを有しており、第１の入力端子の電位と第２の入力端子の電位とを比較し、出力端子から電位の比較結果を出力するコンパレータと、第１の基準電圧を第１の入力端子に印加する第１の基準電圧印加回路と、第２の基準電圧を第２の入力端子に印加する第２の基準電圧印加回路と、一端が出力端子と接続され、他端が第１の入力端子又は第２の入力端子と接続されているフィードバック回路とを備えるようにしたものである。
　この発明によれば、ノイズ検出回路が、第１の基準電圧をコンパレータの第１の入力端子に印加する第１の基準電圧印加回路と、第２の基準電圧をコンパレータの第２の入力端子に印加する第２の基準電圧印加回路と、一端がコンパレータの出力端子と接続され、他端がコンパレータの第１の入力端子又は第２の入力端子と接続されているフィードバック回路とを備えるように構成した。したがって、１つのコンパレータを備えるだけで、ノイズを検出することができる効果がある。
実施の形態１によるノイズ検出回路を示す構成図である。 図１に示すノイズ検出回路のノイズ検出動作を示す説明図である。 差動入力端子１の端子１ｂから入力されたノイズを検出することが可能なノイズ検出回路のノイズ検出動作を示す説明図である。 実施の形態３によるノイズ検出回路を示す構成図である。 実施の形態３による他のノイズ検出回路を示す構成図である。 実施の形態４によるノイズ検出回路を示す構成図である。 実施の形態４による他のノイズ検出回路を示す構成図である。 実施の形態５によるノイズ検出回路を示す構成図である。 図８に示すノイズ検出回路のノイズ検出動作を示す説明図である。 実施の形態５による他のノイズ検出回路を示す構成図である。 実施の形態６によるノイズ検出回路を示す構成図である。 実施の形態６による他のノイズ検出回路を示す構成図である。
　以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
　図１は、実施の形態１によるノイズ検出回路を示す構成図である。
　図１において、差動入力端子１は、端子１ａ及び端子１ｂを備えている。
　図１に示すノイズ検出回路は、端子１ａから入力されたノイズを検出する回路である。ノイズの波形としては、例えばパルス波形が考えられる。
　コンパレータ２は、第１の入力端子２ａ、第２の入力端子２ｂ及び出力端子２ｃを有している。
　コンパレータ２は、第１の入力端子２ａの電位Ｖ１と、第２の入力端子２ｂの電位Ｖ２とを比較し、出力端子２ｃから電位の比較結果を出力する。
　第１の基準電圧印加回路３は、第１の電圧源３ａ、第１の抵抗３ｂ、抵抗３ｃ及び第１のコンデンサ３ｄを備えている。
　図１では、第１の基準電圧印加回路３が第１の電圧源３ａを備えている例を示しているが、第１の電圧源３ａは、ノイズ検出回路の外部に設けられていてもよい。
　第１の基準電圧印加回路３は、第１の基準電圧Ｅ１をコンパレータ２の第１の入力端子２ａに印加する回路である。
　第１の電圧源３ａは、第１の電圧を第１の抵抗３ｂの一端に印加する電圧源である。
　第１の抵抗３ｂは、一端が第１の電圧源３ａと接続されて、他端が抵抗３ｃの一端と接続されており、抵抗値Ｒ１を有している。
　抵抗３ｃは、一端が第１の抵抗３ｂの他端と接続されて、他端がコンパレータ２の第１の入力端子２ａと接続されており、抵抗値Ｒ３を有している。
　第１のコンデンサ３ｄは、一端が第１の抵抗３ｂの他端と接続されて、他端がグランドと接続されており、容量値Ｃ１を有している。
　図１では、第１の基準電圧印加回路３が、単一のコンデンサである第１のコンデンサ３ｄだけを備えている例を示しているが、これに限るものではなく、複数のコンデンサで第１のコンデンサ３ｄを構成してもよい。なお、複数のコンデンサの容量は、それぞれ同じであってもよいし、異なっていてもよい。
　第２の基準電圧印加回路４は、第２の電圧源４ａ、第２の抵抗４ｂ、抵抗４ｃ及び第２のコンデンサ４ｄを備えている。
　図１では、第２の基準電圧印加回路４が第２の電圧源４ａを備えている例を示しているが、第２の電圧源４ａは、ノイズ検出回路の外部に設けられていてもよい。
　第２の基準電圧印加回路４は、第２の基準電圧Ｅ２をコンパレータ２の第２の入力端子２ｂに印加する回路である。
　第２の電圧源４ａは、第２の電圧を第２の抵抗４ｂの一端に印加する電圧源である。
　第２の抵抗４ｂは、一端が第２の電圧源４ａと接続されて、他端が抵抗４ｃの一端と接続されており、抵抗値Ｒ２を有している。
　抵抗４ｃは、一端が第２の抵抗４ｂの他端と接続されて、他端がコンパレータ２の第２の入力端子２ｂと接続されており、抵抗値Ｒ４を有している。
　第２のコンデンサ４ｄは、一端が第２の抵抗４ｂの他端と接続されて、他端がグランドと接続されており、容量値Ｃ２を有している。
　図１では、第２の基準電圧印加回路４が、単一のコンデンサである第２のコンデンサ４ｄだけを備えている例を示しているが、これに限るものではなく、複数のコンデンサで第２のコンデンサ４ｄを構成してもよい。なお、複数のコンデンサの容量は、それぞれ同じであってもよいし、異なっていてもよい。
　駆動用電源５は、コンパレータ２に駆動用の電力を供給するための電圧Ｅ０を出力する電源である。
　図１では、ノイズ検出回路が駆動用電源５を備えている例を示しているが、駆動用電源５は、ノイズ検出回路の外部に設けられている電圧源であってもよい。
　コンデンサ６は、一端が差動入力端子１の端子１ａと接続されて、他端が抵抗８の一端と接続されており、容量値Ｃ３を有している。
　コンデンサ６は、差動入力端子１の端子１ａから入力される信号に含まれている直流成分を遮断するために設けられている。
　コンデンサ７は、一端が差動入力端子１の端子１ｂと接続されて、他端が抵抗９の一端と接続されており、容量値Ｃ４を有している。
　コンデンサ７は、差動入力端子１の端子１ｂから入力される信号に含まれている直流成分を遮断するために設けられている。
　抵抗８は、一端がコンデンサ６の他端と接続されて、他端がコンパレータ２の第１の入力端子２ａと接続されており、抵抗値Ｒ５を有している。
　抵抗９は、一端がコンデンサ７の他端と接続されて、他端がコンパレータ２の第２の入力端子２ｂと接続されており、抵抗値Ｒ６を有している。
　フィードバック回路１０は、一端がコンパレータ２の出力端子２ｃと接続されて、他端がコンパレータ２の第１の入力端子２ａと接続されている回路であり、抵抗１１を備えている。
　抵抗１１は、一端がコンパレータ２の出力端子２ｃと接続されて、他端がコンパレータ２の第１の入力端子２ａと接続されており、抵抗値Ｒ７を有している。
　抵抗１２は、一端がコンパレータ２の出力端子２ｃと接続されて、他端が表示回路１３と接続されており、抵抗値Ｒ８を有している。
　抵抗３ｃ，４ｃ，８，９，１１，１２は、ノイズ検出回路のインピーダンスを設定するために設けられている。ただし、抵抗３ｃ，４ｃ，８，９，１１，１２は、ノイズ検出回路において、必須の要素ではない。したがって、第１の抵抗３ｂの他端がコンパレータ２の第１の入力端子２ａと直接接続されていてもよい。また、第２の抵抗４ｂの他端がコンパレータ２の第２の入力端子２ｂと直接接続されていてもよい。
　表示回路１３は、例えば、ＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）を備えている。
　表示回路１３は、コンパレータ２における出力端子２ｃの電位Ｖ３がＬＥＤの閾値電圧以上であるとき、ＬＥＤを発光させることで、ノイズを検出した旨を表示する回路である。
　次に、図２を参照しながら、ノイズ検出回路の動作原理について説明する。図２は、図１に示すノイズ検出回路のノイズ検出動作を示す説明図である。
　この実施の形態１では、コンパレータ２の差動入力の電位差がΔＶ、コンパレータ２の第１の入力端子２ａにおける電位がＶ１、コンパレータ２の第２の入力端子２ｂにおける電位がＶ２、コンパレータ２の出力端子２ｃにおける電位がＶ３であるとする。
　また、コンパレータ２の出力端子２ｃから第１の入力端子２ａに向けて、フィードバック回路１０を流れる電流がＩであるとする。
　ここでは、説明の便宜上、駆動用電源５からコンパレータ２に出力される電圧Ｅ０が、３．０（Ｖ）であるとする。
　また、第１の基準電圧印加回路３からコンパレータ２の第１の入力端子２ａに出力される第１の基準電圧Ｅ１が１．４８（Ｖ）であり、第２の基準電圧印加回路４からコンパレータ２の第２の入力端子２ｂに出力される第２の基準電圧Ｅ２が１．５０（Ｖ）であるとする。
　差動入力端子１の端子１ａからノイズが入力されていない状態では、第１の入力端子２ａにおける電位Ｖ１は、第１の基準電圧Ｅ１と等しい。したがって、差動入力端子１の端子１ａからノイズが入力されていない状態では、第１の入力端子２ａにおける電位Ｖ１は、第２の入力端子２ｂにおける電位Ｖ２（＝Ｅ２）よりも低くなっている。
　コンパレータ２は、第１の入力端子２ａにおける電位Ｖ１が、第２の入力端子２ｂにおける電位Ｖ２以下である場合、出力端子２ｃにおける電位Ｖ３がＬレベル（０Ｖ）になるように設定されている。
　また、コンパレータ２は、電位Ｖ１が上昇して、電位Ｖ１が電位Ｖ２よりも高くなると、電位Ｖ３がＨレベル（０Ｖよりも高い電圧）になるように設定されている。
　コンパレータ２は、増幅率がｇのオペアンプに相当し、コンパレータ２の出力端子２ｃにおける電位Ｖ３は、電位Ｖ１が電位Ｖ２よりも高い場合、電位差ΔＶ（＝Ｖ１－Ｖ２）と正比例する電位（＝ΔＶ×ｇ）となる。
　この実施の形態１では、コンパレータ２の出力側の電圧降下は、すべて無視するものとする。
　まず、第２の基準電圧印加回路４は、第２の基準電圧Ｅ２をコンパレータ２の第２の入力端子２ｂに印加することで、以下の式（１）に示すように、コンパレータ２の第２の入力端子２ｂにおける電位Ｖ２をＥ２に設定する。
　Ｖ２＝Ｅ２　　　　　　　（１）
　次に、第１の基準電圧印加回路３は、第１の基準電圧Ｅ１をコンパレータ２の第１の入力端子２ａに印加することで、以下の式（２）に示すように、コンパレータ２の第１の入力端子２ａにおける電位Ｖ１をＥ１に設定する。
　Ｖ１＝Ｅ１　　　　　　　（２）
　第１の入力端子２ａにおける電位Ｖ１をＥ１に設定し、第２の入力端子２ｂにおける電位Ｖ２をＥ２に設定している状態においては、Ｖ１＜Ｖ２であるため、コンパレータ２の出力端子２ｃにおける電位Ｖ３は、Ｌレベルである。
　コンパレータ２の出力端子２ｃにおける電位Ｖ３がＬレベルである状態は、ノイズを検出することが可能なノイズ入力待ち状態である。
　差動入力端子１の端子１ａからノイズが入力されると、ノイズによる電位ＶＮが第１の入力端子２ａに印加される。
　このため、第１の入力端子２ａにおける電位Ｖ１は、以下の式（３）に示すように、ノイズによる電位ＶＮが印加される分だけ上昇する。
　Ｖ１＝Ｅ１＋ＶＮ　　　　（３）
　ノイズによる電位ＶＮが大きいために、第１の入力端子２ａにおける電位Ｖ１が、第２の入力端子２ｂにおける電位Ｖ２よりも高い状態（Ｖ１＞Ｖ２）になることがある。
　第１の入力端子２ａにおける電位Ｖ１が、第２の入力端子２ｂにおける電位Ｖ２よりも高い状態（Ｖ１＞Ｖ２）になると、コンパレータ２の出力端子２ｃにおける電位Ｖ３は、ＬレベルからＨレベルに遷移して、電位差ΔＶ（＝Ｖ１－Ｖ２）と正比例する電位となる。
　表示回路１３のＬＥＤは、コンパレータ２の出力端子２ｃにおける電位Ｖ３が上昇して、電位Ｖ３がＬＥＤの閾値電圧よりも高くなると、ＬＥＤに順方向電流が流れるため、発光する。ユーザは、表示回路１３のＬＥＤが発光することで、ノイズが検出されたことを認識できる。
　この実施の形態１では、コンパレータ２の出力端子２ｃにおける電位Ｖ３がＬＥＤの閾値電圧よりも高くなると、表示回路１３のＬＥＤが発光する例を示しているが、順方向電流のレベルに応じて、発光する色が変化するようにしてもよい。
　ここで、コンパレータ２の出力端子２ｃにおける電位Ｖ３が、第１の入力端子２ａにおける電位Ｖ１以下の状態であれば（Ｖ１≧Ｖ３）、コンパレータ２の出力端子２ｃから第１の入力端子２ａに向けて、電流Ｉが流れることはない。
　第１の入力端子２ａにおける電位Ｖ１の上昇に伴って、コンパレータ２の出力端子２ｃにおける電位Ｖ３が、第１の入力端子２ａにおける電位Ｖ１よりも高くなると（Ｖ１＜Ｖ３）、フィードバック回路１０を通じて、コンパレータ２の出力端子２ｃから第１の入力端子２ａに向けて、電流Ｉが流れる。
　フィードバック回路１０を通じて、電流Ｉが一旦流れると、第１の入力端子２ａにおける電位Ｖ１は、第２の入力端子２ｂにおける電位Ｖ２よりも高い状態が継続する。
　このため、差動入力端子１の端子１ａから入力されたノイズのパルス幅が狭いために、ノイズによる電位ＶＮが第１の入力端子２ａに印加されている状態が直ぐに解消されても、第１の入力端子２ａにおける電位Ｖ１は、第２の入力端子２ｂにおける電位Ｖ２よりも高い状態が継続する。
　第１の入力端子２ａにおける電位Ｖ１が、第２の入力端子２ｂにおける電位Ｖ２よりも高い状態が継続することで、コンパレータ２の出力端子２ｃにおける電位Ｖ３は、Ｈレベルに保持されるため、表示回路１３におけるＬＥＤの発光が継続される。
　この実施の形態１では、差動入力端子１の端子１ａから入力されたノイズを検出するノイズ検出回路を説明している。
　ノイズ検出回路が、差動入力端子１の端子１ｂから入力されたノイズを検出することができるようにするには、図３に示すように、一端がコンパレータ２の出力端子２ｃと接続されているフィードバック回路１０の他端が、コンパレータ２の第２の入力端子２ｂと接続されている必要がある。
　図３は、差動入力端子１の端子１ｂから入力されたノイズを検出することが可能なノイズ検出回路のノイズ検出動作を示す説明図である。
　差動入力端子１の端子１ｂから入力されたノイズを検出する場合には、第１の基準電圧印加回路３により印加される第１の基準電圧Ｅ１は、第２の基準電圧印加回路４により印加される第２の基準電圧Ｅ２よりも高くなるように設定されている。
　コンパレータ２は、第２の入力端子２ｂにおける電位Ｖ２が、第１の入力端子２ａにおける電位Ｖ１以下である場合、出力端子２ｃにおける電位Ｖ３がＬレベル（０Ｖ）となるように設定されている。
　また、コンパレータ２は、電位Ｖ２が上昇して、電位Ｖ２が電位Ｖ１よりも高くなると、電位Ｖ３がＨレベルになるように設定されている。
　コンパレータ２は、増幅率がｇのオペアンプに相当し、コンパレータ２の出力端子２ｃにおける電位Ｖ３は、電位Ｖ２が電位Ｖ１よりも高い場合、電位差ΔＶ（＝Ｖ２－Ｖ１）と正比例する電位（＝ΔＶ×ｇ）となる。
　まず、第１の基準電圧印加回路３は、第１の基準電圧Ｅ１をコンパレータ２の第１の入力端子２ａに印加することで、上記の式（２）に示すように、コンパレータ２の第１の入力端子２ａにおける電位Ｖ１をＥ１に設定する。
　次に、第２の基準電圧印加回路４は、第２の基準電圧Ｅ２をコンパレータ２の第２の入力端子２ｂに印加することで、上記の式（１）に示すように、コンパレータ２の第２の入力端子２ｂにおける電位Ｖ２をＥ２に設定する。
　第１の入力端子２ａにおける電位Ｖ１をＥ１に設定し、第２の入力端子２ｂにおける電位Ｖ２をＥ２に設定している状態においては、Ｖ１＞Ｖ２であるため、コンパレータ２の出力端子２ｃにおける電位Ｖ３は、Ｌレベルである。
　差動入力端子１の端子１ｂからノイズが入力されると、ノイズによる電位ＶＮが第２の入力端子２ｂに印加される。
　このため、第２の入力端子２ｂにおける電位Ｖ２は、以下の式（４）に示すように、ノイズによる電位ＶＮが印加される分だけ上昇する。
　Ｖ２＝Ｅ２＋ＶＮ　　　　（４）
　ノイズによる電位ＶＮが大きいために、第２の入力端子２ｂにおける電位Ｖ２が、第１の入力端子２ａにおける電位Ｖ１よりも高い状態（Ｖ１＜Ｖ２）になることがある。
　第２の入力端子２ｂにおける電位Ｖ２が、第１の入力端子２ａにおける電位Ｖ１よりも高い状態（Ｖ１＜Ｖ２）になると、コンパレータ２の出力端子２ｃにおける電位Ｖ３は、ＬレベルからＨレベルに遷移して、電位差ΔＶ（＝Ｖ２－Ｖ１）と正比例する電位となる。
　表示回路１３のＬＥＤは、コンパレータ２の出力端子２ｃにおける電位Ｖ３が上昇して、電位Ｖ３がＬＥＤの閾値電圧よりも高くなると、ＬＥＤに順方向電流が流れるため、発光する。ユーザは、表示回路１３のＬＥＤが発光することで、ノイズが検出されたことを認識できる。
　ここで、コンパレータ２の出力端子２ｃにおける電位Ｖ３が、第２の入力端子２ｂにおける電位Ｖ２以下の状態であれば（Ｖ２≧Ｖ３）、コンパレータ２の出力端子２ｃから第２の入力端子２ｂに向けて、電流Ｉが流れることはない。
　第２の入力端子２ｂにおける電位Ｖ２の上昇に伴って、コンパレータ２の出力端子２ｃにおける電位Ｖ３が、第２の入力端子２ｂにおける電位Ｖ２よりも高くなると（Ｖ２＜Ｖ３）、フィードバック回路１０を通じて、コンパレータ２の出力端子２ｃから第２の入力端子２ｂに向けて、電流Ｉが流れる。
　フィードバック回路１０を通じて、電流Ｉが一旦流れると、第２の入力端子２ｂにおける電位Ｖ２は、第１の入力端子２ａにおける電位Ｖ１よりも高い状態が継続する。
　このため、差動入力端子１の端子１ｂから入力されたノイズのパルス幅が狭いために、ノイズによる電位ＶＮが第２の入力端子２ｂに印加されている状態が直ぐに解消されても、第２の入力端子２ｂにおける電位Ｖ２は、第１の入力端子２ａにおける電位Ｖ１よりも高い状態が継続する。
　第２の入力端子２ｂにおける電位Ｖ２が、第１の入力端子２ａにおける電位Ｖ１よりも高い状態が継続することで、コンパレータ２の出力端子２ｃにおける電位Ｖ３は、Ｈレベルに保持されるため、表示回路１３におけるＬＥＤの発光が継続される。
　以上の実施の形態１は、ノイズ検出回路が、第１の基準電圧Ｅ１をコンパレータ２の第１の入力端子２ａに印加する第１の基準電圧印加回路３と、第２の基準電圧Ｅ２をコンパレータ２の第２の入力端子２ｂに印加する第２の基準電圧印加回路４と、一端がコンパレータ２の出力端子２ｃと接続され、他端がコンパレータ２の第１の入力端子２ａ又は第２の入力端子２ｂと接続されているフィードバック回路１０とを備えるように構成した。したがって、１つのコンパレータ２を備えるだけで、ノイズを検出することができる。
実施の形態２．
　実施の形態１では、差動入力端子１の端子１ａから入力されたノイズを検出する場合、第２の基準電圧印加回路４が、第２の入力端子２ｂにおける電位Ｖ２を第２の基準電圧Ｅ２に設定してから、第１の基準電圧印加回路３が、第１の入力端子２ａにおける電位Ｖ１を第１の基準電圧Ｅ１に設定する例を示している。
　第２の入力端子２ｂにおける電位Ｖ２を第２の基準電圧Ｅ２に設定してから、第１の入力端子２ａにおける電位Ｖ１を第１の基準電圧Ｅ１に設定する理由は、以下の通りである。
　第２の入力端子２ｂにおける電位Ｖ２が第２の基準電圧Ｅ２に設定されるよりも先に、第１の入力端子２ａにおける電位Ｖ１が第１の基準電圧Ｅ１に設定されてしまうと、コンパレータ２の出力端子２ｃにおける電位Ｖ３が、Ｈレベルに固定されてしまって、ノイズを検出することができなくなるからである。
　この実施の形態２では、第１の電圧源３ａから第１の電圧が出力されるタイミングと、第２の電圧源４ａから第２の電圧が出力されるタイミングとが概ね同時であっても、第２の基準電圧印加回路４が、第２の入力端子２ｂにおける電位Ｖ２を第２の基準電圧Ｅ２に設定してから、第１の基準電圧印加回路３が、第１の入力端子２ａにおける電位Ｖ１を第１の基準電圧Ｅ１に設定するようにしている。
　具体的には、以下の通りである。
　差動入力端子１の端子１ａから入力されたノイズを検出する場合、図１に示すノイズ検出回路において、実施の形態１と同様に、第１の基準電圧Ｅ１は、第２の基準電圧Ｅ２よりも低い電圧に設定されているものとする。
　この実施の形態２では、第１の抵抗３ｂが有する抵抗値Ｒ１と、第１のコンデンサ３ｄが有する容量値Ｃ１との積で決定される時定数は、第１の時定数τ１であるとする。また、第２の抵抗４ｂが有する抵抗値Ｒ２と、第２のコンデンサ４ｄが有する容量値Ｃ２との積で決定される時定数は、第２の時定数τ２であるとする。
　このとき、第１の時定数τ１が、第２の時定数τ２よりも大きくなるように、第１の抵抗３ｂが有する抵抗値Ｒ１、第１のコンデンサ３ｄが有する容量値Ｃ１、第２の抵抗４ｂが有する抵抗値Ｒ２及び第２のコンデンサ４ｄが有する容量値Ｃ２のそれぞれが設定されているものとする。
　第１の時定数τ１が第２の時定数τ２よりも大きければ、第１の電圧源３ａから第１の電圧が出力されるタイミングと、第２の電圧源４ａから第２の電圧が出力されるタイミングとが同時であっても、第１の基準電圧印加回路３から第１の基準電圧Ｅ１が出力されるタイミングが、第２の基準電圧印加回路４から第２の基準電圧Ｅ２が出力されるタイミングよりも遅くなる。
　この結果、第２の基準電圧印加回路４が、第２の入力端子２ｂにおける電位Ｖ２を第２の基準電圧Ｅ２に設定してから、第１の基準電圧印加回路３が、第１の入力端子２ａにおける電位Ｖ１を第１の基準電圧Ｅ１に設定するようになる。
　差動入力端子１の端子１ｂから入力されたノイズを検出する場合、図３に示すノイズ検出回路において、実施の形態１と同様に、第１の基準電圧Ｅ１は、第２の基準電圧Ｅ２よりも高い電圧に設定されているものとする。
　このとき、第１の時定数τ１が、第２の時定数τ２よりも小さくなるように、第１の抵抗３ｂが有する抵抗値Ｒ１、第１のコンデンサ３ｄが有する容量値Ｃ１、第２の抵抗４ｂが有する抵抗値Ｒ２及び第２のコンデンサ４ｄが有する容量値Ｃ２のそれぞれが設定されているものとする。
　第１の時定数τ１が第２の時定数τ２よりも小さければ、第１の電圧源３ａから第１の電圧が出力されるタイミングと、第２の電圧源４ａから第２の電圧が出力されるタイミングとが同時であっても、第２の基準電圧印加回路４から第２の基準電圧Ｅ２が出力されるタイミングが、第１の基準電圧印加回路３から第１の基準電圧Ｅ１が出力されるタイミングよりも遅くなる。
　この結果、第１の基準電圧印加回路３が、第１の入力端子２ａにおける電位Ｖ１を第１の基準電圧Ｅ１に設定してから、第２の基準電圧印加回路４が、第２の入力端子２ｂにおける電位Ｖ２を第２の基準電圧Ｅ２に設定するようになる。
　以上の実施の形態２は、差動入力端子１の端子１ａから入力されたノイズを検出する場合、第１の基準電圧Ｅ１が第２の基準電圧Ｅ２よりも低く設定され、かつ、第１の時定数τ１が第２の時定数τ２よりも大きく設定されるように構成した。また、差動入力端子１の端子１ｂから入力されたノイズを検出する場合、第１の基準電圧Ｅ１が第２の基準電圧Ｅ２よりも高く設定され、かつ、第１の時定数τ１が第２の時定数τ２よりも小さく設定されるように構成した。したがって、第１の電圧源３ａから第１の電圧が出力されるタイミングと、第２の電圧源４ａから第２の電圧が出力されるタイミングとが同時であっても、第１の基準電圧Ｅ１と第２の基準電圧Ｅ２のうち、電圧が低い方の基準電圧Ｅを先に設定することができる。この結果、コンパレータ２の出力端子２ｃにおける電位Ｖ３が、Ｈレベルに固定されてしまって、ノイズを検出することができなくなる状況の発生を防ぐことができる。
実施の形態３．
　実施の形態１のノイズ検出回路は、フィードバック回路１０を通じて、電流Ｉが流れると、コンパレータ２の出力端子２ｃにおける電位Ｖ３が、Ｈレベルに保持される例を示している。
　この実施の形態３では、コンパレータ２の出力端子２ｃにおける電位Ｖ３をＨレベルからＬレベルに戻すことができるノイズ検出回路について説明する。
　図４は、実施の形態３によるノイズ検出回路を示す構成図である。図４において、図１と同一符号は同一又は相当部分を示すので説明を省略する。
　第１の基準電圧印加回路３は、リセット回路２１を備えている。リセット回路２１は、一端が第１の抵抗３ｂの他端と接続され、他端が抵抗３ｃを介して第１の入力端子２ａと接続されている。
　リセット回路２１は、第１の抵抗３ｂと第１の入力端子２ａとの間の電気的な接続と非接続を切り換える回路である。
　この実施の形態３では、リセット回路２１として、例えば、ディップスイッチ又はタクトスイッチを用いる例を想定しているが、ディップスイッチ又はタクトスイッチに限るものではなく、例えば、リードスイッチ又は磁気抵抗素子などの近接センサを用いるものであってもよい。また、リセット回路２１は、直接操作によって接続と非接続を切り換える回路であってもよいし、遠隔操作によって接続と非接続を切り換える回路であってもよい。
　この実施の形態３においても、実施の形態１と同様に、コンパレータ２の出力端子２ｃにおける電位Ｖ３が上昇して、電位Ｖ３がＬＥＤの閾値電圧よりも高くなることがある。表示回路１３のＬＥＤは、コンパレータ２の出力端子２ｃにおける電位Ｖ３がＬＥＤの閾値電圧よりも高くなると、実施の形態１と同様に、順方向電流が流れるため、発光する。ユーザは、表示回路１３のＬＥＤが発光することで、ノイズが検出されたことを認識できる。
　実施の形態１では、フィードバック回路１０を通じて、電流Ｉが一旦流れると、第１の入力端子２ａにおける電位Ｖ１が、第２の入力端子２ｂにおける電位Ｖ２よりも高い状態が継続するため、コンパレータ２の出力端子２ｃにおける電位Ｖ３が、Ｈレベルに保持される。
　差動入力端子１の端子１ａから入力されたノイズのパルス幅が狭い場合、ノイズによる電位ＶＮが第１の入力端子２ａに印加されている状態が直ぐに解消される。ノイズによる電位ＶＮが第１の入力端子２ａに印加されている状態が直ぐに解消されても、コンパレータ２の出力端子２ｃにおける電位Ｖ３が、Ｈレベルに保持されているため、表示回路１３におけるＬＥＤの発光状態が継続される。よって、ユーザが、ノイズが検出されたことを見逃す状況の発生を防ぐことができる。
　しかし、実施の形態１における図１に示すノイズ検出回路は、コンパレータ２の出力端子２ｃにおける電位Ｖ３をＨレベルからＬレベルに戻す手段を備えていない。このため、例えば、ノイズ検出回路に対する電源を一旦落とすことで、ノイズ検出回路の全体をリセットしなければ、以降に入力されるノイズを検出することができない。
　この実施の形態３では、第１の基準電圧印加回路３がリセット回路２１を備えているので、ノイズ検出回路の全体をリセットすることなく、コンパレータ２の出力端子２ｃにおける電位Ｖ３をＨレベルからＬレベルに戻すことができる。
　リセット回路２１は、差動入力端子１の端子１ａから入力されたノイズを検出する場合、第１の抵抗３ｂと抵抗３ｃとの間を接続することで、第１の抵抗３ｂと第１の入力端子２ａとの間を電気的に接続する。
　リセット回路２１は、差動入力端子１の端子１ａから入力されたノイズが検出されたのち、コンパレータ２の出力端子２ｃにおける電位Ｖ３がＨレベルからＬレベルに戻される際には、第１の抵抗３ｂと抵抗３ｃとの間を切り離すことで、第１の抵抗３ｂと第１の入力端子２ａとの間を非接続にする。
　第１の抵抗３ｂと第１の入力端子２ａとの間を非接続にすることで、第１の入力端子２ａにおける電位Ｖ１は、差動入力端子１の端子１ａにノイズが入力されていなければ、第２の入力端子２ｂにおける電位Ｖ２よりも低くなるため、コンパレータ２の出力端子２ｃにおける電位Ｖ３がＬレベルに戻る。
　図４に示すノイズ検出回路は、差動入力端子１の端子１ａから入力されたノイズを検出する例を示しているが、差動入力端子１の端子１ｂから入力されたノイズを検出するノイズ検出回路の場合は、図５に示すように、第２の基準電圧印加回路４がリセット回路２２を備えている。
　図５は、実施の形態３による他のノイズ検出回路を示す構成図である。図５において、図３と同一符号は同一又は相当部分を示すので説明を省略する。
　第２の基準電圧印加回路４は、リセット回路２２を備えている。リセット回路２２は、一端が第２の抵抗４ｂの他端と接続され、他端が抵抗４ｃを介して第２の入力端子２ｂと接続されている。
　リセット回路２２は、第２の抵抗４ｂと第２の入力端子２ｂとの間の電気的な接続と非接続を切り換える回路である。
　この実施の形態３では、リセット回路２２として、例えば、ディップスイッチ又はタクトスイッチを用いる例を想定しているが、ディップスイッチ又はタクトスイッチに限るものではなく、例えば、リードスイッチ又は磁気抵抗素子などの近接センサを用いるものであってもよい。また、リセット回路２２は、直接操作によって接続と非接続を切り換える回路であってもよいし、遠隔操作によって接続と非接続を切り換える回路であってもよい。
　差動入力端子１の端子１ｂから入力されたノイズを検出する場合でも、フィードバック回路１０を通じて、電流Ｉが一旦流れると、第２の入力端子２ｂにおける電位Ｖ２が、第１の入力端子２ａにおける電位Ｖ１よりも高い状態が継続するため、コンパレータ２の出力端子２ｃにおける電位Ｖ３が、Ｈレベルに保持される。
　差動入力端子１の端子１ｂから入力されたノイズのパルス幅が狭い場合、ノイズによる電位ＶＮが第２の入力端子２ｂに印加されている状態が直ぐに解消される。ノイズによる電位ＶＮが第２の入力端子２ｂに印加されている状態が直ぐに解消されても、コンパレータ２の出力端子２ｃにおける電位Ｖ３が、Ｈレベルに保持されているため、表示回路１３におけるＬＥＤの発光状態が継続される。よって、ユーザが、ノイズが検出されたことを見逃す状況の発生を防ぐことができる。
　差動入力端子１の端子１ｂから入力されたノイズを検出する実施の形態１における図３に示すノイズ検出回路は、コンパレータ２の出力端子２ｃにおける電位Ｖ３をＨレベルからＬレベルに戻す手段を備えていない。このため、例えば、ノイズ検出回路に対する電源を一旦落とすことで、ノイズ検出回路の全体をリセットしなければ、以降に入力されるノイズを検出することができない。
　この実施の形態３では、第２の基準電圧印加回路４がリセット回路２２を備えているので、ノイズ検出回路の全体をリセットすることなく、コンパレータ２の出力端子２ｃにおける電位Ｖ３をＨレベルからＬレベルに戻すことができる。
　リセット回路２２は、差動入力端子１の端子１ｂから入力されたノイズを検出する場合、第２の抵抗４ｂと抵抗４ｃとの間を接続することで、第２の抵抗４ｂと第２の入力端子２ｂとの間を電気的に接続する。
　リセット回路２２は、差動入力端子１の端子１ｂから入力されたノイズが検出されたのち、コンパレータ２の出力端子２ｃにおける電位Ｖ３がＨレベルからＬレベルに戻される際には、第２の抵抗４ｂと抵抗４ｃとの間を切り離すことで、第２の抵抗４ｂと第２の入力端子２ｂとの間を非接続にする。
　第２の抵抗４ｂと第２の入力端子２ｂとの間を非接続にすることで、第２の入力端子２ｂにおける電位Ｖ２は、差動入力端子１の端子１ｂにノイズが入力されていなければ、第１の入力端子２ａにおける電位Ｖ１よりも低くなるため、コンパレータ２の出力端子２ｃにおける電位Ｖ３がＬレベルに戻る。
実施の形態４．
　実施の形態１では、フィードバック回路１０が、抵抗１１を備えている例を示している。
　この実施の形態４では、フィードバック回路１０が、抵抗１１のほかに、ダイオード２３を備えている例を説明する。
　図６は、実施の形態４によるノイズ検出回路を示す構成図である。図６において、図１と同一符号は同一又は相当部分を示すので説明を省略する。
　フィードバック回路１０は、抵抗１１及びダイオード２３を備えている。
　ダイオード２３は、アノードがコンパレータ２における出力端子２ｃと接続され、カソードが、抵抗１１を介して、コンパレータ２における第１の入力端子２ａと電気的に接続されている。
　ダイオード２３は、コンパレータ２における出力端子２ｃの電位Ｖ３が、コンパレータ２における第１の入力端子２ａの電位Ｖ１よりも高く、かつ、出力端子２ｃの電位Ｖ３と、第１の入力端子２ａの電位Ｖ１との電位差（Ｖ３－Ｖ１）が、ダイオード２３の順方向電圧よりも高いときに、出力端子２ｃから第１の入力端子２ａに向けて順方向電流である電流Ｉを流す素子である。
　この実施の形態４では、説明の簡単化のため、抵抗１１における電圧降下を無視している。
　図６では、図１に示すノイズ検出回路にダイオード２３を適用している例を示しているが、図４に示すノイズ検出回路にダイオード２３を適用するようにしてもよい。
　例えば、図１に示すノイズ検出回路では、コンパレータ２における第１の入力端子２ａの電位Ｖ１が、コンパレータ２における出力端子２ｃの電位Ｖ３よりも高い場合、フィードバック回路１０を流れる電流Ｉの向きが、第１の入力端子２ａから出力端子２ｃに向かう方向となる。
　このため、フィードバック回路１０を流れる電流Ｉは、余分な電流として、表示回路１３に流れてしまう。その結果、例えば、ノイズとして検出する必要がない微弱な信号が入力された場合でも、ＬＥＤが発光してしまう可能性がある。
　この実施の形態４では、フィードバック回路１０がダイオード２３を備えており、ダイオード２３は、第１の入力端子２ａから出力端子２ｃに向かう電流Ｉを流さない。
　このため、コンパレータ２における第１の入力端子２ａの電位Ｖ１が、コンパレータ２における出力端子２ｃの電位Ｖ３よりも高い場合でも、第１の入力端子２ａから出力端子２ｃに向かう電流Ｉが、余分な電流として、表示回路１３に流れてしまうことがない。
　コンパレータ２における出力端子２ｃの電位Ｖ３は、実施の形態１と同様に、差動入力端子１の端子１ａにノイズが入力されることで上昇する。
　ダイオード２３は、出力端子２ｃの電位Ｖ３が上昇して、出力端子２ｃの電位Ｖ３が、第１の入力端子２ａの電位Ｖ１よりも高くなり、かつ、出力端子２ｃの電位Ｖ３と、第１の入力端子２ａの電位Ｖ１との電位差（Ｖ３－Ｖ１）が、ダイオード２３の順方向電圧よりも高くなると、順方向電流である電流Ｉを流すようになる。
　順方向電流である電流Ｉがダイオード２３を流れることで、実施の形態１と同様に、第１の入力端子２ａにおける電位Ｖ１が、第２の入力端子２ｂにおける電位Ｖ２よりも高い状態が継続される。その結果、コンパレータ２の出力端子２ｃにおける電位Ｖ３が、Ｈレベルに保持される。
　以上の実施の形態４は、フィードバック回路１０が、アノードがコンパレータ２の出力端子２ｃと接続され、カソードが第１の入力端子２ａと電気的に接続されているダイオード２３を備えている。ダイオード２３は、出力端子２ｃの電位Ｖ３が、第１の入力端子２ａの電位Ｖ１よりも高く、かつ、出力端子２ｃの電位Ｖ３と、第１の入力端子２ａの電位Ｖ１との電位差（Ｖ３－Ｖ１）が、ダイオード２３の順方向電圧よりも高いときに、出力端子２ｃから第１の入力端子２ａに向けて順方向電流を流すように構成した。したがって、コンパレータ２における第１の入力端子２ａの電位Ｖ１が、コンパレータ２における出力端子２ｃの電位Ｖ３よりも高いとき、第１の入力端子２ａから出力端子２ｃに向かう電流Ｉが、余分な電流として、表示回路１３に流れてしまうことを防ぐことができる。
　図６では、差動入力端子１の端子１ａから入力されたノイズを検出することが可能なノイズ検出回路を示しているが、差動入力端子１の端子１ｂから入力されたノイズを検出することが可能なノイズ検出回路については、図３又は図５に示すノイズ検出回路にダイオード２３を適用するようにしてもよい。
　図７は、実施の形態４による他のノイズ検出回路を示す構成図であり、図７に示すノイズ検出回路は、ダイオード２３が適用されており、差動入力端子１の端子１ｂから入力されたノイズを検出することができる。
実施の形態５．
　実施の形態１では、第１の基準電圧印加回路３における第１の抵抗３ｂの一端には、第１の電圧源３ａから出力された第１の電圧が印加され、第２の基準電圧印加回路４における第２の抵抗４ｂの一端には、第２の電圧源４ａから出力された第２の電圧が印加される例を示している。
　この実施の形態５では、第１の基準電圧印加回路３１が、駆動用電源５から出力された電圧Ｅ０を分圧する第１の分圧回路３２を備え、第１の抵抗３ｂの一端には、第１の分圧回路３２により分圧された電圧が、第１の電圧として印加される例を説明する。
　また、第２の基準電圧印加回路４が、駆動用電源５から出力された電圧Ｅ０を分圧する第２の分圧回路４２を備え、第２の抵抗４ｂの一端には、第２の分圧回路４２により分圧された電圧が、第１の電圧として印加される例を説明する。
　図８は、実施の形態５によるノイズ検出回路を示す構成図である。図８において、図１及び図４と同一符号は同一又は相当部分を示すので説明を省略する。
　第１の基準電圧印加回路３１は、第１の抵抗３ｂ、抵抗３ｃ、第１のコンデンサ３ｄ及び第１の分圧回路３２を備えている。第１の基準電圧印加回路３１は、第１の基準電圧Ｅ１をコンパレータ２の第１の入力端子２ａに印加する回路である。
　第１の分圧回路３２は、分圧抵抗３２ａ，３２ｂを備えている。
　第１の分圧回路３２は、駆動用電源５から出力された電圧Ｅ０を分圧し、分圧した電圧を、第１の電圧として、第１の抵抗３ｂの一端に出力する回路である。
　分圧抵抗３２ａは、一端が駆動用電源５と接続され、他端が第１の抵抗３ｂの一端及び分圧抵抗３２ｂの一端とそれぞれ接続されており、抵抗値Ｒ１１を有している。
　分圧抵抗３２ｂは、一端が第１の抵抗３ｂの一端及び分圧抵抗３２ａの他端とそれぞれ接続され、他端がグランドと接続されており、抵抗値Ｒ１２を有している。
　第２の基準電圧印加回路４１は、第２の抵抗４ｂ、抵抗４ｃ、第２のコンデンサ４ｄ及び第２の分圧回路４２を備えている。第２の基準電圧印加回路４１は、第２の基準電圧Ｅ２をコンパレータ２の第２の入力端子２ｂに印加する回路である。
　第２の分圧回路４２は、分圧抵抗４２ａ，４２ｂを備えている。
　第２の分圧回路４２は、駆動用電源５から出力された電圧Ｅ０を分圧し、分圧した電圧を、第２の電圧として、第２の抵抗４ｂの一端に出力する回路である。
　分圧抵抗４２ａは、一端が駆動用電源５と接続され、他端が第２の抵抗４ｂの一端及び分圧抵抗４２ｂの一端とそれぞれ接続されており、抵抗値Ｒ２１を有している。
　分圧抵抗４２ｂは、一端が第２の抵抗４ｂの一端及び分圧抵抗４２ａの他端とそれぞれ接続され、他端がグランドと接続されており、抵抗値Ｒ２２を有している。
　図８に示すノイズ検出回路は、第１の基準電圧印加回路３１が、リセット回路２１を備えているが、第１の基準電圧印加回路３１が、リセット回路２１を備えていないノイズ検出回路であってもよい。
　次に、図９を参照しながら、ノイズ検出回路の動作原理について説明する。図９は、図８に示すノイズ検出回路のノイズ検出動作を示す説明図である。
　この実施の形態５では、差動入力端子１の端子１ａに入力されたノイズを検出するものとする。
　この実施の形態５では、コンパレータ２の差動入力の電位差がΔＶ、コンパレータ２の第１の入力端子２ａにおける電位がＶ１、コンパレータ２の第２の入力端子２ｂにおける電位がＶ２、コンパレータ２の出力端子２ｃにおける電位がＶ３であるとする。
　また、コンパレータ２の出力端子２ｃから第１の入力端子２ａに流れる電流がＩであるとする。
　ここでは、説明の便宜上、駆動用電源５からコンパレータ２に出力される電圧Ｅ０が、３．０（Ｖ）であるとする。
　また、駆動用電源５の出力電位がＶ５（＝Ｅ０）、分圧抵抗３２ａと分圧抵抗３２ｂとの間の電位がＶ６、分圧抵抗４２ａと分圧抵抗４２ｂとの間の電位がＶ７であるとする。
　また、分圧抵抗３２ａが有する抵抗値Ｒ１１が５（ｋΩ）、分圧抵抗３２ｂが有する抵抗値Ｒ１２が４（ｋΩ）、分圧抵抗４２ａが有する抵抗値Ｒ２１が５（ｋΩ）、分圧抵抗４２ｂが有する抵抗値Ｒ２２が５（ｋΩ）であるとする。
　抵抗値Ｒ１１が５（ｋΩ）、抵抗値Ｒ１２が４（ｋΩ）、抵抗値Ｒ２１が５（ｋΩ）及び抵抗値Ｒ２２が５（ｋΩ）であれば、分圧抵抗３２ａと分圧抵抗３２ｂとの間の電位Ｖ６は、以下の式（５）のようになり、分圧抵抗４２ａと分圧抵抗４２ｂとの間の電位Ｖ７は、以下の式（６）のようになる。

Figure JPOXMLDOC01-appb-I000001

Figure JPOXMLDOC01-appb-I000002
　第１の抵抗３ｂが有する抵抗値Ｒ１、抵抗３ｃが有する抵抗値Ｒ３、第２の抵抗４ｂが有する抵抗値Ｒ２及び抵抗４ｃが有する抵抗値Ｒ４のそれぞれは、電位Ｖ６及び電位Ｖ７を考慮して、差動入力端子１の端子１ａからノイズが入力されていない状態のときに、第１の入力端子２ａにおける電位Ｖ１が、第２の入力端子２ｂにおける電位Ｖ２よりも低い電位になるように設定される。
　差動入力端子１の端子１ａからノイズが入力されていない状態のとき、第１の入力端子２ａにおける電位Ｖ１が、第２の入力端子２ｂにおける電位Ｖ２よりも低い電位になるように設定されることで、実施の形態１等と同様に動作するノイズ検出回路が得られる。
　この実施の形態５では、第１の電圧源３ａ及び第２の電圧源４ａが不要になり、単一の電源として、駆動用電源５だけが、ノイズ検出回路の内部又は外部にあればよい。
　図８では、差動入力端子１の端子１ａから入力されたノイズを検出することが可能なノイズ検出回路を示しているが、差動入力端子１の端子１ｂから入力されたノイズを検出することが可能なノイズ検出回路については、例えば、図３又は図５に示すノイズ検出回路に、第１の基準電圧印加回路３１及び第２の基準電圧印加回路４１を適用するようにしてもよい。ただし、第１の基準電圧印加回路３１が備えているリセット回路２１は、不要である。
　図１０は、実施の形態５による他のノイズ検出回路を示す構成図であり、図１０に示すノイズ検出回路は、第１の基準電圧印加回路３１及び第２の基準電圧印加回路４１が適用されており、差動入力端子１の端子１ｂから入力されたノイズを検出することができる。
　この実施の形態５では、第１の分圧回路３２が、分圧抵抗３２ａ，３２ｂを備え、第２の分圧回路４２が、分圧抵抗４２ａ，４２ｂを備える構成例を示している。
　しかし、第１の分圧回路３２及び第２の分圧回路４２のそれぞれは、駆動用電源５から出力された電圧Ｅ０を分圧することができればよく、上記の構成例に限るものではない。
　例えば、分圧抵抗３２ａ，３２ｂ，４２ａ，４２ｂの代わりに、それぞれ可変抵抗を用いて、第１の基準電圧印加回路３１から出力される第１の基準電圧Ｅ１及び第２の基準電圧印加回路４１から出力される第２の基準電圧Ｅ２のそれぞれを調整できるようにしてもよい。
実施の形態６．
　実施の形態５では、フィードバック回路１０が、抵抗１１を備えている例を示している。
　この実施の形態６では、フィードバック回路１０が、抵抗１１のほかに、ダイオード２３を備えている例を説明する。
　図１１は、実施の形態６によるノイズ検出回路を示す構成図である。図１１において、図１及び図８と同一符号は同一又は相当部分を示すので説明を省略する。
　フィードバック回路１０は、抵抗１１及びダイオード２３を備えている。
　例えば、図８に示すノイズ検出回路では、コンパレータ２における第１の入力端子２ａの電位Ｖ１が、コンパレータ２における出力端子２ｃの電位Ｖ３よりも高い場合、フィードバック回路１０を流れる電流Ｉの向きが、第１の入力端子２ａから出力端子２ｃに向かう方向となる。
　このため、フィードバック回路１０を流れる電流Ｉは、余分な電流として、表示回路１３に流れてしまう。その結果、例えば、ノイズとして検出する必要がない微弱な信号が入力された場合でも、ＬＥＤが発光してしまう可能性がある。
　この実施の形態６では、フィードバック回路１０がダイオード２３を備えており、ダイオード２３は、第１の入力端子２ａから出力端子２ｃに向かう電流Ｉを流さない。
　このため、コンパレータ２における第１の入力端子２ａの電位Ｖ１が、コンパレータ２における出力端子２ｃの電位Ｖ３よりも高い場合でも、第１の入力端子２ａから出力端子２ｃに向かう電流Ｉが、余分な電流として、表示回路１３に流れてしまうことがない。
　コンパレータ２における出力端子２ｃの電位Ｖ３は、実施の形態５と同様に、差動入力端子１の端子１ａにノイズが入力されることで上昇する。
　ダイオード２３は、出力端子２ｃの電位Ｖ３が上昇して、出力端子２ｃの電位Ｖ３が、第１の入力端子２ａの電位Ｖ１よりも高くなり、かつ、出力端子２ｃの電位Ｖ３と、第１の入力端子２ａの電位Ｖ１との電位差（Ｖ３－Ｖ１）が、ダイオード２３の順方向電圧よりも高くなると、順方向電流である電流Ｉを流すようになる。
　順方向電流である電流Ｉがダイオード２３を流れることで、実施の形態５と同様に、第１の入力端子２ａにおける電位Ｖ１が、第２の入力端子２ｂにおける電位Ｖ２よりも高い状態が継続される。その結果、コンパレータ２の出力端子２ｃにおける電位Ｖ３が、Ｈレベルに保持される。
　以上の実施の形態６は、フィードバック回路１０が、アノードがコンパレータ２の出力端子２ｃと接続され、カソードが第１の入力端子２ａと電気的に接続されているダイオード２３を備えている。ダイオード２３は、出力端子２ｃの電位Ｖ３が、第１の入力端子２ａの電位Ｖ１よりも高く、かつ、出力端子２ｃの電位Ｖ３と、第１の入力端子２ａの電位Ｖ１との電位差（Ｖ３－Ｖ１）が、ダイオード２３の順方向電圧よりも高いときに、出力端子２ｃから第１の入力端子２ａに向けて順方向電流を流すように構成した。したがって、コンパレータ２における第１の入力端子２ａの電位Ｖ１が、コンパレータ２における出力端子２ｃの電位Ｖ３よりも高いときに、第１の入力端子２ａから出力端子２ｃに向かう電流Ｉが、余分な電流として、表示回路１３に流れてしまうことを防ぐことができる。
　図１１では、差動入力端子１の端子１ａから入力されたノイズを検出することが可能なノイズ検出回路を示しているが、差動入力端子１の端子１ｂから入力されたノイズを検出することが可能なノイズ検出回路については、図１０に示すノイズ検出回路にダイオード２３を適用するようにしてもよい。
　図１２は、実施の形態６による他のノイズ検出回路を示す構成図であり、図１２に示すノイズ検出回路は、ダイオード２３が適用されており、差動入力端子１の端子１ｂから入力されたノイズを検出することができる。
　なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
　この発明は、コンパレータを備えるノイズ検出回路に適している。
　１　差動入力端子、１ａ，１ｂ　端子、２　コンパレータ、２ａ　第１の入力端子、２ｂ　第２の入力端子、２ｃ　出力端子、３　第１の基準電圧印加回路、３ａ　第１の電圧源、３ｂ　第１の抵抗、３ｃ　抵抗、３ｄ　第１のコンデンサ、４　第２の基準電圧印加回路、４ａ　第２の電圧源、４ｂ　第２の抵抗、４ｃ　抵抗、４ｄ　第２のコンデンサ、５　駆動用電源、６，７　コンデンサ、８，９　抵抗、１０　フィードバック回路、１１，１２　抵抗、１３　表示回路、２１，２２　リセット回路、２３　ダイオード、３１　第１の基準電圧印加回路、３２　第１の分圧回路、３２ａ，３２ｂ　分圧抵抗、４１　第２の基準電圧印加回路、４２　第２の分圧回路、４２ａ，４２ｂ　分圧抵抗。

Claims (10)

  1. 　第１の入力端子及び第２の入力端子並びに出力端子を有しており、前記第１の入力端子の電位と前記第２の入力端子の電位とを比較し、前記出力端子から電位の比較結果を出力するコンパレータと、
    　第１の基準電圧を前記第１の入力端子に印加する第１の基準電圧印加回路と、
    　第２の基準電圧を前記第２の入力端子に印加する第２の基準電圧印加回路と、
    　一端が前記出力端子と接続され、他端が前記第１の入力端子又は前記第２の入力端子と接続されているフィードバック回路と
    　を備えたノイズ検出回路。
  2. 　前記コンパレータにおける出力端子の電位が閾値電圧以上であるとき、ノイズを検出した旨を表示する表示回路を備えたことを特徴とする請求項１記載のノイズ検出回路。
  3. 　前記第１の基準電圧印加回路は、
    　一端に第１の電圧が印加され、他端が前記第１の入力端子と接続されている第１の抵抗と、
    　一端が前記第１の抵抗の他端と接続され、他端がグランドと接続されている第１のコンデンサとを備え、
    　前記第２の基準電圧印加回路は、
    　一端に第２の電圧が印加され、他端が前記第２の入力端子と接続されている第２の抵抗と、
    　一端が前記第２の抵抗の他端と接続され、他端がグランドと接続されている第２のコンデンサとを備えていることを特徴とする請求項１記載のノイズ検出回路。
  4. 　前記フィードバック回路の他端が前記第１の入力端子と接続されており、
    　前記第１の抵抗の抵抗値と、前記第１のコンデンサの容量値との積で決定される時定数が第１の時定数であり、前記第２の抵抗の抵抗値と、前記第２のコンデンサの容量値との積で決定される時定数が第２の時定数であるとき、
    　前記第１の基準電圧が前記第２の基準電圧よりも低く設定され、かつ、前記第１の時定数が前記第２の時定数よりも大きく設定されることを特徴とする請求項３記載のノイズ検出回路。
  5. 　前記フィードバック回路の他端が前記第２の入力端子と接続されており、
    　前記第１の抵抗の抵抗値と、前記第１のコンデンサの容量値との積で決定される時定数が第１の時定数であり、前記第２の抵抗の抵抗値と、前記第２のコンデンサの容量値との積で決定される時定数が第２の時定数であるとき、
    　前記第１の基準電圧が前記第２の基準電圧よりも高く設定され、かつ、前記第１の時定数が前記第２の時定数よりも小さく設定されることを特徴とする請求項３記載のノイズ検出回路。
  6. 　前記第１の基準電圧印加回路は、
    　一端が前記第１の抵抗の他端と接続され、他端が前記第１の入力端子と接続されているリセット回路を備え、
    　前記リセット回路は、前記第１の抵抗と前記第１の入力端子との間の電気的な接続と非接続を切り換える回路であることを特徴とする請求項３記載のノイズ検出回路。
  7. 　前記第２の基準電圧印加回路は、
    　一端が前記第２の抵抗の他端と接続され、他端が前記第２の入力端子と接続されているリセット回路を備え、
    　前記リセット回路は、前記第２の抵抗と前記第２の入力端子との間の電気的な接続と非接続を切り換える回路であることを特徴とする請求項３記載のノイズ検出回路。
  8. 　前記フィードバック回路は、アノードが前記コンパレータの出力端子と電気的に接続され、カソードが前記第１の入力端子又は前記第２の入力端子と電気的に接続されているダイオードを備えていることを特徴とする請求項１記載のノイズ検出回路。
  9. 　前記第１の基準電圧印加回路は、
    　前記コンパレータに駆動用の電力を供給するための駆動用電圧を分圧し、分圧した電圧を、前記第１の電圧として、前記第１の抵抗の一端に印加する第１の分圧回路を備え、
    　前記第２の基準電圧印加回路は、
    　前記駆動用電圧を分圧し、分圧した電圧を、前記第２の電圧として、前記第２の抵抗の一端に印加する第２の分圧回路を備えていることを特徴とする請求項３記載のノイズ検出回路。
  10. 　前記フィードバック回路は、アノードが前記コンパレータの出力端子と電気的に接続され、カソードが前記第１の入力端子又は前記第２の入力端子と電気的に接続されているダイオードを備えていることを特徴とする請求項９記載のノイズ検出回路。
PCT/JP2017/044757 2017-12-13 2017-12-13 ノイズ検出回路 WO2019116470A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US16/756,713 US20200264225A1 (en) 2017-12-13 2017-12-13 Noise detection circuit
DE112017008189.0T DE112017008189B4 (de) 2017-12-13 2017-12-13 Störungserfassungsschaltung
PCT/JP2017/044757 WO2019116470A1 (ja) 2017-12-13 2017-12-13 ノイズ検出回路
CN201780097357.8A CN111448465A (zh) 2017-12-13 2017-12-13 噪声检测电路
JP2019559468A JP6690868B2 (ja) 2017-12-13 2017-12-13 ノイズ検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/044757 WO2019116470A1 (ja) 2017-12-13 2017-12-13 ノイズ検出回路

Publications (1)

Publication Number Publication Date
WO2019116470A1 true WO2019116470A1 (ja) 2019-06-20

Family

ID=66820132

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/044757 WO2019116470A1 (ja) 2017-12-13 2017-12-13 ノイズ検出回路

Country Status (5)

Country Link
US (1) US20200264225A1 (ja)
JP (1) JP6690868B2 (ja)
CN (1) CN111448465A (ja)
DE (1) DE112017008189B4 (ja)
WO (1) WO2019116470A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN209803679U (zh) * 2019-07-11 2019-12-17 京东方科技集团股份有限公司 用于可穿戴设备的自动唤醒电路、可穿戴设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5467976U (ja) * 1977-10-14 1979-05-14
US4214210A (en) * 1978-01-09 1980-07-22 Sprague Electric Company Electromagnetic noise source locator
JPS55135416A (en) * 1979-04-10 1980-10-22 Hitachi Ltd Monostable multivibrator circuit
JPH06138161A (ja) * 1992-10-28 1994-05-20 Fujitsu Ltd 電源異常監視回路
JPH08122417A (ja) * 1994-10-25 1996-05-17 Nec Corp ノイズ検出装置
JP2009507245A (ja) * 2005-09-06 2009-02-19 スリーエム イノベイティブ プロパティズ カンパニー 電磁放射事象検出及び測定装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2236222A1 (de) * 1972-07-24 1974-02-07 Siemens Ag Steuersatz
US3906214A (en) * 1973-11-29 1975-09-16 Us Air Force Signal retaining analog integrator apparatus
SU892424A2 (ru) * 1978-04-27 1981-12-23 Предприятие П/Я Г-4934 Источник опорного напр жени
JPS56151365A (en) * 1980-04-25 1981-11-24 Nippon Atom Ind Group Co Ltd Noise detector
JP2709921B2 (ja) * 1986-02-12 1998-02-04 沖電気工業株式会社 波形整形回路
JPH04291608A (ja) * 1991-03-20 1992-10-15 Fujitsu Ltd 電源回路
US5461223A (en) * 1992-10-09 1995-10-24 Eastman Kodak Company Bar code detecting circuitry
US5481905A (en) * 1992-11-03 1996-01-09 Philips Electronics North America Corporation Transducer circuit having negative integral feedback
JPH09140161A (ja) * 1995-11-13 1997-05-27 Mitsubishi Electric Corp インバータ装置
JPH10303991A (ja) * 1997-04-23 1998-11-13 Matsushita Electric Works Ltd 表示器
JP3319717B2 (ja) * 1998-03-05 2002-09-03 日本テキサス・インスツルメンツ株式会社 電圧比較回路
US6563319B1 (en) * 1999-04-19 2003-05-13 Credence Technologies, Inc. Electrostatic discharges and transient signals monitoring system and method
JP3600817B2 (ja) * 2002-02-07 2004-12-15 日本テキサス・インスツルメンツ株式会社 電圧比較回路
JP2004039134A (ja) * 2002-07-04 2004-02-05 Victor Co Of Japan Ltd 基準マーク検出回路
US7157947B2 (en) * 2003-12-09 2007-01-02 Intel Corporation Power supplies noise detector for integrated circuits
JP2005191861A (ja) * 2003-12-25 2005-07-14 Kitakyushu Foundation For The Advancement Of Industry Science & Technology 電位差検知回路、ランプ信号生成回路、及びａｄ変換器
KR20060018553A (ko) * 2004-08-25 2006-03-02 삼성전자주식회사 기준 전압의 흔들림을 줄이기 위한 기준 전압 흔들림 보상회로 및 이를 가지는 비교기
JP2011069642A (ja) * 2009-09-24 2011-04-07 Toshiba Corp 電圧検出回路
US8143902B2 (en) * 2010-01-06 2012-03-27 Mediatek Inc. eFuse macro
JP5629118B2 (ja) * 2010-04-21 2014-11-19 シャープ株式会社 スイッチング電源装置、ｌｅｄ表示装置
US20140062507A1 (en) * 2010-08-12 2014-03-06 Fuji Electric Co., Ltd. Electric charge detection circuit
US9509216B2 (en) * 2014-07-04 2016-11-29 Rohm Co., Ltd. Switching power supply circuit
JP6415252B2 (ja) * 2014-11-07 2018-10-31 ニチコン株式会社 周波数検出装置
US10203708B2 (en) * 2015-11-30 2019-02-12 Rohm Co., Ltd. Power regulator to control output voltage using feedback
JP6594797B2 (ja) * 2016-02-26 2019-10-23 エイブリック株式会社 スイッチングレギュレータ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5467976U (ja) * 1977-10-14 1979-05-14
US4214210A (en) * 1978-01-09 1980-07-22 Sprague Electric Company Electromagnetic noise source locator
JPS55135416A (en) * 1979-04-10 1980-10-22 Hitachi Ltd Monostable multivibrator circuit
JPH06138161A (ja) * 1992-10-28 1994-05-20 Fujitsu Ltd 電源異常監視回路
JPH08122417A (ja) * 1994-10-25 1996-05-17 Nec Corp ノイズ検出装置
JP2009507245A (ja) * 2005-09-06 2009-02-19 スリーエム イノベイティブ プロパティズ カンパニー 電磁放射事象検出及び測定装置

Also Published As

Publication number Publication date
DE112017008189T5 (de) 2020-09-03
DE112017008189B4 (de) 2021-05-12
JPWO2019116470A1 (ja) 2020-04-02
US20200264225A1 (en) 2020-08-20
CN111448465A (zh) 2020-07-24
JP6690868B2 (ja) 2020-04-28

Similar Documents

Publication Publication Date Title
US8358129B2 (en) Signal transmitting device having output circuit for voltage comparison
US8143884B2 (en) Current interface with a blocking capacitor attached to an additional pin
US20130038343A1 (en) Test circuit for testing short-circuit
US20080111539A1 (en) Direct current measuring apparatus and limiting circuit
JP4977013B2 (ja) 電力印加回路、及び試験装置
EP2874310A1 (en) Current sensing circuit
WO2019116470A1 (ja) ノイズ検出回路
US10317248B2 (en) Multiple-distance proximity sensor systems
US10535990B2 (en) Power supply device, detection circuit and power supply method thereof
WO2014155680A1 (ja) 電圧測定装置
JP2005216984A (ja) フォトダイオード受光回路
TWI394939B (zh) 溫度量測系統及方法
US9728958B2 (en) Current electronic distributing device
CN108631287B (zh) 用于示波器测量通道的保护电路
CN108267648B (zh) 具有静电防护功能的检测设备
US6968249B2 (en) Current measuring circuit for measuring drive current to load
JP2005172796A (ja) 電流−電圧変換回路
CN113726337A (zh) 电流补偿电路及补偿电流的操作方法
JP5019097B2 (ja) 電子部品の特性測定装置及び電子部品の特性値測定方法
KR20200009728A (ko) 연산 증폭기를 이용한 전류 측정 장치 및 방법
US11112439B2 (en) Evaluating circuit, system, and method for evaluating a capacitive or inductive sensor
US8729915B2 (en) Current monitor for sensing the current in a current path and corresponding control device
JP2010122149A (ja) Ｄｃモジュールおよびそれを用いた半導体試験装置
TWI448696B (zh) 訊號量測裝置
JP2009210370A (ja) 電圧測定回路およびそれを用いた半導体試験装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17934555

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019559468

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 17934555

Country of ref document: EP

Kind code of ref document: A1