JP6679559B2 - 光電素子 - Google Patents

光電素子 Download PDF

Info

Publication number
JP6679559B2
JP6679559B2 JP2017232335A JP2017232335A JP6679559B2 JP 6679559 B2 JP6679559 B2 JP 6679559B2 JP 2017232335 A JP2017232335 A JP 2017232335A JP 2017232335 A JP2017232335 A JP 2017232335A JP 6679559 B2 JP6679559 B2 JP 6679559B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor unit
unit
electrode
connecting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017232335A
Other languages
English (en)
Other versions
JP2018029217A (ja
Inventor
シェン チェン−フ
シェン チェン−フ
ジン チャン−フェイ
ジン チャン−フェイ
シエ ミン−シュン
シエ ミン−シュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epistar Corp
Original Assignee
Epistar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epistar Corp filed Critical Epistar Corp
Publication of JP2018029217A publication Critical patent/JP2018029217A/ja
Application granted granted Critical
Publication of JP6679559B2 publication Critical patent/JP6679559B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0012—Devices characterised by their operation having p-n or hi-lo junctions p-i-n devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Description

本発明は発光素子アレイに関する。
固体照明素子のうち、発光ダイオードは低消費電力、低発熱、長寿命、耐衝突、小型、快速応答及び安定した波長の単色光の発出可能などの良好な光電特性を有しているため、家電、メーターの表示灯及び光電製品等に幅広く適用されている。光電技術の発展において、固体照明素子は発光効率、寿命及び輝度に注視し、近い将来に照明の適用において主流になると予期される。
現在、ＬＥＤはアレイ型発光素子の形で用いられ、高い駆動電圧の応用によく適用され、ＬＥＤの体積及び重量を減少することができる。ＬＥＤ製造者は、高い駆動電圧ＬＥＤに対するユーザーの要求に応じるように、アレイ型発光素子に対して異なる電極配置構造を設計し、これにより、コストを下げ、製造率を向上させる。
本発明は光電素子を提供する。
本発明の光電素子であって、基板と、この基板に位置し、それぞれ第一半導体層、第二半導体層及びその間にある活性領域を有し、相互電気的に接続されている複数の半導体ユニットと、それぞれ第一半導体層に位置する複数の第一電極と、この複数の半導体ユニットに形成されて複数の半導体ユニットを電気的に直列につなぐ連結部と、それぞれ第二半導体層に位置する複数の第二電極と、を含み、一つの第一電極が第一延在部を有し、一つの第二電極が第二延在部を有する。
本発明の光電素子であって、基板と、この基板に位置し、それぞれ第一半導体層、第二半導体層及びその間にある活性領域を有し、相互電気的に接続されている複数の半導体ユニットと、それぞれ第一半導体層に位置する複数の第一電極と、この複数の半導体ユニットに形成されて複数の半導体ユニットを電気的に直列につなぐ連結部と、それぞれ第二半導体層に位置する複数の第二電極と、を含み、一つの第一電極が第一延在部を有し、一つの第二電極が第二延在部を有し、この複数の半導体ユニットの駆動電圧は大体同様である。
本発明の光電素子であって、基板と、この基板に位置し、それぞれ第一半導体層、第二半導体層及びその間にある活性領域を有し、相互電気的に接続されている複数の半導体ユニットと、それぞれ第一半導体層に位置する複数の第一電極と、それぞれ第二半導体層に位置する複数の第二電極とを含み、複数の半導体ユニットは第一半導体ユニットと、第二半導体ユニットと、第三半導体ユニットを含み、第一電極の中の少なくとも一つは基板の最外側にある第一半導体ユニットに位置する第一電極パッドを有し、第二電極の中の少なくとも一つは基板の最外側にある第二半導体ユニットに位置する第二電極パッドを有し、第一電極及び第二電極は電極パッドがない第三半導体ユニットに位置する第一延在部及び第二延在部を有する。
本発明の光電素子であって、基板と、この基板に位置し、それぞれ第一半導体層、第二半導体層及びその間にある活性領域を有し、相互電気的に接続されている複数の半導体ユニットと、それぞれ複数の半導体ユニットに位置する複数の第一電極及び複数の第二電極とを含み、各半導体ユニットは第一半導体ユニット、第二半導体ユニット及び第三半導体ユニットを含み、第一電極の中の少なくとも一つは第一半導体ユニットの第二半導体層に位置する第一電極パッドを有し、第二電極の中の少なくとも一つは第二半導体ユニットの第二半導体層に位置する第二電極パッドを有し、第一電極及び第二電極は電極パッドがない第三半導体ユニットに位置する第一延在部及び第二延在部を有する。
本発明の実施例による光電素子の上面図である。 図１に示された光電素子の断面図である。 図１に示された光電素子の３Ｄ斜視図である。 図１に示された光電素子の等価回路図である。 本発明の実施例による光電素子の上面図である。 図５に示された光電素子の３Ｄ斜視図である。 図５に示された光電素子の等価回路図である。 本発明の実施例による光電素子の上面図である。 図８に示された光電素子の３Ｄ斜視図である。 図８に示された光電素子の等価回路図である。 本発明の実施例による光電素子の上面図である。 図１１に示された光電素子の３Ｄ斜視図である。 図１１に示された光電素子の等価回路図である。 本発明の実施例による光電素子の上面図である。 図１４に示された光電素子の３Ｄ斜視図である。 図１４に示された光電素子の等価回路図である。 本発明の実施例による光電素子の上面図である。 図１７に示された光電素子の３Ｄ斜視図である。 図１７に示された光電素子の等価回路図である。 本発明の実施例による光電素子の上面図である。 図２０に示された光電素子の３Ｄ斜視図である。 図２０に示された光電素子の等価回路図である。 本発明の実施例による光電素子の上面図である。 図２３に示された光電素子の３Ｄ斜視図である。 本発明の実施例による光電素子の上面図である。
図１は本発明の実施例による光電素子１０の上面図である。光電素子１０は、例えば発光ダイオード（ＬＥＤ）、レーザーダイオード（ＬＤ）又は太陽電池であり、基板１１に形成された複数の半導体ユニットを含み、第一電極１４１、第二電極１４２及び連結部１４３が半導体ユニットに形成されている。本実施例において、光電素子１０は発光ダイオード（ＬＥＤ）である。図２は図１に示された光電素子１０のＡ−Ａ′線の断面図である。各半導体ユニットは第一半導体層１２１、第二半導体層１２３及び第一半導体層１２１と第二半導体層１２３の間に形成された活性領域１２２を含む。第一半導体層１２１と第二半導体層１２３は、ｐ型又はｎ型の不純物を混合したＩＩＩ−Ｖ半導体材料から構成され、電気特性が相互異なる。活性領域１２２は、単一へテロ構造（ＳＨ）、ダブルへテロ構造（ＤＨ）又は多重量子井戸構造（ＭＱＷ）である。スロット１７０は半導体ユニットをエッチングすることによって半導体ユニットに形成され、一部の第一半導体層１２１を露出する。半導体ユニット間に複数の隔溝１１１が形成され、一部の基板１１を露出する。光電素子１０は複数の第一電極１４１及び第二電極１４２を有し、第一電極１４１は露出された第一半導体層１２１に形成され、第二電極１４２は第二半導体層１２３に形成される。第一電極１４１は第一延在部１４１１を有し、第二電極１４２は第二延在部１４２１を有する。また、複数の半導体ユニット中の一つの半導体ユニットの第一電極１４１は第一電極パッド１４１２を有し、別の一つの半導体ユニットの第二電極１４２は第二電極パッド１４２２を有する。
光電素子の特定面積、電流及び駆動電圧に対するユーザーの要求を満足するために、半導体ユニット及び電極の配置を特別に設計する必要がある。半導体ユニットの数量は基本的に式
（数１）ｎ＝ｖ／ｖｆ−１
（数２）ｎ＝ｖ／ｖｆ
又は、
（数３）ｎ＝ｖ／ｖｆ＋１
（その内、ｎは半導体ユニットの数量、Ｖは光電素子の駆動電圧、Ｖｆは半導体ユニットの駆動電圧を示す）によって設計する。本実施例において、光電素子１０の寸法は８５×８５ｍｉｌ２であり、その駆動電圧は７２Ｖである。個々の半導体ユニットの駆動電圧は実に３Ｖであるが、半導体ユニットの駆動電圧は工程に対する制御及びエピタキシャル層の品質によって変化することがある。通常、光電素子の電気特性の効率上、半導体ユニットの駆動電圧は低いほどよい。各半導体ユニットの面積はほぼ同様である。上記の式によると、光電素子１０は２４個の半導体ユニットを有し、それぞれ行１０５、１０６、１０７、１０８及び１０９に配置される。第一行１０５には五個の半導体ユニット１５１、１５２、１５３、１５４及び１５５を有し、第一方向に沿って直列につながり、第二行１０６には五個の半導体ユニット１６１、１６２、１６３、１６４及び１６５を有し、第二方向に沿って直列につながり、第三行１０７には四個の半導体ユニット１７１、１７２、１７３及び１７４を有し、第一方向に沿って直列につながり、第四行１０８には五個の半導体ユニット１８１、１８２、１８３、１８４及び１８５を有し、第二方向に沿って直列につながり、第五行１０９には五個の半導体ユニット１９１、１９２、１９３、１９４及び１９５を有し、第一方向に沿って直列につながる。第一方向及び第二方向は相反する方向であり、異なる行に異なる数量の半導体ユニットを有する配置構造は、配置上ユーザーの要求をさらに容易に満たすことができる。
第三行１０７において、半導体ユニットの形状は長方形（矩形）で、他の行にある半導体ユニットの形状と異なる。このように設計することによって、電極の配置構造を更に容易にすることができる。図１及び図３を参考するに、第一行１０５及び第五行１０９において、基板１１のコーナー領域にある半導体ユニット１５１、１５５、１９１及び１９５を除いて、他の半導体ユニットの電極の配置構造は類似している。第二行１０６及び第四行１０８において、基板１１の縁に近接する半導体ユニット１６１、１６５、１８１及び１８５を除いて、他の半導体ユニットの電極配置構造は同様である。第三行１０７にある半導体ユニットは、その電極配置構造が他の行にある半導体ユニットと比べて大きく相違し、その中の半導体ユニット１７２及び１７３の電極配置構造は同様であるが、基板１１の縁に近接する半導体ユニット１７１及び１７４の電極配置構造は相互異なる。
第一延在部１４１１は第一曲線延在部１４１１ａを有し、第二延在部１４２１は第二曲線延在部１４２１ａを有し、行１０５、１０６、１０８及び１０９にある半導体ユニットの第二延在部１４２１はさらに直線延在部１４２１ｂを有し、第一曲線延在部１４１１ａ及び／又は第二曲線延在部１４２１ａは半導体ユニットの何れかの一辺にも平行しない。第一行１０５、第三行１０７及び第五行１０９にある半導体ユニット上の第一延在部１４１１は、スロット１７０の中に位置し、半導体ユニットの第一辺から第一辺に相対する第二辺へ延び、第二延在部１４２１は半導体ユニットの第二辺から第一辺へ延びる。第二行１０６及び第四行１０８の半導体ユニット上の第一延在部１４１１は、半導体ユニットの第二辺から第一辺へ延び、第二延在部１４２１は半導体ユニットの第一辺から第二辺へ延びる。本実施例において、第二延在部１４２１は大体半導体ユニットの縁に近接して設けられ、第一延在部１４１１は半導体ユニットのスロット１７０の中に配置されて、第一半導体層１２１と電気接続されている。延在部の数量は半導体ユニットの面積によって調整され、半導体ユニットの面積が大きい場合、数多くの延在部が必要になる。さらに、延在部は第一曲線延在部１４１１ａから延びて形成された二級延在部１４１１ｃ及び／又は第二曲線延在部１４２１ａから延びて形成された二級延在部１４２１ｃを有して、電流分散を増加することができる。
第一電極パッド１４１２及び第二電極パッド１４２２は、それぞれ基板１１の相対するコーナーにある半導体ユニット１５５及び１９１に位置し、第一電極パッド１４１２は半導体ユニット１５５にある第一延在部１４１１と接続し、第二電極パッド１４２２は半導体ユニット１９１にある第二延在部１４２１と接続する。電極パッドは、ワイヤボンディング（ｗｉｒｅ ｂｏｎｄｉｎｇ）又はフリップチップ型ボンディング（ｆｌｉｐ ｃｈｉｐ ｔｙｐｅ ｂｏｎｄｉｎｇ）に用いられる。接続の難度を下げるために、電極パッドはそれぞれ基板１１の一番外側にある異なる半導体ユニットに配置されるのが好ましい。
各半導体ユニットを電気接続するために、各半導体ユニットの間に連結部１４３を形成する。連結部１４３は、例えば第一半導体ユニットの第一延在部１４１１及びそれに隣接する第二半導体ユニットの第二延在部１４２１と接続する。本実施例において、連結部１４３は第一行１０５、第三行１０７及び第五行１０９で半導体ユニットを第一方向へ直列させ、第二行１０６及び第四行１０８で半導体ユニットを逆方向としての第二方向へ直列させる。各行の間は、連結部１４３を介して半導体ユニット１５１と１６１、１６５と１７４、１７１と１８１及び１８５と１９５を直列につなぐ。第一行１０５、第二行１０６、第四行１０８及び第五行１０９において、二つ毎の半導体ユニットの間に二つの連結部１４３が存在し、第三行１０７において、二つ毎の半導体ユニットの間に一つの連結部１４３が存在する。図４は図１に示された光電素子１０の等価回路図である。
光電素子１０の第二半導体層１２３と第二電極１４２の間に更に透明導電層を含み、透明導電層の材料は、例えば酸化インジウム錫（ＩＴＯ）、酸化カドミウム錫（ＣＴＯ）、酸化アンチモンスズ、酸化インジウム亜鉛、酸化亜鉛アルミニウム又は亜鉛−スズ酸化物のような金属酸化材料を用いることができる。一方、金属層が光束を透過させる厚さを有する場合、この金属層を透明導電層として用いることもできる。
また、基板１１と第一半導体層１２１の間に更に接合層を含み、半導体ユニットを基板１１に接合することができる。接合層は透明絶縁接合層又は透明導電接合層である。透明絶縁接合層である場合、その材料はポリイミド（ｐｏｌｙｉｍｉｄｅ）、ベンゾシクロブテン（ＢＣＢ）又は過フルオロシクロブタン（ＰＦＣＢ）であり、導電接合層である場合、その材料は金属酸化材料又は金属である。金属酸化材料として、酸化インジウム錫（ＩＴＯ）、酸化カドミウム錫（ＣＴＯ）、酸化アンチモンスズ、酸化インジウム亜鉛、酸化亜鉛アルミニウム又は亜鉛−スズ酸化物を含み、金属材料として、ニッケル、金、チタン、クロム、アルミニウム又は白金を含む。隔溝１１１は各半導体ユニットの間に形成され、一部の基板１１及び／又は透明絶縁接合層を露出する。接合層が導電接合層である場合、隔溝１１１は導電接合層を通り抜いて基板１１を露出し、各半導体ユニットが互いに電気的に絶縁されるようにする。この場合、基板１１は、窒化アルミニウム（ＡｌＮ）、サファイア又はガラスである。
図５は本発明の第二実施例による光電素子２０の上面図である。図５、図６を参照するに、光電素子２０は基板２１に形成され、且つ複数の隔溝２１１によって仕切った複数の半導体ユニットを含み、第一電極２４１、第二電極２４２及び連結部２４３が半導体ユニットに形成される。半導体ユニットの構造は光電素子１０の半導体ユニットと同様であり、第一半導体層１２１と、第二半導体層１２３と、第一半導体層１２１及び第二半導体層１２３の間に設けられた活性領域１２２を含む。複数の隔溝２１１は各半導体ユニットの間に形成される。光電素子２０には複数の第一電極２４１及び第二電極２４２が設けられ、第一電極２４１は露出された第一半導体層１２１に形成され、第二電極２４２は第二半導体層１２３に形成される。第一電極２４１は第一延在部２４１１を有し、第二電極２４２は第二延在部２４２１を有する。更に、複数の半導体ユニットにおいて、一つの半導体ユニットの第一電極２４１は第一電極パッド２４１２を含み、別の一つの半導体ユニットの第二電極２４２は第二電極パッド２４２２を含む。
本実施例において、光電素子２０の寸法は８５×８５ｍｉｌ２であり、駆動電圧は７２Ｖであり、個々の半導体ユニットの面積はほぼ同様であり、上記の式（数１を参照）によって、光電素子２０は２３個の半導体ユニットを含み、それぞれ行２０５、２０６、２０７、２０８及び２０９に配置されている。第一行２０５には第一方向に沿って直列につながる五個の半導体ユニット２５１、２５２、２５３、２５４及び２５５を有し、電極の配置構造は光電素子１０の第一行１０５の半導体ユニットにある電極配置構造と等しい。第二行２０６には第二方向に沿って直列につながる四個の半導体ユニット２６１、２６２、２６３及び２６４を有し、電極の配置構造は光電素子１０の第三行１０７の半導体ユニットにある電極配置構造と等しい。第三行２０７には第一方向に沿って直列につながる五個の半導体ユニット２７１、２７２、２７３、２７４及び２７５を有し、電極の配置構造は光電素子１０の第一行１０５の半導体ユニットにある電極配置構造と等しい。第四行２０８には第二方向に沿って直列につながる四個の半導体ユニット２８１、２８２、２８３及び２８４を有し、電極の配置構造は光電素子１０の第三行１０７の半導体ユニットにある電極配置構造と等しい。第五行２０９には第一方向に沿って直列につながる五個の半導体ユニット２９１、２９２、２９３、２９４及び２９５を有し、電極の配置構造は光電素子１０の第一行１０５の半導体ユニットにある電極配置構造と等しい。
第二行２０６及び第四行２０８において、半導体ユニットの形状は長方形で、他の行にある半導体ユニットの形状と異なる。図５及び図６を参照するに、第一行２０５、第三行２０７及び第五行２０９の半導体ユニットの電極配置構造は、半導体ユニット２５１、２５５、２７１、２７５、２９１及び２９５の電極を除いて、他の半導体ユニットの電極配置構造がほぼ類似し、第二行２０６及び第四行２０８の半導体ユニットの電極配置構造は、半導体ユニット２６１、２６４、２８１及び２８４の電極を除いて、他の半導体ユニットの電極配置構造がほぼ類似する。第一延在部２４１１は第一曲線延在部２４１１ａを含み、第二延在部２４２１は第二曲線延在部２４２１ａを含む。行２０５、２０７及び２０９の半導体ユニットにおいて、第二延在部２４２１は更に直線延在部２４２１ｂを含む。第一曲線延在部２４１１ａ及び第二曲線延在部２４２１ａは、半導体ユニットのいずれかの一辺にも平行しない。第一行２０５、第三行２０７及び第五行２０９の半導体ユニットの第一延在部２４１１は第一半導体層１２１に設けられ、半導体ユニットの第一辺から第一辺に相対する第二辺へ延び、第二延在部２４２１は半導体ユニットの第二辺から第一辺へ延びる。第二行２０６及び第四行２０８の半導体ユニット上の第一延在部２４１１は、半導体ユニットの第二辺から第一辺へ延び、第二延在部２４２１は半導体ユニットの第一辺から第二辺へ延びる。本実施例において、第二延在部２４２１は大体半導体ユニットの縁に近接して設けられ、第一延在部２４１１は半導体ユニットに配置されて、第一半導体層と電気接続されている。さらに、延在部は第一曲線延在部２４１１ａから延びて形成された二級延在部２４１１ｃを有して、電流分散を増加することができる。
第一電極パッド２４１２及び第二電極パッド２４２２はそれぞれ半導体ユニット２５５及び２９１に形成され、第一電極パッド２４１２は半導体ユニット２５５の第一延在部２４１１と接続し、第二電極パッド２４２２は半導体ユニット２９１の第二延在部２４２１と接続する。電極パッドはボンディング用として、それぞれ基板２１のコーナー領域にある異なる半導体ユニットに配置される。
本実施例において、連結部２４３は第一行２０５、第三行２０７及び第五行２０９で半導体ユニットを第一方向へ直列させ、第二行２０６及び第四行２０８で半導体ユニットを逆方向としての第二方向へ直列させる。各行の間は、連結部２４３を介して半導体ユニット２５１と２６１、２６４と２７５、２７１と２８１及び２８４と２９５を直列につなぐ。第一行２０５、第三行２０７及び第五行２０９において、二つ毎の半導体ユニットの間に二つの連結部２４３が存在し、第二行２０６及び第四行２０８において、二つ毎の半導体ユニットの間に一つの連結部２４３が存在する。図７は図５に示された光電素子２０の等価回路図である。
図８は本発明の第三実施例による光電素子３０の上面図である。図８、図９を参照するに、光電素子３０は基板３１に形成された複数の半導体ユニットを含み、第一電極３４１、第二電極３４２及び連結部３４３が半導体ユニットに形成される。半導体ユニットは第一半導体層１２１と、第二半導体層１２３と、第一半導体層１２１及び第二半導体層１２３の間に設けられた活性領域１２２を含む。また、複数の隔溝３１１が各半導体ユニットの間に形成される。光電素子３０には複数の第一電極３４１及び第二電極３４２が設けられ、第一電極３４１は第一延在部３４１１を有し、半導体ユニット３５５以外の半導体ユニットに形成され、第二電極３４２は第二延在部３４２１を有する。更に、半導体ユニット３５５上の第一電極３４１は第一電極パッド３４１２を含み、半導体ユニット３９１上の第二電極３４２は第二電極パッド３４２２を含む。本実施例において、光電素子３０の寸法は５０×５０ｍｉｌ２であり、駆動電圧は７２Ｖであり、半導体ユニットの駆動電圧は３Ｖであり、各半導体ユニットの面積はほぼ同様である。光電素子３０は２３個の半導体ユニットを含み、それぞれ行３０５、３０６、３０７、３０８及び３０９に配置されている。第一行３０５には第一方向に沿って直列につながる五個の半導体ユニット３５１、３５２、３５３、３５４及び３５５を有し、第二行３０６には第二方向に沿って直列につながる四個の半導体ユニット３６１、３６２、３６３及び３６４を有し、第三行３０７には第一方向に沿って直列につながる五個の半導体ユニット３７１、３７２、３７３、３７４及び３７５を有し、第四行３０８には第二方向に沿って直列につながる四個の半導体ユニット３８１、３８２、３８３及び３８４を有し、第五行３０９には第一方向に沿って直列につながる五個の半導体ユニット３９１、３９２、３９３、３９４及び３９５を有する。
第二行３０６及び第四行３０８において、半導体ユニットの形状は他の行にある半導体ユニットの形状と異なる。図８及び図９を参照するに、第一行３０５、第三行３０７及び第五行３０９の半導体ユニットの電極配置構造は、半導体ユニット３５１、３５５、３７１、３７５、３９１及び３９５の電極を除いて、他の半導体ユニットの電極配置構造がほぼ類似し、第二行３０６及び第四行３０８の半導体ユニットの電極配置構造は、半導体ユニット３６１、３６４、３８１及び３８４の電極を除いて、他の半導体ユニットの電極配置構造がほぼ類似する。第一延在部３４１１は、基板３１の周囲に近接する半導体ユニット３６１、３７５、３８１、３９１及び３９５に設けられた曲線延在部３４１１ａであり、他の半導体ユニットに設けられた直線延在部３４１１ｂでもある。第二延在部３４２１は曲線延在部である。 第一行３０５、第三行３０７及び第五行３０９において、半導体ユニット３７５、３９５を除く他の半導体ユニットの第一延在部３４１１は、半導体ユニットの第一辺から第一辺に相対する第二辺へ延び、第二延在部３４２１は半導体ユニットの第二辺から第一辺へ延びる。半導体ユニット３７５及び３９５の第一延在部３４１１は半導体ユニットの第三辺から第二辺へ延びる。第二行３０６及び第四行３０８において、半導体ユニット３６１及び３８１を除くほかの半導体ユニットの第一延在部３４１１は、半導体ユニットの第二辺から第一辺へ延び、第二延在部３４２１は半導体ユニットの第一辺から第二辺へ延びる。半導体ユニット３６１及び３８１の第一延在部３４１１は半導体ユニット３６１及び３８１の第三辺から第一辺へ延びる。第一延在部３４１１の曲線延在部及び第二延在部３４２１は半導体ユニットのいずれかの一辺にも平行しない。本実施例において、第二延在部３４２１は大体半導体ユニットの縁に近接して設けられ、第一延在部３４１１は半導体ユニットに配置されて、第一半導体層と電気接続されている。さらに、延在部は曲線延在部３４１１ａ及び直線延在部３４１１ｂから延びて形成された二級延在部３４１１ｃを有して、電流分散を増加することができる。
第一電極パッド３４１２及び第二電極パッド３４２２はそれぞれ半導体ユニット３５５及び３９１に形成され、第二電極パッド３４２２は半導体ユニット３９１の第二延在部３４２１と接続する。電極パッドはワイヤボンディング（ｗｉｒｅ ｂｏｎｄｉｎｇ）又はフリップチップ型ボンディング（ｆｌｉｐ ｃｈｉｐ ｔｙｐｅ ｂｏｎｄｉｎｇ）に用いられ、それぞれ基板３１のコーナー領域にある異なる半導体ユニットに配置される。
本実施例において、連結部３４３は第一行３０５、第三行３０７及び第五行３０９で半導体ユニットを第一方向へ直列させ、第二行３０６及び第四行３０８で半導体ユニットを逆方向としての第二方向へ直列させる。各行の間は、連結部３４３を介して半導体ユニット３５１と３６１、３６４と３７５、３７１と３８１及び３８４と３９５を直列につなぐ。二つ毎の半導体ユニットの間に一つの連結部３４３が存在する。図１０は図８に示された光電素子３０の等価回路図である。
図１１は本発明の第四実施例による光電素子４０の上面図である。図１１、図１２を参照するに、光電素子４０は基板４１に形成された複数の半導体ユニットを含み、第一電極４４１、第二電極４４２及び連結部４４３が半導体ユニットに形成される。半導体ユニットは第一半導体層１２１と、第二半導体層１２３と、第一半導体層１２１及び第二半導体層１２３の間に設けられた活性領域１２２を含む。また、複数の隔溝４１１が各半導体ユニットの間に形成される。光電素子４０には複数の第一電極４４１及び第二電極４４２が設けられ、第一電極４４１は第一延在部４４１１を有し、半導体ユニット４５５以外の半導体ユニットに形成され、半導体ユニット４７１以外の半導体ユニットに形成された第二電極４４２は第二延在部４４２１を有する。更に、半導体ユニット４５５上の第一電極４４１は第一電極パッド４４１２を含み、半導体ユニット４７１上の第二電極４４２は第二電極パッド４４２２を含む。 本実施例において、光電素子４０の寸法は４５×４５ｍｉｌ２であり、駆動電圧は４８Ｖであり、半導体ユニットの駆動電圧は３Ｖである。上記の式によって、光電素子４０は１６個の半導体ユニットを含み、それぞれ行４０５、４０６及び４０７に配置されている。第一行４０５には第一方向に沿って直列につながる五個の半導体ユニット４５１、４５２、４５３、４５４及び４５５を有し、第二行４０６には第二方向に沿って直列につながる六個の半導体ユニット４６１、４６２、４６３、４６４、４６５及び４６６を有し、第三行４０７には第一方向に沿って直列につながる五個の半導体ユニット４７１、４７２、４７３、４７４及び４７５を有する。
第二行４０６にある半導体ユニットの形状は他の行にある半導体ユニットの形状と異なる。図１１及び図１２を参照するに、第一行４０５及び第三行４０７の半導体ユニットの電極配置構造は、半導体ユニット４５１、４５５、４７１及び４７５上の電極を除いて、他の半導体ユニットの電極配置構造がほぼ類似する。第一延在部４４１１は直線延在部４４１１ａ及び二級延在部４４１１ｃを含み、全ての第二延在部４４２１は曲線の延在部である。第一行４０５及び第三行４０７にある半導体ユニットの第一延在部４４１１は、半導体ユニットの第一辺から第一辺に隣接する第三辺及び第四辺へ延び、第二延在部４４２１は半導体ユニットの第二辺から第三辺及び第四辺へ延びる。第二行４０６にある半導体ユニット上の第一延在部４４１１は、半導体ユニットの第二辺から第三辺及び第四辺へ延び、第二延在部４４２１は半導体ユニットの第一辺から第三辺及び第四辺へ延びる。曲線延在部４４１１及び４４２１は半導体ユニットのいずれかの一辺にも平行しない。
第一電極パッド４４１２及び第二電極パッド４４２２はそれぞれ半導体ユニット４５５及び４７１に形成され、連結部４４３は半導体ユニットを直列につなぐ。図１３は図１１に示された光電素子４０の等価回路図である。 図１４は本発明の第五実施例による光電素子５０の上面図である。図１５は光電素子５０の３Ｄ斜視図である。光電素子５０の寸法は４０×４０ｍｉｌ２であり、駆動電圧は３６Ｖであり、半導体ユニットの駆動電圧は約３Ｖである。式（数１を参照）によって、本実施例で、光電素子５０は１１個の半導体ユニットを含み、それぞれ行５０５、５０６及び５０７に配置されている。第一行５０５には第一方向に沿って直列につながる四個の半導体ユニット５５１、５５２、５５３及び５５４を有し、第二行５０６には第二方向に沿って直列につながる三個の半導体ユニット５６１、５６２及び５６３を有し、第三行５０７には第一方向に沿って直列につながる四個の半導体ユニット５７１、５７２、５７３及び５７４を有する。第一延在部５４１１を有する第一電極５４１は半導体ユニット５５４以外の半導体ユニットに形成され、第二延在部５４２１を有する第二電極５４２は全ての半導体ユニットに形成される。半導体ユニット５５４上の第一電極５４１は第一電極パッド５４１２を含み、半導体ユニット５７１上の第二電極５４２は第二電極パッド５４２２を含む。連結部５４３は半導体ユニットを直列につなぐ。図１６は図１４に示された光電素子５０の等価回路図である。
図１７は本発明の第六実施例による光電素子６０の上面図である。図１８は光電素子６０の３Ｄ斜視図である。光電素子６０の寸法は１２０×１２０ｍｉｌ２であり、駆動電圧は２４Ｖであり、半導体ユニットの駆動電圧は約３Ｖである。式（数２を参照）によって、本実施例で、光電素子６０は８個の半導体ユニットを含み、それぞれ行６０５、６０６及び６０７に配置されている。第一行６０５には第一方向に沿って直列につながる二個の半導体ユニット６５１及び６５２を有し、第二行６０６には第二方向に沿って直列につながる四個の半導体ユニット６６１、６６２、６６３及び６６４を有し、第三行６０７には第一方向に沿って直列につながる二個の半導体ユニット６７１及び６７２を有する。第一電極６４１は第一延在部６４１１を有し、第二電極６４２は第二延在部６４２１を有する。さらに、複数の半導体ユニットの中、一つの半導体ユニットにある第一電極６４１は二つの第一電極パッド６４１２を有し、別の一つの半導体ユニットにある第二電極６４２は二つの第二電極パッド６４２２を有する。連結部６４３は半導体ユニットを直列につなぐ。図１９は図１７に示された光電素子６０の等価回路図である。
図２０は本発明の第七実施例による光電素子７０の上面図である。図２１は光電素子７０の３Ｄ斜視図である。光電素子７０の寸法は１２０×１２０ｍｉｌ２であり、駆動電圧は２４Ｖであり、半導体ユニットの駆動電圧は約３Ｖである。式（数１を参照）によって、本実施例で、光電素子７０は７個の半導体ユニットを含み、それぞれ行７０５、７０６及び７０７に配置されている。第一行７０５には第一方向に沿って直列につながる二個の半導体ユニット７５１及び７５２を有し、第二行７０６には第二方向に沿って直列につながる三個の半導体ユニット７６１、７６２及び７６３を有し、第三行７０７には第一方向に沿って直列につながる二個の半導体ユニット７７１及び７７２を有する。第一電極７４１は第一延在部７４１１を有し、第二電極７４２は第二延在部７４２１を有する。さらに、複数の半導体ユニットの中、一つの半導体ユニットにある第一電極７４１は二つの第一電極パッド７４１２を有し、別の一つの半導体ユニットにある第二電極７４２は二つの第二電極パッド７４２２を有する。連結部７４３は半導体ユニットを直列につなぐ。図２２は図２０に示された光電素子７０の等価回路図である。
図２３は本発明の第八実施例による光電素子８０の上面図である。図２４は光電素子８０の３Ｄ斜視図である。光電素子８０の寸法は８５×８５ｍｉｌ２であり、駆動電圧は１４４Ｖであり、半導体ユニットの駆動電圧は約３Ｖである。式（数２を参照）によって、本実施例で、光電素子８０は４８個の半導体ユニットを含み、それぞれ行８０１、８０２、８０３、８０４、８０５、８０６及び８０７に配置されている。行８０１、８０３、８０５及び８０７には第一方向に沿って直列につながる七個の半導体ユニットを有し、行８０２及び８０６には第二方向に沿って直列につながる七個の半導体ユニットを有し、第四行８０４には第一方向に沿って直列につながる六個の半導体ユニットを有する。複数の半導体ユニットの中、一つの半導体ユニットにある第一電極８４１は半導体ユニット８１１の第一半導体層１２１に位置する第一電極パッド８４１２を含み、半導体ユニット８７１にある第二電極８４２は第二半導体層１２３に位置する第二電極パッド８４２２を含む。さらに、第一延在部８４１１を有する第一電極８４１は、第一電極パッド８４１２が位置した半導体ユニット以外の半導体ユニットに位置し、第二延在部８４２１を有する第二電極８４２は全ての半導体ユニットに位置する。連結部８４３は半導体ユニットを直列につなぐ。第一電極パッド８４１２が位置する半導体ユニット８１１上の第二電極８４２は第二半導体層１２３に位置し、連結部８４３を介して半導体ユニット８１２の第一電極８４１に連結される。第二電極パッド８４２２が位置する半導体ユニット８７１上の第一電極８４１は第一半導体層１２１に位置し、連結部８４３を介して半導体ユニット８７２の第二電極８４２に連結される。
図２５は本発明の第九実施例による光電素子９０の上面図である。光電素子９０は４８個の半導体ユニットを含み、それぞれ行８０１、８０２、８０３、８０４、８０５、８０６及び８０７に配置されている。本実施例の光電素子９０は、その形状及び電極配置構造が光電素子８０と類似するが、第一電極パッド９４１２は半導体ユニット８１１の第二半導体層１２３に形成され、連結部８４３を介して半導体ユニット８１２の第一電極８４１と直列につながり、第二電極パッド９４２２は半導体ユニット８７１の第二半導体層１２３に形成され、連結部８４３を介して半導体ユニット８７２の第二電極８４２と直列につながる点で光電素子８０と相違する。ある外部電源から電流を供給し、第二電極パッド９４２２から入力して更に第一電極パッド９４１２から出力する場合、第二電極パッド９４２２の下の半導体ユニット８７１の抵抗が連結部８４３及び半導体ユニット８１２の第一電極８４１の直列接続抵抗より大きいため、電流は直接第二電極パッド９４２２から連結部８４３を経由して半導体ユニット８１２の第一電極８４１に流れ、半導体ユニット８７１の下の第一半導体層１２１、活性領域１２２及び第二半導体層１２３に流れない。同様な電流は、半導体ユニット８１２の第一電極８４１まで流れ、連結部８４３を経由して第一電極パッド９４１２に流れた後、半導体ユニット８１１の下方の第一半導体層１２１、活性領域１２２及び第二半導体層１２３に流れず、直接外部電源に出力される。従って、第一電極パッド９４１２及び第二電極パッド９４２２の下方の半導体ユニット８１１及び８７１には光が生じない。電極パッド及び下方の半導体ユニットを更に電気的に絶縁するために、電極パッド及び半導体ユニットの間に絶縁層が形成され、大電流によって電極パッドの下方にある半導体層を電流が突き抜けて短路になることを避ける。
第一電極パッド９４１２及び第二電極パッド９４２２の下方の半導体ユニットが発光しないため、第一電極パッド９４１２の面積は半導体ユニット８１１の面積とほぼ同様に形成され、第二電極パッド９４２２の面積は半導体ユニット８７１の面積とほぼ同様に形成されて、ワイヤー工程の歩留まりを向上させることができる。一方、光電素子９０において、第一電極パッド９４１２は光電素子８０中の第二電極パッド８４２２と組み合わせることができる。この場合、第一電極パッド９４１２は半導体ユニット８１１の第二半導体層１２３を全体的に覆うように形成され、第二電極パッド８４２２は半導体ユニット８７１の一部第二半導体層１２３に形成される。第一電極パッド９４１２の下方にある半導体ユニットには電流が流れないため、発光しない。第二電極パッド８４２２が位置する半導体ユニット８７１上の第一電極８４１は、連結部８４３を介して半導体ユニット８７２の第二電極８４２と連結され、電流が流れると、第二電極パッド８４２２が位置する半導体ユニット８７１は発光する。同様に、光電素子９０において、第二電極パッド９４２２は光電素子８０中の第一電極パッド８４１２と組み合わせることができる。この場合、第一電極パッド８４１２は半導体ユニット８１１の一部第一半導体層１２１に位置され、第二電極パッド９４２２は半導体ユニット８７１の第二半導体層１２３を全体的に覆うように形成される。第一電極パッドが位置する半導体ユニット８１１上の第二電極８４２は、連結部８４３を介して半導体ユニット８１２の第一電極８４１と連結され、電流が流れると、第一電極パッド８４２２が位置する半導体ユニット８１１は発光する。しかし、第二電極パッド９４２２に流れる電流は半導体ユニット８７１の活性領域１２２を通らず、直接連結部８４３を介して半導体ユニット８７２に流れるため、第二電極パッド９４２２が位置する半導体ユニット８７１は発光しない。
第一半導体層、活性層及び第二半導体層の材料は、Ｇａ、Ａｌ、Ｉｎ、Ａｓ、Ｐ、Ｎ及びＳｉから構成された群から選択された一つ又は複数の元素を含み、例えば、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＧａＩｎＮ、ＧａＰ、ＧａＡｓ、ＧａＡｓＰ、ＧａＮＡｓ又はＳｉである。基板の材料は、サファイア、ＧａＡｓ、ＧａＰ、ＳｉＣ、ＺｎＯ、ＧａＮ、ＡｌＮ、Ｃｕ又はＳｉを含む。
上記に挙げられた各実施例は、本発明を説明するためのものであり、本発明の範囲を制限するものではない。本発明に対して行った各種変更と修飾は、依然として本発明の範囲に属する。
１０、２０、３０、４０、５０、６０、７０、８０、９０ 光電素子
１１、２１、３１、４１、５１、６１、７１、８１ 基板
１４１、２４１、３４１、４４１、５４１、６４１、７４１、８４１ 第一電極
１４２、２４２、３４２、４４２、５４２、６４２、７４２、８４２ 第二電極
１４３、２４３、３４３、４４３、５４３、６４３、７４３、８４３ 連結部
１２１ 第一半導体層
１２３ 第二半導体層
１２２ 活性領域
１７０ スロット
１１１、３１１ 隔溝
１４１１、２４１１、３４１１、４４１１、５４１１、６４１１、７４１１、８４１１ 第一延在部
１４２１、２４２１、３４２１、４４２１、５４２１、６４２１、７４２１、８４２１ 第二延在部
１４１２、２４１２、３４１２、４４１２、５４１２、６４１２、７４１２、８４１２、９４１２ 第一電極パット
１４２２、２４２２、３４２２、４４２２、５４２２、６４２２、７４２２、８４２２、９４２２ 第二電極パット
１０５〜１０９、２０５〜２０９、３０５〜３０９、４０５〜４０７、５０５〜５０７、６０５〜６０７、７０５〜７０７、８０１〜８０７ 行
１５１〜１５５、１６１〜１６５、１７１〜１７４、１８１〜１８５、１９１〜１９５、２５１〜２５５、２６１〜２６４、２７１〜２７５、２８１〜２８４、２９１〜２９５、３５１〜３５５、３６１〜３６４、３７１〜３７５、３８１〜３８４、３９１〜３９５、４５１〜４５５、４６１〜４６６、４７１〜４７５、５５１〜５５４、５６１〜５６３、５７１〜５７４、６５１〜６５２、６６１〜６６４、６７１〜６７２、７５１〜７５２、７６１〜７６２、７６９、７７１〜７７２、８１１〜８１２、８７１〜８７２ 半導体ユニット
１４１１ａ、２４１１ａ 第一曲線延在部
１４２１ａ、２４２１ａ 第二曲線延在部
１４２１ｂ、２４２１ｂ、３４１１ｂ、４４１１ａ 直線延在部
１４１１ｃ、１４２１ｃ、２４１１ｃ、３４１１ｃ、４４１１ｃ 二級延在部
３４１１ａ 曲線延在部

Claims (10)

  1. 光電素子であって、
    基板；
    第一方向に沿って前記基板に順に配置されて矩形の形状を成す複数の半導体ユニットであって、前記光電素子は、第一辺及び該第一辺に対向する第二辺を含み、前記第一辺及び前記第二辺は、前記第一方向に平行であり、前記複数の半導体ユニットは、第一半導体ユニット(761)、第二半導体ユニット(762)、及び第三半導体ユニット(763)を含み、前記第二半導体ユニット(762)は、前記第一半導体ユニット(761)と前記第三半導体ユニット(763)との間に位置し、前記複数の半導体ユニットの各々は、第一半導体層及び第二半導体層を含む、複数の半導体ユニット；
    前記複数の第一半導体層にそれぞれ位置する第一電極(741)であって、前記第一電極(741)は、前記複数の第一半導体層にそれぞれ位置する第一延在部を含み、前記第一延在部は、前記第一方向に平行でない長さが、前記第一方向に平行な長さによりも大きい、第一電極(741)；
    前記複数の第二半導体層にそれぞれ位置する第二電極(742)であって、前記第二電極(742)は、前記複数の第二半導体層にそれぞれ位置し、且つ互いに接続される複数の第二延在部を含み、前記複数の第二延在部は、前記第一延在部の両側に位置する、第二電極(742)；及び
    前記第一半導体ユニット(761)と前記第二半導体ユニット(762)との間に位置する第一連結部、及び前記第二半導体ユニット(762)と前記第三半導体ユニット(763)との間に位置する第二連結部を含む複数の連結部を含み、
    前記第一連結部は、前記第一方向に沿って前記第一半導体ユニット(761)の前記第二半導体層から前記第二半導体ユニット(762)の前記第一半導体層に延在し、前記第二連結部は、前記第一方向に沿って前記第二半導体ユニット(762)の前記第二半導体層から前記第三半導体ユニット(763)の前記第一半導体層に延在し、
    前記光電素子の上面図において、前記第一連結部は、前記光電素子の前記第二辺よりも、前記光電素子の前記第一辺に近接し、第二連結部は、前記光電素子の前記第一辺よりも、前記光電素子の前記第二辺に近接し、
    各前記半導体ユニットに位置する前記第二電極(742)は、前記第一連結部よりも前記第一辺に近接する一部、及び前記第二連結部によりも前記第二辺に近接する他の一部を含み、
    前記第一連結部及び前記第二連結部は、ともに、前記第一辺と前記第二辺との間に位置し、前記第一半導体ユニット(761)及び前記第二半導体ユニット(762)間は、１つのみの第一連結部を有し、前記第二半導体ユニット(762)及び前記第三半導体ユニット(763)間は、１つのみの第二連結部を有する、光電素子。
  2. 請求項1に記載の光電素子であって、さらに、
    前記第一半導体ユニット(761)に位置する第三連結部(743)であって、前記第三連結部及び前記第一連結部は、それぞれ、前記第一半導体ユニット(761)の対角線上の両端点に近接する、第三連結部(743)；及び
    前記第三半導体ユニット(763)に位置する第四連結部であって、前記第四連結部及び前記第二連結部は、それぞれ、前記第三半導体ユニット(763)の対角線上の両端点に近接する、光電素子。
  3. 請求項1に記載の光電素子であって、
    前記第一半導体ユニット(761)、前記第二半導体ユニット(762)、及び前記第三半導体ユニット(763)は、同じ矩形の形状を有する、光電素子。
  4. 請求項1に記載の光電素子であって、
    前記第一半導体ユニット(761)、前記第二半導体ユニット(762)、及び前記第三半導体ユニット(763)は、同じ面積を有する、光電素子。
  5. 請求項1に記載の光電素子であって、
    前記第一半導体ユニット及び前記第三半導体ユニットに位置する前記第一電極は、同じ電極パターンを有し、又は、前記第一半導体ユニット及び前記第三半導体ユニットに位置する前記第二電極は、同じ電極パターンを有する、光電素子。
  6. 光電素子であって、
    基板；
    第一方向に沿って前記基板に配置されて矩形の形状を成す複数の半導体ユニットであって、前記光電素子は、第一辺及び該第一辺に対向する第二辺を含み、前記第一辺及び前記第二辺は、前記第一方向に平行であり、前記複数の半導体ユニットは、第一半導体ユニット(761)、第二半導体ユニット(762)、及び第三半導体ユニット(763)を含み、前記複数の半導体ユニットの各々は、第一半導体層及び第二半導体層を含み、前記複数の半導体ユニットの各々は、複数の長辺、複数の短辺、及び複数のコーナーを含み，前記複数の長辺の各々は、前記複数の短辺の各々の辺長よりも長い辺長を有し、前記複数の短辺は、前記第一方向に平行であり、前記複数の長辺は、前記第一方向に垂直であり、前記複数のコーナーの各々は、前記複数の長辺及び前記複数の短辺のうちの隣接する２つのものにより形成され、前記第二半導体ユニット(762)の前記複数のコーナーにおける前記第一半導体層及び前記第二半導体層は、除去されない、複数の半導体ユニット；
    前記複数の半導体ユニットのうちの隣接する２つの間に位置する隔溝；
    前記複数の第一半導体層にそれぞれ位置する第一延在部を含む第一電極(741)であって、前記第一延在部の、前記第一方向に平行でない長さは、前記第一方向に平行である長さよりも大きい、第一電極(741)；
    前記複数の第二半導体層にそれぞれ位置し、且つ互いに接続される複数の第二延在部を含む第二電極(742)であって、前記複数の第二延在部は、前記第一延在部の両側に位置する、第二電極(742)；
    前記第一半導体ユニットと前記第二半導体ユニットとの間に位置する第一連結部であって、前記第一連結部は、前記第一方向に沿って前記第一半導体ユニット(761)の前記第二半導体層から前記第二半導体ユニット(762)の前記第一半導体層に延在する、第一連結部；及び
    前記第二半導体ユニット(762)と前記第三半導体ユニット(763)との間に位置する第二連結部であって、前記第二連結部は、前記第一方向に沿って前記第二半導体ユニット(762)の前記第二半導体層から前記第三半導体ユニット(763)の前記第一半導体層に延在する、第二連結部を含み、
    前記光電素子の上面図において、前記第一連結部は、前記光電素子の前記第二辺よりも、前記光電素子の前記第一辺に近接し、前記第二連結部は、前記光電素子の前記第一辺よりも、前記光電素子の前記第二辺に近接し、前記第一連結部及び前記第一辺間は、距離を有し、前記第二連結部及び前記第二辺間は、距離を有し、前記第一連結部及び前記第二連結部は、ともに、前記第一辺と前記第二辺との間に位置する、光電素子。
  7. 請求項1に記載の光電素子であって、
    前記第一半導体ユニット、前記第二半導体ユニット、及び前記第三半導体ユニットの各々は、長辺及び短辺を有し、前記長辺は、前記短辺の辺長よりも大きい辺長を有し、前記短辺は、前記第一方向に平行であり、前記長辺は、前記第一方向に垂直である、光電素子。
  8. 請求項7に記載の光電素子であって、
    前記第一連結部は、前記第一半導体ユニット(761)の前記長辺と、前記第二半導体ユニット(762)の前記長辺との間に位置し、前記第二連結部は、前記第二半導体ユニット(762)の前記長辺と、前記第三半導体ユニット(763)の前記長辺との間に位置する、光電素子。
  9. 請求項6に記載の光電素子であって、
    前記第一連結部は、前記第一延在部の幅よりも大きい幅を有し、又は、前記第二連結部は、前記第二延在部の幅よりも大きい幅を有する、光電素子。
  10. 請求項1に記載の光電素子であって、さらに、
    前記複数の半導体ユニットの間に位置し、且つ前記基板を露出させる隔溝を含み、前記第一連結部及び前記第二連結部は、前記隔溝における前記基板に位置する、光電素子。
JP2017232335A 2009-10-20 2017-12-04 光電素子 Active JP6679559B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
TW98305006 2009-10-20
TW99300687 2010-02-10
US12/830,059 2010-07-02
US12/830,059 US9324691B2 (en) 2009-10-20 2010-07-02 Optoelectronic device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015195552A Division JP6255372B2 (ja) 2010-07-02 2015-10-01 光電素子

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020047220A Division JP7001728B2 (ja) 2010-07-02 2020-03-18 光電素子

Publications (2)

Publication Number Publication Date
JP2018029217A JP2018029217A (ja) 2018-02-22
JP6679559B2 true JP6679559B2 (ja) 2020-04-15

Family

ID=43878620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017232335A Active JP6679559B2 (ja) 2009-10-20 2017-12-04 光電素子

Country Status (2)

Country Link
US (4) US9324691B2 (ja)
JP (1) JP6679559B2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI533474B (zh) * 2009-10-20 2016-05-11 晶元光電股份有限公司 光電元件
KR101093120B1 (ko) * 2009-11-16 2011-12-13 서울옵토디바이스주식회사 전류분산을 위한 전극 연장부들을 갖는 발광 다이오드
KR101625125B1 (ko) * 2009-12-29 2016-05-27 서울바이오시스 주식회사 전극 연장부들을 갖는 발광 다이오드
US10388690B2 (en) 2012-08-07 2019-08-20 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
DE202013012470U1 (de) * 2012-09-07 2017-01-12 Seoul Viosys Co., Ltd. Leuchtdiodenarray auf WAFER-Ebene
KR20140059985A (ko) 2012-11-09 2014-05-19 엘지이노텍 주식회사 발광소자
KR102087935B1 (ko) * 2012-12-27 2020-03-11 엘지이노텍 주식회사 발광 소자
KR101992366B1 (ko) * 2012-12-27 2019-06-24 엘지이노텍 주식회사 발광 소자
TWI597864B (zh) 2013-08-27 2017-09-01 晶元光電股份有限公司 具有複數個發光結構之發光元件
USD719112S1 (en) * 2013-11-22 2014-12-09 Epistar Corporation Light-emitting diode device
TWI597872B (zh) * 2013-11-25 2017-09-01 晶元光電股份有限公司 發光二極體元件
US20150263256A1 (en) * 2014-03-14 2015-09-17 Epistar Corporation Light-emitting array
JP6351520B2 (ja) * 2014-08-07 2018-07-04 株式会社東芝 半導体発光素子
TWD172675S (zh) * 2014-12-19 2015-12-21 晶元光電股份有限公司 發光二極體陣列之部分
TWD175295S (zh) 2015-02-16 2016-05-01 晶元光電股份有限公司 發光二極體陣列之部分
USD770401S1 (en) * 2015-02-23 2016-11-01 Seoul Viosys Co., Ltd. Light emitting diode
US9905729B2 (en) * 2015-03-27 2018-02-27 Seoul Viosys Co., Ltd. Light emitting diode
TWD178892S (zh) * 2015-11-17 2016-10-11 晶元光電股份有限公司 發光二極體陣列之部分
WO2017119730A1 (ko) * 2016-01-05 2017-07-13 엘지이노텍(주) 발광 소자
TWD182762S (zh) 2016-02-24 2017-05-01 晶元光電股份有限公司 發光二極體陣列之部分
TWD181298S (zh) * 2016-03-04 2017-02-11 晶元光電股份有限公司 發光二極體陣列之部分
KR102480220B1 (ko) 2016-04-08 2022-12-26 삼성전자주식회사 발광 다이오드 모듈 및 이를 구비한 디스플레이 패널
TWD181129S (zh) * 2016-05-11 2017-02-01 晶元光電股份有限公司 發光二極體陣列之部分
KR101987196B1 (ko) 2016-06-14 2019-06-11 삼성디스플레이 주식회사 픽셀 구조체, 픽셀 구조체를 포함하는 표시장치 및 그 제조 방법
US10615094B2 (en) * 2017-01-28 2020-04-07 Zhanming LI High power gallium nitride devices and structures
TWD190563S (zh) * 2017-06-23 2018-05-21 晶元光電股份有限公司 發光二極體陣列之部分
US10561029B1 (en) * 2019-04-10 2020-02-11 Innolux Corporation Electronic device
JP7014973B2 (ja) * 2019-08-28 2022-02-02 日亜化学工業株式会社 発光装置
TWI818070B (zh) * 2019-08-30 2023-10-11 晶元光電股份有限公司 發光元件及其製造方法
CN110796957B (zh) * 2019-11-26 2022-01-04 武汉华星光电半导体显示技术有限公司 一种柔性显示面板及显示装置
KR20210144483A (ko) 2020-05-22 2021-11-30 삼성전자주식회사 발광 장치 및 운송 수단용 헤드램프
JP2022086655A (ja) * 2020-11-30 2022-06-09 聯嘉光電股▲ふん▼有限公司 発光ダイオードのチップ構造

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS579233B2 (ja) * 1973-10-17 1982-02-20
JP3117281B2 (ja) 1991-05-30 2000-12-11 三井化学株式会社 テトラビニルピラジン化合物、その製造方法、それを用いた電界発光素子
JPH10107316A (ja) * 1996-10-01 1998-04-24 Toyoda Gosei Co Ltd ３族窒化物半導体発光素子
JP3659098B2 (ja) * 1999-11-30 2005-06-15 日亜化学工業株式会社 窒化物半導体発光素子
US6614056B1 (en) * 1999-12-01 2003-09-02 Cree Lighting Company Scalable led with improved current spreading structures
US6486499B1 (en) * 1999-12-22 2002-11-26 Lumileds Lighting U.S., Llc III-nitride light-emitting device with increased light generating capability
US6885035B2 (en) * 1999-12-22 2005-04-26 Lumileds Lighting U.S., Llc Multi-chip semiconductor LED assembly
US6777805B2 (en) * 2000-03-31 2004-08-17 Toyoda Gosei Co., Ltd. Group-III nitride compound semiconductor device
JP4810746B2 (ja) 2000-03-31 2011-11-09 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
US20030047743A1 (en) * 2001-09-04 2003-03-13 Gang Li Semiconductor light emitting device
TW516248B (en) * 2001-12-21 2003-01-01 Epitech Technology Corp Nitride light emitting diode with spiral-shaped metal electrode
JP3822545B2 (ja) * 2002-04-12 2006-09-20 士郎 酒井 発光装置
US7193245B2 (en) * 2003-09-04 2007-03-20 Lumei Optoelectronics Corporation High power, high luminous flux light emitting diode and method of making same
US7034470B2 (en) * 2002-08-07 2006-04-25 Eastman Kodak Company Serially connecting OLED devices for area illumination
KR100697803B1 (ko) * 2002-08-29 2007-03-20 시로 사카이 복수의 발광 소자를 갖는 발광 장치
JP4572604B2 (ja) 2003-06-30 2010-11-04 日亜化学工業株式会社 半導体発光素子及びそれを用いた発光装置
JP4160881B2 (ja) 2003-08-28 2008-10-08 松下電器産業株式会社 半導体発光装置、発光モジュール、照明装置、および半導体発光装置の製造方法
US7675075B2 (en) 2003-08-28 2010-03-09 Panasonic Corporation Semiconductor light emitting device, light emitting module, lighting apparatus, display element and manufacturing method of semiconductor light emitting device
JP4432413B2 (ja) 2003-09-05 2010-03-17 日亜化学工業株式会社 光源装置及び車両用前照灯
KR100631969B1 (ko) * 2005-02-28 2006-10-11 삼성전기주식회사 질화물 반도체 발광소자
US7474681B2 (en) * 2005-05-13 2009-01-06 Industrial Technology Research Institute Alternating current light-emitting device
JP3117281U (ja) * 2005-09-30 2006-01-05 鼎元光電科技股▲ふん▼有限公司 効率の高いマトリックス発光ダイオード素子
KR100730082B1 (ko) * 2005-10-17 2007-06-19 삼성전기주식회사 질화물계 반도체 발광소자
JP4728788B2 (ja) * 2005-12-05 2011-07-20 ローム株式会社 半導体発光素子
US7948770B2 (en) * 2005-12-09 2011-05-24 Industrial Technology Research Institute AC—LED system in single chip with three metal contacts
TWI331406B (en) * 2005-12-14 2010-10-01 Advanced Optoelectronic Tech Single chip with multi-led
DE102006015117A1 (de) 2006-03-31 2007-10-04 Osram Opto Semiconductors Gmbh Optoelektronischer Scheinwerfer, Verfahren zum Herstellen eines optoelektronischen Scheinwerfers und Lumineszenzdiodenchip
KR100833309B1 (ko) * 2006-04-04 2008-05-28 삼성전기주식회사 질화물계 반도체 발광소자
CN102779918B (zh) 2007-02-01 2015-09-02 日亚化学工业株式会社 半导体发光元件
KR100974923B1 (ko) * 2007-03-19 2010-08-10 서울옵토디바이스주식회사 발광 다이오드
KR101025972B1 (ko) * 2008-06-30 2011-03-30 삼성엘이디 주식회사 교류 구동 발광 장치
JP5217787B2 (ja) 2008-08-27 2013-06-19 日亜化学工業株式会社 半導体発光素子
US8963175B2 (en) 2008-11-06 2015-02-24 Samsung Electro-Mechanics Co., Ltd. Light emitting device and method of manufacturing the same
KR101000276B1 (ko) * 2008-12-04 2010-12-10 주식회사 에피밸리 반도체 발광소자
KR101020910B1 (ko) 2008-12-24 2011-03-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
USD619976S1 (en) * 2009-10-12 2010-07-20 Tekcore Co., Ltd. Light-emitting diode
USD644187S1 (en) * 2010-02-10 2011-08-30 Epistar Corporation Light emitting diode array
WO2011115361A2 (ko) * 2010-03-15 2011-09-22 서울옵토디바이스주식회사 복수개의 발광셀들을 갖는 발광 장치
TW201347223A (zh) * 2012-05-08 2013-11-16 Chi Mei Lighting Tech Corp 高壓發光二極體及其製造方法

Also Published As

Publication number Publication date
US20180233630A1 (en) 2018-08-16
US10665756B2 (en) 2020-05-26
US20200006600A1 (en) 2020-01-02
US10418524B2 (en) 2019-09-17
JP2018029217A (ja) 2018-02-22
US20160233385A1 (en) 2016-08-11
US9324691B2 (en) 2016-04-26
US20110089442A1 (en) 2011-04-21
US9985184B2 (en) 2018-05-29

Similar Documents

Publication Publication Date Title
JP6679559B2 (ja) 光電素子
JP7001728B2 (ja) 光電素子
JP5799124B2 (ja) 交流駆動型の発光ダイオード
JP5193048B2 (ja) 垂直に積層された発光ダイオードを有する発光素子
US11587972B2 (en) Wafer level light-emitting diode array
KR20110076319A (ko) 전극 연장부들을 갖는 발광 다이오드
JP2018530924A (ja) 半導体素子、半導体素子パッケージ、およびこれを含む照明システム
JP5125795B2 (ja) 半導体発光素子および発光装置
JP2013012744A (ja) 半導体発光素子パッケージ
KR20130087788A (ko) 히트싱크를 이용하여 방열 효율이 우수한 발광소자
KR101138975B1 (ko) 전파 발광셀 및 반파 발광셀을 갖는 교류용 발광 다이오드
KR101603773B1 (ko) 복수개의 발광셀들을 갖는 발광 다이오드
KR101649267B1 (ko) 복수개의 발광셀들을 갖는 발광 다이오드
TWI610464B (zh) 發光二極體結構
TWI511332B (zh) 發光二極體結構
TW201803155A (zh) 發光二極體結構

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200318

R150 Certificate of patent or registration of utility model

Ref document number: 6679559

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250