JP6640171B2 - 車載電子装置 - Google Patents

Description

関連出願の相互参照

本出願は、（２０１５年４月２１日に出願した）出願番号６２／１５０，４６０、（２０１５年４月２１日に出願した）出願番号６２／１５０，４６６、（２０１５年４月２１日に出願した）出願番号６２／１５０，４６７、（２０１５年４月２１日に出願した）出願番号６２／１５０，４７８、（２０１５年４月２１日に出願した）出願番号６２／１５０，４８４、（２０１５年４月２１日に出願した）出願番号６２／１５０，４９２及び（２０１５年７月１０日に出願した）出願番号６２／１９１，１６４の米国特許仮出願に対する優先権及びその利益を主張する２０１５年９月２５日に出願した米国特許出願第１４／８６５，６７６号の国際出願である。

本明細書に開示する実施例は、車載電子装置等に関するものである。

内燃機関、空気調節装置（エアコン）、ドアミラー、パワーウィンドウ及びワイパーのような種々の車載装置の動作を電子的に制御するために、種々の電子装置が車両（ビークル）に装着（車載）されている。近年では、１台の車両にこのような電子装置が５０〜６０ユニット装備されており、車載電子装置の個数は増大しつつある。コントローラのような電子装置、すなわちＥＣＵ（電子制御ユニット）は車載ＬＡＮ（ローカル・エリア・ネットワーク）のバスに接続され、ＬＩＮ（ローカル・インターコネクト・ネットワーク）、ＣＡＮ（コントローラ・エリア・ネットワーク）又はＣＸＰＩ（クロック・エクステンション・ペリフェラル・インターフェース）、等のようなプロトコルに応じてデータを送受信する。

種々の問題が車載電子装置間でのデータの送受信中に生じるおそれがある。

本発明で開示する実施例は、車載ＬＡＮに対して生じる種々の問題を解決する車載電子装置等に関するものである。

本発明の一例では、車載電子装置が、
ＣＸＰＩ通信ネットワークを介して他の車載電子装置とデータ通信するための第１クロックを発生するように構成した発生ユニットと、
この第１クロックのデューティ幅を調整するように構成した調整ユニットと
を備えるようにする。

本発明の他の例では、車載電子装置が、
ＣＸＰＩ通信ネットワークを介して他の車載電子装置とデータ通信するための第１クロックを発生するように構成した発生ユニットと、
この第１クロックにスペクトラム拡散を行うように構成した調整ユニットと
を備えるようにする。

本発明の更に他の例では、車載電子装置が、
内部クロックを遅延させることにより第１クロックを発生させるように構成した遅延ユニットと、
この内部クロックのスルーレートを増大させることにより第２クロックを発生させるように構成した整形ユニットと、
第１クロックの立上りエッジ及び第２クロックの立下りエッジを有する第３クロックを、第１クロック及び第２クロックに基づいて出力するように構成したスイッチと、
ＣＸＰＩ通信ネットワークを介して他の車載電子装置とデータ通信するのに用いる基準クロックが低レベルになった際に第３クロックを低レベルとするように構成したインターフェースと
を備えるようにする。

本発明の更に他の例では、車載電子装置が、
クロックのサイクルを検出するとともに、このクロックと、このクロックとは別に発生されたデータ信号との間の位相差を検出するように構成した検出ユニットと、
これらサイクル及び位相差に基づいて、このクロックのエッジからシフトしたデータ捕捉タイミングを得るように構成した計算ユニットと、
このデータ捕捉タイミングのタイミングでデータ信号の値を捕捉するとともに、ＣＸＰＩ通信ネットワークを介して他の車載電子装置に送信すべきデータ信号を発生させるように構成した同期ユニットと
を備えるようにする。

本発明の更に他の例では、車載電子装置が、
マスターノードからＣＸＰＩ通信ネットワークを介して符号化された基準クロックを受信し、この基準クロックを復号化し、この基準クロックを第１出力クロックとして出力するために第１モードで動作するか、又は基準クロックを復号化せずに第２出力クロックとして出力するために第２モードで動作するように構成した送受信機と、
この送受信機を第１モードから第２モードに移行させる信号をこの送受信機に送信するとともに、この送受信機から第２出力クロックを受信すると、この送受信機を第２モードから第１モードに移行させる信号をこの送受信機に送信することにより、この送受信機から第１出力クロックを得るように構成した制御ユニットと
を備えるようにする。

本発明の更に他の例では、回路が、
第１クロックと、この第１クロックの周波数よりも遅い周波数を有する第２クロックとの間の位相差を検出するように構成された検出ユニットと、
この位相差と第１及び第２クロックのサイクルとに基づいて、第２クロックのエッジが第１クロックのサイクルの第１半部に一致した際に第１パターンを、及び第２クロックのエッジが第１クロックのサイクルの第２半部に一致した際に第２パターンを選択するように構成した選択ユニットと、
第１パターンにおいて第１クロックを遅延することなく第２クロックを遅延させ、第２パターンにおいて第２クロックを遅延することなく第１クロックを遅延させるとともに、第１クロックを第１回路に送信してこの第１回路が第１クロックと同期してデータを送信するようにし、第２クロックを第２回路に送信してこの第２回路が第２クロックと同期して前記データを受信するように構成した遅延回路と
を備えるようにする。

本発明の更に他の例では、車載電子装置が、
入力された信号を増幅し、この信号が電源電位よりも低い第１電位と接地電位よりも高い第２電位との間の振幅を有するようにするとともに、この信号を車載ネットワークに出力するようにする出力バッファと、
入力された、ある振幅を有する信号を整形し、この信号が前記出力バッファから出力される際に第１電位及び第２電位間の振幅を有するように構成した整形ユニットと
を備えるようにする。

図１は、ＣＸＰＩ通信中のマスターノード及びスレーブノードの一例を示す線図である。 図２Ａは、本発明の第１実施例による車載電子装置の構成を示す線図である。 図２Ｂは、図２Ａ中の信号波形図である。 図３は、ＥＣＵの動作を説明するためのフローチャート線図である。 図４は、クロック調整ユニットの動作を説明するためのフローチャート線図である。 図５は、本発明の第２実施例におけるクロック調整ユニットの構成を示す線図である。 図６Ａは、基準クロックの例を示す線図である。図６Ｂは、基準クロックの例を示す線図である。 図７は、送受信機の構成を示す線図である。 図８は、基準クロックの一例を示す線図である。 図９は、第３実施例におけるスレーブノードの送受信機の構成を示す線図である。 図１０は、送受信機に入力される信号及びこの送受信機から出力される信号を示す線図である。 図１１Ａは、送受信機に入力される信号及びこの送受信機から出力される信号の一例を示す線図である。図１１Ｂは、送受信機に入力される信号及びこの送受信機から出力される信号の他の例を示す線図である。図１１Ｃは、送受信機に入力される信号及びこの送受信機から出力される信号の更に他の例を示す線図である。 図１２は、送受信機に入力される信号及びこの送受信機から出力される信号を示す線図である。 図１３Ａは、データ信号と基準クロックとの１つの関係を示す線図である。図１３Ｂは、データ信号と基準クロックとの他の１つの関係を示す線図である。 図１４は、第４実施例におけるマスター／スレーブノードの送受信機の構成を示す線図である。 図１５Ａは、データ信号と基準クロックとの関係を示す線図である。図１５Ｂは、データ信号と基準クロックとの他の関係を示す線図である。 図１６は、送受信機の動作を示すフローチャートである。 図１７は、第５実施例のスレーブノードの送受信機の構成を示す線図である。 図１８は、送受信機の信号を示す線図である。 図１９は、スレーブノード及びマスターノードの通信順序を示す線図である。 図２０は、第６実施例のスレーブノードの送受信機の構成を示す線図である。 図２１は、回路の動作を示すフローチャートである。 図２２は、回路の動作を示すフローチャートである。 図２３は、クロックの一例を示す線図である。 図２４は、回路の動作を示すフローチャートである。 図２５は、信号を示すタイミング線図である。 図２６は、車載電子装置の送受信機の回路図を示す線図である。 図２７は、車載電子装置の信号の例を示す線図である。 図２８は、第７実施例における送受信機の構成を示す線図である。 図２９は、送受信機の信号を示す線図である。 図３０は、第７実施例の他の態様を示す線図である。 図３１は、第７実施例の一例を示す線図である。 図３２は、変形例を示す線図である。 図３３は、変形例の信号を示す線図である。 図３４は、他の変形例を示す線図である。 図３５は、更に他の変形例の信号を示す線図である。 図３６は、更に他の変形例を示す線図である。 図３７は、更に他の変形例の信号を示す線図である。

本発明の実施例を、添付図面を参照して更に以下で説明するに、ＣＸＰＩ通信によれば、複数のスレーブノードＥＣＵが１つのマスターノードＥＣＵに接続される。マスターノードＥＣＵは、データ通信のために基準クロックをバスに規則的に送信する。スレーブノードＥＣＵは、この基準クロックに応じてデータを送信する。或いは、各ＥＣＵは内部的に発生させるクロックを用いることにより動作しうる。以後、各ノードのＥＣＵを参照する際には、ＥＣＵを単に“マスターノード”又は“スレーブノード”と称する。

［第１実施例］
図１はＣＸＰＩ通信中のマスターノード及びスレーブノードの一例を示す線図である。マスターノード１０は送受信機１０２とＭＣＵ（マイクロ・コントローラ・ユニット）１０１とを有している。スレーブノード１２も送受信機１０４とＭＣＵ１０３とを有している。ＭＣＵ１０１及び１０３はそれぞれ、ＵＡＲＴ（ユニバーサル・アシンクロナス・レシーバ・トランスミッタ；汎用非同期送受信回路）を介してデータ（ＴＸＤ、ＲＸＤ）を送受信機１０２及び１０４に送信するとともに送受信機１０２及び１０４から受信する。マスターノード１０の送受信機１０２及びスレーブノード１２の送受信機１０４はバス１４を介してデータの送受信を実行する。ＣＸＰＩ通信では、デューティ比が５０％でない方形波信号が基準クロックＣＬＫとして用いられている。送受信機１０２及び１０４の各々は、送受信回路、ＤＳＰ（デジタル信号プロセッサ）、ＡＳＩＣ（アプリケーション・スペシフィックＩＣ；特定用途向けＩＣ）、等のような種々の信号処理を実行する回路を含めることにより構成することができる。

ＣＸＰＩ通信では、一般にバスの基準クロックに対して１９．２ｋＨｚ（１９．２ｋｂｐｓ）の周波数が用いられる。基準クロックの周波数１９．２ｋＨｚは、いわゆるスマートキーシステムに対する１３４ｋＨｚの電波の７分の１調波と等価である。スマートキーシステムは、無線端末からの無線通信により鎖錠解除／鎖錠及び車両エンジンの始動を制御するシステムである。すなわち、ＣＸＰＩ通信では、スマートキーシステムの弱い電波に混信を及ぼす可能性のある雑音を発生するおそれがある。

このような雑音を抑圧するには、基準クロックのデューティ幅を変えることができる。デューティ比が５０％でない基準クロックのデューティ幅ｔの場合、ｎ／ｔ（ｎ＝１，２，…）の周波数を有する調波電力は減少する。例えば、基準クロックＣＬＫを７倍にすることにより得られる１３４ｋＨｚにおける調波レベルはデューティ幅を１４．９μ秒とすることにより減少させることができる。

しかし、この場合、デューティ幅の制御に２％の誤差があることにより調波レベルを充分に抑圧するのを困難とするおそれがある。特に、基準クロックＣＬＫをアナログ回路により構成された波形整形回路を介してバスに送信すると、このアナログ回路による変化が大きくなり、従って、デューティ幅を正確に制御するのを困難とする。ＣＸＰＩ通信では、基準クロックＣＫＬに加えて、内部発生クロックをＲＣ（抵抗及びキャパシタ）発振器により発生させて個々のＥＣＵ内で用いるようにでき、代表的にはＲＣ発振器により発生させたクロックは±３０〜４０％の変化を有する。従って、基準クロック又は内部クロックのデューティ幅を高精度で制御するのが好ましい。以下の実施例は、基準クロック又は内部クロックのデューティ幅の制御に関するものである。

図２Ａ及び２Ｂは、本発明の実施例の車載電子装置の構成を示す線図である。図２Ａに示す車載電子装置は、例えば、図１に示すマスターノード１０に相当するＣＸＰＩシステム中のマスターノードである。この場合、ＥＣＵ２０がこの車載電子装置とみなされる。このＥＣＵ２０はＭＣＵ２３と送受信機２４とを有している。この実施例のＭＣＵ２３は“発生ユニット”に相当する。送受信機２４は、内部クロック発生器２５と、符号化／復号化ユニット２６と、波形整形ユニット２７とを有している。ＭＣＵ２３は、符号化／復号化ユニット２６と、波形整形ユニット２７と、バス（ＢＵＳ）２８とを介してデータ（ＴＸＤ）を他のノードに送信するとともにデータ（ＲＸＤ）を他のノードから受信する。内部クロック発生器２５は、ＥＣＵ２０内で用いるべきクロックｉＣＬＫを発生する。この内部クロック発生器２５は、例えば、ＲＣ発振器を有し、基準クロックＣＬＫから高周波の内部クロックｉＣＬＫを発生させる。

ＥＣＵ２０は更にクロック調整ユニット２１を備えている。このクロック調整ユニット２１には基準クロックＣＬＫ及び内部クロックｉＣＬＫが与えられる。この場合、クロック調整ユニット２１は、図２Ｂに示すように、基準クロックＣＬＫの１サイクル（周期）ｔ２中の内部クロックｉＣＬＫのクロック数を計数する。このクロック調整ユニット２１は、例えば、入力基準クロックＣＬＫ及び内部クロックｉＣＬＫを蓄積するレジスタと、各クロックを計数するカウンタとを有する。このクロック調整ユニット２１は、基準クロックＣＬＫのクロック中に計数される内部クロックｉＣＬＫのクロックの平均数を計算しうる。

クロック調整ユニット２１は、基準クロックＣＬＫが論理値“１”を有する際のデューティ幅Ｌ２を、内部クロックｉＣＬＫのクロックの計数値（又は平均数）のレートで調整する。例えば、内部クロックｉＣＬＫの周波数が基準クロックＣＬＫの周波数の１００倍よりも大きい場合には、基準クロックＣＬＫのデューティ幅を１％よりも小さい精度で調整しうる。その後、クロック調整ユニット２１はこの調整された基準クロックＣＬＫを送受信機２４に入力させる。この送受信機２４では、この調整された基準クロックＣＬＫを符号化／復号化ユニット２６により用いて、送信すべきデータを符号化し、このデータを波形発生器（波形整形ユニット）２７から他のノードに送信する。

ＥＣＵ２０はクロック調整ユニット２１の代わりにクロック調整ユニット２２を有することができる。このクロック調整ユニット２２は、送受信機２４の波形整形ユニット２７からバスに向けて送信を行う際に基準クロックＣＬＫを取得し、論理値“１”を有する基準クロックＣＬＫのデューティ幅が１４．９μ秒となるように調整を行う。或いは、検査する際に記憶装置等を用いることにより、基準クロックＣＬＫのデューティ幅をトリミングすることができる。

図３は、クロック調整ユニット２２を有するＥＣＵ２０の動作を説明するためのフローチャート線図である。図３の手順は、クロック調整ユニット２２が基準クロックＣＬＫを受信すると開始する。クロック調整ユニット２２は基準クロックＣＬＫのデューティ幅を測定する（Ｓ３００）。デューティ幅が１４．９μ秒でない場合（Ｓ３０２でＮｏ）、クロック調整ユニット２２はデューティ幅を調整し（Ｓ３０３）、基準クロックＣＬＫを符号化／復号化ユニット２６に送信する。これとは相違し、デューティ幅が１４．９μ秒である場合（Ｓ３０２でＹｅｓ）、クロック調整ユニット２２はデューティ幅を調整することなく、基準クロックＣＬＫを符号化／復号化ユニット２６に送信する。その後、符号化／復号化ユニット２６は基準クロックＣＬＫを用いてデータを符号化し（Ｓ３０４）、波形整形ユニット２７が符号化されたデータをバスに送信する（Ｓ３０６）。

この実施例では、ＥＣＵ２０がクロック調整ユニット２１及び２２のうちの一方又は双方を有するようにしうる。クロック調整ユニット２１を有する構成によれば比較的粗な調整を可能にするとともに、クロック調整ユニット２１を有する構成によれば比較的微細な調整を可能にする。双方のクロック調整ユニットを有する構成によれば、これらのクロック調整ユニットの何れか一方のみを有する構成よりも一層正確な調整を可能にすることができる。

クロック調整ユニット２１及び２２は、論理値“１”を有する基準クロックＣＬＫのデューティ幅を調整する場合、比較的大きな調整幅により第１の調整を実行し、次いでこの第１の調整幅よりも小さい調整幅で徐々に調整する。

図４は、クロック調整ユニット２１及び２２の動作を説明するためのフローチャート線図である。これらクロック調整ユニット２１及び２２は、デューティ幅の調整幅を１４．９μ秒よりも大きい初期幅に設定した後（Ｓ４０２）、デューティ幅を測定する（Ｓ４０４）。デューティ幅が１４．９μ秒でない場合（Ｓ４０６でＮｏ）、クロック調整ユニット２１及び２２はデューティ幅を初期幅よりも小さい幅まで調整し（Ｓ４０８）、次いで処理をＳ４０４に戻す。一方、デューティ幅が１４．９μ秒である場合（Ｓ４０６でＹｅｓ）、クロック調整ユニット２１及び２２が調整を実行することなく、処理が終了される。

ＣＸＰＩ通信では、プロトコル仕様に応じてスリープモードの開放後で通信の開始前に２０ミリ秒の学習時間が指定されており、このような学習時間中、論理値“１”が維持されるようになっている。これにより、調整を学習時間中に完了しうる為、実際の通信は悪影響をうけることがない。ちなみに、その後の波形調整はスリープモードに再度入るまで実行されない。

第１実施例によれば、ＣＸＰＩ通信における基準クロックのデューティ幅を高精度で調整しうる為、スマートキーシステム及びその他のシステムの電波に対する混信を阻止しうる。更に、高価な水晶発振器等の代わりに、変化がより大きな廉価なＲＣ発振器を用いる場合でも、基準クロックのデューティ幅を高精度で調整しうる。従って、回路の簡略化及び低価格化を達成しうる。

［第２実施例］
第２実施例は、スペクトラム拡散法を１３４ｋＨｚ帯域における調波のレベルを低減させる手段として考慮することにより、ＣＸＰＩ通信システムにおける基準クロック及びスマートキーシステムの電波間の混信を阻止するものである。スペクトラム拡散法によれば、基準クロックの電力が特定の周波数帯域内に集中されるのを阻止し、これにより１３４ｋＨｚ帯域における調波のレベルを抑圧することができる。しかし、スペクトラム拡散法を用いる場合、以下のことが関係しうる。

スペクトラム拡散システムでは、一般に数ｋＨｚ〜数十ｋＨｚの周波数がスペクトラム拡散に対する変調周波数として用いられている。その理由は、スペクトラム拡散クロック発生器では、数ｋＨｚよりも低い帯域が位相比較器の帰還制御により除外される為である。この場合、比較的高い帯域においてのみスペクトラム拡散により電力が抑圧され、一方、低い周波数帯域では、特に数ｋＨｚ〜数十ｋＨｚの帯域では、変調波の電力が重畳され、従って、電力は充分に抑圧されない。ＣＸＰＩ通信のバスの基準クロックは２０ｋＨｚであり、これに変調波の数ｋＨｚ〜数十ｋＨｚが重複する。従って、バスの基準クロック及びスマートキーシステムの電波間の混信を低減させる有効性が低いままとなる。

更に、９ｋＨｚ〜１５０ｋＨｚが観測される環境において変調波が充分に低くなる可能性がある場合でも、規定ＣＩＳＰＲ（国際無線障害特別委員会）によれば、スペクトラム拡散に対する分解能周波数は２００Ｈｚに設定する必要がある。これにより、結局のところ、分解能周波数が被変調波に重畳され、１３４ｋＨｚ帯域の調波の電力低減効果が低減される。

スペクトラム拡散法における上述した環境を考慮するに、本発明の第２実施例は、以下の［式１］を満足させて所望の帯域（１３４ｋＨｚ）の調波のレベルを低減させることに関するものである。
［式１］
ＲＢＷ＜ＳＳＭＦ＜ＴＦ×ＳＳＭＲ
ここで、
ＲＢＷ：分解能周波数、
ＳＳＭＦ：変調周波数、
ＴＦ：抑圧目標周波数（１３４ｋＨｚ）及び
ＳＳＭＲ：変調レート（ＣＸＰＩ通信では１％）
である。この第２実施例は上記の［式１］を満足する変調周波数での基準クロックに関しスペクトラム拡散処理を実行することに関するものである。この実施例は更に、クロック調整ユニット２１及び送受信機２４の、図２Ａに示す構成に対する変形例に関するものである。

図５は、本実施例におけるクロック調整ユニットの構成を示す線図である。このクロック調整ユニット５０は、周波数計算ユニット５１、パターンシーケンサ５２、サイクル計算ユニット５４、加算器５６及びクロックラーニングユニット５８のようなモジュールを有している。

クロックラーニングユニット５８は、送受信機２４により発生された内部クロックｉＣＬＫ（例えば、４ＭＨｚ）が入力された際に、基準クロック（例えば、２０ｋＨｚ）の１クロック当りの内部クロックｉＣＬＫのクロック数を計数する。次いで、この係数結果（例えば、２００）は加算器５６及びサイクル計算ユニット５４に送信される。

周波数計算ユニット５１には、雑音評価用の分解能周波数ＲＢＷ（例えば、２００Ｈｚ）と、抑圧目標周波数ＴＦ（１３４ｋＨｚ）と、変調ファクタＳＳＭＲ（例えば、０．５％）と、基準クロックＣＬＫとが入力され、この周波数計算ユニット５１がこれらのファクタに基づいて変調周波数ＳＳＭＦ（例えば、３００Ｈｚ）を計算する。この周波数計算ユニット５１は、分解能周波数ＲＢＷと、抑圧目標周波数ＴＦと、変調ファクタＳＳＭＲと、基準クロックＣＬＫと、変調周波数ＳＳＭＦとをパターンシーケンサ５２に送信する。

このパターンシーケンサ５２は変調ファクタＳＳＭＲに基づいて（±０．５、±０）の変調パターンを発生し、このパターンを分解能周波数ＲＢＷ、抑圧目標周波数ＴＦ、変調ファクタＳＳＭＲ、基準クロックＣＬＫ及び変調周波数ＳＳＭＦと一緒にサイクル計算ユニット５４に送信する。

このサイクル計算ユニット５４は、変調パターン（±０．５、±０）をクロックＣＬＫの１クロック当り内部クロックｉＣＬＫのクロック計数値に適用することにより、変調サイクルを導出する。図６Ａは、導出すべき変調サイクルを示す。例えば、３００Ｈｚのスペクトラム拡散変調周波数に相当する３．３３ミリ秒の各サイクルにおいて、サイクル計算ユニット５４が内部クロックｉＣＬＫのクロック計数値２００に対する＋１、±０及び−１の計算を実行し、内部クロックｉＣＬＫのクロック計数値における変調サイクル２０１、２００及び１９９をそれぞれ導出する。これらの導出した変調サイクルを加算器５６に送信する。

加算器５６は変調サイクルを基準クロックＣＬＫに適用し、各変調サイクルに対し基準クロックの周波数を１９．９ｋＨｚ、２０．０ｋＨｚ及び２０．１ｋＨｚに変更し、これらを送受信機２４に送信する。この場合の基準クロックＣＬＫの例を図６Ｂに示す。

図５には、クロック調整ユニット５０が、周波数計算ユニット５１、パターンシーケンサ５２、サイクル計算ユニット５４、加算器５６及びクロックラーニングユニット５８のようなモジュールを有する例を示しているが、このクロック調整ユニット５０の一部又は全てをアナログ回路で構成しうる。例えば、サイクル計算ユニット５４及び加算器５６は、基準クロックＣＬＫを各変調パターンに対し遅延させる複数の遅延回路と、パターンシーケンサ５２からの信号に応じてこれらの複数の遅延回路からの入力の１つを選択し出力するセレクタとを用いて構成することができる。

図７は、本実施例における送受信機の構成を示している。送受信機７は、内部クロックｉＣＬＫを発生する内部クロック発生器７１と、ＭＣＵが送信／受信するデータ（ＴＸＤ、ＲＸＤ）の符号化／復号化を、スペクトラムを拡散させる基準クロックＣＬＫに応じて実行する符号化／復号化ユニット７２と、符号化データをバスに送信する波形整形ユニット７３とを有している。

図８は、波形整形ユニット７３が出力する基準クロックＣＬＫの一例を示している。この波形整形ユニット７３は、例えば、フィルタを用いて基準クロックＣＬＫのエッジ（８０、８１）を丸くしてこの基準クロックＣＬＫを出力する。本例は、エッジが丸まった基準クロックＣＬＫに対する変調ファクタを±Ｘとしたスペクトラム拡散を示している。エッジを丸めることにより、調波のレベルを抑圧しうる。

［第３実施例］
ＣＸＰＩ通信システムでは、スレーブノードの送受信機により、発生させる内部クロックのエッジ自体を基準クロックの立下りエッジと同期させて低くする。これにより、スレーブノードはマスターノードの処理論理と同期させて処理を実行する。スレーブノードの内部クロックの立下りが鈍い場合には、すなわちスルーレートが高い場合には、予想外のスパイク雑音が基準クロックに重畳され、通信特性を悪化させる。スルーレートが高くなるにつれ、耐雑音性が悪くなる。第３実施例は、スレーブノード側及びマスターノード側に対する送受信機に関連する上述した問題に対処するものである。

図９は、スレーブノードの送受信機の構成を示している。この送受信機９は、図１に示すマスターノード及びスレーブノードの構成における送受信機１０４に相当する。この送受信機９は、波形整形ユニット９０と、スイッチ９１と、スイッチコントローラ９２と、遅延ユニット９３と、インターフェース９４と、入力ユニット９７とを有している。

図９に示すユニットの動作は図１０につき説明する。図１０は、図９に示すユニットに入力されるとともにこれらユニットから出力される信号を示している。

波形整形ユニット９０は送信データＴＸを取入れて低スルーレートのデータ信号ＴＸｂを発生する。

遅延ユニット９３は送信データＴＸの反転信号ＸＴＸをΔｄだけ遅延させ、この遅延信号をデータ信号ＴＸａとしてスイッチ９１に送信する。

スイッチコントローラ９２は、ＥＣＵがＭＣＵからの信号ＳＥＬＭＳに基づいてスレーブノードとして動作していることを検出し、セレクタ信号ＳＥＬをスイッチ９１に送信する。このスイッチコントローラ９２はこのようなセレクタ信号ＳＥＬをスイッチ９１に送信し、送信データＴＸが高から低に立下った場合にスイッチ９１がデータ信号ＴＸａを選択し、送信データＴＸが低から高に立上った場合にスイッチ９１がデータ信号ＴＸｂを選択するようにする。

スイッチ９１は、セレクタ信号ＳＥＬに応答して、データ信号ＴＸａ又はＴＸｂを信号ＴＸｃとして選択的に出力する。その結果、信号ＴＸｃはデータ信号ＴＸの立上りと同期して急激に（すなわち、低スルーレートで）立上るか、又はデータ信号ＴＸの立下りエッジと同期してゆっくりと（すなわち、高スルーレートで）立下る。信号ＴＸｃはインターフェース９４に送信される。

インターフェース９４は、信号ＴＸｃに応答して、この信号ＴＸｃが低レベルにある際に高レベルにあるクロックｐＣＬＫを、この信号ＴＸｃが高レベルにある際に低レベルにあるクロックｐＣＬＫを、発生するとともに出力する。次いで、このクロックｐＣＬＫは、マスターノードからバスを介して受信された基準クロックＣＬＫ上に重畳される。

図１１Ａ〜１１Ｃは、スレーブノードの内部クロックを基準クロックＣＬＫ上に重畳させた場合を説明するための線図である。図１１Ａは、基準クロックＣＬＫと、内部クロックｉＣＬＫと、この内部クロックｉＣＬＫを重畳させているが本実施例では適用しない基準クロックＣＬＫ＿１とを示している。図１１Ｂ及び１１Ｃは、本実施例の基準クロックＣＬＫと、送受信機により発生させたクロックｐＣＬＫと、このクロックｐＣＬＫを重畳した基準クロックＣＬＫ＿２とを示している。

図１１Ａに示すように、高スルーレートをもって内部クロックｉＣＬＫがゆっくりと立下る場合には、基準クロックＣＬＫと内部クロックｉＣＬＫとが低くなるタイミングが互いに一致せず、スパイク１１が基準クロックＣＬＫ＿１内に生じる。一方、図１１Ｂに示すように、クロックｐＣＬＫのスルーレートを低下させて急激に立下るようにすることにより、基準クロックＣＬＫとクロックｐＣＬＫとが低下するタイミングが一致し、基準クロックＣＬＫ＿１内にスパイクが生じないようにすることができる。

ＣＸＰＩでは、２０ｋｂｐｓでの通信が実行され、最大スルーレートは５Ｖ／μ秒に制限されている。好適例では、５Ｖ／μ秒のスルーレートに相当する遅延時間が２．４μ秒であることを考慮して、遅延ユニット９３におけるデータ信号ＴＸの遅延時間を１〜２μ秒に設定する。遅延時間が短すぎる場合には、図１１Ｃに示すように、基準クロックＣＬＫが低レベルになる前にクロックｐＣＬＫが低レベルとなり、従って、基準クロックＣＬＫ＿１の精度が悪くなる。しかし、上述したように、適切な遅延時間を設定することにより、基準クロックにおけるスパイクの発生を阻止でき、好ましい信号精度を保つことができる。

抵抗及びキャパシタを用いて遅延ユニット９３の遅延回路を構成する場合、基準クロックＣＬＫが電圧レベルに関する高／低検出しきい値間で移行する時間を測定することにより、測定された移行時間及びバッテリ電圧（例えば、１２Ｖ）に基づいて、スルーレートを測定することができる。次いで、この測定したスルーレートに基づいて、基準クロックＣＬＫの低検出値から０Ｖまでの移行時間を計算し、この計算した移行時間に基づいて遅延回路のＲＣ時定数を適切に設定しうるようにする。

この実施例の変形例では、マスターノードの代わりにスレーブノードの１つが基準クロックＣＬＫを発生し、この基準クロックＣＬＫをＣＸＰＩ通信ネットワークのバスに向けて送信する。図９に示す送受信機９は図１２に示す信号を出力するように動作する。

図１２は、変形例における、図９に示すユニットに入力される信号及びこれらユニットから出力される信号を示している。変形例におけるユニットの動作を図１２につき説明する。

波形整形ユニット９０及び遅延ユニット９３の動作は図１０におけるのと同じである。

スイッチコントローラ９２は、ＥＣＵがＭＣＵからの信号ＳＥＬＭＳに基づいてマスターモードとして動作し、セレクタ信号ＳＥＬをスイッチ９１に送信する。この変形例では、セレクタ信号ＳＥＬは常に低レベルにある。従って、信号ＴＸｃのエッジは比較的高いスルーレートで立上り且つ立下る。信号ＴＸｃはインターフェース９４に送信され、基準信号ＣＬＫとして送出される。

［第４実施例］
ＣＸＰＩ通信のマスターノードでは、ＭＣＵが基準信号と同期させて高レベル又は低レベルのデータ信号を送受信機に送信する。次いで、この送受信機は、ＭＣＵから受信した基準クロックに応じてデータ信号のパルス幅を変調する。例えば、図１３Ａに示すように、送受信機は、クロックＣＬＫの立下りエッジのタイミングにおいて、データ信号ＴＸＤが高レベルにある際に値“１”に相当する高デユーティ比のデータ信号ＴＸを発生するか、又はデータ信号ＴＸＤが低レベルにある際に値“０”に相当する低デユーティ比のデータ信号ＴＸを発生し、このデータ信号ＴＸをバスに送信する。

ＭＣＵによれば、基準クロックの発生及び送信とデータ信号の直列転送との各々が、互いに別々に動作する別々のマクロで実行される。従って、送受信機がＭＣＵから受信された基準クロックを用いてデータ信号を処理する必要がある場合には、受信した基準信号及びデータ信号が互いに同期せず、正しいデータを送出できなくなる場合が存在するおそれがある。例えば、図１３Ｂに示すように、基準クロックＣＬＫの立下りエッジがデータ信号ＴＸＤ（１３０１、１３０２）のエッジの立下り又は立上りの中央に対応する場合には、データ信号ＴＸＤのレベルを、高又は低として決定できず、従って、正確なデータ信号ＴＸを発生させることができない。

ＣＸＰＩ通信では、ＭＣＵと送受信機との間のデータ通信は、１バイトのデータの前後に識別ビットを追加することにより、総計で１０ビットの単位で実行される。送受信機においては、この時点で、ビットアービトレーションが実行される。このアービトレーションが失敗した場合には、送受信機はバスへのデータ信号の送出を直ちに停止する。この場合、ＣＸＰＩによるこのような指示の故に、上述した状態で送受信機により正しいデータを送信できず、データ通信が中断され、従って、処理能力を低減させるおそれがある。従って、基準クロックとデータ信号との同期を制御するモジュールをＭＣＵに設けるのが好ましい。しかし、このようなモジュールの追加により、ＭＣＵ処理負荷を高める要因を生ぜしめるおそれがある。

又、スレーブノードもマスターノードからバスを経て受信する基準クロックを用いてデータ信号を送信及び受信する。スレーブノードのＭＣＵは、バスから受信した基準クロックを送受信機から受信し、このＭＣＵが基準クロックと同期して動作するようにする制御処理が行われる。しかし、このような制御モジュールを設けることによりＭＣＵの負荷を増大させるおそれがある。或いはまた、例えば、送受信機とＭＣＵとの間に基準クロックを供給するピンを追加することができるが、このことは回路の複雑性につながる。

上述したことを考慮して、本発明の実施例は、基準クロックとデータ信号とが同期して動作するにもかかわらず、正確なデータ通信を可能にできるＣＸＰＩのマスターノード及びスレーブノードの送受信機に関するものである。

図１４は、マスターノード又はスレーブノードの送受信機の構成を示す。この送受信機１３０はアナログ回路ユニット１３１及びデジタル回路ユニット１３２を有している。

アナログ回路ユニット１３１は、バッテリから電力を得る電源回路１３１１と、イネーブル信号ＮＳＬＰにより動作させられクロック信号をデジタル回路ユニット１３２に供給する発振器１３１２と、バスから受信した信号中の雑音を除去するフィルタ１３１３と、バスに送信すべき信号の波形を整形する波形整形ユニット１３１４とを有している。

デジタル回路ユニット１３２は、クロックスイッチングユニット１３２１と、サイクル測定ユニット１３２２と、エッジ検出ユニット１３２３と、計算ユニット１３２４と、同期ユニット１３２５と、復号化ユニット１３２６と、符号化ユニット１３２７と、ビットアービトレーションユニット１３２８と、モードスイッチングユニット１３２９とを有している。

クロックスイッチングユニット１３２１は、装置がマスターノードであるか又はスレーブノードであるかを選択信号ｓＲｅｆに基づいて決定する。次いでこのクロックスイッチングユニット１３２１は、マスターノードの場合にＭＰＵ（マイクロプロセッサユニット）から送信される基準クロックＣＬＫを、又はスレーブノードの場合にマスターノードからバスを介して送信される基準クロックをボーレートとして選択する。この選択されたボーレートはサイクル測定ユニット１３２２及びエッジ検出ユニット１３２３に送信される。本実施例では、ボーレートとして選択された基準クロックを以後“ボーレートクロック”と称する。

ここで図１５Ａ、１５Ｂ及び１６を参照して、サイクル測定ユニット１３２２、エッジ検出ユニット１３２３、計算ユニット１３２４、同期ユニット１３２５、復号化ユニット１３２６、符号化ユニット１３２７、ビットアービトレーションユニット１３２８及びモードスイッチングユニット１３２９の動作を説明する。図１５Ａ及び１５ＢはＭＰＵから入力されるデータ信号ＴＸＤと、ボーレートクロックｂＣＬＫと、出力するデータ信号ＴＸとを示している。図１５Ａ及び１５Ｂでは、ボーレートクロックの立下りエッジＥＣ１、ＥＣ２、…と、データ信号ＴＸＤの開始ビットの立下りエッジＥＴ１及び立上りエッジＥＴ２とを示している。図１６は、ユニットの動作を説明するためのフローチャートである。

図１５Ａと関連する図１６を参照するに、サイクル測定ユニット１３２２はボーレートクロックｂＣＬＫのサイクルＴを測定する（ステップＳ１６０）。例えば、この測定にＲＣ発振器を用いる。この測定の結果を計算ユニット１３２４に送信する。

エッジ検出ユニット１３２３はＭＰＵから送信されたデータ信号ＴＸＤの第１ビットの立下りエッジＥＴ１を検出するとともに（ステップＳ１６１）、ボーレートクロックｂＣＬＫの立下りエッジＥＣ２を検出し（ステップＳ１６２）、データ信号ＴＸＤの立下りエッジＥＴ１からボーレートクロックｂＣＬＫの立下りエッジＥＣ１までの期間Ｔ１を、すなわち位相差を検出する（ステップＳ１６３）。好適例では、エッジ検出ユニット１３２３により期間Ｔ１を複数の期間で検出して平均を計算するようにしうる。これにより、期間Ｔ１をより一層高精度で検出しうる。エッジ検出ユニット１３２３によれば、予め決定した下限値よりも短いクロックと、予め決定した上限値よりも長いクロックとのサンプルからの排除をも行う。これにより、雑音の影響を排除しうる。

計算ユニット１３２４は、正確なデータＴＸをボーレートクロックｂＣＬＫに応じて出力しうるかどうかを決定する。より具体的に言えば、計算ユニット１３２４は、データ信号ＴＸＤの立下りエッジＥＴ１からボーレートクロックｂＣＬＫの立下りエッジＥＣ１までの期間Ｔ１がボーレートクロックのサイクルＴの５０％よりも長いか否かを決定する（ステップＳ１６４）。

期間Ｔ１が期間Ｔの５０％よりも長い場合には（ステップＳ１６４でＹｅｓ）、計算ユニット１３２４により、データ信号ＴＸＤを立下りエッジＥＣ１で捕捉できることを決定し（ステップＳ１６５）、以下の式により次のデータ捕捉タイミングＴＳを計算する（ステップＳ１６６）。
ＴＳ＝ＥＣ１＋Ｔ１／２

次いで、同期ユニット１３２５により、捕捉タイミングＴＳにおいて、データ信号ＴＸＤの値、すなわち低レベルに対応する値“０”又は高レベルに対応する値“１”を捕捉し（ステップＳ１６７）、この捕捉データをボーレートクロックｂＣＬＫの次の立下りエッジにおけるデータ信号ＴＸとして符号化ユニット１３２７及びビットアービトレーションユニット１３２８に出力する（ステップＳ１６８）。

計算ユニット１３２４により、終了ビットの処理が終了したか否かを決定し（ステップＳ１６９）、終了ビットが処理された場合には（ステップＳ１６９でＹｅｓ）、処理を終了する。一方、終了ビットが処理されていない場合には（ステップＳ１６９でＮｏ）、計算ユニット１３２４が、以下の式により次のサイクルにおける捕捉タイミングＴＳを更新する（ステップＳ１７１）。
ＴＳ＝ＴＳ＋Ｔ
その結果、ボーレートクロックｂＣＬＫのエッジからシフトしたデータ捕捉タイミングを得ることができる。次いで、処理をステップＳ１６６に戻す。

ステップＳ１６４で、正確なデータＴＸがボーレートクロックｂＣＬＫに応じて出力できないことが決定された場合には、すなわちデータ信号ＴＸＤの立下りエッジＥＴ１からボーレートクロックｂＣＬＫの立下りエッジＥＣ１までの期間Ｔ１がボーレートクロックのサイクルＴの５０％よりも短いことが決定された場合には（ステップＳ１６４でＮｏ）、処理がステップＳ１７０に進む。この場合、ボーレートクロックｂＣＬＫとデータ信号ＴＸＤ及びＴＸとを図１５Ｂに示してある。この場合、計算ユニット１３２４が以下の式により次のデータ捕捉タイミングＴＳを計算する。
ＴＳ＝ＥＣ１＋（Ｔ１＋Ｔ）／２

次いで、同期ユニット１３２５により捕捉タイミングＴＳでデータ信号ＴＸＤの値を捕捉し（ステップＳ１６７）、出力がボーレートクロックｂＣＬＫの次の立下りエッジにおけるデータ信号ＴＸとして符号化ユニット１３２７及びビットアービトレーションユニット１３２８に与えられる（ステップＳ１６８）。

上述した処置により、正確なデータＴＸをボーレートクロックｂＣＬＫに応じて出力しうると、すなわちデータ信号ＴＸＤの立下りエッジＥＴ１からボーレートクロックｂＣＬＫの立下りエッジＥＣ１までの期間Ｔ１がボーレートクロックｂＣＬＫのサイクルＴの５０％よりも長いことが決定されると、以下の処理が実行される。図１５Ａに示すように、開始ビットにおいて、エッジＥＣ１のデータ信号ＴＸＤの値“０”が捕捉され、エッジＥＣ１のタイミングでデータ信号ＴＸとして出力される。次いで、開始ビット後に、データ信号ＴＸＤの値“１”、“０”、…がタイミング（ＥＣ１＋Ｔ１／２）、（ＥＣ２＋Ｔ１／２）、…でそれぞれ捕捉され、ＥＣ２、ＥＣ３、…のタイミングでそれぞれデータ信号ＴＸとして出力される。

一方、正確なデータＴＸをボーレートクロックｂＣＬＫに応じて出力できない、すなわち期間Ｔ１がサイクルＴの５０％以下である場合には、以下の処理が実行される。図１５Ｂに示すように、開始ビットにおいて、データ信号ＴＸＤの値“０”がタイミング（ＥＣ１＋（Ｔ１＋Ｔ）／２）で捕捉され、エッジＥＣ２のタイミングでＴＸのようなデータ信号として出力される。次いで、同様に、データ信号ＴＸＤの値“１”、“０”、…がタイミング（ＥＣ２＋（Ｔ１＋Ｔ）／２）、（ＥＣ３＋（Ｔ１＋Ｔ）／２）、…でそれぞれ捕捉され、ＥＣ３、ＥＣ４、…のタイミングでそれぞれデータ信号ＴＸとして出力される。

その後のサイクルにおいて捕捉タイミングＴＳを更新するステップＳ１７１を変更する場合、上述した式とは異なる式を用いることができる。例えば、正確なデータＴＸをボーレートクロックｂＣＬＫに応じて出力しうる、すなわち期間Ｔ１がサイクルＴの５０％よりも長い場合には、以下の式を用いうる。
ＴＳ＝ＴＳ＋Ｔ×３／４
一方、正確なデータＴＸをボーレートクロックｂＣＬＫに応じて出力できない、すなわち期間Ｔ１がサイクルＴの５０％以下である場合には、以下の式を用いうる。
ＴＳ＝ＴＳ＋Ｔ×５／４

図１４を参照するに、ビットアービトレーションユニット１３２８は同期ユニット１３２５から送信されたデータ信号ＴＸのビットアービトレーション結果を符号化ユニット１３２７に戻す。この符号化ユニット１３２７は、ビットアービトレーションが行われた状態で、同期ユニット１３２５から送信されたデータ信号ＴＸを、クロックスイッチングユニット１３２１から送信されたボーレートクロックｂＣＬＫと同期して、モードスイッチングユニット１３２９に転送する。このモードスイッチングユニット１３２９はイネーブル信号ＮＳＬＰによりノーマルモードに進み、符号化されたデータ信号ＴＸを波形整形ユニット１３１４に送信する。次いで、データ信号ＴＸはこの波形整形ユニット１３１４を介してバスに送信される。

尚、バスから得られ、その後にフィルタ１３１３を通る信号は、クロックスイッチングユニット１３２１及び復号化ユニット１３２６に送信される。このようにして、クロックスイッチングユニット１３２１はマスターノードからバスを介して送信された基準クロックを取得する。一方、復号化ユニット１３２６は受信したデータ信号を復号化し、この復号化したデータ信号をビットアービトレーションユニット１３２８及びモードスイッチングユニット１３２９に送信する。このモードスイッチングユニット１３２９は、ノーマルモードにおいて、復号化したデータ信号をデータ信号ＲＶＤとしてＭＰＵに出力する。

本実施例によれば、基準クロック及びデータ信号はたとえ非同期でもマスターノードのＭＰＵにより発生され、正しいデータ信号をバスに送信しうる。

［第５実施例］
ＣＸＰＩ通信システムでは、マスターノードのＥＣＵ及びスレーブノードのＥＣＵの各々はノーマルモード、スリープモード及びスタンバイモードのようなモードで動作する。ノーマルモードでは、ＥＣＵがデータ信号の符号化／復号化及びネットワーク上でのデータ通信を実行する。ＥＣＵは、このＥＣＵがマスターノードである場合にスリープモードに対する状態に適合するか、又はＥＣＵがスレーブノードである場合にマスターモードからスリープフレームを受信した際に、ノーマルモードからスリープモードに移行する。ＥＣＵは、スリープモード中に、データ信号の符号化／復号化及びデータ通信を停止し、電力の消費を少なくする。スリープモード中にウェークアップファクタ（ｗａｋｅ−ｕｐｆａｃｔｏｒ）が生じると、各ＥＣＵはスタンバイモードに移行する。スタンバイモードはスリープモードからノーマルモードへの移行モードであり、スタンバイモード中は、ＥＣＵはデータ信号を符号化／復号化することなくネットワーク上でのデータ送信／受信を実行する。

マスターノード及びスレーブノードの双方がスリープモードにある場合には、スレーブノードがマスターノードよりも以前にスタンバイモードに移行し、ウェークアップ信号をマスターノードに送信する場合が生じる可能性がある。マスターノードはウェークアップ信号により動作されてスタンバイモードを介してノーマルモードに移行し、ＰＷＭ符号化された基準クロックをバスに送信する。次いで、スレーブノードがバスを介して基準クロックを受信する。この場合、スレーブノードが依然としてスタンバイモードにある場合に、スレーブノードの送受信機が基準クロックを復号化なしにＭＣＵに転送しうる。従って、ＭＣＵは基準クロックを受信できない場合があり、誤動作が生じるおそれがある。或いはまた、送受信機は、基準クロックをＭＣＵに転送するのを停止することにより、ＭＣＵが誤動作から回避するようにしうる。しかし、この場合でも、ＭＣＵは基準クロックの入力を検出できず、従って、スタンバイモードを取りやめることができず、このモードに維持されるようになる。

上述したことを考慮するに、本実施例は、スタンバイモード中に基準クロックを受信した際でも誤動作を回避するスレーブノードに関するものである。

図１７及び１８を参照して、本実施例の構成及び動作を説明する。図１７は、本実施例のスレーブノードの送受信機の構成を示す。図１８は、図１７の構成のユニット間で交換される信号を示す。

図１７における送受信機１７０は、図１に示すマスターノード及びスレーブノードの構成における送受信機１０４に対応する。送受信機１７０では、発振器１７０１が内部クロックをタイマ１７０２に供給し、このタイマ１７０２が制御信号を他のユニットに適切に送信する。インターフェース１７０４はバスに対する信号の送給を制御する。

ＭＰＵからデータ信号を受信し、このデータ信号をバスに送信する動作を以下に説明する。ＭＰＵから受信したデータ信号ＴＸＤは符号化ユニット１７０６により符号化されて符号化モードのスイッチングユニット１７０７に送信される。

この符号化モードのスイッチングユニット１７０７は、ＭＣＵから送信されたイネーブル信号ＮＳＬＰの値が“１”であるか“０”であるかに応じて、（“１”である場合に）符号化を可能にするか又は（“０”である場合に）符号化を不可能にする。ＭＰＵがノーマルモードを選択する場合、イネーブル信号ＮＳＬＰにより符号化を可能にする。一方、ＭＰＵがスリープモードを選択するか、又はスリープモードからノーマルモードへの移行中にスタンバイモードにある場合には、イネーブル信号ＮＳＬＰにより符号化を不可能にする。符号化モードのスイッチングユニット１７０７は、符号化が可能にされた場合に、符号化されたデータ信号ＴＸＤを波形整形ユニット１７０８に送信する。

この波形整形ユニット１７０８は、マスターノードから送信された基準クロックＣＬＫに応じて、データ信号ＴＸＤを、インターフェース１７０４を経てバスに送信する。

バスから受信された信号の処理動作を以下に説明する。バスからインターフェース１７０４を介して受信された基準クロックＣＬＫは受信増幅器１７０５により増幅され、受信クロックＲＸＣＬＫとして復号化ユニット１７０９、復号化モードのスイッチングユニット１７１０及び出力選択ユニット１７１２に送信される。図１８に示すように、受信クロックＲＸＣＬＫは、基準クロックＣＬＫの論理値に対応するデューティ比を有するこの基準クロックＣＬＫよりも低いスルーレートを有している。

図１７に戻るに、復号化ユニット１７０９は受信クロックＲＸＣＬＫを復号化して、復号化データＲＸＤ及びしきい値クロックｔＣＬＫを発生する。図１８に示すように、しきい値クロックｔＣＬＫのパルス幅ｗは基準クロックＣＬＫの低レベルのパルス幅の上限に相当する。すなわち、基準クロックＣＬＫの論理値は、その低レベルのパルス幅がｗよりも短い場合に“１”であるか、又は低レベルのパルス幅がｗ以上である場合に“０”である。従って、基準クロックＣＬＫの低レベルのパルス幅がｗよりも短い場合に、しきい値クロックｔＣＬＫは幅ｗの低レベルに対応するデューティ比を有し、一方、基準クロックＣＬＫの低レベルのパルス幅がｗ以上である場合に、しきい値クロックｔＣＬＫは幅ｗの高レベルに対応するデューティ比を有する。

図１７に戻るに、復号化ユニット１７０９はしきい値クロックｔＣＬＫを出力選択ユニット１７１２に出力するとともに、復号化データＲＸＤを復号化モードのスイッチングユニット１７１０に出力する。

出力選択ユニット１７１２はイネーブル信号ＮＳＬＰの値“１”又は“０”に応じてＭＣＵに対する出力を切換える。例えば、ＭＰＵがノーマルモードにある場合には、イネーブル信号ＮＳＬＰは値“１”を有する。出力選択ユニット１７１２はこのイネーブル信号ＮＳＬＰの値に応答して、しきい値クロックｔＣＬＫを選択し、このしきい値クロックを出力クロックｏＣＬＫとしてＭＣＵに出力する。この場合、しきい値クロックｔＣＬＫは基準クロックの論理値に対応するデューティ比を有する。一方、ＭＰＵがスリープモード又はスタンバイモードにある場合には、イネーブル信号ＮＳＬＰは値“０”を有する。出力選択ユニット１７１２はこのイネーブル信号ＮＳＬＰの値に応答して、受信クロックＲＸＣＬＫを選択し、この受信クロックを出力クロックｏＣＬＫとしてＭＣＵに出力する。出力クロックｏＣＬＫは例えば、ＭＰＵ側のインタラプト端子に対する入力とする。

復号化モードのスイッチングユニット１７１０と、符号化モードのスイッチングユニット１７０７とは、イネーブル信号ＮＳＬＰの値が“１”であるか又は“０”であるかに応じて、（“１”である場合に）復号化を可能にするか又は（“０”である場合に）復号化を不可能にする。すなわち、ノーマルモードでは、復号化が可能となり、一方、スリープモード又はスタンバイモードでは、復号化が不可能となる。復号化が可能となると、復号化モードのスイッチングユニット１７１０が基準クロックＣＬＫに応じて復号化データ信号ＲＸＤを出力する。データ信号ＲＸＤは出力制御ユニット１７１４に送信される。

この出力制御ユニット１７１４は、イネーブル信号ＮＳＬＰの値が“１”であるか又は“０”であるかに応じて、（“１”である場合に）ＭＰＵへのデータ信号ＲＸＤの送信を可能にするか又は（“０”である場合に）ＭＰＵへのデータ信号ＲＸＤの送信を不可能にする。例えば、ＭＰＵがノーマルモードにある場合、イネーブル信号ＮＳＬＰが値“１”を有する。これに応答して、出力制御ユニット１７１４がデータ信号ＲＸＤをＭＰＵに送信する。一方、ＭＰＵがスリープモード又はスタンバイモードにある場合、イネーブル信号ＮＳＬＰが値“０”を有する。これに応答して、出力制御ユニット１７１４がデータ信号ＲＸＤの送信を停止する。

図１９は、本実施例におけるスレーブノード及びマスターノードの通信順序を示す。この図１９は、スレーブノードＭＣＵ１８０、送受信機１７０、マスターノードＭＣＵ１８２及び送受信機１８１の通信順序を示している。この場合、便宜上、これらのノードをそれぞれスレーブＭＣＵ１８０、スレーブ送受信機１７０、マスターＭＣＵ１８２及びマスター送受信機１８１と称する。スレーブ送受信機１７０とマスター送受信機１８１とはバス（図示せず）を介して接続されている。本実施例では、スレーブＭＣＵ１８０は“制御ユニット”に相当する。

スレーブＭＣＵ１８０は、低レベル（論理値“０”）のイネーブル信号ＮＳＬＰをスレーブ送受信機１７０に送信し（Ｓ１８００）、スレーブ送受信機１７０をスリープモードにシフトする。次いで、ウェークアップファクタが生じた際に、スレーブＭＣＵ１８０がウェークアップ信号をスレーブＭＣＵ１８０に送信する（Ｓ１８０２）。スレーブ送受信機１７０はウェークアップ信号をＰＷＭ符号化せずにマスター送受信機１８１に送信する（Ｓ１８０４）。

このマスター送受信機１８１は、受信したウェークアップ信号をマスターＭＣＵ１８２に送信する（Ｓ１８０６）。このマスターＭＣＵ１８２はウェークアップ信号を検出する（Ｓ１８０８）。このマスターＭＣＵ１８２は、これに応答してスリープモードからスタンバイモードに移行して、基準クロックＣＬＫを発生し、この基準クロックＣＬＫをマスター送受信機１８１に送信する（Ｓ１８１０）。このマスターＭＣＵ１８２は、高レベル（論理値“１”）のイネーブル信号ＮＳＬＰをマスター送受信機１８１に送信する（Ｓ１８１１）。このマスター送受信機１８１はこれに応答して、ノーマルモードに移行し、ＰＷＭ符号化基準クロックＣＬＫをバスに送信する（Ｓ１８１２）。

スレーブ送受信機１７０がこのＰＷＭ符号化基準クロックＣＬＫを受信する（Ｓ１８１４）。このスレーブ送受信機１７０が、この時点でノーマルモードに移行していない、すなわち依然としてスタンバイモードにある場合には、復号化していない受信クロックＣＬＫをスレーブＭＣＵ１８０に送信し（Ｓ１８１６）、復号化データ信号ＲＸＤの送信を停止する。

このスレーブＭＣＵ１８０は基準クロックＣＬＫを検出し（Ｓ１８１８）、且つノーマルモードに移行するために高レベル（論理値“１”）のイネーブル信号ＮＳＬＰをスレーブ送受信機１７０に送信する（Ｓ１８２０）。

従って、このスレーブ送受信機１７０はノーマルモードに移行し、受信したＰＷＭ符号化基準クロックＣＬＫを復号化する（Ｓ１８２２）。次いで、このスレーブ送受信機１７０は復号化しきい値クロックｔＣＬＫをスレーブＭＣＵ１８０に送信し（Ｓ１８２４）且つ復号化データ信号ＲＸＤをスレーブＭＣＵ１８０に送信する（Ｓ１８２５）。

上述した実施例によれば、スレーブノードのＭＣＵはスタンバイモードにおいてインタラプトピンのクロックを測定する為、マスターノードからの基準クロックを検出しうる。スレーブノードは、これに応答してノーマルモードに移行することにより、誤動作なしに復号化基準クロックを用いるノーマル動作に移行しうる。

［第６実施例］
動作クロックが回路間で異なる非同期クロックを用いる通信が実行される場合がある。非同期クロックを用いるこのような通信では、セットアップ及びホールドのタイミングでデータが中間電位に保持されるようなメタスタビリティが関連する場合がある。２段のフリップフロップをメタスタビリティに対する対応策として受信回路に設ける場合には、受信側で常に２つのクロックが使用され、これにより遅延を生ぜしめる。回路間の非同期クロックが予め決定した位相差をもはや維持しない場合にデータ転送が一時的に停止される動作の場合には、この一時的な停止による遅延により不都合な状態を生ぜしめるおそれがある。

第６実施例は、非同期クロックをもって動作する送信／受信回路を、これらのクロック間の位相差を維持するように制御する回路に関するものである。メタスタビリティを除去する目的の１つは、高速なデータ送信及び受信を実現しうるクロック制御回路及びデータ受信回路を提供することにある。

図２０は、本実施例の回路の構成を示す。ここに開示する実施例では、用語“部分”、“装置”及び“システム”は物理的な機構を意味するだけではなく、“部分”、“装置”及び“システム”が有する機能をソフトウェアにより実現することも意味するものである。これらには、送信側の回路２０１及び受信側の回路２０２間での非同期クロックを以てデータ通信を制御する制御ユニット２０３と、送信側の回路２０１及び受信側の回路２０２にそれぞれ設ける遅延ユニット２０４及び２０５とが含まれるものである。

送信側の回路２０１には、クロック発生器（図示せず）からクロックＣＬＫＡが供給される。このクロックＣＬＫＡは遅延ユニット２０４の遅延回路２０４１により遅延される。遅延ユニット２０４のセレクタ２０４２は、制御ユニット２０３からの制御信号に応じて選択的にクロックＣＬＫＡ又は遅延クロックＣＬＫＡ’をフリップフロップ回路ＦＦ１に送信する。

受信側の回路２０２にはクロック発生器（図示せず）からクロックＣＬＫＢが供給される。このクロックＣＬＫＢは遅延ユニット２０５の遅延回路２０５１により遅延される。遅延ユニット２０５のセレクタ２０５２は、制御ユニット（コントローラ）２０３からの制御信号に応じてクロックＣＬＫＢ又は遅延クロックＣＬＫＢ’を選択的にフリップフロップ回路ＦＦ２に送信する。

制御ユニット２０３は、位相差検出ユニット２０６と、予測ユニット２０７と、セレクタ２０８とを有している。この制御ユニット２０３は、ＤＳＰ又はＡＳＩＣ又はマイクロコンピュータを用いることにより構成しうる。ここで、図２１〜２５を参照して制御ユニット２０３の動作を説明する。図２１、２２及び２４は本実施例の回路の動作を説明するフローチャートである。図２３は、クロックＣＬＫＡ及びＣＬＫＢの例を示している。

位相差検出ユニット２０６にはクロックＣＬＫＡ及びＣＬＫＢを入力し、これらクロックＣＬＫＡ及びＣＬＫＢ間の位相差を得る（図２１のステップＳ２１０）。このステップＳ２０１の詳細を図２２に示す。

位相差検出ユニット２０６は最初に初期の位相差検出を実行する（図２２のステップＳ２２０）。このステップＳ２２０の更なる詳細を図２４に示す。

位相差検出ユニット２０６はサンプリング数を設定し（ステップＳ２４１）、既知の方法によりクロックＣＬＫＡ及びＣＬＫＢ間の位相差を検出する（ステップＳ２４２）。次いで、現在検出された位相差がクロックＣＬＫＡのサイクルよりも大きく（ステップＳ２４３でＹｅｓ）且つ現在検出された位相差が前に検出した位相差よりも大きい（ステップＳ２４４でＹｅｓ）場合には、位相差検出ユニット２０６は、サンプリングが終了したか否かを検査する（ステップＳ２４８）。サンプリングが終了していない場合には、処理がステップＳ２４２に戻る。

現在検出された位相差がクロックＣＬＫＡのサイクル以下であり（ステップＳ２４３でＮｏ）且つこの位相差の予測値がＣＬＫＡのサイクルを超えるか又は次の位相差の検出結果がＣＬＫＡのサイクルを超える場合（ステップＳ２４６でＮｏ）、或いは現在検出された位相差が前に検出された位相差よりも小さく（ステップＳ２４４でＮｏ）且つ現在検出された位相差が記憶された位相差よりも大きい場合（ステップＳ２４５でＹｅｓ）、位相差検出ユニット２０６が現在の位相差を記憶する（ステップＳ２４７）。一方、現在検出された位相差がクロックＣＬＫＡのサイクル以下であり（ステップＳ２４３でＮｏ）、初期の位相差がクロックＣＬＫＡのサイクルよりも大きい（ステップＳ２４６でＹｅｓ）であり、且つ現在検出された位相差が記憶された位相差以下である場合（ステップＳ２４５でＮｏ）、処理はステップＳ２４８に進む。

サンプリングが終了すると（ステップＳ２４８でＹｅｓ）、位相差検出ユニット２０６が記憶された位相差を初期の位相差として採用し（ステップＳ２４９）、図２４における処理を終了する。

図２２に戻るに、位相差検出ユニット２０６がステップＳ２２１を実行する。すなわち、位相差検出ユニット２０６は、図２３に示すように、クロックＣＬＫＡのサイクルα及びクロックＣＬＫＢのサイクルβ（ここでβ＞αである）を検出し、クロックＣＬＫＡ及びＣＬＫＢ間の位相差θを計算する（ここでθ＝β／αの余り）。計算した位相差θを予測ユニット２０７に送信する。次いで、位相差検出ユニット２０６は、ステップＳ２２１で得た位相差θとステップＳ２２０で得た初期の位相差との加算値を得ることにより現在の位相差を計算する（ステップＳ２２２）。

図２１に戻るに、予測ユニット２０７は、メタスタビリティが生じた際のサイクルを、クロックＣＬＫＡ及びＣＬＫＢ間の関係と位相差θとに基づいて予測する（ステップＳ２１２）。より具体的には、現在の位相差がクロックＣＬＫＡのサイクルよりも大きい場合に、予測ユニット２０７は現在の位相差とクロックＣＬＫのサイクルとの差を、メタスタビリティが生じた際のサイクルとして予測する。次いで、次のサイクルにおける位相差θがクロックＣＬＫＡのサイクルよりも大きい場合には（ステップＳ２１３でＹｅｓ）、予測ユニット２０７は、クロックＣＬＫＡのサイクルの値を次のサイクルにおける位相差θから減算する（ステップＳ２１５）。

次いで、選択ユニット２０８は、予測したメタスタビリティ発生サイクルに基づいて、クロックＣＬＫＢがクロックＣＬＫＡのサイクルαの第１の半部に生じるか又は第２の半部に生じるかを決定する（ステップＳ２１４）。より具体的には、位相差γに関し以下の式が満足される場合に、選択ユニット２０８は第１の半部を決定する。
γ＋（β−αｘ）＜β／２
ここで、ｘはクロックＣＬＫＢの１サイクルβ内に含まれるクロックＣＬＫＡのサイクルαの数である。一方、以下の式が満足される場合に、選択ユニット２０８は第２の半部を決定する。
γ＋（β−αｘ）≧β／２

クロックＣＬＫＢの立上りエッジがクロックＣＬＫＡのサイクルαの第１の半部内にある場合には（サイクルＳ２１４でＹｅｓ）、選択ユニット２０８は制御信号を遅延ユニット２０４及び２０５の各々に送信し、クロックＣＬＫＡを送信側の回路２０１で選択するとともにクロックＣＬＫＢ’を受信側の回路で選択する（ステップＳ２１６）。この場合、遅延ユニット２０５が、セットアップ時間及びホールド時間の合計をクロックＣＬＫＢに加えることによりクロックＣＬＫＢ’を発生させる。これとは逆に、クロックＣＬＫＢの立下りエッジがクロックＣＬＫＡのサイクルαの第２の半部内にある場合には（サイクルＳ２１４でＮｏ）、選択ユニット２０８は制御信号を遅延ユニット２０４及び２０５の各々に送信し、クロックＣＬＫＡ’を送信側の回路２０１で選択するとともにクロックＣＬＫＢを受信側の回路で選択する（ステップＳ２１８）。この場合、遅延ユニット２０４が、セットアップ時間及びホールド時間の合計をクロックＣＬＫＡに加えることによりクロックＣＬＫＡ’を発生させる。

図２５は信号のタイミング線図である。この図２５は、クロックＣＬＫＡ、ＣＬＫＡ’、ＣＬＫＢ及びＣＬＫＢ’と、フリップフロップ回路ＦＦ１の入力Ｄ１及びＱ１と、フリップフロップ回路ＦＦ２の出力Ｑ２とを示している。横軸は時間を示している。この図２５では、上述した処理のタイミングＴ２５０１〜Ｔ２５１１がマッピングされている。

タイミングＴ２５０１では、ステップＳ２２０が実行される。次いで、タイミングＴ２５０２では、ステップＳ２２１、Ｓ２２２及びＳ２１４〜Ｓ２１４が実行される。図２５のこの部分では、クロックＣＬＫＢの立上りエッジがクロックＣＬＫＡのサイクルαの第１の部分内にある。次いで、タイミングＴ２５０３では、ステップＳ２１２及び２１６が実行され、クロックＣＬＫＢ’が選択される。従って、タイミングＴ２５０４で、クロックＣＬＫＡで送信されたデータがクロックＣＬＫＢ’で受信される。

タイミングＴ２５０５では、ステップＳ２２２が実行される。現在の位相差θは、γ＋（β−αｘ）として決定される。ここで、現在の位相差θはクロックＣＬＫＡのサイクルαを超えない。次いで、ステップＳ２１４〜Ｓ２１４が実行される。図２５のこの部分では、クロックＣＬＫＢの立上りエッジがクロックＣＬＫＡの周期（サイクル）αの第２の半部内にある。次いで、タイミングＴ２５０６で、ステップＳ２１２及びＳ２１６が実行され、クロックＣＬＫＡ’が選択される。従って、タイミングＴ２５０７で、クロックＣＬＫＡ’で送信されたデータがクロックＣＬＫＢで受信される。

タイミングＴ２５０８では、ステップＳ２２２が実行される。現在の位相差θはγ＋（β−αｘ）＋（β−αｘ）として決定される。この場合、現在の位相差θはクロックＣＬＫＡのサイクルαを超えない。次いで、ステップＳ２１４〜Ｓ２１４が実行される。図２５のこの部分では、クロックＣＬＫＢの立上りエッジはクロックＣＬＫＡのサイクルαの第２の半部内にある。次いで、ステップＳ２１２及びＳ２１６が実行され、クロックＣＬＫＡ’が選択される。従って、タイミングＴ２５０９では、クロックＣＬＫＡ’で送信されたデータがクロックＣＬＫＢで受信される。

タイミングＴ２５１０では、ステップＳ２２２が実行される。現在の位相差θはγ＋（β−αｘ）＋（β−αｘ）＋（β−αｘ）として決定される。この場合、現在の位相差θはクロックＣＬＫＡのサイクルαを超えない為、現在の位相差間の差（θ−α）、換言すれば、γを計算する。次いで、γをクロックＣＬＫＡのサイクルαの第１の半部内にあるものとして決定し、ステップＳ２１２及びＳ２１６を実行し、従って、クロックＣＬＫＢ’を選択する。従って、タイミングＴ２５１１で、クロックＣＬＫＡで送信されたデータがクロックＣＬＫＢ’で受信される。

本実施例によれば、送信側の回路のクロックと受信側の回路のクロックとの間の位相差を適切に保つことにより、メタスタビリティを回避することができる。従って、データ通信を不都合なく実行することができ、本実施例は、レジスタへの頻繁なアクセス、回路の高速読書き、等に適用するのが好ましい。図２４の初期の位相差の計算上のフローチャートは位相差のエラーを調整するのに適用することができる。

［第７実施例］
車載ＬＡＮの場合、調波の放射による他の装置との混信を阻止するために、パルス信号のエッジを波形整形により丸め、正弦波形状に近い方形波を用いる。波形整形の場合、ＤＡ（デジタル‐アナログ）コンバータ等を用いる。各ＥＣＵでは、成形された信号が出力バッファ内に記憶され、多段非反転増幅器回路等により適切に増幅された後にバスに送信される。

更に、車載ＬＡＮを設けた場合、電源への配線又は接地配線が走行中の振動により切断したり、バスに供給される電圧が変動したりする場合がある。電圧変動により電流がバスから逆流するのを防止するために、図２６に示す構成を採用することができる。図２６は、ＥＣＵの送受信機を示す線図である。ＭＰＵから送信された出力信号は入力端子ＩＮに入力され、波形整形ユニット２６１による波形整形を通過する。次いで、この信号は出力段２６０の増幅器２６２により多段増幅され、トランジスタスイッチ２６３に供給される。逆流を阻止するために、出力端子ＯＵＴの電源（ＶＢＡＴ）側及び接地（ＧＮＤ）側にバスダイオード２６４及び２６５が設けられている。これにより、接地に対し切断された場合でも、バス電圧が電源電位よりも高く維持され、しかも電源に対し切断された場合でも、バス電圧が接地電位よりも低く維持される。

図２７は、図２６の構成における信号の例を示す。送信信号Ｓ２７０を増幅器２６２によりＮ倍に増幅することにより得られた送信信号Ｓ２７１は正弦波に近い方形波信号であり、この方形波信号は電源ＶＢＡＴの電位にほぼ等しい高レベルと接地ＧＮＤ電位にほぼ等しい低レベルとを有している。しかし、増幅後の送信信号Ｓ２７１が出力端子ＯＵＴから送出されると、高レベルが電源電位からダイオード２６４及び２６５の順方向電圧降下分Ｖ_Ｆだけ降下し、低レベルが接地電位からＶ_Ｆだけ上昇するように波形が変形する。従って、もともと意図している立上りエッジ及び立下りエッジにそれぞれ遅延Δ２７２及びΔ２７３が生じるおそれがある。

更に、送信信号Ｓ２７１が高レベルにある場合、トランジスタスイッチ２６３の漏洩電流を抑圧するために、このトランジスタスイッチ２６３を、低レベルに降下する信号Ｓ２７０によりターンオフさせる。従って、送信信号Ｓ２７０が再び高レベルに上昇すると、トランジスタスイッチ２６３をターンオンさせる際にこのトランジスタスイッチ２６３のゲートのしきい値電圧Ｖｔｈに達する時間だけ遅延Δ２７４が生じるおそれがある。

車載ＬＡＮの場合、ＬＩＮ又はＣＸＰＩ通信プロトコルが用いられており、ＣＸＰＩ通信では、バスを通る信号はＰＷＭ符号化されるように指定され、従って、ＬＩＮよりも高周波のパルス信号が用いられる。このような場合、上述した遅延がデータ通信信号の品質を劣化させるおそれがある。或いはまた、信号のスルーレートが低下し、信号のエッジが急激に上昇するが、このようになることにより高調波を高めるおそれがある。

上述したことを考慮して、本実施例は、調波を抑圧するとともに信号遅延を阻止するＥＣＵの送受信機に関するものである。

図２８は、本実施例の送受信機の構成を示す。図２８の送受信機は、図２７に示す遅延Δ２７２及びΔ２７３に対処する構成を有している。この送受信機は、ＣＸＰＩ通信システム内の各ノードを構成するＥＣＵ内に設けられており、ＭＰＵ（図示せず）から送信されたバス送信信号を符号化及び送信するＰＷＭに対する構成を有している。

この送受信機は、振幅設定ユニット２８０と、波形整形ユニット２８１と、出力バッファ２８２とを有している。各ユニットは電源電位ＶＢＡＴ及び接地電位ＧＮＤの点に接続されている。入力端子ＩＮから入力される送信信号は、波形整形ユニット２８１のオペアンプ（演算増幅器）２８１０により増幅され、出力バッファ２８２に送信される。出力バッファ２８２では、トランジスタスイッチ２８２４が、オペアンプ２８２５により増幅された送信信号によりターンオン及びターンオフ制御され、これと同期して送信信号が出力端子ＯＵＴからバスに送出される。出力端子ＯＵＴの電源側及び接地側には、切断により電圧変動が生じるおそれのある場合に逆流を阻止するためのダイオード２８２２及び２８２３をそれぞれ設けてある。

振幅設定ユニット２８０及び波形整形ユニット２８１は、ダイオード２８３及び２８４を経て電源電位ＶＢＡＴ及び接地電位ＧＮＤの点にそれぞれ接続されている。ダイオード２８３及び２８４は出力バッファ２８２のダイオード２８２２及び２８２３と同じ規格を有している。これにより、振幅設定ユニット２８０及び波形整形ユニット２８１には、出力バッファ２８２と同じ電流密度で電流が流れ、これらユニットは、電源電圧ＶＢＡＴよりもダイオード２８３、２８４、２８２２及び２８２３の順方向電圧降下分Ｖ_Ｆだけ低い電位と、接地電位ＧＮＤよりもＶ_Ｆだけ高い電位との間の電圧で動作する。この時点で、波形整形ユニット２８１のオペアンプ２８１０の帰還端子及び出力バッファ２８２の帰還端子も、接地電位ＧＮＤよりもＶ_Ｆだけ高い電位の点に接続されている。

振幅設定ユニット２８０は、電圧検出ユニット２８０１により検出された電圧を波形整形ユニット２８１に送信する。この波形整形ユニット２８１はこの検出された電圧の振幅を有しこの振幅がオペアンプ２８１０により増幅された送信信号を発生する。この増幅された送信信号が出力バッファ２８２に送信され、対応する信号がバスに送信される。

図２９は、信号波形整形ユニット２８１により発生された信号及び出力バッファ２８２から送信された信号の例を示している。波形発生器（波形整形ユニット）２８１により発生された送信信号Ｓ２９１は、電位（ＶＢＡＴ−Ｖ_Ｆ）と電位（ＧＮＤ＋Ｖ_Ｆ）との間の振幅を有し、この信号は（（ＶＢＡＴ−２Ｖ_Ｆ）×１／Ｎ＋Ｖ_Ｆ）の高レベル電位と（ＧＮＤ＋Ｖ_Ｆ）の低レベル電位とを有する。この信号をＮ倍増幅することにより、（ＶＢＡＴ−Ｖ_Ｆ）の高レベルと（ＧＮＤ＋Ｖ_Ｆ）とを有する送信信号Ｓ２９２が得られる。従って、ダイオードの順方向電圧降下の電圧を減算することにより送信信号の波形整形を実行することにより、送信信号を発生させて送出することができ、この送信信号は送信時にダイオードの順方向電圧降下により影響されなくなる。従って、出力バッファ２８２から送信される信号は、信号波形整形ユニット２８１により発生された信号に対して遅延されるのを阻止することができる。

図３０は、本実施例の他の態様を示す。この態様は、図２７に示す遅延Δ２７４に対処する構成を有している。図３０では、出力バッファ３００にプルダウン電圧発生器３０１が接続されている。プルダウン電圧発生器３０１は、出力バッファ３００のトランジスタスイッチ３０２のしきい値電圧Ｖｔｈよりも低く且つ接地電圧よりも高い電圧を、スイッチＳＷ１を介してゲートに供給する。これにより、送信信号のエッジが上昇した場合に、エッジが接地レベルから上昇する場合よりも短い時間で、送信信号の電圧が、しきい値電圧Ｖｔｈに到達するようにしうる。従って、バスに送信する送信信号の遅延Δ２７４を図２７に示すように低減させることができる。

図３１は好適例を示す。本例の送受信機は、振幅設定ユニット３１００と、波形整形ユニット３１０１と、出力バッファ３１０２と、プルダウン電圧発生器３０１３とを有している。

図３２は、図３１に示す例の変形例を示している。図３２では、図３１と重複する素子には図３１と同じ符号を付してある。この図３２の例では、波形整形ユニット３１０１の出力信号ＷＳｏｕｔが予め決定した基準電圧Ｖｒｃに達すると、比較器（ＣＯＭＰ）３２００がスイッチＳＷ１をターンオンさせる。波形整形ユニット３１０１からの出力信号の高レベルは電源電圧ＶＤＤからダイオード２８３の順方向電圧降下分だけ低下した電圧ＶＤＯＷＳである為、更に低い電圧、例えば、抵抗Ｒ１の電圧降下だけ低い電圧を、スイッチＳＷ１をターンオンさせる基準電圧Ｖｒｃとして用いる。これにより、図３３に示すように、送信信号ＷＳｏｕｔは波形整形ユニット３１０１に入力される送信信号ＴＸＤの上昇とともに上昇し、スイッチＳＷ１は、送信信号ＷＳｏｕｔが高レベルに達する前にターンオンする。このようにして、トランジスタ２８２４をターンオンさせるゲート電圧は、プルダウン電圧発生器３０１３により前もってしきい値電圧Ｖｔｈ付近に上昇させられ、従って、トランジスタスイッチ２８２４を送信信号ＷＳｏｕｔの上昇とともにターンオンさせることができる。

図３４は、図３１に示す例の更なる他の変形例を示している。図３４では、図３１と重複する素子には図３１と同じ符号を付してある。この図３４の例では、遅延回路３４００が波形整形ユニット３１０１への入力信号ＴＸＤを遅延させ、この遅延された入力信号ＴＸＤが高レベルに達した際にスイッチＳＷ１がターンオンされる。これにより、図３５に示すように、送信信号ＷＳｏｕｔは波形整形ユニット３１０１に入力される送信信号ＴＸＤの上昇とともに上昇し、スイッチＳＷ１は、送信信号ＷＳｏｕｔが高レベルに達するのとほぼ同時にターンオンしうる。このようにして、トランジスタ２８２４をターンオンさせるゲート電圧はしきい値電圧Ｖｔｈの付近から上昇し、従って、トランジスタスイッチ２８２４を送信信号ＷＳｏｕｔの上昇エッジから著しい遅延を伴うことなくターンオンさせることができる。

図３６は、図３４に示す構成の変形例を示す。この構成は、遅延回路３４００に加えて、波形整形ユニット３１０１の前に遅延回路３６００を有し、送信信号ＴＸＤと、遅延回路３６００により更に遅延された送信信号ＴＸＤ１と、遅延回路３４００により送信信号ＴＸＤ１を一層更に遅延させることにより得た送信信号ＴＸＤ２との論理積が出力バッファ３１０２のスイッチＳＷ１をターンオンさせるようになっている。これにより、図３７に示すように、送信信号ＷＳｏｕｔは送信信号ＴＸＤの上昇とともに上昇し、スイッチＳＷ１は送信信号ＷＳｏｕｔが高レベルに達するのとほぼ同時にターンオンする。図３６の構成では、スイッチＳＷ１がオン状態に保たれている期間が図３４の例よりも短くなる。このようにすることにより、図３４と等価な効果が得られるが、電力を節約しうる。

ＬＩＮ及びＣＸＰＩの車載ＬＡＮを有する本実施例によれば、調波を抑圧するために低スルーレートの送信信号を用いる場合でも、送信信号の遅延を回避することができる。

実施例及び添付図面に基づいて本発明を説明したが、当業者にとっては本発明の開示に基づいて種々の変形及び変更が明らかであることを銘記すべきである。従って、このような変形及び変更は本発明の範囲内に含まれることを理解すべきである。例えば、種々の構成要素及びステップに含まれる機能等は理論的に矛盾しない如何なる方法でも並び替えることができる。更に、構成要素又はステップは１つに組合せるか又は分割することができる。

上述した実施例は、以下に付記するように要約される。

（付記１） 車載電子装置は、
ＣＸＰＩ通信ネットワークを介して他の車載電子装置とデータ通信するための第１クロックを発生する発生ユニットと、
この第１クロックのデューティ幅を調整するように構成した調整ユニットと
を備えている。

（付記２） 付記１による車載電子装置において、
前記調整ユニットは第１クロックの周波数よりも高い周波数を有する第２クロックを発生し、第１クロックのデューティ幅をこの第１クロックのサイクルに相当する第２クロックのクロック数の比率で調整するようにする。

（付記３） 付記１及び２による車載電子装置において、
前記調整ユニットは、送信すべきデータを符号化する前に第１クロックのデューティ幅を調整するようにする。

（付記４） 付記１〜３の何れか１つによる車載電子装置において、
前記調整ユニットは、送信すべき符号化データを送信する際に、第１クロックのデューティ幅を調整するようにする。

（付記５） 付記１〜４の何れか１つによる車載電子装置において、この車載電子装置はＣＸＰＩ通信ネットワークのマスターノードとして実行するようにする。

（付記６） 車載電子装置は、
ＣＸＰＩ通信ネットワークを介して他の車載電子装置とデータ通信するための第１クロックを発生するように構成した発生ユニットと、
この第１クロックにスペクトラム拡散を行うように構成した調整ユニットと
を備えるようにする。

（付記７） 付記６による車載電子装置では、
前記調整ユニットにより、予め決定した変調比及び第１クロックの周波数に基づいてスペクトラム拡散の変調周波数を求めるようにする。

（付記８） 付記６又は７による車載電子装置では、
変調周波数を２００Ｈｚよりも高く、且つ予め決定した目標周波数と予め決定した変調比との積よりも低くするようにする。

（付記９） 付記６〜８の何れか１つによる車載電子装置は更に、スペクトラム拡散に課せられる第１クロックの立上りエッジ及び立下りエッジを丸めるとともに、この第１クロックをネットワークに送信するように構成した送受信機を備えるようにする。

（付記１０） 車載電子装置は、
内部クロックを遅延させることにより第１クロックを発生させるように構成した遅延ユニットと、
この内部クロックのスルーレートを増大させることにより第２クロックを発生させるように構成した整形ユニットと、
第１クロックの立上りエッジ及び第２クロックの立下りエッジを有する第３クロックを、第１クロック及び第２クロックに基づいて出力するように構成したスイッチと、
ＣＸＰＩ通信ネットワークを介して他の車載電子装置とデータ通信するのに用いる基準クロックが低レベルになった際に第３クロックを低レベルとするように構成したインターフェースと
を備えるようにする。

（付記１１） 付記１０による車載電子装置では、基準クロックが低レベルにある間、第３クロックが低レベルとなるようにする。

（付記１２） 車載電子装置は、
クロックのサイクルを検出するとともに、このクロックと、このクロックとは別に発生されたデータ信号との間の位相差を検出するように構成した検出ユニットと、
これらサイクル及び位相差に基づいて、このクロックのエッジからシフトしたデータ捕捉タイミングを得るように構成した計算ユニットと、
このデータ捕捉タイミングのタイミングでデータ信号の値を捕捉するとともに、ＣＸＰＩ通信ネットワークを介して他の車載電子装置に送信すべきデータ信号を発生させるように構成した同期ユニットと
を備えるようにする。

（付記１３） 付記１２による車載電子装置では、
前記計算ユニットが、開始ビット後のデータ信号の値を捕捉するデータ捕捉タイミングの、クロックのエッジからのシフト幅を、前記開始ビットの値が前記クロックのエッジのタイミングで捕捉されたか否かに基づいて調整するようにする。

（付記１４） 付記１２又は１３による車載電子装置は、ＣＸＰＩ通信ネットワークのマスターノードとして実行する際にクロックを発生するか、又はＣＸＰＩ通信ネットワークのスレーブノードとして実行する際にＣＸＰＩ通信ネットワークのマスターノードからクロックを受信するようにする。

（付記１５） 付記１２〜１４の何れか１つによる車載電子装置では、
検出処理は、複数の検出値の平均を位相差として採用するようにする。

（付記１６） 付記１２〜１５の何れか１つによる車載電子装置では、
前記検出ユニットは、サイクルを検出する際に、予め決定した下限よりも短いクロックと予め決定した上限よりも長いクロックとを排除するようにする。

（付記１７） 車載電子装置は、
マスターノードからＣＸＰＩ通信ネットワークを介して符号化された基準クロックを受信し、この基準クロックを復号化し、この基準クロックを第１出力クロックとして出力するために第１モードで動作するか、又は基準クロックを復号化せずに第２出力クロックとして出力するために第２モードで動作するように構成した送受信機と、
この送受信機を第１モードから第２モードに移行させる信号をこの送受信機に送信するとともに、この送受信機から第２出力クロックを受信すると、この送受信機を第２モードから第１モードに移行させる信号をこの送受信機に送信することにより、この送受信機から第１出力クロックを得るように構成した制御ユニットと
を備えるようにする。

（付記１８） 付記１７による車載電子装置では、
前記送受信機には、基準クロックを復号化するように構成した復号化ユニットと、第１モード及び第２モードに応じて第１クロック及び第２クロックの何れかを制御ユニットに選択的に出力するように構成された出力選択ユニットとが設けられているようにする。

（付記１９） 付記１７又は１８による車載電子装置では、
前記送受信機は、他の車載電子装置からネットワークを介して受信された符号化されたデータ信号を復号化するように構成された復号化ユニットと、第１モードで動作する際に復号化し又は第２モードで動作する際に復号化しないデータ信号を制御ユニットに出力するように構成した出力制御ユニットとを備えるようにする。

（付記２０） 付記１７〜１９の何れか１つによる車載電子装置では、
前記送受信機は、制御ユニットから信号を受信した際に、マスターノードが基準クロックを送信し、これによりこの基準クロックを得るようにする信号をマスターノードに送信するようにする。

（付記２１） 回路が、
第１クロックと、この第１クロックの周波数よりも遅い周波数を有する第２クロックとの間の位相差を検出するように構成された検出ユニットと、
この位相差と第１及び第２クロックのサイクルとに基づいて、第２クロックのエッジが第１クロックのサイクルの第１半部に一致した際に第１パターンを、及び第２クロックのエッジが第１クロックのサイクルの第２半部に一致した際に第２パターンを選択するように構成した選択ユニットと、
第１パターンにおいて第１クロックを遅延することなく第２クロックを遅延させ、第２パターンにおいて第２クロックを遅延することなく第１クロックを遅延させるとともに、第１クロックを第１回路に送信してこの第１回路が第１クロックと同期してデータを送信するようにし、第２クロックを第２回路に送信してこの第２回路が第２クロックと同期して前記データを受信するように構成した遅延回路と
を備えるようにする。

（付記２２） 付記２１による回路では、
前記検出ユニットが第１クロック及び第２クロックのサイクルに基づいて位相差を検出する。

（付記２３） 付記２２による回路では、
前記検出ユニットが第１クロック及び第２クロックのサイクルに基づいて第１位相差を検出し、次いでこの第１位相差と第１クロック及び第２クロックのサイクルとに基づいて第２位相差を検出するようにする。

（付記２４） 付記２１〜２３の何れか１つによる回路は、第１回路及び第２回路と一緒に車両制御用の電子装置内に設けられている。

（付記２５） 車載電子装置は、
入力された信号を増幅し、この信号が電源電位よりも低い第１電位と接地電位よりも高い第２電位との間の振幅を有するようにするとともに、この信号を車載ネットワークに出力するようにする出力バッファと、
入力された、ある振幅を有する信号を整形し、この信号が前記出力バッファから出力される際に第１電位及び第２電位間の振幅を有するように構成した整形ユニットと
を備えるようにする。

（付記２６） 付記２５による車載電子装置では、
前記出力バッファは、車載ネットワークに送信すべき信号を発生させるために、ターンオン／ターンオフさせるトランジスタスイッチを有し、このトランジスタスイッチは、前記整形ユニットから出力される信号が高レベルに達した際にターンオンされるようになっており、車載電子装置は更に、
前記トランジスタスイッチにそのしきい値電圧を供給するように構成した電圧発生器と、
この電圧発生器からこのトランジスタスイッチにそのしきい値電圧を供給するのをターンオン／ターンオフさせるように構成したスイッチと、
前記整形ユニットから前記出力バッファに送信される信号が高レベルに達する前に前記スイッチをターンオンさせるように構成した回路と
を備えているようにする。

Claims (11)

1. 第１クロックソースから第１遅延ユニットへの第１の入力を含む送信回路と、
   第２クロックソースから第２遅延ユニットへの第２の入力を含む受信回路と、
   前記第１遅延ユニットへの第１の制御入力で前記送信回路に結合され、前記第２遅延ユニットへの第２の制御入力で前記受信回路に結合された制御ユニットと、を備え、
   前記制御ユニットは、
   前記第１クロックソース及び前記第２クロックソースに結合され、前記第１クロックソースと前記第２クロックソースとの間の現在の位相差を検出する位相差検出ユニットと、
   前記位相差検出ユニットの出力に基づいてメタスタビリティが発生するサイクルを予測する予測ユニットと、
   前記第２クロックソースの立上りエッジが前記第１クロックソースのサイクルの１周期中の第１の半部に生じるか又は前記第２クロックソースの立上りエッジが前記第１クロックソースのサイクルの１周期中の第２の半部に生じるかを決定する選択ユニットと、を備え、
   前記選択ユニットは、前記第１遅延ユニットのセレクタを制御する制御信号を前記第１遅延ユニットに送信し、前記第２遅延ユニットのセレクタを制御する制御信号を前記第２遅延ユニットに送信する、クロック同期回路。
2. 前記第１遅延ユニットの出力は、前記送信回路の第１フリップフロップのイネーブルに結合され、
   前記第２遅延ユニットの出力は、前記受信回路の第２フリップフロップのイネーブルに結合される、請求項１に記載のクロック同期回路。
3. 前記位相差検出ユニットは、
   前記第１クロックソース及び前記第２クロックソースの間の初期の位相差を検出し、
   前記第１クロックソース及び前記第２クロックソースの間の計算した位相差を計算し、
   前記計算した位相差と前記初期の位相差との加算によって、前記第１クロックソース及び前記第２クロックソースの間の前記現在の位相差を発生させる、請求項１に記載のクロック同期回路。
4. 前記予測ユニットは、
   前記第１クロックソース及び前記第２クロックソースの間の前記現在の位相差を受信し、
   前記メタスタビリティが発生するサイクルを予測し、
   次のサイクルの位相差が、前記第１クロックソースのサイクルよりも大きい場合には、前記次のサイクルの位相差から前記第１クロックソースのサイクルの値を減算する、請求項３に記載のクロック同期回路。
5. 前記メタスタビリティが発生するサイクルに基づいて、前記選択ユニットによって前記第２クロックソースが前記第１クロックソースのサイクルの第１の半部に生じるか又は前記第２クロックソースが前記第１クロックソースのサイクルの第２の半部に生じるかを決定する、請求項１に記載のクロック同期回路。
6. 前記制御ユニットは、
   前記第２クロックソースの立上りエッジが前記第１クロックソースのサイクルの１周期中の第１の半部に生じる場合に、前記第１クロックソースが遅延されず、前記第２クロックソースが遅延されるように、前記第１遅延ユニット及び前記第２遅延ユニットに制御信号を送信する、請求項１に記載のクロック同期回路。
7. 前記制御ユニットは、
   前記第２クロックソースの立上りエッジが前記第１クロックソースのサイクルの１周期中の第２の半部に生じる場合に、前記第２クロックソースが遅延されず、前記第１クロックソースが遅延されるように、前記第１遅延ユニット及び前記第２遅延ユニットに制御信号を送信する、請求項１に記載のクロック同期回路。
8. 第１クロックソース及び第２クロックソースを同期させる方法であって、
   位相差検出ユニットによって、前記第１クロックソース及び前記第２クロックソースの間の位相差を得ること、
   次のサイクルの位相差が前記第１クロックソースのサイクルよりも大きい場合には、前記次のサイクルの位相差から前記第１クロックソースのサイクルの値を減算すること、
   前記第２クロックソースの立上りエッジが前記第１クロックソースのサイクルの第１の半部内に生じるかを決定すること、を含む方法。
9. 前記第２クロックソースの立上りエッジが前記第１クロックソースのサイクルの１周期中の第２の半部内に生じた場合に、前記第２クロックソースが遅延されず、前記第１クロックソースが遅延されるように、前記第１遅延ユニット及び前記第２遅延ユニットを制御すること、を含む、請求項８に記載の方法。
10. 前記第２クロックソースの立上りエッジが前記第１クロックソースのサイクルの１周期中の第１の半部内に生じた場合に、前記第１クロックソースが遅延されず、前記第２クロックソースが遅延されるように、前記第１遅延ユニット及び前記第２遅延ユニットを制御すること、を含む、請求項８に記載の方法。
11. 予測ユニットによってメタスタビリティが発生するサイクルを予測すること、を含み、
    前記第１クロックソース及び前記第２クロックソースの間の初期の位相差を検出すること、
    前記第２クロックソースのサイクルと前記第１クロックソースのサイクルとの比率である計算した位相差を計算すること、
    前記計算した位相差と前記初期の位相差との加算によって、前記第１クロックソース及び前記第２クロックソースの間の現在の位相差を発生させること、を含む、請求項８に記載の方法。