JP2020065278A - 車載電子装置 - Google Patents
車載電子装置 Download PDFInfo
- Publication number
- JP2020065278A JP2020065278A JP2019234472A JP2019234472A JP2020065278A JP 2020065278 A JP2020065278 A JP 2020065278A JP 2019234472 A JP2019234472 A JP 2019234472A JP 2019234472 A JP2019234472 A JP 2019234472A JP 2020065278 A JP2020065278 A JP 2020065278A
- Authority
- JP
- Japan
- Prior art keywords
- transceiver
- clock
- signal
- reference clock
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4009—Coupling between buses with data restructuring
- G06F13/4018—Coupling between buses with data restructuring with data-width conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Computing Systems (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
【課題】車載ＬＡＮに対して生じる種々の問題を解決する車載電子装置を提供する。【解決手段】車載電子装置ＥＣＵ２０は、ＣＸＰＩ（クロック・エクステンション・ペリフェラル・インターフェース）通信ネットワークを介して他の車載電子装置とデータ通信するための第１クロックを発生する発生ユニットＭＣＵ２３と、この第１クロックのデューティ幅を調整するクロック調整ユニット２１と、を備える。【選択図】図２Ａ
Description
本出願は、（２０１５年４月２１日に出願した）出願番号６２／１５０，４６０、（２
０１５年４月２１日に出願した）出願番号６２／１５０，４６６、（２０１５年４月２１
日に出願した）出願番号６２／１５０，４６７、（２０１５年４月２１日に出願した）出
願番号６２／１５０，４７８、（２０１５年４月２１日に出願した）出願番号６２／１５
０，４８４、（２０１５年４月２１日に出願した）出願番号６２／１５０，４９２及び（
２０１５年７月１０日に出願した）出願番号６２／１９１，１６４の米国特許仮出願に対
する優先権及びその利益を主張する２０１５年９月２５日に出願した米国特許出願第１４
／８６５，６７６号の国際出願である。
０１５年４月２１日に出願した）出願番号６２／１５０，４６６、（２０１５年４月２１
日に出願した）出願番号６２／１５０，４６７、（２０１５年４月２１日に出願した）出
願番号６２／１５０，４７８、（２０１５年４月２１日に出願した）出願番号６２／１５
０，４８４、（２０１５年４月２１日に出願した）出願番号６２／１５０，４９２及び（
２０１５年７月１０日に出願した）出願番号６２／１９１，１６４の米国特許仮出願に対
する優先権及びその利益を主張する２０１５年９月２５日に出願した米国特許出願第１４
／８６５，６７６号の国際出願である。
本明細書に開示する実施例は、車載電子装置等に関するものである。
内燃機関、空気調節装置（エアコン）、ドアミラー、パワーウィンドウ及びワイパーの
ような種々の車載装置の動作を電子的に制御するために、種々の電子装置が車両（ビーク
ル）に装着（車載）されている。近年では、１台の車両にこのような電子装置が５０〜６
０ユニット装備されており、車載電子装置の個数は増大しつつある。コントローラのよう
な電子装置、すなわちＥＣＵ（電子制御ユニット）は車載ＬＡＮ（ローカル・エリア・ネ
ットワーク）のバスに接続され、ＬＩＮ（ローカル・インターコネクト・ネットワーク）
、ＣＡＮ（コントローラ・エリア・ネットワーク）又はＣＸＰＩ（クロック・エクステン
ション・ペリフェラル・インターフェース）、等のようなプロトコルに応じてデータを送
受信する。
ような種々の車載装置の動作を電子的に制御するために、種々の電子装置が車両（ビーク
ル）に装着（車載）されている。近年では、１台の車両にこのような電子装置が５０〜６
０ユニット装備されており、車載電子装置の個数は増大しつつある。コントローラのよう
な電子装置、すなわちＥＣＵ（電子制御ユニット）は車載ＬＡＮ（ローカル・エリア・ネ
ットワーク）のバスに接続され、ＬＩＮ（ローカル・インターコネクト・ネットワーク）
、ＣＡＮ（コントローラ・エリア・ネットワーク）又はＣＸＰＩ（クロック・エクステン
ション・ペリフェラル・インターフェース）、等のようなプロトコルに応じてデータを送
受信する。
種々の問題が車載電子装置間でのデータの送受信中に生じるおそれがある。
本発明で開示する実施例は、車載ＬＡＮに対して生じる種々の問題を解決する車載電子
装置等に関するものである。
装置等に関するものである。
本発明の一例では、車載電子装置が、
ＣＸＰＩ通信ネットワークを介して他の車載電子装置とデータ通信するための第１クロ
ックを発生するように構成した発生ユニットと、
この第１クロックのデューティ幅を調整するように構成した調整ユニットと
を備えるようにする。
ＣＸＰＩ通信ネットワークを介して他の車載電子装置とデータ通信するための第１クロ
ックを発生するように構成した発生ユニットと、
この第１クロックのデューティ幅を調整するように構成した調整ユニットと
を備えるようにする。
本発明の他の例では、車載電子装置が、
ＣＸＰＩ通信ネットワークを介して他の車載電子装置とデータ通信するための第１クロ
ックを発生するように構成した発生ユニットと、
この第１クロックにスペクトラム拡散を行うように構成した調整ユニットと
を備えるようにする。
ＣＸＰＩ通信ネットワークを介して他の車載電子装置とデータ通信するための第１クロ
ックを発生するように構成した発生ユニットと、
この第１クロックにスペクトラム拡散を行うように構成した調整ユニットと
を備えるようにする。
本発明の更に他の例では、車載電子装置が、
内部クロックを遅延させることにより第１クロックを発生させるように構成した遅延ユ
ニットと、
この内部クロックのスルーレートを増大させることにより第２クロックを発生させるよ
うに構成した整形ユニットと、
第１クロックの立上りエッジ及び第２クロックの立下りエッジを有する第３クロックを
、第１クロック及び第２クロックに基づいて出力するように構成したスイッチと、
ＣＸＰＩ通信ネットワークを介して他の車載電子装置とデータ通信するのに用いる基準
クロックが低レベルになった際に第３クロックを低レベルとするように構成したインター
フェースと
を備えるようにする。
内部クロックを遅延させることにより第１クロックを発生させるように構成した遅延ユ
ニットと、
この内部クロックのスルーレートを増大させることにより第２クロックを発生させるよ
うに構成した整形ユニットと、
第１クロックの立上りエッジ及び第２クロックの立下りエッジを有する第３クロックを
、第１クロック及び第２クロックに基づいて出力するように構成したスイッチと、
ＣＸＰＩ通信ネットワークを介して他の車載電子装置とデータ通信するのに用いる基準
クロックが低レベルになった際に第３クロックを低レベルとするように構成したインター
フェースと
を備えるようにする。
本発明の更に他の例では、車載電子装置が、
クロックのサイクルを検出するとともに、このクロックと、このクロックとは別に発生
されたデータ信号との間の位相差を検出するように構成した検出ユニットと、
これらサイクル及び位相差に基づいて、このクロックのエッジからシフトしたデータ捕
捉タイミングを得るように構成した計算ユニットと、
このデータ捕捉タイミングのタイミングでデータ信号の値を捕捉するとともに、ＣＸＰ
Ｉ通信ネットワークを介して他の車載電子装置に送信すべきデータ信号を発生させるよう
に構成した同期ユニットと
を備えるようにする。
クロックのサイクルを検出するとともに、このクロックと、このクロックとは別に発生
されたデータ信号との間の位相差を検出するように構成した検出ユニットと、
これらサイクル及び位相差に基づいて、このクロックのエッジからシフトしたデータ捕
捉タイミングを得るように構成した計算ユニットと、
このデータ捕捉タイミングのタイミングでデータ信号の値を捕捉するとともに、ＣＸＰ
Ｉ通信ネットワークを介して他の車載電子装置に送信すべきデータ信号を発生させるよう
に構成した同期ユニットと
を備えるようにする。
本発明の更に他の例では、車載電子装置が、
マスターノードからＣＸＰＩ通信ネットワークを介して符号化された基準クロックを受
信し、この基準クロックを復号化し、この基準クロックを第１出力クロックとして出力す
るために第１モードで動作するか、又は基準クロックを復号化せずに第２出力クロックと
して出力するために第２モードで動作するように構成した送受信機と、
この送受信機を第１モードから第２モードに移行させる信号をこの送受信機に送信する
とともに、この送受信機から第２出力クロックを受信すると、この送受信機を第２モード
から第１モードに移行させる信号をこの送受信機に送信することにより、この送受信機か
ら第１出力クロックを得るように構成した制御ユニットと
を備えるようにする。
マスターノードからＣＸＰＩ通信ネットワークを介して符号化された基準クロックを受
信し、この基準クロックを復号化し、この基準クロックを第１出力クロックとして出力す
るために第１モードで動作するか、又は基準クロックを復号化せずに第２出力クロックと
して出力するために第２モードで動作するように構成した送受信機と、
この送受信機を第１モードから第２モードに移行させる信号をこの送受信機に送信する
とともに、この送受信機から第２出力クロックを受信すると、この送受信機を第２モード
から第１モードに移行させる信号をこの送受信機に送信することにより、この送受信機か
ら第１出力クロックを得るように構成した制御ユニットと
を備えるようにする。
本発明の更に他の例では、回路が、
第１クロックと、この第１クロックの周波数よりも遅い周波数を有する第２クロックと
の間の位相差を検出するように構成された検出ユニットと、
この位相差と第１及び第２クロックのサイクルとに基づいて、第２クロックのエッジが
第１クロックのサイクルの第１半部に一致した際に第１パターンを、及び第２クロックの
エッジが第１クロックのサイクルの第２半部に一致した際に第２パターンを選択するよう
に構成した選択ユニットと、
第１パターンにおいて第１クロックを遅延することなく第２クロックを遅延させ、第２
パターンにおいて第２クロックを遅延することなく第１クロックを遅延させるとともに、
第１クロックを第１回路に送信してこの第１回路が第１クロックと同期してデータを送信
するようにし、第２クロックを第２回路に送信してこの第２回路が第２クロックと同期し
て前記データを受信するように構成した遅延回路と
を備えるようにする。
第１クロックと、この第１クロックの周波数よりも遅い周波数を有する第２クロックと
の間の位相差を検出するように構成された検出ユニットと、
この位相差と第１及び第２クロックのサイクルとに基づいて、第２クロックのエッジが
第１クロックのサイクルの第１半部に一致した際に第１パターンを、及び第２クロックの
エッジが第１クロックのサイクルの第２半部に一致した際に第２パターンを選択するよう
に構成した選択ユニットと、
第１パターンにおいて第１クロックを遅延することなく第２クロックを遅延させ、第２
パターンにおいて第２クロックを遅延することなく第１クロックを遅延させるとともに、
第１クロックを第１回路に送信してこの第１回路が第１クロックと同期してデータを送信
するようにし、第２クロックを第２回路に送信してこの第２回路が第２クロックと同期し
て前記データを受信するように構成した遅延回路と
を備えるようにする。
本発明の更に他の例では、車載電子装置が、
入力された信号を増幅し、この信号が電源電位よりも低い第１電位と接地電位よりも高
い第２電位との間の振幅を有するようにするとともに、この信号を車載ネットワークに出
力するようにする出力バッファと、
入力された、ある振幅を有する信号を整形し、この信号が前記出力バッファから出力さ
れる際に第１電位及び第２電位間の振幅を有するように構成した整形ユニットと
を備えるようにする。
入力された信号を増幅し、この信号が電源電位よりも低い第１電位と接地電位よりも高
い第２電位との間の振幅を有するようにするとともに、この信号を車載ネットワークに出
力するようにする出力バッファと、
入力された、ある振幅を有する信号を整形し、この信号が前記出力バッファから出力さ
れる際に第１電位及び第２電位間の振幅を有するように構成した整形ユニットと
を備えるようにする。
本発明の実施例を、添付図面を参照して更に以下で説明するに、ＣＸＰＩ通信によれば
、複数のスレーブノードＥＣＵが１つのマスターノードＥＣＵに接続される。マスターノ
ードＥＣＵは、データ通信のために基準クロックをバスに規則的に送信する。スレーブノ
ードＥＣＵは、この基準クロックに応じてデータを送信する。或いは、各ＥＣＵは内部的
に発生させるクロックを用いることにより動作しうる。以後、各ノードのＥＣＵを参照す
る際には、ＥＣＵを単に“マスターノード”又は“スレーブノード”と称する。
、複数のスレーブノードＥＣＵが１つのマスターノードＥＣＵに接続される。マスターノ
ードＥＣＵは、データ通信のために基準クロックをバスに規則的に送信する。スレーブノ
ードＥＣＵは、この基準クロックに応じてデータを送信する。或いは、各ＥＣＵは内部的
に発生させるクロックを用いることにより動作しうる。以後、各ノードのＥＣＵを参照す
る際には、ＥＣＵを単に“マスターノード”又は“スレーブノード”と称する。
［第１実施例］
図１はＣＸＰＩ通信中のマスターノード及びスレーブノードの一例を示す線図である。
マスターノード１０は送受信機１０２とＭＣＵ（マイクロ・コントローラ・ユニット）１
０１とを有している。スレーブノード１２も送受信機１０４とＭＣＵ１０３とを有してい
る。ＭＣＵ１０１及び１０３はそれぞれ、ＵＡＲＴ（ユニバーサル・アシンクロナス・レ
シーバ・トランスミッタ；汎用非同期送受信回路）を介してデータ（ＴＸＤ、ＲＸＤ）を
送受信機１０２及び１０４に送信するとともに送受信機１０２及び１０４から受信する。
マスターノード１０の送受信機１０２及びスレーブノード１２の送受信機１０４はバス１
４を介してデータの送受信を実行する。ＣＸＰＩ通信では、デューティ比が５０％でない
方形波信号が基準クロックＣＬＫとして用いられている。送受信機１０２及び１０４の各
々は、送受信回路、ＤＳＰ（デジタル信号プロセッサ）、ＡＳＩＣ（アプリケーション・
スペシフィックＩＣ；特定用途向けＩＣ）、等のような種々の信号処理を実行する回路を
含めることにより構成することができる。
図１はＣＸＰＩ通信中のマスターノード及びスレーブノードの一例を示す線図である。
マスターノード１０は送受信機１０２とＭＣＵ（マイクロ・コントローラ・ユニット）１
０１とを有している。スレーブノード１２も送受信機１０４とＭＣＵ１０３とを有してい
る。ＭＣＵ１０１及び１０３はそれぞれ、ＵＡＲＴ（ユニバーサル・アシンクロナス・レ
シーバ・トランスミッタ；汎用非同期送受信回路）を介してデータ（ＴＸＤ、ＲＸＤ）を
送受信機１０２及び１０４に送信するとともに送受信機１０２及び１０４から受信する。
マスターノード１０の送受信機１０２及びスレーブノード１２の送受信機１０４はバス１
４を介してデータの送受信を実行する。ＣＸＰＩ通信では、デューティ比が５０％でない
方形波信号が基準クロックＣＬＫとして用いられている。送受信機１０２及び１０４の各
々は、送受信回路、ＤＳＰ（デジタル信号プロセッサ）、ＡＳＩＣ（アプリケーション・
スペシフィックＩＣ；特定用途向けＩＣ）、等のような種々の信号処理を実行する回路を
含めることにより構成することができる。
ＣＸＰＩ通信では、一般にバスの基準クロックに対して１９．２ｋＨｚ（１９．２ｋｂ
ｐｓ）の周波数が用いられる。基準クロックの周波数１９．２ｋＨｚは、いわゆるスマー
トキーシステムに対する１３４ｋＨｚの電波の７分の１調波と等価である。スマートキー
システムは、無線端末からの無線通信により鎖錠解除／鎖錠及び車両エンジンの始動を制
御するシステムである。すなわち、ＣＸＰＩ通信では、スマートキーシステムの弱い電波
に混信を及ぼす可能性のある雑音を発生するおそれがある。
ｐｓ）の周波数が用いられる。基準クロックの周波数１９．２ｋＨｚは、いわゆるスマー
トキーシステムに対する１３４ｋＨｚの電波の７分の１調波と等価である。スマートキー
システムは、無線端末からの無線通信により鎖錠解除／鎖錠及び車両エンジンの始動を制
御するシステムである。すなわち、ＣＸＰＩ通信では、スマートキーシステムの弱い電波
に混信を及ぼす可能性のある雑音を発生するおそれがある。
このような雑音を抑圧するには、基準クロックのデューティ幅を変えることができる。
デューティ比が５０％でない基準クロックのデューティ幅ｔの場合、ｎ／ｔ（ｎ＝１，２
，…）の周波数を有する調波電力は減少する。例えば、基準クロックＣＬＫを７倍にする
ことにより得られる１３４ｋＨｚにおける調波レベルはデューティ幅を１４．９μ秒とす
ることにより減少させることができる。
デューティ比が５０％でない基準クロックのデューティ幅ｔの場合、ｎ／ｔ（ｎ＝１，２
，…）の周波数を有する調波電力は減少する。例えば、基準クロックＣＬＫを７倍にする
ことにより得られる１３４ｋＨｚにおける調波レベルはデューティ幅を１４．９μ秒とす
ることにより減少させることができる。
しかし、この場合、デューティ幅の制御に２％の誤差があることにより調波レベルを充
分に抑圧するのを困難とするおそれがある。特に、基準クロックＣＬＫをアナログ回路に
より構成された波形整形回路を介してバスに送信すると、このアナログ回路による変化が
大きくなり、従って、デューティ幅を正確に制御するのを困難とする。ＣＸＰＩ通信では
、基準クロックＣＫＬに加えて、内部発生クロックをＲＣ（抵抗及びキャパシタ）発振器
により発生させて個々のＥＣＵ内で用いるようにでき、代表的にはＲＣ発振器により発生
させたクロックは±３０〜４０％の変化を有する。従って、基準クロック又は内部クロッ
クのデューティ幅を高精度で制御するのが好ましい。以下の実施例は、基準クロック又は
内部クロックのデューティ幅の制御に関するものである。
分に抑圧するのを困難とするおそれがある。特に、基準クロックＣＬＫをアナログ回路に
より構成された波形整形回路を介してバスに送信すると、このアナログ回路による変化が
大きくなり、従って、デューティ幅を正確に制御するのを困難とする。ＣＸＰＩ通信では
、基準クロックＣＫＬに加えて、内部発生クロックをＲＣ（抵抗及びキャパシタ）発振器
により発生させて個々のＥＣＵ内で用いるようにでき、代表的にはＲＣ発振器により発生
させたクロックは±３０〜４０％の変化を有する。従って、基準クロック又は内部クロッ
クのデューティ幅を高精度で制御するのが好ましい。以下の実施例は、基準クロック又は
内部クロックのデューティ幅の制御に関するものである。
図２Ａ及び２Ｂは、本発明の実施例の車載電子装置の構成を示す線図である。図２Ａに
示す車載電子装置は、例えば、図１に示すマスターノード１０に相当するＣＸＰＩシステ
ム中のマスターノードである。この場合、ＥＣＵ２０がこの車載電子装置とみなされる。
このＥＣＵ２０はＭＣＵ２３と送受信機２４とを有している。この実施例のＭＣＵ２３は
“発生ユニット”に相当する。送受信機２４は、内部クロック発生器２５と、符号化／復
号化ユニット２６と、波形整形ユニット２７とを有している。ＭＣＵ２３は、符号化／復
号化ユニット２６と、波形整形ユニット２７と、バス（ＢＵＳ）２８とを介してデータ（
ＴＸＤ）を他のノードに送信するとともにデータ（ＲＸＤ）を他のノードから受信する。
内部クロック発生器２５は、ＥＣＵ２０内で用いるべきクロックｉＣＬＫを発生する。こ
の内部クロック発生器２５は、例えば、ＲＣ発振器を有し、基準クロックＣＬＫから高周
波の内部クロックｉＣＬＫを発生させる。
示す車載電子装置は、例えば、図１に示すマスターノード１０に相当するＣＸＰＩシステ
ム中のマスターノードである。この場合、ＥＣＵ２０がこの車載電子装置とみなされる。
このＥＣＵ２０はＭＣＵ２３と送受信機２４とを有している。この実施例のＭＣＵ２３は
“発生ユニット”に相当する。送受信機２４は、内部クロック発生器２５と、符号化／復
号化ユニット２６と、波形整形ユニット２７とを有している。ＭＣＵ２３は、符号化／復
号化ユニット２６と、波形整形ユニット２７と、バス（ＢＵＳ）２８とを介してデータ（
ＴＸＤ）を他のノードに送信するとともにデータ（ＲＸＤ）を他のノードから受信する。
内部クロック発生器２５は、ＥＣＵ２０内で用いるべきクロックｉＣＬＫを発生する。こ
の内部クロック発生器２５は、例えば、ＲＣ発振器を有し、基準クロックＣＬＫから高周
波の内部クロックｉＣＬＫを発生させる。
ＥＣＵ２０は更にクロック調整ユニット２１を備えている。このクロック調整ユニット
２１には基準クロックＣＬＫ及び内部クロックｉＣＬＫが与えられる。この場合、クロッ
ク調整ユニット２１は、図２Ｂに示すように、基準クロックＣＬＫの１サイクル（周期）
ｔ２中の内部クロックｉＣＬＫのクロック数を計数する。このクロック調整ユニット２１
は、例えば、入力基準クロックＣＬＫ及び内部クロックｉＣＬＫを蓄積するレジスタと、
各クロックを計数するカウンタとを有する。このクロック調整ユニット２１は、基準クロ
ックＣＬＫのクロック中に計数される内部クロックｉＣＬＫのクロックの平均数を計算し
うる。
２１には基準クロックＣＬＫ及び内部クロックｉＣＬＫが与えられる。この場合、クロッ
ク調整ユニット２１は、図２Ｂに示すように、基準クロックＣＬＫの１サイクル（周期）
ｔ２中の内部クロックｉＣＬＫのクロック数を計数する。このクロック調整ユニット２１
は、例えば、入力基準クロックＣＬＫ及び内部クロックｉＣＬＫを蓄積するレジスタと、
各クロックを計数するカウンタとを有する。このクロック調整ユニット２１は、基準クロ
ックＣＬＫのクロック中に計数される内部クロックｉＣＬＫのクロックの平均数を計算し
うる。
クロック調整ユニット２１は、基準クロックＣＬＫが論理値“１”を有する際のデュー
ティ幅Ｌ２を、内部クロックｉＣＬＫのクロックの計数値（又は平均数）のレートで調整
する。例えば、内部クロックｉＣＬＫの周波数が基準クロックＣＬＫの周波数の１００倍
よりも大きい場合には、基準クロックＣＬＫのデューティ幅を１％よりも小さい精度で調
整しうる。その後、クロック調整ユニット２１はこの調整された基準クロックＣＬＫを送
受信機２４に入力させる。この送受信機２４では、この調整された基準クロックＣＬＫを
符号化／復号化ユニット２６により用いて、送信すべきデータを符号化し、このデータを
波形発生器（波形整形ユニット）２７から他のノードに送信する。
ティ幅Ｌ２を、内部クロックｉＣＬＫのクロックの計数値（又は平均数）のレートで調整
する。例えば、内部クロックｉＣＬＫの周波数が基準クロックＣＬＫの周波数の１００倍
よりも大きい場合には、基準クロックＣＬＫのデューティ幅を１％よりも小さい精度で調
整しうる。その後、クロック調整ユニット２１はこの調整された基準クロックＣＬＫを送
受信機２４に入力させる。この送受信機２４では、この調整された基準クロックＣＬＫを
符号化／復号化ユニット２６により用いて、送信すべきデータを符号化し、このデータを
波形発生器（波形整形ユニット）２７から他のノードに送信する。
ＥＣＵ２０はクロック調整ユニット２１の代わりにクロック調整ユニット２２を有する
ことができる。このクロック調整ユニット２２は、送受信機２４の波形整形ユニット２７
からバスに向けて送信を行う際に基準クロックＣＬＫを取得し、論理値“１”を有する基
準クロックＣＬＫのデューティ幅が１４．９μ秒となるように調整を行う。或いは、検査
する際に記憶装置等を用いることにより、基準クロックＣＬＫのデューティ幅をトリミン
グすることができる。
ことができる。このクロック調整ユニット２２は、送受信機２４の波形整形ユニット２７
からバスに向けて送信を行う際に基準クロックＣＬＫを取得し、論理値“１”を有する基
準クロックＣＬＫのデューティ幅が１４．９μ秒となるように調整を行う。或いは、検査
する際に記憶装置等を用いることにより、基準クロックＣＬＫのデューティ幅をトリミン
グすることができる。
図３は、クロック調整ユニット２２を有するＥＣＵ２０の動作を説明するためのフロー
チャート線図である。図３の手順は、クロック調整ユニット２２が基準クロックＣＬＫを
受信すると開始する。クロック調整ユニット２２は基準クロックＣＬＫのデューティ幅を
測定する（Ｓ３００）。デューティ幅が１４．９μ秒でない場合（Ｓ３０２でＮｏ）、ク
ロック調整ユニット２２はデューティ幅を調整し（Ｓ３０３）、基準クロックＣＬＫを符
号化／復号化ユニット２６に送信する。これとは相違し、デューティ幅が１４．９μ秒で
ある場合（Ｓ３０２でＹｅｓ）、クロック調整ユニット２２はデューティ幅を調整するこ
となく、基準クロックＣＬＫを符号化／復号化ユニット２６に送信する。その後、符号化
／復号化ユニット２６は基準クロックＣＬＫを用いてデータを符号化し（Ｓ３０４）、波
形整形ユニット２７が符号化されたデータをバスに送信する（Ｓ３０６）。
チャート線図である。図３の手順は、クロック調整ユニット２２が基準クロックＣＬＫを
受信すると開始する。クロック調整ユニット２２は基準クロックＣＬＫのデューティ幅を
測定する（Ｓ３００）。デューティ幅が１４．９μ秒でない場合（Ｓ３０２でＮｏ）、ク
ロック調整ユニット２２はデューティ幅を調整し（Ｓ３０３）、基準クロックＣＬＫを符
号化／復号化ユニット２６に送信する。これとは相違し、デューティ幅が１４．９μ秒で
ある場合（Ｓ３０２でＹｅｓ）、クロック調整ユニット２２はデューティ幅を調整するこ
となく、基準クロックＣＬＫを符号化／復号化ユニット２６に送信する。その後、符号化
／復号化ユニット２６は基準クロックＣＬＫを用いてデータを符号化し（Ｓ３０４）、波
形整形ユニット２７が符号化されたデータをバスに送信する（Ｓ３０６）。
この実施例では、ＥＣＵ２０がクロック調整ユニット２１及び２２のうちの一方又は双
方を有するようにしうる。クロック調整ユニット２１を有する構成によれば比較的粗な調
整を可能にするとともに、クロック調整ユニット２１を有する構成によれば比較的微細な
調整を可能にする。双方のクロック調整ユニットを有する構成によれば、これらのクロッ
ク調整ユニットの何れか一方のみを有する構成よりも一層正確な調整を可能にすることが
できる。
方を有するようにしうる。クロック調整ユニット２１を有する構成によれば比較的粗な調
整を可能にするとともに、クロック調整ユニット２１を有する構成によれば比較的微細な
調整を可能にする。双方のクロック調整ユニットを有する構成によれば、これらのクロッ
ク調整ユニットの何れか一方のみを有する構成よりも一層正確な調整を可能にすることが
できる。
クロック調整ユニット２１及び２２は、論理値“１”を有する基準クロックＣＬＫのデ
ューティ幅を調整する場合、比較的大きな調整幅により第１の調整を実行し、次いでこの
第１の調整幅よりも小さい調整幅で徐々に調整する。
ューティ幅を調整する場合、比較的大きな調整幅により第１の調整を実行し、次いでこの
第１の調整幅よりも小さい調整幅で徐々に調整する。
図４は、クロック調整ユニット２１及び２２の動作を説明するためのフローチャート線
図である。これらクロック調整ユニット２１及び２２は、デューティ幅の調整幅を１４．
９μ秒よりも大きい初期幅に設定した後（Ｓ４０２）、デューティ幅を測定する（Ｓ４０
４）。デューティ幅が１４．９μ秒でない場合（Ｓ４０６でＮｏ）、クロック調整ユニッ
ト２１及び２２はデューティ幅を初期幅よりも小さい幅まで調整し（Ｓ４０８）、次いで
処理をＳ４０４に戻す。一方、デューティ幅が１４．９μ秒である場合（Ｓ４０６でＹｅ
ｓ）、クロック調整ユニット２１及び２２が調整を実行することなく、処理が終了される
。
図である。これらクロック調整ユニット２１及び２２は、デューティ幅の調整幅を１４．
９μ秒よりも大きい初期幅に設定した後（Ｓ４０２）、デューティ幅を測定する（Ｓ４０
４）。デューティ幅が１４．９μ秒でない場合（Ｓ４０６でＮｏ）、クロック調整ユニッ
ト２１及び２２はデューティ幅を初期幅よりも小さい幅まで調整し（Ｓ４０８）、次いで
処理をＳ４０４に戻す。一方、デューティ幅が１４．９μ秒である場合（Ｓ４０６でＹｅ
ｓ）、クロック調整ユニット２１及び２２が調整を実行することなく、処理が終了される
。
ＣＸＰＩ通信では、プロトコル仕様に応じてスリープモードの開放後で通信の開始前に
２０ミリ秒の学習時間が指定されており、このような学習時間中、論理値“１”が維持さ
れるようになっている。これにより、調整を学習時間中に完了しうる為、実際の通信は悪
影響をうけることがない。ちなみに、その後の波形調整はスリープモードに再度入るまで
実行されない。
２０ミリ秒の学習時間が指定されており、このような学習時間中、論理値“１”が維持さ
れるようになっている。これにより、調整を学習時間中に完了しうる為、実際の通信は悪
影響をうけることがない。ちなみに、その後の波形調整はスリープモードに再度入るまで
実行されない。
第１実施例によれば、ＣＸＰＩ通信における基準クロックのデューティ幅を高精度で調
整しうる為、スマートキーシステム及びその他のシステムの電波に対する混信を阻止しう
る。更に、高価な水晶発振器等の代わりに、変化がより大きな廉価なＲＣ発振器を用いる
場合でも、基準クロックのデューティ幅を高精度で調整しうる。従って、回路の簡略化及
び低価格化を達成しうる。
整しうる為、スマートキーシステム及びその他のシステムの電波に対する混信を阻止しう
る。更に、高価な水晶発振器等の代わりに、変化がより大きな廉価なＲＣ発振器を用いる
場合でも、基準クロックのデューティ幅を高精度で調整しうる。従って、回路の簡略化及
び低価格化を達成しうる。
［第２実施例］
第２実施例は、スペクトラム拡散法を１３４ｋＨｚ帯域における調波のレベルを低減さ
せる手段として考慮することにより、ＣＸＰＩ通信システムにおける基準クロック及びス
マートキーシステムの電波間の混信を阻止するものである。スペクトラム拡散法によれば
、基準クロックの電力が特定の周波数帯域内に集中されるのを阻止し、これにより１３４
ｋＨｚ帯域における調波のレベルを抑圧することができる。しかし、スペクトラム拡散法
を用いる場合、以下のことが関係しうる。
第２実施例は、スペクトラム拡散法を１３４ｋＨｚ帯域における調波のレベルを低減さ
せる手段として考慮することにより、ＣＸＰＩ通信システムにおける基準クロック及びス
マートキーシステムの電波間の混信を阻止するものである。スペクトラム拡散法によれば
、基準クロックの電力が特定の周波数帯域内に集中されるのを阻止し、これにより１３４
ｋＨｚ帯域における調波のレベルを抑圧することができる。しかし、スペクトラム拡散法
を用いる場合、以下のことが関係しうる。
スペクトラム拡散システムでは、一般に数ｋＨｚ〜数十ｋＨｚの周波数がスペクトラム
拡散に対する変調周波数として用いられている。その理由は、スペクトラム拡散クロック
発生器では、数ｋＨｚよりも低い帯域が位相比較器の帰還制御により除外される為である
。この場合、比較的高い帯域においてのみスペクトラム拡散により電力が抑圧され、一方
、低い周波数帯域では、特に数ｋＨｚ〜数十ｋＨｚの帯域では、変調波の電力が重畳され
、従って、電力は充分に抑圧されない。ＣＸＰＩ通信のバスの基準クロックは２０ｋＨｚ
であり、これに変調波の数ｋＨｚ〜数十ｋＨｚが重複する。従って、バスの基準クロック
及びスマートキーシステムの電波間の混信を低減させる有効性が低いままとなる。
拡散に対する変調周波数として用いられている。その理由は、スペクトラム拡散クロック
発生器では、数ｋＨｚよりも低い帯域が位相比較器の帰還制御により除外される為である
。この場合、比較的高い帯域においてのみスペクトラム拡散により電力が抑圧され、一方
、低い周波数帯域では、特に数ｋＨｚ〜数十ｋＨｚの帯域では、変調波の電力が重畳され
、従って、電力は充分に抑圧されない。ＣＸＰＩ通信のバスの基準クロックは２０ｋＨｚ
であり、これに変調波の数ｋＨｚ〜数十ｋＨｚが重複する。従って、バスの基準クロック
及びスマートキーシステムの電波間の混信を低減させる有効性が低いままとなる。
更に、９ｋＨｚ〜１５０ｋＨｚが観測される環境において変調波が充分に低くなる可能
性がある場合でも、規定ＣＩＳＰＲ（国際無線障害特別委員会）によれば、スペクトラム
拡散に対する分解能周波数は２００Ｈｚに設定する必要がある。これにより、結局のとこ
ろ、分解能周波数が被変調波に重畳され、１３４ｋＨｚ帯域の調波の電力低減効果が低減
される。
性がある場合でも、規定ＣＩＳＰＲ（国際無線障害特別委員会）によれば、スペクトラム
拡散に対する分解能周波数は２００Ｈｚに設定する必要がある。これにより、結局のとこ
ろ、分解能周波数が被変調波に重畳され、１３４ｋＨｚ帯域の調波の電力低減効果が低減
される。
スペクトラム拡散法における上述した環境を考慮するに、本発明の第２実施例は、以下
の［式１］を満足させて所望の帯域（１３４ｋＨｚ）の調波のレベルを低減させることに
関するものである。
［式１］
ＲＢＷ＜ＳＳＭＦ＜ＴＦ×ＳＳＭＲ
ここで、
ＲＢＷ：分解能周波数、
ＳＳＭＦ：変調周波数、
ＴＦ：抑圧目標周波数（１３４ｋＨｚ）及び
ＳＳＭＲ：変調レート（ＣＸＰＩ通信では１％）
である。この第２実施例は上記の［式１］を満足する変調周波数での基準クロックに関し
スペクトラム拡散処理を実行することに関するものである。この実施例は更に、クロック
調整ユニット２１及び送受信機２４の、図２Ａに示す構成に対する変形例に関するもので
ある。
の［式１］を満足させて所望の帯域（１３４ｋＨｚ）の調波のレベルを低減させることに
関するものである。
［式１］
ＲＢＷ＜ＳＳＭＦ＜ＴＦ×ＳＳＭＲ
ここで、
ＲＢＷ：分解能周波数、
ＳＳＭＦ：変調周波数、
ＴＦ：抑圧目標周波数（１３４ｋＨｚ）及び
ＳＳＭＲ：変調レート（ＣＸＰＩ通信では１％）
である。この第２実施例は上記の［式１］を満足する変調周波数での基準クロックに関し
スペクトラム拡散処理を実行することに関するものである。この実施例は更に、クロック
調整ユニット２１及び送受信機２４の、図２Ａに示す構成に対する変形例に関するもので
ある。
図５は、本実施例におけるクロック調整ユニットの構成を示す線図である。このクロッ
ク調整ユニット５０は、周波数計算ユニット５１、パターンシーケンサ５２、サイクル計
算ユニット５４、加算器５６及びクロックラーニングユニット５８のようなモジュールを
有している。
ク調整ユニット５０は、周波数計算ユニット５１、パターンシーケンサ５２、サイクル計
算ユニット５４、加算器５６及びクロックラーニングユニット５８のようなモジュールを
有している。
クロックラーニングユニット５８は、送受信機２４により発生された内部クロックｉＣ
ＬＫ（例えば、４ＭＨｚ）が入力された際に、基準クロック（例えば、２０ｋＨｚ）の１
クロック当りの内部クロックｉＣＬＫのクロック数を計数する。次いで、この係数結果（
例えば、２００）は加算器５６及びサイクル計算ユニット５４に送信される。
ＬＫ（例えば、４ＭＨｚ）が入力された際に、基準クロック（例えば、２０ｋＨｚ）の１
クロック当りの内部クロックｉＣＬＫのクロック数を計数する。次いで、この係数結果（
例えば、２００）は加算器５６及びサイクル計算ユニット５４に送信される。
周波数計算ユニット５１には、雑音評価用の分解能周波数ＲＢＷ（例えば、２００Ｈｚ
）と、抑圧目標周波数ＴＦ（１３４ｋＨｚ）と、変調ファクタＳＳＭＲ（例えば、０．５
％）と、基準クロックＣＬＫとが入力され、この周波数計算ユニット５１がこれらのファ
クタに基づいて変調周波数ＳＳＭＦ（例えば、３００Ｈｚ）を計算する。この周波数計算
ユニット５１は、分解能周波数ＲＢＷと、抑圧目標周波数ＴＦと、変調ファクタＳＳＭＲ
と、基準クロックＣＬＫと、変調周波数ＳＳＭＦとをパターンシーケンサ５２に送信する
。
）と、抑圧目標周波数ＴＦ（１３４ｋＨｚ）と、変調ファクタＳＳＭＲ（例えば、０．５
％）と、基準クロックＣＬＫとが入力され、この周波数計算ユニット５１がこれらのファ
クタに基づいて変調周波数ＳＳＭＦ（例えば、３００Ｈｚ）を計算する。この周波数計算
ユニット５１は、分解能周波数ＲＢＷと、抑圧目標周波数ＴＦと、変調ファクタＳＳＭＲ
と、基準クロックＣＬＫと、変調周波数ＳＳＭＦとをパターンシーケンサ５２に送信する
。
このパターンシーケンサ５２は変調ファクタＳＳＭＲに基づいて（±０．５、±０）の
変調パターンを発生し、このパターンを分解能周波数ＲＢＷ、抑圧目標周波数ＴＦ、変調
ファクタＳＳＭＲ、基準クロックＣＬＫ及び変調周波数ＳＳＭＦと一緒にサイクル計算ユ
ニット５４に送信する。
変調パターンを発生し、このパターンを分解能周波数ＲＢＷ、抑圧目標周波数ＴＦ、変調
ファクタＳＳＭＲ、基準クロックＣＬＫ及び変調周波数ＳＳＭＦと一緒にサイクル計算ユ
ニット５４に送信する。
このサイクル計算ユニット５４は、変調パターン（±０．５、±０）をクロックＣＬＫ
の１クロック当り内部クロックｉＣＬＫのクロック計数値に適用することにより、変調サ
イクルを導出する。図６Ａは、導出すべき変調サイクルを示す。例えば、３００Ｈｚのス
ペクトラム拡散変調周波数に相当する３．３３ミリ秒の各サイクルにおいて、サイクル計
算ユニット５４が内部クロックｉＣＬＫのクロック計数値２００に対する＋１、±０及び
−１の計算を実行し、内部クロックｉＣＬＫのクロック計数値における変調サイクル２０
１、２００及び１９９をそれぞれ導出する。これらの導出した変調サイクルを加算器５６
に送信する。
の１クロック当り内部クロックｉＣＬＫのクロック計数値に適用することにより、変調サ
イクルを導出する。図６Ａは、導出すべき変調サイクルを示す。例えば、３００Ｈｚのス
ペクトラム拡散変調周波数に相当する３．３３ミリ秒の各サイクルにおいて、サイクル計
算ユニット５４が内部クロックｉＣＬＫのクロック計数値２００に対する＋１、±０及び
−１の計算を実行し、内部クロックｉＣＬＫのクロック計数値における変調サイクル２０
１、２００及び１９９をそれぞれ導出する。これらの導出した変調サイクルを加算器５６
に送信する。
加算器５６は変調サイクルを基準クロックＣＬＫに適用し、各変調サイクルに対し基準
クロックの周波数を１９．９ｋＨｚ、２０．０ｋＨｚ及び２０．１ｋＨｚに変更し、これ
らを送受信機２４に送信する。この場合の基準クロックＣＬＫの例を図６Ｂに示す。
クロックの周波数を１９．９ｋＨｚ、２０．０ｋＨｚ及び２０．１ｋＨｚに変更し、これ
らを送受信機２４に送信する。この場合の基準クロックＣＬＫの例を図６Ｂに示す。
図５には、クロック調整ユニット５０が、周波数計算ユニット５１、パターンシーケン
サ５２、サイクル計算ユニット５４、加算器５６及びクロックラーニングユニット５８の
ようなモジュールを有する例を示しているが、このクロック調整ユニット５０の一部又は
全てをアナログ回路で構成しうる。例えば、サイクル計算ユニット５４及び加算器５６は
、基準クロックＣＬＫを各変調パターンに対し遅延させる複数の遅延回路と、パターンシ
ーケンサ５２からの信号に応じてこれらの複数の遅延回路からの入力の１つを選択し出力
するセレクタとを用いて構成することができる。
サ５２、サイクル計算ユニット５４、加算器５６及びクロックラーニングユニット５８の
ようなモジュールを有する例を示しているが、このクロック調整ユニット５０の一部又は
全てをアナログ回路で構成しうる。例えば、サイクル計算ユニット５４及び加算器５６は
、基準クロックＣＬＫを各変調パターンに対し遅延させる複数の遅延回路と、パターンシ
ーケンサ５２からの信号に応じてこれらの複数の遅延回路からの入力の１つを選択し出力
するセレクタとを用いて構成することができる。
図７は、本実施例における送受信機の構成を示している。送受信機７は、内部クロック
ｉＣＬＫを発生する内部クロック発生器７１と、ＭＣＵが送信／受信するデータ（ＴＸＤ
、ＲＸＤ）の符号化／復号化を、スペクトラムを拡散させる基準クロックＣＬＫに応じて
実行する符号化／復号化ユニット７２と、符号化データをバスに送信する波形整形ユニッ
ト７３とを有している。
ｉＣＬＫを発生する内部クロック発生器７１と、ＭＣＵが送信／受信するデータ（ＴＸＤ
、ＲＸＤ）の符号化／復号化を、スペクトラムを拡散させる基準クロックＣＬＫに応じて
実行する符号化／復号化ユニット７２と、符号化データをバスに送信する波形整形ユニッ
ト７３とを有している。
図８は、波形整形ユニット７３が出力する基準クロックＣＬＫの一例を示している。こ
の波形整形ユニット７３は、例えば、フィルタを用いて基準クロックＣＬＫのエッジ（８
０、８１）を丸くしてこの基準クロックＣＬＫを出力する。本例は、エッジが丸まった基
準クロックＣＬＫに対する変調ファクタを±Ｘとしたスペクトラム拡散を示している。エ
ッジを丸めることにより、調波のレベルを抑圧しうる。
の波形整形ユニット７３は、例えば、フィルタを用いて基準クロックＣＬＫのエッジ（８
０、８１）を丸くしてこの基準クロックＣＬＫを出力する。本例は、エッジが丸まった基
準クロックＣＬＫに対する変調ファクタを±Ｘとしたスペクトラム拡散を示している。エ
ッジを丸めることにより、調波のレベルを抑圧しうる。
［第３実施例］
ＣＸＰＩ通信システムでは、スレーブノードの送受信機により、発生させる内部クロッ
クのエッジ自体を基準クロックの立下りエッジと同期させて低くする。これにより、スレ
ーブノードはマスターノードの処理論理と同期させて処理を実行する。スレーブノードの
内部クロックの立下りが鈍い場合には、すなわちスルーレートが高い場合には、予想外の
スパイク雑音が基準クロックに重畳され、通信特性を悪化させる。スルーレートが高くな
るにつれ、耐雑音性が悪くなる。第３実施例は、スレーブノード側及びマスターノード側
に対する送受信機に関連する上述した問題に対処するものである。
ＣＸＰＩ通信システムでは、スレーブノードの送受信機により、発生させる内部クロッ
クのエッジ自体を基準クロックの立下りエッジと同期させて低くする。これにより、スレ
ーブノードはマスターノードの処理論理と同期させて処理を実行する。スレーブノードの
内部クロックの立下りが鈍い場合には、すなわちスルーレートが高い場合には、予想外の
スパイク雑音が基準クロックに重畳され、通信特性を悪化させる。スルーレートが高くな
るにつれ、耐雑音性が悪くなる。第３実施例は、スレーブノード側及びマスターノード側
に対する送受信機に関連する上述した問題に対処するものである。
図９は、スレーブノードの送受信機の構成を示している。この送受信機９は、図１に示
すマスターノード及びスレーブノードの構成における送受信機１０４に相当する。この送
受信機９は、波形整形ユニット９０と、スイッチ９１と、スイッチコントローラ９２と、
遅延ユニット９３と、インターフェース９４と、入力ユニット９７とを有している。
すマスターノード及びスレーブノードの構成における送受信機１０４に相当する。この送
受信機９は、波形整形ユニット９０と、スイッチ９１と、スイッチコントローラ９２と、
遅延ユニット９３と、インターフェース９４と、入力ユニット９７とを有している。
図９に示すユニットの動作は図１０につき説明する。図１０は、図９に示すユニットに
入力されるとともにこれらユニットから出力される信号を示している。
入力されるとともにこれらユニットから出力される信号を示している。
波形整形ユニット９０は送信データＴＸを取入れて低スルーレートのデータ信号ＴＸｂ
を発生する。
を発生する。
遅延ユニット９３は送信データＴＸの反転信号ＸＴＸをΔｄだけ遅延させ、この遅延信
号をデータ信号ＴＸａとしてスイッチ９１に送信する。
号をデータ信号ＴＸａとしてスイッチ９１に送信する。
スイッチコントローラ９２は、ＥＣＵがＭＣＵからの信号ＳＥＬＭＳに基づいてスレー
ブノードとして動作していることを検出し、セレクタ信号ＳＥＬをスイッチ９１に送信す
る。このスイッチコントローラ９２はこのようなセレクタ信号ＳＥＬをスイッチ９１に送
信し、送信データＴＸが高から低に立下った場合にスイッチ９１がデータ信号ＴＸａを選
択し、送信データＴＸが低から高に立上った場合にスイッチ９１がデータ信号ＴＸｂを選
択するようにする。
ブノードとして動作していることを検出し、セレクタ信号ＳＥＬをスイッチ９１に送信す
る。このスイッチコントローラ９２はこのようなセレクタ信号ＳＥＬをスイッチ９１に送
信し、送信データＴＸが高から低に立下った場合にスイッチ９１がデータ信号ＴＸａを選
択し、送信データＴＸが低から高に立上った場合にスイッチ９１がデータ信号ＴＸｂを選
択するようにする。
スイッチ９１は、セレクタ信号ＳＥＬに応答して、データ信号ＴＸａ又はＴＸｂを信号
ＴＸｃとして選択的に出力する。その結果、信号ＴＸｃはデータ信号ＴＸの立上りと同期
して急激に（すなわち、低スルーレートで）立上るか、又はデータ信号ＴＸの立下りエッ
ジと同期してゆっくりと（すなわち、高スルーレートで）立下る。信号ＴＸｃはインター
フェース９４に送信される。
ＴＸｃとして選択的に出力する。その結果、信号ＴＸｃはデータ信号ＴＸの立上りと同期
して急激に（すなわち、低スルーレートで）立上るか、又はデータ信号ＴＸの立下りエッ
ジと同期してゆっくりと（すなわち、高スルーレートで）立下る。信号ＴＸｃはインター
フェース９４に送信される。
インターフェース９４は、信号ＴＸｃに応答して、この信号ＴＸｃが低レベルにある際
に高レベルにあるクロックｐＣＬＫを、この信号ＴＸｃが高レベルにある際に低レベルに
あるクロックｐＣＬＫを、発生するとともに出力する。次いで、このクロックｐＣＬＫは
、マスターノードからバスを介して受信された基準クロックＣＬＫ上に重畳される。
に高レベルにあるクロックｐＣＬＫを、この信号ＴＸｃが高レベルにある際に低レベルに
あるクロックｐＣＬＫを、発生するとともに出力する。次いで、このクロックｐＣＬＫは
、マスターノードからバスを介して受信された基準クロックＣＬＫ上に重畳される。
図１１Ａ〜１１Ｃは、スレーブノードの内部クロックを基準クロックＣＬＫ上に重畳さ
せた場合を説明するための線図である。図１１Ａは、基準クロックＣＬＫと、内部クロッ
クｉＣＬＫと、この内部クロックｉＣＬＫを重畳させているが本実施例では適用しない基
準クロックＣＬＫ＿１とを示している。図１１Ｂ及び１１Ｃは、本実施例の基準クロック
ＣＬＫと、送受信機により発生させたクロックｐＣＬＫと、このクロックｐＣＬＫを重畳
した基準クロックＣＬＫ＿２とを示している。
せた場合を説明するための線図である。図１１Ａは、基準クロックＣＬＫと、内部クロッ
クｉＣＬＫと、この内部クロックｉＣＬＫを重畳させているが本実施例では適用しない基
準クロックＣＬＫ＿１とを示している。図１１Ｂ及び１１Ｃは、本実施例の基準クロック
ＣＬＫと、送受信機により発生させたクロックｐＣＬＫと、このクロックｐＣＬＫを重畳
した基準クロックＣＬＫ＿２とを示している。
図１１Ａに示すように、高スルーレートをもって内部クロックｉＣＬＫがゆっくりと立
下る場合には、基準クロックＣＬＫと内部クロックｉＣＬＫとが低くなるタイミングが互
いに一致せず、スパイク１１が基準クロックＣＬＫ＿１内に生じる。一方、図１１Ｂに示
すように、クロックｐＣＬＫのスルーレートを低下させて急激に立下るようにすることに
より、基準クロックＣＬＫとクロックｐＣＬＫとが低下するタイミングが一致し、基準ク
ロックＣＬＫ＿１内にスパイクが生じないようにすることができる。
下る場合には、基準クロックＣＬＫと内部クロックｉＣＬＫとが低くなるタイミングが互
いに一致せず、スパイク１１が基準クロックＣＬＫ＿１内に生じる。一方、図１１Ｂに示
すように、クロックｐＣＬＫのスルーレートを低下させて急激に立下るようにすることに
より、基準クロックＣＬＫとクロックｐＣＬＫとが低下するタイミングが一致し、基準ク
ロックＣＬＫ＿１内にスパイクが生じないようにすることができる。
ＣＸＰＩでは、２０ｋｂｐｓでの通信が実行され、最大スルーレートは５Ｖ／μ秒に制
限されている。好適例では、５Ｖ／μ秒のスルーレートに相当する遅延時間が２．４μ秒
であることを考慮して、遅延ユニット９３におけるデータ信号ＴＸの遅延時間を１〜２μ
秒に設定する。遅延時間が短すぎる場合には、図１１Ｃに示すように、基準クロックＣＬ
Ｋが低レベルになる前にクロックｐＣＬＫが低レベルとなり、従って、基準クロックＣＬ
Ｋ＿１の精度が悪くなる。しかし、上述したように、適切な遅延時間を設定することによ
り、基準クロックにおけるスパイクの発生を阻止でき、好ましい信号精度を保つことがで
きる。
限されている。好適例では、５Ｖ／μ秒のスルーレートに相当する遅延時間が２．４μ秒
であることを考慮して、遅延ユニット９３におけるデータ信号ＴＸの遅延時間を１〜２μ
秒に設定する。遅延時間が短すぎる場合には、図１１Ｃに示すように、基準クロックＣＬ
Ｋが低レベルになる前にクロックｐＣＬＫが低レベルとなり、従って、基準クロックＣＬ
Ｋ＿１の精度が悪くなる。しかし、上述したように、適切な遅延時間を設定することによ
り、基準クロックにおけるスパイクの発生を阻止でき、好ましい信号精度を保つことがで
きる。
抵抗及びキャパシタを用いて遅延ユニット９３の遅延回路を構成する場合、基準クロッ
クＣＬＫが電圧レベルに関する高／低検出しきい値間で移行する時間を測定することによ
り、測定された移行時間及びバッテリ電圧（例えば、１２Ｖ）に基づいて、スルーレート
を測定することができる。次いで、この測定したスルーレートに基づいて、基準クロック
ＣＬＫの低検出値から０Ｖまでの移行時間を計算し、この計算した移行時間に基づいて遅
延回路のＲＣ時定数を適切に設定しうるようにする。
クＣＬＫが電圧レベルに関する高／低検出しきい値間で移行する時間を測定することによ
り、測定された移行時間及びバッテリ電圧（例えば、１２Ｖ）に基づいて、スルーレート
を測定することができる。次いで、この測定したスルーレートに基づいて、基準クロック
ＣＬＫの低検出値から０Ｖまでの移行時間を計算し、この計算した移行時間に基づいて遅
延回路のＲＣ時定数を適切に設定しうるようにする。
この実施例の変形例では、マスターノードの代わりにスレーブノードの１つが基準クロ
ックＣＬＫを発生し、この基準クロックＣＬＫをＣＸＰＩ通信ネットワークのバスに向け
て送信する。図９に示す送受信機９は図１２に示す信号を出力するように動作する。
ックＣＬＫを発生し、この基準クロックＣＬＫをＣＸＰＩ通信ネットワークのバスに向け
て送信する。図９に示す送受信機９は図１２に示す信号を出力するように動作する。
図１２は、変形例における、図９に示すユニットに入力される信号及びこれらユニット
から出力される信号を示している。変形例におけるユニットの動作を図１２につき説明す
る。
から出力される信号を示している。変形例におけるユニットの動作を図１２につき説明す
る。
波形整形ユニット９０及び遅延ユニット９３の動作は図１０におけるのと同じである。
スイッチコントローラ９２は、ＥＣＵがＭＣＵからの信号ＳＥＬＭＳに基づいてマスタ
ーモードとして動作し、セレクタ信号ＳＥＬをスイッチ９１に送信する。この変形例では
、セレクタ信号ＳＥＬは常に低レベルにある。従って、信号ＴＸｃのエッジは比較的高い
スルーレートで立上り且つ立下る。信号ＴＸｃはインターフェース９４に送信され、基準
信号ＣＬＫとして送出される。
ーモードとして動作し、セレクタ信号ＳＥＬをスイッチ９１に送信する。この変形例では
、セレクタ信号ＳＥＬは常に低レベルにある。従って、信号ＴＸｃのエッジは比較的高い
スルーレートで立上り且つ立下る。信号ＴＸｃはインターフェース９４に送信され、基準
信号ＣＬＫとして送出される。
［第４実施例］
ＣＸＰＩ通信のマスターノードでは、ＭＣＵが基準信号と同期させて高レベル又は低レ
ベルのデータ信号を送受信機に送信する。次いで、この送受信機は、ＭＣＵから受信した
基準クロックに応じてデータ信号のパルス幅を変調する。例えば、図１３Ａに示すように
、送受信機は、クロックＣＬＫの立下りエッジのタイミングにおいて、データ信号ＴＸＤ
が高レベルにある際に値“１”に相当する高デユーティ比のデータ信号ＴＸを発生するか
、又はデータ信号ＴＸＤが低レベルにある際に値“０”に相当する低デユーティ比のデー
タ信号ＴＸを発生し、このデータ信号ＴＸをバスに送信する。
ＣＸＰＩ通信のマスターノードでは、ＭＣＵが基準信号と同期させて高レベル又は低レ
ベルのデータ信号を送受信機に送信する。次いで、この送受信機は、ＭＣＵから受信した
基準クロックに応じてデータ信号のパルス幅を変調する。例えば、図１３Ａに示すように
、送受信機は、クロックＣＬＫの立下りエッジのタイミングにおいて、データ信号ＴＸＤ
が高レベルにある際に値“１”に相当する高デユーティ比のデータ信号ＴＸを発生するか
、又はデータ信号ＴＸＤが低レベルにある際に値“０”に相当する低デユーティ比のデー
タ信号ＴＸを発生し、このデータ信号ＴＸをバスに送信する。
ＭＣＵによれば、基準クロックの発生及び送信とデータ信号の直列転送との各々が、互
いに別々に動作する別々のマクロで実行される。従って、送受信機がＭＣＵから受信され
た基準クロックを用いてデータ信号を処理する必要がある場合には、受信した基準信号及
びデータ信号が互いに同期せず、正しいデータを送出できなくなる場合が存在するおそれ
がある。例えば、図１３Ｂに示すように、基準クロックＣＬＫの立下りエッジがデータ信
号ＴＸＤ（１３０１、１３０２）のエッジの立下り又は立上りの中央に対応する場合には
、データ信号ＴＸＤのレベルを、高又は低として決定できず、従って、正確なデータ信号
ＴＸを発生させることができない。
いに別々に動作する別々のマクロで実行される。従って、送受信機がＭＣＵから受信され
た基準クロックを用いてデータ信号を処理する必要がある場合には、受信した基準信号及
びデータ信号が互いに同期せず、正しいデータを送出できなくなる場合が存在するおそれ
がある。例えば、図１３Ｂに示すように、基準クロックＣＬＫの立下りエッジがデータ信
号ＴＸＤ（１３０１、１３０２）のエッジの立下り又は立上りの中央に対応する場合には
、データ信号ＴＸＤのレベルを、高又は低として決定できず、従って、正確なデータ信号
ＴＸを発生させることができない。
ＣＸＰＩ通信では、ＭＣＵと送受信機との間のデータ通信は、１バイトのデータの前後
に識別ビットを追加することにより、総計で１０ビットの単位で実行される。送受信機に
おいては、この時点で、ビットアービトレーションが実行される。このアービトレーショ
ンが失敗した場合には、送受信機はバスへのデータ信号の送出を直ちに停止する。この場
合、ＣＸＰＩによるこのような指示の故に、上述した状態で送受信機により正しいデータ
を送信できず、データ通信が中断され、従って、処理能力を低減させるおそれがある。従
って、基準クロックとデータ信号との同期を制御するモジュールをＭＣＵに設けるのが好
ましい。しかし、このようなモジュールの追加により、ＭＣＵ処理負荷を高める要因を生
ぜしめるおそれがある。
に識別ビットを追加することにより、総計で１０ビットの単位で実行される。送受信機に
おいては、この時点で、ビットアービトレーションが実行される。このアービトレーショ
ンが失敗した場合には、送受信機はバスへのデータ信号の送出を直ちに停止する。この場
合、ＣＸＰＩによるこのような指示の故に、上述した状態で送受信機により正しいデータ
を送信できず、データ通信が中断され、従って、処理能力を低減させるおそれがある。従
って、基準クロックとデータ信号との同期を制御するモジュールをＭＣＵに設けるのが好
ましい。しかし、このようなモジュールの追加により、ＭＣＵ処理負荷を高める要因を生
ぜしめるおそれがある。
又、スレーブノードもマスターノードからバスを経て受信する基準クロックを用いてデ
ータ信号を送信及び受信する。スレーブノードのＭＣＵは、バスから受信した基準クロッ
クを送受信機から受信し、このＭＣＵが基準クロックと同期して動作するようにする制御
処理が行われる。しかし、このような制御モジュールを設けることによりＭＣＵの負荷を
増大させるおそれがある。或いはまた、例えば、送受信機とＭＣＵとの間に基準クロック
を供給するピンを追加することができるが、このことは回路の複雑性につながる。
ータ信号を送信及び受信する。スレーブノードのＭＣＵは、バスから受信した基準クロッ
クを送受信機から受信し、このＭＣＵが基準クロックと同期して動作するようにする制御
処理が行われる。しかし、このような制御モジュールを設けることによりＭＣＵの負荷を
増大させるおそれがある。或いはまた、例えば、送受信機とＭＣＵとの間に基準クロック
を供給するピンを追加することができるが、このことは回路の複雑性につながる。
上述したことを考慮して、本発明の実施例は、基準クロックとデータ信号とが同期して
動作するにもかかわらず、正確なデータ通信を可能にできるＣＸＰＩのマスターノード及
びスレーブノードの送受信機に関するものである。
動作するにもかかわらず、正確なデータ通信を可能にできるＣＸＰＩのマスターノード及
びスレーブノードの送受信機に関するものである。
図１４は、マスターノード又はスレーブノードの送受信機の構成を示す。この送受信機
１３０はアナログ回路ユニット１３１及びデジタル回路ユニット１３２を有している。
１３０はアナログ回路ユニット１３１及びデジタル回路ユニット１３２を有している。
アナログ回路ユニット１３１は、バッテリから電力を得る電源回路１３１１と、イネー
ブル信号ＮＳＬＰにより動作させられクロック信号をデジタル回路ユニット１３２に供給
する発振器１３１２と、バスから受信した信号中の雑音を除去するフィルタ１３１３と、
バスに送信すべき信号の波形を整形する波形整形ユニット１３１４とを有している。
ブル信号ＮＳＬＰにより動作させられクロック信号をデジタル回路ユニット１３２に供給
する発振器１３１２と、バスから受信した信号中の雑音を除去するフィルタ１３１３と、
バスに送信すべき信号の波形を整形する波形整形ユニット１３１４とを有している。
デジタル回路ユニット１３２は、クロックスイッチングユニット１３２１と、サイクル
測定ユニット１３２２と、エッジ検出ユニット１３２３と、計算ユニット１３２４と、同
期ユニット１３２５と、復号化ユニット１３２６と、符号化ユニット１３２７と、ビット
アービトレーションユニット１３２８と、モードスイッチングユニット１３２９とを有し
ている。
測定ユニット１３２２と、エッジ検出ユニット１３２３と、計算ユニット１３２４と、同
期ユニット１３２５と、復号化ユニット１３２６と、符号化ユニット１３２７と、ビット
アービトレーションユニット１３２８と、モードスイッチングユニット１３２９とを有し
ている。
クロックスイッチングユニット１３２１は、装置がマスターノードであるか又はスレー
ブノードであるかを選択信号ｓＲｅｆに基づいて決定する。次いでこのクロックスイッチ
ングユニット１３２１は、マスターノードの場合にＭＰＵ（マイクロプロセッサユニット
）から送信される基準クロックＣＬＫを、又はスレーブノードの場合にマスターノードか
らバスを介して送信される基準クロックをボーレートとして選択する。この選択されたボ
ーレートはサイクル測定ユニット１３２２及びエッジ検出ユニット１３２３に送信される
。本実施例では、ボーレートとして選択された基準クロックを以後“ボーレートクロック
”と称する。
ブノードであるかを選択信号ｓＲｅｆに基づいて決定する。次いでこのクロックスイッチ
ングユニット１３２１は、マスターノードの場合にＭＰＵ（マイクロプロセッサユニット
）から送信される基準クロックＣＬＫを、又はスレーブノードの場合にマスターノードか
らバスを介して送信される基準クロックをボーレートとして選択する。この選択されたボ
ーレートはサイクル測定ユニット１３２２及びエッジ検出ユニット１３２３に送信される
。本実施例では、ボーレートとして選択された基準クロックを以後“ボーレートクロック
”と称する。
ここで図１５Ａ、１５Ｂ及び１６を参照して、サイクル測定ユニット１３２２、エッジ
検出ユニット１３２３、計算ユニット１３２４、同期ユニット１３２５、復号化ユニット
１３２６、符号化ユニット１３２７、ビットアービトレーションユニット１３２８及びモ
ードスイッチングユニット１３２９の動作を説明する。図１５Ａ及び１５ＢはＭＰＵから
入力されるデータ信号ＴＸＤと、ボーレートクロックｂＣＬＫと、出力するデータ信号Ｔ
Ｘとを示している。図１５Ａ及び１５Ｂでは、ボーレートクロックの立下りエッジＥＣ１
、ＥＣ２、…と、データ信号ＴＸＤの開始ビットの立下りエッジＥＴ１及び立上りエッジ
ＥＴ２とを示している。図１６は、ユニットの動作を説明するためのフローチャートであ
る。
検出ユニット１３２３、計算ユニット１３２４、同期ユニット１３２５、復号化ユニット
１３２６、符号化ユニット１３２７、ビットアービトレーションユニット１３２８及びモ
ードスイッチングユニット１３２９の動作を説明する。図１５Ａ及び１５ＢはＭＰＵから
入力されるデータ信号ＴＸＤと、ボーレートクロックｂＣＬＫと、出力するデータ信号Ｔ
Ｘとを示している。図１５Ａ及び１５Ｂでは、ボーレートクロックの立下りエッジＥＣ１
、ＥＣ２、…と、データ信号ＴＸＤの開始ビットの立下りエッジＥＴ１及び立上りエッジ
ＥＴ２とを示している。図１６は、ユニットの動作を説明するためのフローチャートであ
る。
図１５Ａと関連する図１６を参照するに、サイクル測定ユニット１３２２はボーレート
クロックｂＣＬＫのサイクルＴを測定する（ステップＳ１６０）。例えば、この測定にＲ
Ｃ発振器を用いる。この測定の結果を計算ユニット１３２４に送信する。
クロックｂＣＬＫのサイクルＴを測定する（ステップＳ１６０）。例えば、この測定にＲ
Ｃ発振器を用いる。この測定の結果を計算ユニット１３２４に送信する。
エッジ検出ユニット１３２３はＭＰＵから送信されたデータ信号ＴＸＤの第１ビットの
立下りエッジＥＴ１を検出するとともに（ステップＳ１６１）、ボーレートクロックｂＣ
ＬＫの立下りエッジＥＣ２を検出し（ステップＳ１６２）、データ信号ＴＸＤの立下りエ
ッジＥＴ１からボーレートクロックｂＣＬＫの立下りエッジＥＣ１までの期間Ｔ１を、す
なわち位相差を検出する（ステップＳ１６３）。好適例では、エッジ検出ユニット１３２
３により期間Ｔ１を複数の期間で検出して平均を計算するようにしうる。これにより、期
間Ｔ１をより一層高精度で検出しうる。エッジ検出ユニット１３２３によれば、予め決定
した下限値よりも短いクロックと、予め決定した上限値よりも長いクロックとのサンプル
からの排除をも行う。これにより、雑音の影響を排除しうる。
立下りエッジＥＴ１を検出するとともに（ステップＳ１６１）、ボーレートクロックｂＣ
ＬＫの立下りエッジＥＣ２を検出し（ステップＳ１６２）、データ信号ＴＸＤの立下りエ
ッジＥＴ１からボーレートクロックｂＣＬＫの立下りエッジＥＣ１までの期間Ｔ１を、す
なわち位相差を検出する（ステップＳ１６３）。好適例では、エッジ検出ユニット１３２
３により期間Ｔ１を複数の期間で検出して平均を計算するようにしうる。これにより、期
間Ｔ１をより一層高精度で検出しうる。エッジ検出ユニット１３２３によれば、予め決定
した下限値よりも短いクロックと、予め決定した上限値よりも長いクロックとのサンプル
からの排除をも行う。これにより、雑音の影響を排除しうる。
計算ユニット１３２４は、正確なデータＴＸをボーレートクロックｂＣＬＫに応じて出
力しうるかどうかを決定する。より具体的に言えば、計算ユニット１３２４は、データ信
号ＴＸＤの立下りエッジＥＴ１からボーレートクロックｂＣＬＫの立下りエッジＥＣ１ま
での期間Ｔ１がボーレートクロックのサイクルＴの５０％よりも長いか否かを決定する（
ステップＳ１６４）。
力しうるかどうかを決定する。より具体的に言えば、計算ユニット１３２４は、データ信
号ＴＸＤの立下りエッジＥＴ１からボーレートクロックｂＣＬＫの立下りエッジＥＣ１ま
での期間Ｔ１がボーレートクロックのサイクルＴの５０％よりも長いか否かを決定する（
ステップＳ１６４）。
期間Ｔ１が期間Ｔの５０％よりも長い場合には（ステップＳ１６４でＹｅｓ）、計算ユ
ニット１３２４により、データ信号ＴＸＤを立下りエッジＥＣ１で捕捉できることを決定
し（ステップＳ１６５）、以下の式により次のデータ捕捉タイミングＴＳを計算する（ス
テップＳ１６６）。
ＴＳ＝ＥＣ１＋Ｔ１／２
ニット１３２４により、データ信号ＴＸＤを立下りエッジＥＣ１で捕捉できることを決定
し（ステップＳ１６５）、以下の式により次のデータ捕捉タイミングＴＳを計算する（ス
テップＳ１６６）。
ＴＳ＝ＥＣ１＋Ｔ１／２
次いで、同期ユニット１３２５により、捕捉タイミングＴＳにおいて、データ信号ＴＸ
Ｄの値、すなわち低レベルに対応する値“０”又は高レベルに対応する値“１”を捕捉し
（ステップＳ１６７）、この捕捉データをボーレートクロックｂＣＬＫの次の立下りエッ
ジにおけるデータ信号ＴＸとして符号化ユニット１３２７及びビットアービトレーション
ユニット１３２８に出力する（ステップＳ１６８）。
Ｄの値、すなわち低レベルに対応する値“０”又は高レベルに対応する値“１”を捕捉し
（ステップＳ１６７）、この捕捉データをボーレートクロックｂＣＬＫの次の立下りエッ
ジにおけるデータ信号ＴＸとして符号化ユニット１３２７及びビットアービトレーション
ユニット１３２８に出力する（ステップＳ１６８）。
計算ユニット１３２４により、終了ビットの処理が終了したか否かを決定し（ステップ
Ｓ１６９）、終了ビットが処理された場合には（ステップＳ１６９でＹｅｓ）、処理を終
了する。一方、終了ビットが処理されていない場合には（ステップＳ１６９でＮｏ）、計
算ユニット１３２４が、以下の式により次のサイクルにおける捕捉タイミングＴＳを更新
する（ステップＳ１７１）。
ＴＳ＝ＴＳ＋Ｔ
その結果、ボーレートクロックｂＣＬＫのエッジからシフトしたデータ捕捉タイミングを
得ることができる。次いで、処理をステップＳ１６６に戻す。
Ｓ１６９）、終了ビットが処理された場合には（ステップＳ１６９でＹｅｓ）、処理を終
了する。一方、終了ビットが処理されていない場合には（ステップＳ１６９でＮｏ）、計
算ユニット１３２４が、以下の式により次のサイクルにおける捕捉タイミングＴＳを更新
する（ステップＳ１７１）。
ＴＳ＝ＴＳ＋Ｔ
その結果、ボーレートクロックｂＣＬＫのエッジからシフトしたデータ捕捉タイミングを
得ることができる。次いで、処理をステップＳ１６６に戻す。
ステップＳ１６４で、正確なデータＴＸがボーレートクロックｂＣＬＫに応じて出力で
きないことが決定された場合には、すなわちデータ信号ＴＸＤの立下りエッジＥＴ１から
ボーレートクロックｂＣＬＫの立下りエッジＥＣ１までの期間Ｔ１がボーレートクロック
のサイクルＴの５０％よりも短いことが決定された場合には（ステップＳ１６４でＮｏ）
、処理がステップＳ１７０に進む。この場合、ボーレートクロックｂＣＬＫとデータ信号
ＴＸＤ及びＴＸとを図１５Ｂに示してある。この場合、計算ユニット１３２４が以下の式
により次のデータ捕捉タイミングＴＳを計算する。
ＴＳ＝ＥＣ１＋（Ｔ１＋Ｔ）／２
きないことが決定された場合には、すなわちデータ信号ＴＸＤの立下りエッジＥＴ１から
ボーレートクロックｂＣＬＫの立下りエッジＥＣ１までの期間Ｔ１がボーレートクロック
のサイクルＴの５０％よりも短いことが決定された場合には（ステップＳ１６４でＮｏ）
、処理がステップＳ１７０に進む。この場合、ボーレートクロックｂＣＬＫとデータ信号
ＴＸＤ及びＴＸとを図１５Ｂに示してある。この場合、計算ユニット１３２４が以下の式
により次のデータ捕捉タイミングＴＳを計算する。
ＴＳ＝ＥＣ１＋（Ｔ１＋Ｔ）／２
次いで、同期ユニット１３２５により捕捉タイミングＴＳでデータ信号ＴＸＤの値を捕
捉し（ステップＳ１６７）、出力がボーレートクロックｂＣＬＫの次の立下りエッジにお
けるデータ信号ＴＸとして符号化ユニット１３２７及びビットアービトレーションユニッ
ト１３２８に与えられる（ステップＳ１６８）。
捉し（ステップＳ１６７）、出力がボーレートクロックｂＣＬＫの次の立下りエッジにお
けるデータ信号ＴＸとして符号化ユニット１３２７及びビットアービトレーションユニッ
ト１３２８に与えられる（ステップＳ１６８）。
上述した処置により、正確なデータＴＸをボーレートクロックｂＣＬＫに応じて出力し
うると、すなわちデータ信号ＴＸＤの立下りエッジＥＴ１からボーレートクロックｂＣＬ
Ｋの立下りエッジＥＣ１までの期間Ｔ１がボーレートクロックｂＣＬＫのサイクルＴの５
０％よりも長いことが決定されると、以下の処理が実行される。図１５Ａに示すように、
開始ビットにおいて、エッジＥＣ１のデータ信号ＴＸＤの値“０”が捕捉され、エッジＥ
Ｃ１のタイミングでデータ信号ＴＸとして出力される。次いで、開始ビット後に、データ
信号ＴＸＤの値“１”、“０”、…がタイミング（ＥＣ１＋Ｔ１／２）、（ＥＣ２＋Ｔ１
／２）、…でそれぞれ捕捉され、ＥＣ２、ＥＣ３、…のタイミングでそれぞれデータ信号
ＴＸとして出力される。
うると、すなわちデータ信号ＴＸＤの立下りエッジＥＴ１からボーレートクロックｂＣＬ
Ｋの立下りエッジＥＣ１までの期間Ｔ１がボーレートクロックｂＣＬＫのサイクルＴの５
０％よりも長いことが決定されると、以下の処理が実行される。図１５Ａに示すように、
開始ビットにおいて、エッジＥＣ１のデータ信号ＴＸＤの値“０”が捕捉され、エッジＥ
Ｃ１のタイミングでデータ信号ＴＸとして出力される。次いで、開始ビット後に、データ
信号ＴＸＤの値“１”、“０”、…がタイミング（ＥＣ１＋Ｔ１／２）、（ＥＣ２＋Ｔ１
／２）、…でそれぞれ捕捉され、ＥＣ２、ＥＣ３、…のタイミングでそれぞれデータ信号
ＴＸとして出力される。
一方、正確なデータＴＸをボーレートクロックｂＣＬＫに応じて出力できない、すなわ
ち期間Ｔ１がサイクルＴの５０％以下である場合には、以下の処理が実行される。図１５
Ｂに示すように、開始ビットにおいて、データ信号ＴＸＤの値“０”がタイミング（ＥＣ
１＋（Ｔ１＋Ｔ）／２）で捕捉され、エッジＥＣ２のタイミングでＴＸのようなデータ信
号として出力される。次いで、同様に、データ信号ＴＸＤの値“１”、“０”、…がタイ
ミング（ＥＣ２＋（Ｔ１＋Ｔ）／２）、（ＥＣ３＋（Ｔ１＋Ｔ）／２）、…でそれぞれ捕
捉され、ＥＣ３、ＥＣ４、…のタイミングでそれぞれデータ信号ＴＸとして出力される。
ち期間Ｔ１がサイクルＴの５０％以下である場合には、以下の処理が実行される。図１５
Ｂに示すように、開始ビットにおいて、データ信号ＴＸＤの値“０”がタイミング（ＥＣ
１＋（Ｔ１＋Ｔ）／２）で捕捉され、エッジＥＣ２のタイミングでＴＸのようなデータ信
号として出力される。次いで、同様に、データ信号ＴＸＤの値“１”、“０”、…がタイ
ミング（ＥＣ２＋（Ｔ１＋Ｔ）／２）、（ＥＣ３＋（Ｔ１＋Ｔ）／２）、…でそれぞれ捕
捉され、ＥＣ３、ＥＣ４、…のタイミングでそれぞれデータ信号ＴＸとして出力される。
その後のサイクルにおいて捕捉タイミングＴＳを更新するステップＳ１７１を変更する
場合、上述した式とは異なる式を用いることができる。例えば、正確なデータＴＸをボー
レートクロックｂＣＬＫに応じて出力しうる、すなわち期間Ｔ１がサイクルＴの５０％よ
りも長い場合には、以下の式を用いうる。
ＴＳ＝ＴＳ＋Ｔ×３／４
一方、正確なデータＴＸをボーレートクロックｂＣＬＫに応じて出力できない、すなわち
期間Ｔ１がサイクルＴの５０％以下である場合には、以下の式を用いうる。
ＴＳ＝ＴＳ＋Ｔ×５／４
場合、上述した式とは異なる式を用いることができる。例えば、正確なデータＴＸをボー
レートクロックｂＣＬＫに応じて出力しうる、すなわち期間Ｔ１がサイクルＴの５０％よ
りも長い場合には、以下の式を用いうる。
ＴＳ＝ＴＳ＋Ｔ×３／４
一方、正確なデータＴＸをボーレートクロックｂＣＬＫに応じて出力できない、すなわち
期間Ｔ１がサイクルＴの５０％以下である場合には、以下の式を用いうる。
ＴＳ＝ＴＳ＋Ｔ×５／４
図１４を参照するに、ビットアービトレーションユニット１３２８は同期ユニット１３
２５から送信されたデータ信号ＴＸのビットアービトレーション結果を符号化ユニット１
３２７に戻す。この符号化ユニット１３２７は、ビットアービトレーションが行われた状
態で、同期ユニット１３２５から送信されたデータ信号ＴＸを、クロックスイッチングユ
ニット１３２１から送信されたボーレートクロックｂＣＬＫと同期して、モードスイッチ
ングユニット１３２９に転送する。このモードスイッチングユニット１３２９はイネーブ
ル信号ＮＳＬＰによりノーマルモードに進み、符号化されたデータ信号ＴＸを波形整形ユ
ニット１３１４に送信する。次いで、データ信号ＴＸはこの波形整形ユニット１３１４を
介してバスに送信される。
２５から送信されたデータ信号ＴＸのビットアービトレーション結果を符号化ユニット１
３２７に戻す。この符号化ユニット１３２７は、ビットアービトレーションが行われた状
態で、同期ユニット１３２５から送信されたデータ信号ＴＸを、クロックスイッチングユ
ニット１３２１から送信されたボーレートクロックｂＣＬＫと同期して、モードスイッチ
ングユニット１３２９に転送する。このモードスイッチングユニット１３２９はイネーブ
ル信号ＮＳＬＰによりノーマルモードに進み、符号化されたデータ信号ＴＸを波形整形ユ
ニット１３１４に送信する。次いで、データ信号ＴＸはこの波形整形ユニット１３１４を
介してバスに送信される。
尚、バスから得られ、その後にフィルタ１３１３を通る信号は、クロックスイッチング
ユニット１３２１及び復号化ユニット１３２６に送信される。このようにして、クロック
スイッチングユニット１３２１はマスターノードからバスを介して送信された基準クロッ
クを取得する。一方、復号化ユニット１３２６は受信したデータ信号を復号化し、この復
号化したデータ信号をビットアービトレーションユニット１３２８及びモードスイッチン
グユニット１３２９に送信する。このモードスイッチングユニット１３２９は、ノーマル
モードにおいて、復号化したデータ信号をデータ信号ＲＶＤとしてＭＰＵに出力する。
ユニット１３２１及び復号化ユニット１３２６に送信される。このようにして、クロック
スイッチングユニット１３２１はマスターノードからバスを介して送信された基準クロッ
クを取得する。一方、復号化ユニット１３２６は受信したデータ信号を復号化し、この復
号化したデータ信号をビットアービトレーションユニット１３２８及びモードスイッチン
グユニット１３２９に送信する。このモードスイッチングユニット１３２９は、ノーマル
モードにおいて、復号化したデータ信号をデータ信号ＲＶＤとしてＭＰＵに出力する。
本実施例によれば、基準クロック及びデータ信号はたとえ非同期でもマスターノードの
ＭＰＵにより発生され、正しいデータ信号をバスに送信しうる。
ＭＰＵにより発生され、正しいデータ信号をバスに送信しうる。
［第５実施例］
ＣＸＰＩ通信システムでは、マスターノードのＥＣＵ及びスレーブノードのＥＣＵの各
々はノーマルモード、スリープモード及びスタンバイモードのようなモードで動作する。
ノーマルモードでは、ＥＣＵがデータ信号の符号化／復号化及びネットワーク上でのデー
タ通信を実行する。ＥＣＵは、このＥＣＵがマスターノードである場合にスリープモード
に対する状態に適合するか、又はＥＣＵがスレーブノードである場合にマスターモードか
らスリープフレームを受信した際に、ノーマルモードからスリープモードに移行する。Ｅ
ＣＵは、スリープモード中に、データ信号の符号化／復号化及びデータ通信を停止し、電
力の消費を少なくする。スリープモード中にウェークアップファクタ（ｗａｋｅ−ｕｐｆ
ａｃｔｏｒ）が生じると、各ＥＣＵはスタンバイモードに移行する。スタンバイモードは
スリープモードからノーマルモードへの移行モードであり、スタンバイモード中は、ＥＣ
Ｕはデータ信号を符号化／復号化することなくネットワーク上でのデータ送信／受信を実
行する。
ＣＸＰＩ通信システムでは、マスターノードのＥＣＵ及びスレーブノードのＥＣＵの各
々はノーマルモード、スリープモード及びスタンバイモードのようなモードで動作する。
ノーマルモードでは、ＥＣＵがデータ信号の符号化／復号化及びネットワーク上でのデー
タ通信を実行する。ＥＣＵは、このＥＣＵがマスターノードである場合にスリープモード
に対する状態に適合するか、又はＥＣＵがスレーブノードである場合にマスターモードか
らスリープフレームを受信した際に、ノーマルモードからスリープモードに移行する。Ｅ
ＣＵは、スリープモード中に、データ信号の符号化／復号化及びデータ通信を停止し、電
力の消費を少なくする。スリープモード中にウェークアップファクタ（ｗａｋｅ−ｕｐｆ
ａｃｔｏｒ）が生じると、各ＥＣＵはスタンバイモードに移行する。スタンバイモードは
スリープモードからノーマルモードへの移行モードであり、スタンバイモード中は、ＥＣ
Ｕはデータ信号を符号化／復号化することなくネットワーク上でのデータ送信／受信を実
行する。
マスターノード及びスレーブノードの双方がスリープモードにある場合には、スレーブ
ノードがマスターノードよりも以前にスタンバイモードに移行し、ウェークアップ信号を
マスターノードに送信する場合が生じる可能性がある。マスターノードはウェークアップ
信号により動作されてスタンバイモードを介してノーマルモードに移行し、ＰＷＭ符号化
された基準クロックをバスに送信する。次いで、スレーブノードがバスを介して基準クロ
ックを受信する。この場合、スレーブノードが依然としてスタンバイモードにある場合に
、スレーブノードの送受信機が基準クロックを復号化なしにＭＣＵに転送しうる。従って
、ＭＣＵは基準クロックを受信できない場合があり、誤動作が生じるおそれがある。或い
はまた、送受信機は、基準クロックをＭＣＵに転送するのを停止することにより、ＭＣＵ
が誤動作から回避するようにしうる。しかし、この場合でも、ＭＣＵは基準クロックの入
力を検出できず、従って、スタンバイモードを取りやめることができず、このモードに維
持されるようになる。
ノードがマスターノードよりも以前にスタンバイモードに移行し、ウェークアップ信号を
マスターノードに送信する場合が生じる可能性がある。マスターノードはウェークアップ
信号により動作されてスタンバイモードを介してノーマルモードに移行し、ＰＷＭ符号化
された基準クロックをバスに送信する。次いで、スレーブノードがバスを介して基準クロ
ックを受信する。この場合、スレーブノードが依然としてスタンバイモードにある場合に
、スレーブノードの送受信機が基準クロックを復号化なしにＭＣＵに転送しうる。従って
、ＭＣＵは基準クロックを受信できない場合があり、誤動作が生じるおそれがある。或い
はまた、送受信機は、基準クロックをＭＣＵに転送するのを停止することにより、ＭＣＵ
が誤動作から回避するようにしうる。しかし、この場合でも、ＭＣＵは基準クロックの入
力を検出できず、従って、スタンバイモードを取りやめることができず、このモードに維
持されるようになる。
上述したことを考慮するに、本実施例は、スタンバイモード中に基準クロックを受信し
た際でも誤動作を回避するスレーブノードに関するものである。
た際でも誤動作を回避するスレーブノードに関するものである。
図１７及び１８を参照して、本実施例の構成及び動作を説明する。図１７は、本実施例
のスレーブノードの送受信機の構成を示す。図１８は、図１７の構成のユニット間で交換
される信号を示す。
のスレーブノードの送受信機の構成を示す。図１８は、図１７の構成のユニット間で交換
される信号を示す。
図１７における送受信機１７０は、図１に示すマスターノード及びスレーブノードの構
成における送受信機１０４に対応する。送受信機１７０では、発振器１７０１が内部クロ
ックをタイマ１７０２に供給し、このタイマ１７０２が制御信号を他のユニットに適切に
送信する。インターフェース１７０４はバスに対する信号の送給を制御する。
成における送受信機１０４に対応する。送受信機１７０では、発振器１７０１が内部クロ
ックをタイマ１７０２に供給し、このタイマ１７０２が制御信号を他のユニットに適切に
送信する。インターフェース１７０４はバスに対する信号の送給を制御する。
ＭＰＵからデータ信号を受信し、このデータ信号をバスに送信する動作を以下に説明す
る。ＭＰＵから受信したデータ信号ＴＸＤは符号化ユニット１７０６により符号化されて
符号化モードのスイッチングユニット１７０７に送信される。
る。ＭＰＵから受信したデータ信号ＴＸＤは符号化ユニット１７０６により符号化されて
符号化モードのスイッチングユニット１７０７に送信される。
この符号化モードのスイッチングユニット１７０７は、ＭＣＵから送信されたイネーブ
ル信号ＮＳＬＰの値が“１”であるか“０”であるかに応じて、（“１”である場合に）
符号化を可能にするか又は（“０”である場合に）符号化を不可能にする。ＭＰＵがノー
マルモードを選択する場合、イネーブル信号ＮＳＬＰにより符号化を可能にする。一方、
ＭＰＵがスリープモードを選択するか、又はスリープモードからノーマルモードへの移行
中にスタンバイモードにある場合には、イネーブル信号ＮＳＬＰにより符号化を不可能に
する。符号化モードのスイッチングユニット１７０７は、符号化が可能にされた場合に、
符号化されたデータ信号ＴＸＤを波形整形ユニット１７０８に送信する。
ル信号ＮＳＬＰの値が“１”であるか“０”であるかに応じて、（“１”である場合に）
符号化を可能にするか又は（“０”である場合に）符号化を不可能にする。ＭＰＵがノー
マルモードを選択する場合、イネーブル信号ＮＳＬＰにより符号化を可能にする。一方、
ＭＰＵがスリープモードを選択するか、又はスリープモードからノーマルモードへの移行
中にスタンバイモードにある場合には、イネーブル信号ＮＳＬＰにより符号化を不可能に
する。符号化モードのスイッチングユニット１７０７は、符号化が可能にされた場合に、
符号化されたデータ信号ＴＸＤを波形整形ユニット１７０８に送信する。
この波形整形ユニット１７０８は、マスターノードから送信された基準クロックＣＬＫ
に応じて、データ信号ＴＸＤを、インターフェース１７０４を経てバスに送信する。
に応じて、データ信号ＴＸＤを、インターフェース１７０４を経てバスに送信する。
バスから受信された信号の処理動作を以下に説明する。バスからインターフェース１７
０４を介して受信された基準クロックＣＬＫは受信増幅器１７０５により増幅され、受信
クロックＲＸＣＬＫとして復号化ユニット１７０９、復号化モードのスイッチングユニッ
ト１７１０及び出力選択ユニット１７１２に送信される。図１８に示すように、受信クロ
ックＲＸＣＬＫは、基準クロックＣＬＫの論理値に対応するデューティ比を有するこの基
準クロックＣＬＫよりも低いスルーレートを有している。
０４を介して受信された基準クロックＣＬＫは受信増幅器１７０５により増幅され、受信
クロックＲＸＣＬＫとして復号化ユニット１７０９、復号化モードのスイッチングユニッ
ト１７１０及び出力選択ユニット１７１２に送信される。図１８に示すように、受信クロ
ックＲＸＣＬＫは、基準クロックＣＬＫの論理値に対応するデューティ比を有するこの基
準クロックＣＬＫよりも低いスルーレートを有している。
図１７に戻るに、復号化ユニット１７０９は受信クロックＲＸＣＬＫを復号化して、復
号化データＲＸＤ及びしきい値クロックｔＣＬＫを発生する。図１８に示すように、しき
い値クロックｔＣＬＫのパルス幅ｗは基準クロックＣＬＫの低レベルのパルス幅の上限に
相当する。すなわち、基準クロックＣＬＫの論理値は、その低レベルのパルス幅がｗより
も短い場合に“１”であるか、又は低レベルのパルス幅がｗ以上である場合に“０”であ
る。従って、基準クロックＣＬＫの低レベルのパルス幅がｗよりも短い場合に、しきい値
クロックｔＣＬＫは幅ｗの低レベルに対応するデューティ比を有し、一方、基準クロック
ＣＬＫの低レベルのパルス幅がｗ以上である場合に、しきい値クロックｔＣＬＫは幅ｗの
高レベルに対応するデューティ比を有する。
号化データＲＸＤ及びしきい値クロックｔＣＬＫを発生する。図１８に示すように、しき
い値クロックｔＣＬＫのパルス幅ｗは基準クロックＣＬＫの低レベルのパルス幅の上限に
相当する。すなわち、基準クロックＣＬＫの論理値は、その低レベルのパルス幅がｗより
も短い場合に“１”であるか、又は低レベルのパルス幅がｗ以上である場合に“０”であ
る。従って、基準クロックＣＬＫの低レベルのパルス幅がｗよりも短い場合に、しきい値
クロックｔＣＬＫは幅ｗの低レベルに対応するデューティ比を有し、一方、基準クロック
ＣＬＫの低レベルのパルス幅がｗ以上である場合に、しきい値クロックｔＣＬＫは幅ｗの
高レベルに対応するデューティ比を有する。
図１７に戻るに、復号化ユニット１７０９はしきい値クロックｔＣＬＫを出力選択ユニ
ット１７１２に出力するとともに、復号化データＲＸＤを復号化モードのスイッチングユ
ニット１７１０に出力する。
ット１７１２に出力するとともに、復号化データＲＸＤを復号化モードのスイッチングユ
ニット１７１０に出力する。
出力選択ユニット１７１２はイネーブル信号ＮＳＬＰの値“１”又は“０”に応じてＭ
ＣＵに対する出力を切換える。例えば、ＭＰＵがノーマルモードにある場合には、イネー
ブル信号ＮＳＬＰは値“１”を有する。出力選択ユニット１７１２はこのイネーブル信号
ＮＳＬＰの値に応答して、しきい値クロックｔＣＬＫを選択し、このしきい値クロックを
出力クロックｏＣＬＫとしてＭＣＵに出力する。この場合、しきい値クロックｔＣＬＫは
基準クロックの論理値に対応するデューティ比を有する。一方、ＭＰＵがスリープモード
又はスタンバイモードにある場合には、イネーブル信号ＮＳＬＰは値“０”を有する。出
力選択ユニット１７１２はこのイネーブル信号ＮＳＬＰの値に応答して、受信クロックＲ
ＸＣＬＫを選択し、この受信クロックを出力クロックｏＣＬＫとしてＭＣＵに出力する。
出力クロックｏＣＬＫは例えば、ＭＰＵ側のインタラプト端子に対する入力とする。
ＣＵに対する出力を切換える。例えば、ＭＰＵがノーマルモードにある場合には、イネー
ブル信号ＮＳＬＰは値“１”を有する。出力選択ユニット１７１２はこのイネーブル信号
ＮＳＬＰの値に応答して、しきい値クロックｔＣＬＫを選択し、このしきい値クロックを
出力クロックｏＣＬＫとしてＭＣＵに出力する。この場合、しきい値クロックｔＣＬＫは
基準クロックの論理値に対応するデューティ比を有する。一方、ＭＰＵがスリープモード
又はスタンバイモードにある場合には、イネーブル信号ＮＳＬＰは値“０”を有する。出
力選択ユニット１７１２はこのイネーブル信号ＮＳＬＰの値に応答して、受信クロックＲ
ＸＣＬＫを選択し、この受信クロックを出力クロックｏＣＬＫとしてＭＣＵに出力する。
出力クロックｏＣＬＫは例えば、ＭＰＵ側のインタラプト端子に対する入力とする。
復号化モードのスイッチングユニット１７１０と、符号化モードのスイッチングユニッ
ト１７０７とは、イネーブル信号ＮＳＬＰの値が“１”であるか又は“０”であるかに応
じて、（“１”である場合に）復号化を可能にするか又は（“０”である場合に）復号化
を不可能にする。すなわち、ノーマルモードでは、復号化が可能となり、一方、スリープ
モード又はスタンバイモードでは、復号化が不可能となる。復号化が可能となると、復号
化モードのスイッチングユニット１７１０が基準クロックＣＬＫに応じて復号化データ信
号ＲＸＤを出力する。データ信号ＲＸＤは出力制御ユニット１７１４に送信される。
ト１７０７とは、イネーブル信号ＮＳＬＰの値が“１”であるか又は“０”であるかに応
じて、（“１”である場合に）復号化を可能にするか又は（“０”である場合に）復号化
を不可能にする。すなわち、ノーマルモードでは、復号化が可能となり、一方、スリープ
モード又はスタンバイモードでは、復号化が不可能となる。復号化が可能となると、復号
化モードのスイッチングユニット１７１０が基準クロックＣＬＫに応じて復号化データ信
号ＲＸＤを出力する。データ信号ＲＸＤは出力制御ユニット１７１４に送信される。
この出力制御ユニット１７１４は、イネーブル信号ＮＳＬＰの値が“１”であるか又は
“０”であるかに応じて、（“１”である場合に）ＭＰＵへのデータ信号ＲＸＤの送信を
可能にするか又は（“０”である場合に）ＭＰＵへのデータ信号ＲＸＤの送信を不可能に
する。例えば、ＭＰＵがノーマルモードにある場合、イネーブル信号ＮＳＬＰが値“１”
を有する。これに応答して、出力制御ユニット１７１４がデータ信号ＲＸＤをＭＰＵに送
信する。一方、ＭＰＵがスリープモード又はスタンバイモードにある場合、イネーブル信
号ＮＳＬＰが値“０”を有する。これに応答して、出力制御ユニット１７１４がデータ信
号ＲＸＤの送信を停止する。
“０”であるかに応じて、（“１”である場合に）ＭＰＵへのデータ信号ＲＸＤの送信を
可能にするか又は（“０”である場合に）ＭＰＵへのデータ信号ＲＸＤの送信を不可能に
する。例えば、ＭＰＵがノーマルモードにある場合、イネーブル信号ＮＳＬＰが値“１”
を有する。これに応答して、出力制御ユニット１７１４がデータ信号ＲＸＤをＭＰＵに送
信する。一方、ＭＰＵがスリープモード又はスタンバイモードにある場合、イネーブル信
号ＮＳＬＰが値“０”を有する。これに応答して、出力制御ユニット１７１４がデータ信
号ＲＸＤの送信を停止する。
図１９は、本実施例におけるスレーブノード及びマスターノードの通信順序を示す。こ
の図１９は、スレーブノードＭＣＵ１８０、送受信機１７０、マスターノードＭＣＵ１８
２及び送受信機１８１の通信順序を示している。この場合、便宜上、これらのノードをそ
れぞれスレーブＭＣＵ１８０、スレーブ送受信機１７０、マスターＭＣＵ１８２及びマス
ター送受信機１８１と称する。スレーブ送受信機１７０とマスター送受信機１８１とはバ
ス（図示せず）を介して接続されている。本実施例では、スレーブＭＣＵ１８０は“制御
ユニット”に相当する。
の図１９は、スレーブノードＭＣＵ１８０、送受信機１７０、マスターノードＭＣＵ１８
２及び送受信機１８１の通信順序を示している。この場合、便宜上、これらのノードをそ
れぞれスレーブＭＣＵ１８０、スレーブ送受信機１７０、マスターＭＣＵ１８２及びマス
ター送受信機１８１と称する。スレーブ送受信機１７０とマスター送受信機１８１とはバ
ス（図示せず）を介して接続されている。本実施例では、スレーブＭＣＵ１８０は“制御
ユニット”に相当する。
スレーブＭＣＵ１８０は、低レベル（論理値“０”）のイネーブル信号ＮＳＬＰをスレ
ーブ送受信機１７０に送信し（Ｓ１８００）、スレーブ送受信機１７０をスリープモード
にシフトする。次いで、ウェークアップファクタが生じた際に、スレーブＭＣＵ１８０が
ウェークアップ信号をスレーブＭＣＵ１８０に送信する（Ｓ１８０２）。スレーブ送受信
機１７０はウェークアップ信号をＰＷＭ符号化せずにマスター送受信機１８１に送信する
（Ｓ１８０４）。
ーブ送受信機１７０に送信し（Ｓ１８００）、スレーブ送受信機１７０をスリープモード
にシフトする。次いで、ウェークアップファクタが生じた際に、スレーブＭＣＵ１８０が
ウェークアップ信号をスレーブＭＣＵ１８０に送信する（Ｓ１８０２）。スレーブ送受信
機１７０はウェークアップ信号をＰＷＭ符号化せずにマスター送受信機１８１に送信する
（Ｓ１８０４）。
このマスター送受信機１８１は、受信したウェークアップ信号をマスターＭＣＵ１８２
に送信する（Ｓ１８０６）。このマスターＭＣＵ１８２はウェークアップ信号を検出する
（Ｓ１８０８）。このマスターＭＣＵ１８２は、これに応答してスリープモードからスタ
ンバイモードに移行して、基準クロックＣＬＫを発生し、この基準クロックＣＬＫをマス
ター送受信機１８１に送信する（Ｓ１８１０）。このマスターＭＣＵ１８２は、高レベル
（論理値“１”）のイネーブル信号ＮＳＬＰをマスター送受信機１８１に送信する（Ｓ１
８１１）。このマスター送受信機１８１はこれに応答して、ノーマルモードに移行し、Ｐ
ＷＭ符号化基準クロックＣＬＫをバスに送信する（Ｓ１８１２）。
に送信する（Ｓ１８０６）。このマスターＭＣＵ１８２はウェークアップ信号を検出する
（Ｓ１８０８）。このマスターＭＣＵ１８２は、これに応答してスリープモードからスタ
ンバイモードに移行して、基準クロックＣＬＫを発生し、この基準クロックＣＬＫをマス
ター送受信機１８１に送信する（Ｓ１８１０）。このマスターＭＣＵ１８２は、高レベル
（論理値“１”）のイネーブル信号ＮＳＬＰをマスター送受信機１８１に送信する（Ｓ１
８１１）。このマスター送受信機１８１はこれに応答して、ノーマルモードに移行し、Ｐ
ＷＭ符号化基準クロックＣＬＫをバスに送信する（Ｓ１８１２）。
スレーブ送受信機１７０がこのＰＷＭ符号化基準クロックＣＬＫを受信する（Ｓ１８１
４）。このスレーブ送受信機１７０が、この時点でノーマルモードに移行していない、す
なわち依然としてスタンバイモードにある場合には、復号化していない受信クロックＣＬ
ＫをスレーブＭＣＵ１８０に送信し（Ｓ１８１６）、復号化データ信号ＲＸＤの送信を停
止する。
４）。このスレーブ送受信機１７０が、この時点でノーマルモードに移行していない、す
なわち依然としてスタンバイモードにある場合には、復号化していない受信クロックＣＬ
ＫをスレーブＭＣＵ１８０に送信し（Ｓ１８１６）、復号化データ信号ＲＸＤの送信を停
止する。
このスレーブＭＣＵ１８０は基準クロックＣＬＫを検出し（Ｓ１８１８）、且つノーマ
ルモードに移行するために高レベル（論理値“１”）のイネーブル信号ＮＳＬＰをスレー
ブ送受信機１７０に送信する（Ｓ１８２０）。
ルモードに移行するために高レベル（論理値“１”）のイネーブル信号ＮＳＬＰをスレー
ブ送受信機１７０に送信する（Ｓ１８２０）。
従って、このスレーブ送受信機１７０はノーマルモードに移行し、受信したＰＷＭ符号
化基準クロックＣＬＫを復号化する（Ｓ１８２２）。次いで、このスレーブ送受信機１７
０は復号化しきい値クロックｔＣＬＫをスレーブＭＣＵ１８０に送信し（Ｓ１８２４）且
つ復号化データ信号ＲＸＤをスレーブＭＣＵ１８０に送信する（Ｓ１８２５）。
化基準クロックＣＬＫを復号化する（Ｓ１８２２）。次いで、このスレーブ送受信機１７
０は復号化しきい値クロックｔＣＬＫをスレーブＭＣＵ１８０に送信し（Ｓ１８２４）且
つ復号化データ信号ＲＸＤをスレーブＭＣＵ１８０に送信する（Ｓ１８２５）。
上述した実施例によれば、スレーブノードのＭＣＵはスタンバイモードにおいてインタ
ラプトピンのクロックを測定する為、マスターノードからの基準クロックを検出しうる。
スレーブノードは、これに応答してノーマルモードに移行することにより、誤動作なしに
復号化基準クロックを用いるノーマル動作に移行しうる。
ラプトピンのクロックを測定する為、マスターノードからの基準クロックを検出しうる。
スレーブノードは、これに応答してノーマルモードに移行することにより、誤動作なしに
復号化基準クロックを用いるノーマル動作に移行しうる。
［第６実施例］
動作クロックが回路間で異なる非同期クロックを用いる通信が実行される場合がある。
非同期クロックを用いるこのような通信では、セットアップ及びホールドのタイミングで
データが中間電位に保持されるようなメタスタビリティが関連する場合がある。２段のフ
リップフロップをメタスタビリティに対する対応策として受信回路に設ける場合には、受
信側で常に２つのクロックが使用され、これにより遅延を生ぜしめる。回路間の非同期ク
ロックが予め決定した位相差をもはや維持しない場合にデータ転送が一時的に停止される
動作の場合には、この一時的な停止による遅延により不都合な状態を生ぜしめるおそれが
ある。
動作クロックが回路間で異なる非同期クロックを用いる通信が実行される場合がある。
非同期クロックを用いるこのような通信では、セットアップ及びホールドのタイミングで
データが中間電位に保持されるようなメタスタビリティが関連する場合がある。２段のフ
リップフロップをメタスタビリティに対する対応策として受信回路に設ける場合には、受
信側で常に２つのクロックが使用され、これにより遅延を生ぜしめる。回路間の非同期ク
ロックが予め決定した位相差をもはや維持しない場合にデータ転送が一時的に停止される
動作の場合には、この一時的な停止による遅延により不都合な状態を生ぜしめるおそれが
ある。
第６実施例は、非同期クロックをもって動作する送信／受信回路を、これらのクロック
間の位相差を維持するように制御する回路に関するものである。メタスタビリティを除去
する目的の１つは、高速なデータ送信及び受信を実現しうるクロック制御回路及びデータ
受信回路を提供することにある。
間の位相差を維持するように制御する回路に関するものである。メタスタビリティを除去
する目的の１つは、高速なデータ送信及び受信を実現しうるクロック制御回路及びデータ
受信回路を提供することにある。
図２０は、本実施例の回路の構成を示す。ここに開示する実施例では、用語“部分”、
“装置”及び“システム”は物理的な機構を意味するだけではなく、“部分”、“装置”
及び“システム”が有する機能をソフトウェアにより実現することも意味するものである
。これらには、送信側の回路２０１及び受信側の回路２０２間での非同期クロックを以て
データ通信を制御する制御ユニット２０３と、送信側の回路２０１及び受信側の回路２０
２にそれぞれ設ける遅延ユニット２０４及び２０５とが含まれるものである。
“装置”及び“システム”は物理的な機構を意味するだけではなく、“部分”、“装置”
及び“システム”が有する機能をソフトウェアにより実現することも意味するものである
。これらには、送信側の回路２０１及び受信側の回路２０２間での非同期クロックを以て
データ通信を制御する制御ユニット２０３と、送信側の回路２０１及び受信側の回路２０
２にそれぞれ設ける遅延ユニット２０４及び２０５とが含まれるものである。
送信側の回路２０１には、クロック発生器（図示せず）からクロックＣＬＫＡが供給さ
れる。このクロックＣＬＫＡは遅延ユニット２０４の遅延回路２０４１により遅延される
。遅延ユニット２０４のセレクタ２０４２は、制御ユニット２０３からの制御信号に応じ
て選択的にクロックＣＬＫＡ又は遅延クロックＣＬＫＡ’をフリップフロップ回路ＦＦ１
に送信する。
れる。このクロックＣＬＫＡは遅延ユニット２０４の遅延回路２０４１により遅延される
。遅延ユニット２０４のセレクタ２０４２は、制御ユニット２０３からの制御信号に応じ
て選択的にクロックＣＬＫＡ又は遅延クロックＣＬＫＡ’をフリップフロップ回路ＦＦ１
に送信する。
受信側の回路２０２にはクロック発生器（図示せず）からクロックＣＬＫＢが供給され
る。このクロックＣＬＫＢは遅延ユニット２０５の遅延回路２０５１により遅延される。
遅延ユニット２０５のセレクタ２０５２は、制御ユニット（コントローラ）２０３からの
制御信号に応じてクロックＣＬＫＢ又は遅延クロックＣＬＫＢ’を選択的にフリップフロ
ップ回路ＦＦ２に送信する。
る。このクロックＣＬＫＢは遅延ユニット２０５の遅延回路２０５１により遅延される。
遅延ユニット２０５のセレクタ２０５２は、制御ユニット（コントローラ）２０３からの
制御信号に応じてクロックＣＬＫＢ又は遅延クロックＣＬＫＢ’を選択的にフリップフロ
ップ回路ＦＦ２に送信する。
制御ユニット２０３は、位相差検出ユニット２０６と、予測ユニット２０７と、セレク
タ２０８とを有している。この制御ユニット２０３は、ＤＳＰ又はＡＳＩＣ又はマイクロ
コンピュータを用いることにより構成しうる。ここで、図２１〜２５を参照して制御ユニ
ット２０３の動作を説明する。図２１、２２及び２４は本実施例の回路の動作を説明する
フローチャートである。図２３は、クロックＣＬＫＡ及びＣＬＫＢの例を示している。
タ２０８とを有している。この制御ユニット２０３は、ＤＳＰ又はＡＳＩＣ又はマイクロ
コンピュータを用いることにより構成しうる。ここで、図２１〜２５を参照して制御ユニ
ット２０３の動作を説明する。図２１、２２及び２４は本実施例の回路の動作を説明する
フローチャートである。図２３は、クロックＣＬＫＡ及びＣＬＫＢの例を示している。
位相差検出ユニット２０６にはクロックＣＬＫＡ及びＣＬＫＢを入力し、これらクロッ
クＣＬＫＡ及びＣＬＫＢ間の位相差を得る（図２１のステップＳ２１０）。このステップ
Ｓ２０１の詳細を図２２に示す。
クＣＬＫＡ及びＣＬＫＢ間の位相差を得る（図２１のステップＳ２１０）。このステップ
Ｓ２０１の詳細を図２２に示す。
位相差検出ユニット２０６は最初に初期の位相差検出を実行する（図２２のステップＳ
２２０）。このステップＳ２２０の更なる詳細を図２４に示す。
２２０）。このステップＳ２２０の更なる詳細を図２４に示す。
位相差検出ユニット２０６はサンプリング数を設定し（ステップＳ２４１）、既知の方
法によりクロックＣＬＫＡ及びＣＬＫＢ間の位相差を検出する（ステップＳ２４２）。次
いで、現在検出された位相差がクロックＣＬＫＡのサイクルよりも大きく（ステップＳ２
４３でＹｅｓ）且つ現在検出された位相差が前に検出した位相差よりも大きい（ステップ
Ｓ２４４でＹｅｓ）場合には、位相差検出ユニット２０６は、サンプリングが終了したか
否かを検査する（ステップＳ２４８）。サンプリングが終了していない場合には、処理が
ステップＳ２４２に戻る。
法によりクロックＣＬＫＡ及びＣＬＫＢ間の位相差を検出する（ステップＳ２４２）。次
いで、現在検出された位相差がクロックＣＬＫＡのサイクルよりも大きく（ステップＳ２
４３でＹｅｓ）且つ現在検出された位相差が前に検出した位相差よりも大きい（ステップ
Ｓ２４４でＹｅｓ）場合には、位相差検出ユニット２０６は、サンプリングが終了したか
否かを検査する（ステップＳ２４８）。サンプリングが終了していない場合には、処理が
ステップＳ２４２に戻る。
現在検出された位相差がクロックＣＬＫＡのサイクル以下であり（ステップＳ２４３で
Ｎｏ）且つこの位相差の予測値がＣＬＫＡのサイクルを超えるか又は次の位相差の検出結
果がＣＬＫＡのサイクルを超える場合（ステップＳ２４６でＮｏ）、或いは現在検出され
た位相差が前に検出された位相差よりも小さく（ステップＳ２４４でＮｏ）且つ現在検出
された位相差が記憶された位相差よりも大きい場合（ステップＳ２４５でＹｅｓ）、位相
差検出ユニット２０６が現在の位相差を記憶する（ステップＳ２４７）。一方、現在検出
された位相差がクロックＣＬＫＡのサイクル以下であり（ステップＳ２４３でＮｏ）、初
期の位相差がクロックＣＬＫＡのサイクルよりも大きい（ステップＳ２４６でＹｅｓ）で
あり、且つ現在検出された位相差が記憶された位相差以下である場合（ステップＳ２４５
でＮｏ）、処理はステップＳ２４８に進む。
Ｎｏ）且つこの位相差の予測値がＣＬＫＡのサイクルを超えるか又は次の位相差の検出結
果がＣＬＫＡのサイクルを超える場合（ステップＳ２４６でＮｏ）、或いは現在検出され
た位相差が前に検出された位相差よりも小さく（ステップＳ２４４でＮｏ）且つ現在検出
された位相差が記憶された位相差よりも大きい場合（ステップＳ２４５でＹｅｓ）、位相
差検出ユニット２０６が現在の位相差を記憶する（ステップＳ２４７）。一方、現在検出
された位相差がクロックＣＬＫＡのサイクル以下であり（ステップＳ２４３でＮｏ）、初
期の位相差がクロックＣＬＫＡのサイクルよりも大きい（ステップＳ２４６でＹｅｓ）で
あり、且つ現在検出された位相差が記憶された位相差以下である場合（ステップＳ２４５
でＮｏ）、処理はステップＳ２４８に進む。
サンプリングが終了すると（ステップＳ２４８でＹｅｓ）、位相差検出ユニット２０６
が記憶された位相差を初期の位相差として採用し（ステップＳ２４９）、図２４における
処理を終了する。
が記憶された位相差を初期の位相差として採用し（ステップＳ２４９）、図２４における
処理を終了する。
図２２に戻るに、位相差検出ユニット２０６がステップＳ２２１を実行する。すなわち
、位相差検出ユニット２０６は、図２３に示すように、クロックＣＬＫＡのサイクルα及
びクロックＣＬＫＢのサイクルβ（ここでβ＞αである）を検出し、クロックＣＬＫＡ及
びＣＬＫＢ間の位相差θを計算する（ここでθ＝β／αの余り）。計算した位相差θを予
測ユニット２０７に送信する。次いで、位相差検出ユニット２０６は、ステップＳ２２１
で得た位相差θとステップＳ２２０で得た初期の位相差との加算値を得ることにより現在
の位相差を計算する（ステップＳ２２２）。
、位相差検出ユニット２０６は、図２３に示すように、クロックＣＬＫＡのサイクルα及
びクロックＣＬＫＢのサイクルβ（ここでβ＞αである）を検出し、クロックＣＬＫＡ及
びＣＬＫＢ間の位相差θを計算する（ここでθ＝β／αの余り）。計算した位相差θを予
測ユニット２０７に送信する。次いで、位相差検出ユニット２０６は、ステップＳ２２１
で得た位相差θとステップＳ２２０で得た初期の位相差との加算値を得ることにより現在
の位相差を計算する（ステップＳ２２２）。
図２１に戻るに、予測ユニット２０７は、メタスタビリティが生じた際のサイクルを、
クロックＣＬＫＡ及びＣＬＫＢ間の関係と位相差θとに基づいて予測する（ステップＳ２
１２）。より具体的には、現在の位相差がクロックＣＬＫＡのサイクルよりも大きい場合
に、予測ユニット２０７は現在の位相差とクロックＣＬＫのサイクルとの差を、メタスタ
ビリティが生じた際のサイクルとして予測する。次いで、次のサイクルにおける位相差θ
がクロックＣＬＫＡのサイクルよりも大きい場合には（ステップＳ２１３でＹｅｓ）、予
測ユニット２０７は、クロックＣＬＫＡのサイクルの値を次のサイクルにおける位相差θ
から減算する（ステップＳ２１５）。
クロックＣＬＫＡ及びＣＬＫＢ間の関係と位相差θとに基づいて予測する（ステップＳ２
１２）。より具体的には、現在の位相差がクロックＣＬＫＡのサイクルよりも大きい場合
に、予測ユニット２０７は現在の位相差とクロックＣＬＫのサイクルとの差を、メタスタ
ビリティが生じた際のサイクルとして予測する。次いで、次のサイクルにおける位相差θ
がクロックＣＬＫＡのサイクルよりも大きい場合には（ステップＳ２１３でＹｅｓ）、予
測ユニット２０７は、クロックＣＬＫＡのサイクルの値を次のサイクルにおける位相差θ
から減算する（ステップＳ２１５）。
次いで、選択ユニット２０８は、予測したメタスタビリティ発生サイクルに基づいて、
クロックＣＬＫＢがクロックＣＬＫＡのサイクルαの第１の半部に生じるか又は第２の半
部に生じるかを決定する（ステップＳ２１４）。より具体的には、位相差γに関し以下の
式が満足される場合に、選択ユニット２０８は第１の半部を決定する。
γ＋（β−αｘ）＜β／２
ここで、ｘはクロックＣＬＫＢの１サイクルβ内に含まれるクロックＣＬＫＡのサイクル
αの数である。一方、以下の式が満足される場合に、選択ユニット２０８は第２の半部を
決定する。
γ＋（β−αｘ）≧β／２
クロックＣＬＫＢがクロックＣＬＫＡのサイクルαの第１の半部に生じるか又は第２の半
部に生じるかを決定する（ステップＳ２１４）。より具体的には、位相差γに関し以下の
式が満足される場合に、選択ユニット２０８は第１の半部を決定する。
γ＋（β−αｘ）＜β／２
ここで、ｘはクロックＣＬＫＢの１サイクルβ内に含まれるクロックＣＬＫＡのサイクル
αの数である。一方、以下の式が満足される場合に、選択ユニット２０８は第２の半部を
決定する。
γ＋（β−αｘ）≧β／２
クロックＣＬＫＢの立上りエッジがクロックＣＬＫＡのサイクルαの第１の半部内にあ
る場合には（サイクルＳ２１４でＹｅｓ）、選択ユニット２０８は制御信号を遅延ユニッ
ト２０４及び２０５の各々に送信し、クロックＣＬＫＡを送信側の回路２０１で選択する
とともにクロックＣＬＫＢ’を受信側の回路で選択する（ステップＳ２１６）。この場合
、遅延ユニット２０５が、セットアップ時間及びホールド時間の合計をクロックＣＬＫＢ
に加えることによりクロックＣＬＫＢ’を発生させる。これとは逆に、クロックＣＬＫＢ
の立下りエッジがクロックＣＬＫＡのサイクルαの第２の半部内にある場合には（サイク
ルＳ２１４でＮｏ）、選択ユニット２０８は制御信号を遅延ユニット２０４及び２０５の
各々に送信し、クロックＣＬＫＡ’を送信側の回路２０１で選択するとともにクロックＣ
ＬＫＢを受信側の回路で選択する（ステップＳ２１８）。この場合、遅延ユニット２０４
が、セットアップ時間及びホールド時間の合計をクロックＣＬＫＡに加えることによりク
ロックＣＬＫＡ’を発生させる。
る場合には（サイクルＳ２１４でＹｅｓ）、選択ユニット２０８は制御信号を遅延ユニッ
ト２０４及び２０５の各々に送信し、クロックＣＬＫＡを送信側の回路２０１で選択する
とともにクロックＣＬＫＢ’を受信側の回路で選択する（ステップＳ２１６）。この場合
、遅延ユニット２０５が、セットアップ時間及びホールド時間の合計をクロックＣＬＫＢ
に加えることによりクロックＣＬＫＢ’を発生させる。これとは逆に、クロックＣＬＫＢ
の立下りエッジがクロックＣＬＫＡのサイクルαの第２の半部内にある場合には（サイク
ルＳ２１４でＮｏ）、選択ユニット２０８は制御信号を遅延ユニット２０４及び２０５の
各々に送信し、クロックＣＬＫＡ’を送信側の回路２０１で選択するとともにクロックＣ
ＬＫＢを受信側の回路で選択する（ステップＳ２１８）。この場合、遅延ユニット２０４
が、セットアップ時間及びホールド時間の合計をクロックＣＬＫＡに加えることによりク
ロックＣＬＫＡ’を発生させる。
図２５は信号のタイミング線図である。この図２５は、クロックＣＬＫＡ、ＣＬＫＡ’
、ＣＬＫＢ及びＣＬＫＢ’と、フリップフロップ回路ＦＦ１の入力Ｄ１及びＱ１と、フリ
ップフロップ回路ＦＦ２の出力Ｑ２とを示している。横軸は時間を示している。この図２
５では、上述した処理のタイミングＴ２５０１〜Ｔ２５１１がマッピングされている。
、ＣＬＫＢ及びＣＬＫＢ’と、フリップフロップ回路ＦＦ１の入力Ｄ１及びＱ１と、フリ
ップフロップ回路ＦＦ２の出力Ｑ２とを示している。横軸は時間を示している。この図２
５では、上述した処理のタイミングＴ２５０１〜Ｔ２５１１がマッピングされている。
タイミングＴ２５０１では、ステップＳ２２０が実行される。次いで、タイミングＴ２
５０２では、ステップＳ２２１、Ｓ２２２及びＳ２１４〜Ｓ２１４が実行される。図２５
のこの部分では、クロックＣＬＫＢの立上りエッジがクロックＣＬＫＡのサイクルαの第
１の部分内にある。次いで、タイミングＴ２５０３では、ステップＳ２１２及び２１６が
実行され、クロックＣＬＫＢ’が選択される。従って、タイミングＴ２５０４で、クロッ
クＣＬＫＡで送信されたデータがクロックＣＬＫＢ’で受信される。
５０２では、ステップＳ２２１、Ｓ２２２及びＳ２１４〜Ｓ２１４が実行される。図２５
のこの部分では、クロックＣＬＫＢの立上りエッジがクロックＣＬＫＡのサイクルαの第
１の部分内にある。次いで、タイミングＴ２５０３では、ステップＳ２１２及び２１６が
実行され、クロックＣＬＫＢ’が選択される。従って、タイミングＴ２５０４で、クロッ
クＣＬＫＡで送信されたデータがクロックＣＬＫＢ’で受信される。
タイミングＴ２５０５では、ステップＳ２２２が実行される。現在の位相差θは、γ＋
（β−αｘ）として決定される。ここで、現在の位相差θはクロックＣＬＫＡのサイクル
αを超えない。次いで、ステップＳ２１４〜Ｓ２１４が実行される。図２５のこの部分で
は、クロックＣＬＫＢの立上りエッジがクロックＣＬＫＡの周期（サイクル）αの第２の
半部内にある。次いで、タイミングＴ２５０６で、ステップＳ２１２及びＳ２１６が実行
され、クロックＣＬＫＡ’が選択される。従って、タイミングＴ２５０７で、クロックＣ
ＬＫＡ’で送信されたデータがクロックＣＬＫＢで受信される。
（β−αｘ）として決定される。ここで、現在の位相差θはクロックＣＬＫＡのサイクル
αを超えない。次いで、ステップＳ２１４〜Ｓ２１４が実行される。図２５のこの部分で
は、クロックＣＬＫＢの立上りエッジがクロックＣＬＫＡの周期（サイクル）αの第２の
半部内にある。次いで、タイミングＴ２５０６で、ステップＳ２１２及びＳ２１６が実行
され、クロックＣＬＫＡ’が選択される。従って、タイミングＴ２５０７で、クロックＣ
ＬＫＡ’で送信されたデータがクロックＣＬＫＢで受信される。
タイミングＴ２５０８では、ステップＳ２２２が実行される。現在の位相差θはγ＋（
β−αｘ）＋（β−αｘ）として決定される。この場合、現在の位相差θはクロックＣＬ
ＫＡのサイクルαを超えない。次いで、ステップＳ２１４〜Ｓ２１４が実行される。図２
５のこの部分では、クロックＣＬＫＢの立上りエッジはクロックＣＬＫＡのサイクルαの
第２の半部内にある。次いで、ステップＳ２１２及びＳ２１６が実行され、クロックＣＬ
ＫＡ’が選択される。従って、タイミングＴ２５０９では、クロックＣＬＫＡ’で送信さ
れたデータがクロックＣＬＫＢで受信される。
β−αｘ）＋（β−αｘ）として決定される。この場合、現在の位相差θはクロックＣＬ
ＫＡのサイクルαを超えない。次いで、ステップＳ２１４〜Ｓ２１４が実行される。図２
５のこの部分では、クロックＣＬＫＢの立上りエッジはクロックＣＬＫＡのサイクルαの
第２の半部内にある。次いで、ステップＳ２１２及びＳ２１６が実行され、クロックＣＬ
ＫＡ’が選択される。従って、タイミングＴ２５０９では、クロックＣＬＫＡ’で送信さ
れたデータがクロックＣＬＫＢで受信される。
タイミングＴ２５１０では、ステップＳ２２２が実行される。現在の位相差θはγ＋（
β−αｘ）＋（β−αｘ）＋（β−αｘ）として決定される。この場合、現在の位相差θ
はクロックＣＬＫＡのサイクルαを超えない為、現在の位相差間の差（θ−α）、換言す
れば、γを計算する。次いで、γをクロックＣＬＫＡのサイクルαの第１の半部内にある
ものとして決定し、ステップＳ２１２及びＳ２１６を実行し、従って、クロックＣＬＫＢ
’を選択する。従って、タイミングＴ２５１１で、クロックＣＬＫＡで送信されたデータ
がクロックＣＬＫＢ’で受信される。
β−αｘ）＋（β−αｘ）＋（β−αｘ）として決定される。この場合、現在の位相差θ
はクロックＣＬＫＡのサイクルαを超えない為、現在の位相差間の差（θ−α）、換言す
れば、γを計算する。次いで、γをクロックＣＬＫＡのサイクルαの第１の半部内にある
ものとして決定し、ステップＳ２１２及びＳ２１６を実行し、従って、クロックＣＬＫＢ
’を選択する。従って、タイミングＴ２５１１で、クロックＣＬＫＡで送信されたデータ
がクロックＣＬＫＢ’で受信される。
本実施例によれば、送信側の回路のクロックと受信側の回路のクロックとの間の位相差
を適切に保つことにより、メタスタビリティを回避することができる。従って、データ通
信を不都合なく実行することができ、本実施例は、レジスタへの頻繁なアクセス、回路の
高速読書き、等に適用するのが好ましい。図２４の初期の位相差の計算上のフローチャー
トは位相差のエラーを調整するのに適用することができる。
を適切に保つことにより、メタスタビリティを回避することができる。従って、データ通
信を不都合なく実行することができ、本実施例は、レジスタへの頻繁なアクセス、回路の
高速読書き、等に適用するのが好ましい。図２４の初期の位相差の計算上のフローチャー
トは位相差のエラーを調整するのに適用することができる。
［第７実施例］
車載ＬＡＮの場合、調波の放射による他の装置との混信を阻止するために、パルス信号
のエッジを波形整形により丸め、正弦波形状に近い方形波を用いる。波形整形の場合、Ｄ
Ａ（デジタル‐アナログ）コンバータ等を用いる。各ＥＣＵでは、成形された信号が出力
バッファ内に記憶され、多段非反転増幅器回路等により適切に増幅された後にバスに送信
される。
車載ＬＡＮの場合、調波の放射による他の装置との混信を阻止するために、パルス信号
のエッジを波形整形により丸め、正弦波形状に近い方形波を用いる。波形整形の場合、Ｄ
Ａ（デジタル‐アナログ）コンバータ等を用いる。各ＥＣＵでは、成形された信号が出力
バッファ内に記憶され、多段非反転増幅器回路等により適切に増幅された後にバスに送信
される。
更に、車載ＬＡＮを設けた場合、電源への配線又は接地配線が走行中の振動により切断
したり、バスに供給される電圧が変動したりする場合がある。電圧変動により電流がバス
から逆流するのを防止するために、図２６に示す構成を採用することができる。図２６は
、ＥＣＵの送受信機を示す線図である。ＭＰＵから送信された出力信号は入力端子ＩＮに
入力され、波形整形ユニット２６１による波形整形を通過する。次いで、この信号は出力
段２６０の増幅器２６２により多段増幅され、トランジスタスイッチ２６３に供給される
。逆流を阻止するために、出力端子ＯＵＴの電源（ＶＢＡＴ）側及び接地（ＧＮＤ）側に
バスダイオード２６４及び２６５が設けられている。これにより、接地に対し切断された
場合でも、バス電圧が電源電位よりも高く維持され、しかも電源に対し切断された場合で
も、バス電圧が接地電位よりも低く維持される。
したり、バスに供給される電圧が変動したりする場合がある。電圧変動により電流がバス
から逆流するのを防止するために、図２６に示す構成を採用することができる。図２６は
、ＥＣＵの送受信機を示す線図である。ＭＰＵから送信された出力信号は入力端子ＩＮに
入力され、波形整形ユニット２６１による波形整形を通過する。次いで、この信号は出力
段２６０の増幅器２６２により多段増幅され、トランジスタスイッチ２６３に供給される
。逆流を阻止するために、出力端子ＯＵＴの電源（ＶＢＡＴ）側及び接地（ＧＮＤ）側に
バスダイオード２６４及び２６５が設けられている。これにより、接地に対し切断された
場合でも、バス電圧が電源電位よりも高く維持され、しかも電源に対し切断された場合で
も、バス電圧が接地電位よりも低く維持される。
図２７は、図２６の構成における信号の例を示す。送信信号Ｓ２７０を増幅器２６２に
よりＮ倍に増幅することにより得られた送信信号Ｓ２７１は正弦波に近い方形波信号であ
り、この方形波信号は電源ＶＢＡＴの電位にほぼ等しい高レベルと接地ＧＮＤ電位にほぼ
等しい低レベルとを有している。しかし、増幅後の送信信号Ｓ２７１が出力端子ＯＵＴか
ら送出されると、高レベルが電源電位からダイオード２６４及び２６５の順方向電圧降下
分ＶＦだけ降下し、低レベルが接地電位からＶＦだけ上昇するように波形が変形する。従
って、もともと意図している立上りエッジ及び立下りエッジにそれぞれ遅延Δ２７２及び
Δ２７３が生じるおそれがある。
よりＮ倍に増幅することにより得られた送信信号Ｓ２７１は正弦波に近い方形波信号であ
り、この方形波信号は電源ＶＢＡＴの電位にほぼ等しい高レベルと接地ＧＮＤ電位にほぼ
等しい低レベルとを有している。しかし、増幅後の送信信号Ｓ２７１が出力端子ＯＵＴか
ら送出されると、高レベルが電源電位からダイオード２６４及び２６５の順方向電圧降下
分ＶＦだけ降下し、低レベルが接地電位からＶＦだけ上昇するように波形が変形する。従
って、もともと意図している立上りエッジ及び立下りエッジにそれぞれ遅延Δ２７２及び
Δ２７３が生じるおそれがある。
更に、送信信号Ｓ２７１が高レベルにある場合、トランジスタスイッチ２６３の漏洩電
流を抑圧するために、このトランジスタスイッチ２６３を、低レベルに降下する信号Ｓ２
７０によりターンオフさせる。従って、送信信号Ｓ２７０が再び高レベルに上昇すると、
トランジスタスイッチ２６３をターンオンさせる際にこのトランジスタスイッチ２６３の
ゲートのしきい値電圧Ｖｔｈに達する時間だけ遅延Δ２７４が生じるおそれがある。
流を抑圧するために、このトランジスタスイッチ２６３を、低レベルに降下する信号Ｓ２
７０によりターンオフさせる。従って、送信信号Ｓ２７０が再び高レベルに上昇すると、
トランジスタスイッチ２６３をターンオンさせる際にこのトランジスタスイッチ２６３の
ゲートのしきい値電圧Ｖｔｈに達する時間だけ遅延Δ２７４が生じるおそれがある。
車載ＬＡＮの場合、ＬＩＮ又はＣＸＰＩ通信プロトコルが用いられており、ＣＸＰＩ通
信では、バスを通る信号はＰＷＭ符号化されるように指定され、従って、ＬＩＮよりも高
周波のパルス信号が用いられる。このような場合、上述した遅延がデータ通信信号の品質
を劣化させるおそれがある。或いはまた、信号のスルーレートが低下し、信号のエッジが
急激に上昇するが、このようになることにより高調波を高めるおそれがある。
信では、バスを通る信号はＰＷＭ符号化されるように指定され、従って、ＬＩＮよりも高
周波のパルス信号が用いられる。このような場合、上述した遅延がデータ通信信号の品質
を劣化させるおそれがある。或いはまた、信号のスルーレートが低下し、信号のエッジが
急激に上昇するが、このようになることにより高調波を高めるおそれがある。
上述したことを考慮して、本実施例は、調波を抑圧するとともに信号遅延を阻止するＥ
ＣＵの送受信機に関するものである。
ＣＵの送受信機に関するものである。
図２８は、本実施例の送受信機の構成を示す。図２８の送受信機は、図２７に示す遅延
Δ２７２及びΔ２７３に対処する構成を有している。この送受信機は、ＣＸＰＩ通信シス
テム内の各ノードを構成するＥＣＵ内に設けられており、ＭＰＵ（図示せず）から送信さ
れたバス送信信号を符号化及び送信するＰＷＭに対する構成を有している。
Δ２７２及びΔ２７３に対処する構成を有している。この送受信機は、ＣＸＰＩ通信シス
テム内の各ノードを構成するＥＣＵ内に設けられており、ＭＰＵ（図示せず）から送信さ
れたバス送信信号を符号化及び送信するＰＷＭに対する構成を有している。
この送受信機は、振幅設定ユニット２８０と、波形整形ユニット２８１と、出力バッフ
ァ２８２とを有している。各ユニットは電源電位ＶＢＡＴ及び接地電位ＧＮＤの点に接続
されている。入力端子ＩＮから入力される送信信号は、波形整形ユニット２８１のオペア
ンプ（演算増幅器）２８１０により増幅され、出力バッファ２８２に送信される。出力バ
ッファ２８２では、トランジスタスイッチ２８２４が、オペアンプ２８２５により増幅さ
れた送信信号によりターンオン及びターンオフ制御され、これと同期して送信信号が出力
端子ＯＵＴからバスに送出される。出力端子ＯＵＴの電源側及び接地側には、切断により
電圧変動が生じるおそれのある場合に逆流を阻止するためのダイオード２８２２及び２８
２３をそれぞれ設けてある。
ァ２８２とを有している。各ユニットは電源電位ＶＢＡＴ及び接地電位ＧＮＤの点に接続
されている。入力端子ＩＮから入力される送信信号は、波形整形ユニット２８１のオペア
ンプ（演算増幅器）２８１０により増幅され、出力バッファ２８２に送信される。出力バ
ッファ２８２では、トランジスタスイッチ２８２４が、オペアンプ２８２５により増幅さ
れた送信信号によりターンオン及びターンオフ制御され、これと同期して送信信号が出力
端子ＯＵＴからバスに送出される。出力端子ＯＵＴの電源側及び接地側には、切断により
電圧変動が生じるおそれのある場合に逆流を阻止するためのダイオード２８２２及び２８
２３をそれぞれ設けてある。
振幅設定ユニット２８０及び波形整形ユニット２８１は、ダイオード２８３及び２８４
を経て電源電位ＶＢＡＴ及び接地電位ＧＮＤの点にそれぞれ接続されている。ダイオード
２８３及び２８４は出力バッファ２８２のダイオード２８２２及び２８２３と同じ規格を
有している。これにより、振幅設定ユニット２８０及び波形整形ユニット２８１には、出
力バッファ２８２と同じ電流密度で電流が流れ、これらユニットは、電源電圧ＶＢＡＴよ
りもダイオード２８３、２８４、２８２２及び２８２３の順方向電圧降下分ＶＦだけ低い
電位と、接地電位ＧＮＤよりもＶＦだけ高い電位との間の電圧で動作する。この時点で、
波形整形ユニット２８１のオペアンプ２８１０の帰還端子及び出力バッファ２８２の帰還
端子も、接地電位ＧＮＤよりもＶＦだけ高い電位の点に接続されている。
を経て電源電位ＶＢＡＴ及び接地電位ＧＮＤの点にそれぞれ接続されている。ダイオード
２８３及び２８４は出力バッファ２８２のダイオード２８２２及び２８２３と同じ規格を
有している。これにより、振幅設定ユニット２８０及び波形整形ユニット２８１には、出
力バッファ２８２と同じ電流密度で電流が流れ、これらユニットは、電源電圧ＶＢＡＴよ
りもダイオード２８３、２８４、２８２２及び２８２３の順方向電圧降下分ＶＦだけ低い
電位と、接地電位ＧＮＤよりもＶＦだけ高い電位との間の電圧で動作する。この時点で、
波形整形ユニット２８１のオペアンプ２８１０の帰還端子及び出力バッファ２８２の帰還
端子も、接地電位ＧＮＤよりもＶＦだけ高い電位の点に接続されている。
振幅設定ユニット２８０は、電圧検出ユニット２８０１により検出された電圧を波形整
形ユニット２８１に送信する。この波形整形ユニット２８１はこの検出された電圧の振幅
を有しこの振幅がオペアンプ２８１０により増幅された送信信号を発生する。この増幅さ
れた送信信号が出力バッファ２８２に送信され、対応する信号がバスに送信される。
形ユニット２８１に送信する。この波形整形ユニット２８１はこの検出された電圧の振幅
を有しこの振幅がオペアンプ２８１０により増幅された送信信号を発生する。この増幅さ
れた送信信号が出力バッファ２８２に送信され、対応する信号がバスに送信される。
図２９は、信号波形整形ユニット２８１により発生された信号及び出力バッファ２８２
から送信された信号の例を示している。波形発生器（波形整形ユニット）２８１により発
生された送信信号Ｓ２９１は、電位（ＶＢＡＴ−ＶＦ）と電位（ＧＮＤ＋ＶＦ）との間の
振幅を有し、この信号は（（ＶＢＡＴ−２ＶＦ）×１／Ｎ＋ＶＦ）の高レベル電位と（Ｇ
ＮＤ＋ＶＦ）の低レベル電位とを有する。この信号をＮ倍増幅することにより、（ＶＢＡ
Ｔ−ＶＦ）の高レベルと（ＧＮＤ＋ＶＦ）とを有する送信信号Ｓ２９２が得られる。従っ
て、ダイオードの順方向電圧降下の電圧を減算することにより送信信号の波形整形を実行
することにより、送信信号を発生させて送出することができ、この送信信号は送信時にダ
イオードの順方向電圧降下により影響されなくなる。従って、出力バッファ２８２から送
信される信号は、信号波形整形ユニット２８１により発生された信号に対して遅延される
のを阻止することができる。
から送信された信号の例を示している。波形発生器（波形整形ユニット）２８１により発
生された送信信号Ｓ２９１は、電位（ＶＢＡＴ−ＶＦ）と電位（ＧＮＤ＋ＶＦ）との間の
振幅を有し、この信号は（（ＶＢＡＴ−２ＶＦ）×１／Ｎ＋ＶＦ）の高レベル電位と（Ｇ
ＮＤ＋ＶＦ）の低レベル電位とを有する。この信号をＮ倍増幅することにより、（ＶＢＡ
Ｔ−ＶＦ）の高レベルと（ＧＮＤ＋ＶＦ）とを有する送信信号Ｓ２９２が得られる。従っ
て、ダイオードの順方向電圧降下の電圧を減算することにより送信信号の波形整形を実行
することにより、送信信号を発生させて送出することができ、この送信信号は送信時にダ
イオードの順方向電圧降下により影響されなくなる。従って、出力バッファ２８２から送
信される信号は、信号波形整形ユニット２８１により発生された信号に対して遅延される
のを阻止することができる。
図３０は、本実施例の他の態様を示す。この態様は、図２７に示す遅延Δ２７４に対処
する構成を有している。図３０では、出力バッファ３００にプルダウン電圧発生器３０１
が接続されている。プルダウン電圧発生器３０１は、出力バッファ３００のトランジスタ
スイッチ３０２のしきい値電圧Ｖｔｈよりも低く且つ接地電圧よりも高い電圧を、スイッ
チＳＷ１を介してゲートに供給する。これにより、送信信号のエッジが上昇した場合に、
エッジが接地レベルから上昇する場合よりも短い時間で、送信信号の電圧が、しきい値電
圧Ｖｔｈに到達するようにしうる。従って、バスに送信する送信信号の遅延Δ２７４を図
２７に示すように低減させることができる。
する構成を有している。図３０では、出力バッファ３００にプルダウン電圧発生器３０１
が接続されている。プルダウン電圧発生器３０１は、出力バッファ３００のトランジスタ
スイッチ３０２のしきい値電圧Ｖｔｈよりも低く且つ接地電圧よりも高い電圧を、スイッ
チＳＷ１を介してゲートに供給する。これにより、送信信号のエッジが上昇した場合に、
エッジが接地レベルから上昇する場合よりも短い時間で、送信信号の電圧が、しきい値電
圧Ｖｔｈに到達するようにしうる。従って、バスに送信する送信信号の遅延Δ２７４を図
２７に示すように低減させることができる。
図３１は好適例を示す。本例の送受信機は、振幅設定ユニット３１００と、波形整形ユ
ニット３１０１と、出力バッファ３１０２と、プルダウン電圧発生器３０１３とを有して
いる。
ニット３１０１と、出力バッファ３１０２と、プルダウン電圧発生器３０１３とを有して
いる。
図３２は、図３１に示す例の変形例を示している。図３２では、図３１と重複する素子
には図３１と同じ符号を付してある。この図３２の例では、波形整形ユニット３１０１の
出力信号ＷＳｏｕｔが予め決定した基準電圧Ｖｒｃに達すると、比較器（ＣＯＭＰ）３２
００がスイッチＳＷ１をターンオンさせる。波形整形ユニット３１０１からの出力信号の
高レベルは電源電圧ＶＤＤからダイオード２８３の順方向電圧降下分だけ低下した電圧Ｖ
ＤＯＷＳである為、更に低い電圧、例えば、抵抗Ｒ１の電圧降下だけ低い電圧を、スイッ
チＳＷ１をターンオンさせる基準電圧Ｖｒｃとして用いる。これにより、図３３に示すよ
うに、送信信号ＷＳｏｕｔは波形整形ユニット３１０１に入力される送信信号ＴＸＤの上
昇とともに上昇し、スイッチＳＷ１は、送信信号ＷＳｏｕｔが高レベルに達する前にター
ンオンする。このようにして、トランジスタ２８２４をターンオンさせるゲート電圧は、
プルダウン電圧発生器３０１３により前もってしきい値電圧Ｖｔｈ付近に上昇させられ、
従って、トランジスタスイッチ２８２４を送信信号ＷＳｏｕｔの上昇とともにターンオン
させることができる。
には図３１と同じ符号を付してある。この図３２の例では、波形整形ユニット３１０１の
出力信号ＷＳｏｕｔが予め決定した基準電圧Ｖｒｃに達すると、比較器（ＣＯＭＰ）３２
００がスイッチＳＷ１をターンオンさせる。波形整形ユニット３１０１からの出力信号の
高レベルは電源電圧ＶＤＤからダイオード２８３の順方向電圧降下分だけ低下した電圧Ｖ
ＤＯＷＳである為、更に低い電圧、例えば、抵抗Ｒ１の電圧降下だけ低い電圧を、スイッ
チＳＷ１をターンオンさせる基準電圧Ｖｒｃとして用いる。これにより、図３３に示すよ
うに、送信信号ＷＳｏｕｔは波形整形ユニット３１０１に入力される送信信号ＴＸＤの上
昇とともに上昇し、スイッチＳＷ１は、送信信号ＷＳｏｕｔが高レベルに達する前にター
ンオンする。このようにして、トランジスタ２８２４をターンオンさせるゲート電圧は、
プルダウン電圧発生器３０１３により前もってしきい値電圧Ｖｔｈ付近に上昇させられ、
従って、トランジスタスイッチ２８２４を送信信号ＷＳｏｕｔの上昇とともにターンオン
させることができる。
図３４は、図３１に示す例の更なる他の変形例を示している。図３４では、図３１と重
複する素子には図３１と同じ符号を付してある。この図３４の例では、遅延回路３４００
が波形整形ユニット３１０１への入力信号ＴＸＤを遅延させ、この遅延された入力信号Ｔ
ＸＤが高レベルに達した際にスイッチＳＷ１がターンオンされる。これにより、図３５に
示すように、送信信号ＷＳｏｕｔは波形整形ユニット３１０１に入力される送信信号ＴＸ
Ｄの上昇とともに上昇し、スイッチＳＷ１は、送信信号ＷＳｏｕｔが高レベルに達するの
とほぼ同時にターンオンしうる。このようにして、トランジスタ２８２４をターンオンさ
せるゲート電圧はしきい値電圧Ｖｔｈの付近から上昇し、従って、トランジスタスイッチ
２８２４を送信信号ＷＳｏｕｔの上昇エッジから著しい遅延を伴うことなくターンオンさ
せることができる。
複する素子には図３１と同じ符号を付してある。この図３４の例では、遅延回路３４００
が波形整形ユニット３１０１への入力信号ＴＸＤを遅延させ、この遅延された入力信号Ｔ
ＸＤが高レベルに達した際にスイッチＳＷ１がターンオンされる。これにより、図３５に
示すように、送信信号ＷＳｏｕｔは波形整形ユニット３１０１に入力される送信信号ＴＸ
Ｄの上昇とともに上昇し、スイッチＳＷ１は、送信信号ＷＳｏｕｔが高レベルに達するの
とほぼ同時にターンオンしうる。このようにして、トランジスタ２８２４をターンオンさ
せるゲート電圧はしきい値電圧Ｖｔｈの付近から上昇し、従って、トランジスタスイッチ
２８２４を送信信号ＷＳｏｕｔの上昇エッジから著しい遅延を伴うことなくターンオンさ
せることができる。
図３６は、図３４に示す構成の変形例を示す。この構成は、遅延回路３４００に加えて
、波形整形ユニット３１０１の前に遅延回路３６００を有し、送信信号ＴＸＤと、遅延回
路３６００により更に遅延された送信信号ＴＸＤ１と、遅延回路３４００により送信信号
ＴＸＤ１を一層更に遅延させることにより得た送信信号ＴＸＤ２との論理積が出力バッフ
ァ３１０２のスイッチＳＷ１をターンオンさせるようになっている。これにより、図３７
に示すように、送信信号ＷＳｏｕｔは送信信号ＴＸＤの上昇とともに上昇し、スイッチＳ
Ｗ１は送信信号ＷＳｏｕｔが高レベルに達するのとほぼ同時にターンオンする。図３６の
構成では、スイッチＳＷ１がオン状態に保たれている期間が図３４の例よりも短くなる。
このようにすることにより、図３４と等価な効果が得られるが、電力を節約しうる。
、波形整形ユニット３１０１の前に遅延回路３６００を有し、送信信号ＴＸＤと、遅延回
路３６００により更に遅延された送信信号ＴＸＤ１と、遅延回路３４００により送信信号
ＴＸＤ１を一層更に遅延させることにより得た送信信号ＴＸＤ２との論理積が出力バッフ
ァ３１０２のスイッチＳＷ１をターンオンさせるようになっている。これにより、図３７
に示すように、送信信号ＷＳｏｕｔは送信信号ＴＸＤの上昇とともに上昇し、スイッチＳ
Ｗ１は送信信号ＷＳｏｕｔが高レベルに達するのとほぼ同時にターンオンする。図３６の
構成では、スイッチＳＷ１がオン状態に保たれている期間が図３４の例よりも短くなる。
このようにすることにより、図３４と等価な効果が得られるが、電力を節約しうる。
ＬＩＮ及びＣＸＰＩの車載ＬＡＮを有する本実施例によれば、調波を抑圧するために低
スルーレートの送信信号を用いる場合でも、送信信号の遅延を回避することができる。
スルーレートの送信信号を用いる場合でも、送信信号の遅延を回避することができる。
実施例及び添付図面に基づいて本発明を説明したが、当業者にとっては本発明の開示に
基づいて種々の変形及び変更が明らかであることを銘記すべきである。従って、このよう
な変形及び変更は本発明の範囲内に含まれることを理解すべきである。例えば、種々の構
成要素及びステップに含まれる機能等は理論的に矛盾しない如何なる方法でも並び替える
ことができる。更に、構成要素又はステップは１つに組合せるか又は分割することができ
る。
基づいて種々の変形及び変更が明らかであることを銘記すべきである。従って、このよう
な変形及び変更は本発明の範囲内に含まれることを理解すべきである。例えば、種々の構
成要素及びステップに含まれる機能等は理論的に矛盾しない如何なる方法でも並び替える
ことができる。更に、構成要素又はステップは１つに組合せるか又は分割することができ
る。
上述した実施例は、以下に付記するように要約される。
（付記１） 車載電子装置は、
ＣＸＰＩ通信ネットワークを介して他の車載電子装置とデータ通信するための第１クロ
ックを発生する発生ユニットと、
この第１クロックのデューティ幅を調整するように構成した調整ユニットと
を備えている。
ＣＸＰＩ通信ネットワークを介して他の車載電子装置とデータ通信するための第１クロ
ックを発生する発生ユニットと、
この第１クロックのデューティ幅を調整するように構成した調整ユニットと
を備えている。
（付記２） 付記１による車載電子装置において、
前記調整ユニットは第１クロックの周波数よりも高い周波数を有する第２クロックを発
生し、第１クロックのデューティ幅をこの第１クロックのサイクルに相当する第２クロッ
クのクロック数の比率で調整するようにする。
前記調整ユニットは第１クロックの周波数よりも高い周波数を有する第２クロックを発
生し、第１クロックのデューティ幅をこの第１クロックのサイクルに相当する第２クロッ
クのクロック数の比率で調整するようにする。
（付記３） 付記１及び２による車載電子装置において、
前記調整ユニットは、送信すべきデータを符号化する前に第１クロックのデューティ幅
を調整するようにする。
前記調整ユニットは、送信すべきデータを符号化する前に第１クロックのデューティ幅
を調整するようにする。
（付記４） 付記１〜３の何れか１つによる車載電子装置において、
前記調整ユニットは、送信すべき符号化データを送信する際に、第１クロックのデュー
ティ幅を調整するようにする。
前記調整ユニットは、送信すべき符号化データを送信する際に、第１クロックのデュー
ティ幅を調整するようにする。
（付記５） 付記１〜４の何れか１つによる車載電子装置において、この車載電子装置
はＣＸＰＩ通信ネットワークのマスターノードとして実行するようにする。
はＣＸＰＩ通信ネットワークのマスターノードとして実行するようにする。
（付記６） 車載電子装置は、
ＣＸＰＩ通信ネットワークを介して他の車載電子装置とデータ通信するための第１クロ
ックを発生するように構成した発生ユニットと、
この第１クロックにスペクトラム拡散を行うように構成した調整ユニットと
を備えるようにする。
ＣＸＰＩ通信ネットワークを介して他の車載電子装置とデータ通信するための第１クロ
ックを発生するように構成した発生ユニットと、
この第１クロックにスペクトラム拡散を行うように構成した調整ユニットと
を備えるようにする。
（付記７） 付記６による車載電子装置では、
前記調整ユニットにより、予め決定した変調比及び第１クロックの周波数に基づいてス
ペクトラム拡散の変調周波数を求めるようにする。
前記調整ユニットにより、予め決定した変調比及び第１クロックの周波数に基づいてス
ペクトラム拡散の変調周波数を求めるようにする。
（付記８） 付記６又は７による車載電子装置では、
変調周波数を２００Ｈｚよりも高く、且つ予め決定した目標周波数と予め決定した変調
比との積よりも低くするようにする。
変調周波数を２００Ｈｚよりも高く、且つ予め決定した目標周波数と予め決定した変調
比との積よりも低くするようにする。
（付記９） 付記６〜８の何れか１つによる車載電子装置は更に、スペクトラム拡散に
課せられる第１クロックの立上りエッジ及び立下りエッジを丸めるとともに、この第１ク
ロックをネットワークに送信するように構成した送受信機を備えるようにする。
課せられる第１クロックの立上りエッジ及び立下りエッジを丸めるとともに、この第１ク
ロックをネットワークに送信するように構成した送受信機を備えるようにする。
（付記１０） 車載電子装置は、
内部クロックを遅延させることにより第１クロックを発生させるように構成した遅延ユ
ニットと、
この内部クロックのスルーレートを増大させることにより第２クロックを発生させるよ
うに構成した整形ユニットと、
第１クロックの立上りエッジ及び第２クロックの立下りエッジを有する第３クロックを
、第１クロック及び第２クロックに基づいて出力するように構成したスイッチと、
ＣＸＰＩ通信ネットワークを介して他の車載電子装置とデータ通信するのに用いる基準
クロックが低レベルになった際に第３クロックを低レベルとするように構成したインター
フェースと
を備えるようにする。
内部クロックを遅延させることにより第１クロックを発生させるように構成した遅延ユ
ニットと、
この内部クロックのスルーレートを増大させることにより第２クロックを発生させるよ
うに構成した整形ユニットと、
第１クロックの立上りエッジ及び第２クロックの立下りエッジを有する第３クロックを
、第１クロック及び第２クロックに基づいて出力するように構成したスイッチと、
ＣＸＰＩ通信ネットワークを介して他の車載電子装置とデータ通信するのに用いる基準
クロックが低レベルになった際に第３クロックを低レベルとするように構成したインター
フェースと
を備えるようにする。
（付記１１） 付記１０による車載電子装置では、基準クロックが低レベルにある間、
第３クロックが低レベルとなるようにする。
第３クロックが低レベルとなるようにする。
（付記１２） 車載電子装置は、
クロックのサイクルを検出するとともに、このクロックと、このクロックとは別に発生
されたデータ信号との間の位相差を検出するように構成した検出ユニットと、
これらサイクル及び位相差に基づいて、このクロックのエッジからシフトしたデータ捕
捉タイミングを得るように構成した計算ユニットと、
このデータ捕捉タイミングのタイミングでデータ信号の値を捕捉するとともに、ＣＸＰ
Ｉ通信ネットワークを介して他の車載電子装置に送信すべきデータ信号を発生させるよう
に構成した同期ユニットと
を備えるようにする。
クロックのサイクルを検出するとともに、このクロックと、このクロックとは別に発生
されたデータ信号との間の位相差を検出するように構成した検出ユニットと、
これらサイクル及び位相差に基づいて、このクロックのエッジからシフトしたデータ捕
捉タイミングを得るように構成した計算ユニットと、
このデータ捕捉タイミングのタイミングでデータ信号の値を捕捉するとともに、ＣＸＰ
Ｉ通信ネットワークを介して他の車載電子装置に送信すべきデータ信号を発生させるよう
に構成した同期ユニットと
を備えるようにする。
（付記１３） 付記１２による車載電子装置では、
前記計算ユニットが、開始ビット後のデータ信号の値を捕捉するデータ捕捉タイミング
の、クロックのエッジからのシフト幅を、前記開始ビットの値が前記クロックのエッジの
タイミングで捕捉されたか否かに基づいて調整するようにする。
前記計算ユニットが、開始ビット後のデータ信号の値を捕捉するデータ捕捉タイミング
の、クロックのエッジからのシフト幅を、前記開始ビットの値が前記クロックのエッジの
タイミングで捕捉されたか否かに基づいて調整するようにする。
（付記１４） 付記１２又は１３による車載電子装置は、ＣＸＰＩ通信ネットワークの
マスターノードとして実行する際にクロックを発生するか、又はＣＸＰＩ通信ネットワー
クのスレーブノードとして実行する際にＣＸＰＩ通信ネットワークのマスターノードから
クロックを受信するようにする。
マスターノードとして実行する際にクロックを発生するか、又はＣＸＰＩ通信ネットワー
クのスレーブノードとして実行する際にＣＸＰＩ通信ネットワークのマスターノードから
クロックを受信するようにする。
（付記１５） 付記１２〜１４の何れか１つによる車載電子装置では、
検出処理は、複数の検出値の平均を位相差として採用するようにする。
検出処理は、複数の検出値の平均を位相差として採用するようにする。
（付記１６） 付記１２〜１５の何れか１つによる車載電子装置では、
前記検出ユニットは、サイクルを検出する際に、予め決定した下限よりも短いクロック
と予め決定した上限よりも長いクロックとを排除するようにする。
前記検出ユニットは、サイクルを検出する際に、予め決定した下限よりも短いクロック
と予め決定した上限よりも長いクロックとを排除するようにする。
（付記１７） 車載電子装置は、
マスターノードからＣＸＰＩ通信ネットワークを介して符号化された基準クロックを受
信し、この基準クロックを復号化し、この基準クロックを第１出力クロックとして出力す
るために第１モードで動作するか、又は基準クロックを復号化せずに第２出力クロックと
して出力するために第２モードで動作するように構成した送受信機と、
この送受信機を第１モードから第２モードに移行させる信号をこの送受信機に送信する
とともに、この送受信機から第２出力クロックを受信すると、この送受信機を第２モード
から第１モードに移行させる信号をこの送受信機に送信することにより、この送受信機か
ら第１出力クロックを得るように構成した制御ユニットと
を備えるようにする。
マスターノードからＣＸＰＩ通信ネットワークを介して符号化された基準クロックを受
信し、この基準クロックを復号化し、この基準クロックを第１出力クロックとして出力す
るために第１モードで動作するか、又は基準クロックを復号化せずに第２出力クロックと
して出力するために第２モードで動作するように構成した送受信機と、
この送受信機を第１モードから第２モードに移行させる信号をこの送受信機に送信する
とともに、この送受信機から第２出力クロックを受信すると、この送受信機を第２モード
から第１モードに移行させる信号をこの送受信機に送信することにより、この送受信機か
ら第１出力クロックを得るように構成した制御ユニットと
を備えるようにする。
（付記１８） 付記１７による車載電子装置では、
前記送受信機には、基準クロックを復号化するように構成した復号化ユニットと、第１
モード及び第２モードに応じて第１クロック及び第２クロックの何れかを制御ユニットに
選択的に出力するように構成された出力選択ユニットとが設けられているようにする。
前記送受信機には、基準クロックを復号化するように構成した復号化ユニットと、第１
モード及び第２モードに応じて第１クロック及び第２クロックの何れかを制御ユニットに
選択的に出力するように構成された出力選択ユニットとが設けられているようにする。
（付記１９） 付記１７又は１８による車載電子装置では、
前記送受信機は、他の車載電子装置からネットワークを介して受信された符号化された
データ信号を復号化するように構成された復号化ユニットと、第１モードで動作する際に
復号化し又は第２モードで動作する際に復号化しないデータ信号を制御ユニットに出力す
るように構成した出力制御ユニットとを備えるようにする。
前記送受信機は、他の車載電子装置からネットワークを介して受信された符号化された
データ信号を復号化するように構成された復号化ユニットと、第１モードで動作する際に
復号化し又は第２モードで動作する際に復号化しないデータ信号を制御ユニットに出力す
るように構成した出力制御ユニットとを備えるようにする。
（付記２０） 付記１７〜１９の何れか１つによる車載電子装置では、
前記送受信機は、制御ユニットから信号を受信した際に、マスターノードが基準クロッ
クを送信し、これによりこの基準クロックを得るようにする信号をマスターノードに送信
するようにする。
前記送受信機は、制御ユニットから信号を受信した際に、マスターノードが基準クロッ
クを送信し、これによりこの基準クロックを得るようにする信号をマスターノードに送信
するようにする。
（付記２１） 回路が、
第１クロックと、この第１クロックの周波数よりも遅い周波数を有する第２クロックと
の間の位相差を検出するように構成された検出ユニットと、
この位相差と第１及び第２クロックのサイクルとに基づいて、第２クロックのエッジが
第１クロックのサイクルの第１半部に一致した際に第１パターンを、及び第２クロックの
エッジが第１クロックのサイクルの第２半部に一致した際に第２パターンを選択するよう
に構成した選択ユニットと、
第１パターンにおいて第１クロックを遅延することなく第２クロックを遅延させ、第２
パターンにおいて第２クロックを遅延することなく第１クロックを遅延させるとともに、
第１クロックを第１回路に送信してこの第１回路が第１クロックと同期してデータを送信
するようにし、第２クロックを第２回路に送信してこの第２回路が第２クロックと同期し
て前記データを受信するように構成した遅延回路と
を備えるようにする。
第１クロックと、この第１クロックの周波数よりも遅い周波数を有する第２クロックと
の間の位相差を検出するように構成された検出ユニットと、
この位相差と第１及び第２クロックのサイクルとに基づいて、第２クロックのエッジが
第１クロックのサイクルの第１半部に一致した際に第１パターンを、及び第２クロックの
エッジが第１クロックのサイクルの第２半部に一致した際に第２パターンを選択するよう
に構成した選択ユニットと、
第１パターンにおいて第１クロックを遅延することなく第２クロックを遅延させ、第２
パターンにおいて第２クロックを遅延することなく第１クロックを遅延させるとともに、
第１クロックを第１回路に送信してこの第１回路が第１クロックと同期してデータを送信
するようにし、第２クロックを第２回路に送信してこの第２回路が第２クロックと同期し
て前記データを受信するように構成した遅延回路と
を備えるようにする。
（付記２２） 付記２１による回路では、
前記検出ユニットが第１クロック及び第２クロックのサイクルに基づいて位相差を検出
する。
前記検出ユニットが第１クロック及び第２クロックのサイクルに基づいて位相差を検出
する。
（付記２３） 付記２２による回路では、
前記検出ユニットが第１クロック及び第２クロックのサイクルに基づいて第１位相差を
検出し、次いでこの第１位相差と第１クロック及び第２クロックのサイクルとに基づいて
第２位相差を検出するようにする。
前記検出ユニットが第１クロック及び第２クロックのサイクルに基づいて第１位相差を
検出し、次いでこの第１位相差と第１クロック及び第２クロックのサイクルとに基づいて
第２位相差を検出するようにする。
（付記２４） 付記２１〜２３の何れか１つによる回路は、第１回路及び第２回路と一
緒に車両制御用の電子装置内に設けられている。
緒に車両制御用の電子装置内に設けられている。
（付記２５） 車載電子装置は、
入力された信号を増幅し、この信号が電源電位よりも低い第１電位と接地電位よりも高
い第２電位との間の振幅を有するようにするとともに、この信号を車載ネットワークに出
力するようにする出力バッファと、
入力された、ある振幅を有する信号を整形し、この信号が前記出力バッファから出力さ
れる際に第１電位及び第２電位間の振幅を有するように構成した整形ユニットと
を備えるようにする。
入力された信号を増幅し、この信号が電源電位よりも低い第１電位と接地電位よりも高
い第２電位との間の振幅を有するようにするとともに、この信号を車載ネットワークに出
力するようにする出力バッファと、
入力された、ある振幅を有する信号を整形し、この信号が前記出力バッファから出力さ
れる際に第１電位及び第２電位間の振幅を有するように構成した整形ユニットと
を備えるようにする。
（付記２６） 付記２５による車載電子装置では、
前記出力バッファは、車載ネットワークに送信すべき信号を発生させるために、ターン
オン／ターンオフさせるトランジスタスイッチを有し、このトランジスタスイッチは、前
記整形ユニットから出力される信号が高レベルに達した際にターンオンされるようになっ
ており、車載電子装置は更に、
前記トランジスタスイッチにそのしきい値電圧を供給するように構成した電圧発生器と
、
この電圧発生器からこのトランジスタスイッチにそのしきい値電圧を供給するのをター
ンオン／ターンオフさせるように構成したスイッチと、
前記整形ユニットから前記出力バッファに送信される信号が高レベルに達する前に前記
スイッチをターンオンさせるように構成した回路と
を備えているようにする。
前記出力バッファは、車載ネットワークに送信すべき信号を発生させるために、ターン
オン／ターンオフさせるトランジスタスイッチを有し、このトランジスタスイッチは、前
記整形ユニットから出力される信号が高レベルに達した際にターンオンされるようになっ
ており、車載電子装置は更に、
前記トランジスタスイッチにそのしきい値電圧を供給するように構成した電圧発生器と
、
この電圧発生器からこのトランジスタスイッチにそのしきい値電圧を供給するのをター
ンオン／ターンオフさせるように構成したスイッチと、
前記整形ユニットから前記出力バッファに送信される信号が高レベルに達する前に前記
スイッチをターンオンさせるように構成した回路と
を備えているようにする。
Claims (20)
- 通信バスを介してスレーブノードとして動作する送受信機に結合されたコントローラを
備える装置であって、前記コントローラ及び送受信機の各々は、少なくともスタンバイモ
ード及びノーマルモードで動作するように構成されている当該装置において、
前記送受信機は、
前記送受信機が前記スタンバイモードで動作している間に、マスターノードから前記通
信バスを介して符号化された基準信号を受信するとともに、
前記符号化された基準クロック信号を前記コントローラに送信する
ように構成されており、
前記コントローラは、
このコントローラが前記スタンバイモードで動作している間に、前記送受信機により送
信された前記符号化された基準クロック信号を検出するように構成されている
装置。 - 請求項１に記載の装置において、前記送受信機は、前記スタンバイモードにある間は、
前記符号化された基準クロック信号で符号化されたデータ信号を前記コントローラに送信
するのを行わないように構成されている装置。 - 請求項１に記載の装置において、前記送受信機は、前記符号化された基準クロック信号
を前記コントローラのインタラプト入力端に送信するように構成されており、前記コント
ローラは、このインタラプト入力端における前記符号化された基準クロック信号を検出す
るように構成されている装置。 - 請求項１に記載の装置において、前記コントローラは、ウェークアップ信号を、前記送
受信機を介して前記マスターノードに送信するように構成されており、前記送受信機は、
前記ウェークアップ信号に応答して前記符号化された基準クロック信号を前記マスターノ
ードから受信するように構成されている装置。 - 請求項１に記載の装置において、前記コントローラは、前記符号化された基準クロック
信号の検出に応答して、
前記ノーマルモードで動作するように移行し、
イネーブル信号を前記送受信機に送信する
ように構成されている装置。 - 請求項５に記載の装置において、前記送受信機は、前記コントローラからの前記イネー
ブル信号に応答して、
前記ノーマルモードで動作するように移行し、
前記符号化された基準クロック信号を復号化してデータ信号及びしきい値クロック信号
を発生させ、
これらデータ信号及びしきい値クロック信号を前記コントローラに送信する
ように構成されている装置。 - 請求項１に記載の装置において、前記通信バスはクロック・エクステンション・ペリフ
ェラル・インターフェース（ＣＸＰＩ）バスを有し、このＣＸＰＩバスは車両内に配置さ
れている装置。 - スレーブノードにあるコントローラがスタンバイモードで動作している間に、このコン
トローラにより、通信バスを介してウェークアップ信号をマスターノードに送信するステ
ップと、
スレーブノードにある送受信機がスタンバイモードで動作している間に、この送受信機
により、前記ウェークアップ信号に応答して前記マスターノードから符号化された基準ク
ロック信号を受信するステップと、
前記送受信機により、前記符号化された基準クロック信号を前記コントローラに送信す
るステップと、
前記送受信機により送信された前記符号化された基準クロック信号を前記コントローラ
により検出するステップと
を備える方法。 - 請求項８に記載の方法において、この方法が更に、
前記送受信機が前記スタンバイモードで動作している間に、前記符号化された基準クロ
ック信号で符号化されたデータ信号の前記コントローラへの送信を行わないようにするス
テップ
を備えている方法。 - 請求項８に記載の方法において、
前記符号化された基準クロック信号を前記コントローラに送信する前記ステップが、前
記送受信機により前記符号化された基準クロック信号を前記コントローラのインタラプト
入力端に送信するステップを有し、
前記符号化された基準クロック信号を前記コントローラにより検出する前記ステップが
、前記コントローラの前記インタラプト入力端における前記符号化された基準クロック信
号を受信するステップを有している
方法。 - 請求項８に記載の方法において、この方法が更に、
前記符号化された基準クロック信号の検出に応答して、前記コントローラをノーマルモ
ードに移行し且つイネーブル信号を前記送受信機に送信するステップ
を備えている方法。 - 請求項１１に記載の方法において、この方法が更に、
前記送受信機を前記ノーマルモードに移行させるステップと、
前記送受信機により、前記符号化された基準クロック信号を復号化してデータ信号及び
しきい値クロック信号を発生させるステップと、
前記送受信機により、前記データ信号及び前記しきい値クロック信号を前記コントロー
ラに送信するステップと
を備えている方法。 - 請求項８に記載の方法において、前記通信バスはクロック・エクステンション・ペリフ
ェラル・インターフェース（ＣＸＰＩ）バスを有し、このＣＸＰＩバスは車両内に配置さ
れているようにする方法。 - 車両内に配置されたシステムであって、このシステムは、
クロック・エクステンション・ペリフェラル・インターフェース（ＣＸＰＩ）バスと、
このＣＸＰＩバスに結合され、少なくともスタンバイモード及びノーマルモードで動作
するように構成されたマスターノードと、
前記ＣＸＰＩバスに結合され、少なくとも前記スタンバイモード及び前記ノーマルモー
ドで動作するように構成されたスレーブノードと
を備えており、
前記スレーブノードは、送受信機を備えており、この送受信機は、この送受信機が前記
スタンバイモードで動作している間、前記マスターノードから前記ＣＸＰＩバスを介して
符号化された基準クロック信号を受信し、この符号化された基準クロック信号をコントロ
ーラに送信するように構成されており、
前記スレーブノードは、前記送受信機に結合されたコントローラを備えており、このコ
ントローラは、このコントローラが前記スタンバイモードで動作している間、前記送受信
機により送信された前記符号化された基準クロック信号を検出するように構成されている
システム。 - 請求項１４に記載のシステムにおいて、前記送受信機は、前記スタンバイモードにある
間、前記符号化された基準クロック信号で符号化されたデータ信号の前記コントローラへ
の送信を行わないように構成されているシステム。 - 請求項１４に記載のシステムにおいて、前記送受信機は、前記符号化された基準クロッ
ク信号を前記コントローラのインタラプト入力端に送信するように構成されており、前記
コントローラは、このインタラプト入力端における前記符号化された基準クロック信号を
検出するように構成されているシステム。 - 請求項１４に記載のシステムにおいて、前記前記コントローラは、ウェークアップ信号
を、前記送受信機を介して前記マスターノードに送信するように構成されており、前記送
受信機は、前記ウェークアップ信号に応答して前記符号化された基準クロック信号を前記
マスターノードから受信するように構成されているシステム。 - 請求項１７に記載のシステムにおいて、前記マスターノードは、前記ウェークアップ信
号を受信し、このウェークアップ信号に応答して前記ノーマルモードに移行するとともに
前記符号化された基準クロック信号を前記スレーブノードに送信するように構成されてい
るシステム。 - 請求項１４に記載のシステムにおいて、前記コントローラは、前記符号化された基準ク
ロック信号の検出に応答して、
前記ノーマルモードで動作するように移行し、
イネーブル信号を前記送受信機に送信する
ように構成されているシステム。 - 請求項１９に記載のシステムにおいて、前記送受信機は、前記コントローラからの前記
イネーブル信号に応答して、
前記ノーマルモードで動作するように移行し、
前記符号化された基準クロック信号を復号化してデータ信号及びしきい値クロック信号
を発生させ、
これらデータ信号及びしきい値クロック信号を前記コントローラに送信する
ように構成されているシステム。
Applications Claiming Priority (16)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201562150478P | 2015-04-21 | 2015-04-21 | |
| US201562150467P | 2015-04-21 | 2015-04-21 | |
| US201562150460P | 2015-04-21 | 2015-04-21 | |
| US201562150484P | 2015-04-21 | 2015-04-21 | |
| US201562150492P | 2015-04-21 | 2015-04-21 | |
| US201562150466P | 2015-04-21 | 2015-04-21 | |
| US62/150,492 | 2015-04-21 | ||
| US62/150,467 | 2015-04-21 | ||
| US62/150,466 | 2015-04-21 | ||
| US62/150,478 | 2015-04-21 | ||
| US62/150,460 | 2015-04-21 | ||
| US62/150,484 | 2015-04-21 | ||
| US201562191164P | 2015-07-10 | 2015-07-10 | |
| US62/191,164 | 2015-07-10 | ||
| US14/865,676 US9541990B2 (en) | 2015-04-21 | 2015-09-25 | Asynchronous transceiver for on-vehicle electronic device |
| US14/865,676 | 2015-09-25 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017206543A Division JP6640171B2 (ja) | 2015-04-21 | 2017-10-25 | 車載電子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020065278A true JP2020065278A (ja) | 2020-04-23 |
| JP7017552B2 JP7017552B2 (ja) | 2022-02-08 |
Family
ID=57144144
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016569426A Active JP6235736B2 (ja) | 2015-04-21 | 2016-02-18 | 車載電子装置 |
| JP2017206543A Active JP6640171B2 (ja) | 2015-04-21 | 2017-10-25 | 車載電子装置 |
| JP2019234472A Active JP7017552B2 (ja) | 2015-04-21 | 2019-12-25 | 車載電子装置 |
Family Applications Before (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016569426A Active JP6235736B2 (ja) | 2015-04-21 | 2016-02-18 | 車載電子装置 |
| JP2017206543A Active JP6640171B2 (ja) | 2015-04-21 | 2017-10-25 | 車載電子装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (5) | US9541990B2 (ja) |
| JP (3) | JP6235736B2 (ja) |
| CN (2) | CN109597790B (ja) |
| DE (1) | DE112016001863B4 (ja) |
| WO (1) | WO2016171785A1 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9397871B2 (en) * | 2014-09-30 | 2016-07-19 | Infineon Technologies Ag | Communication devices |
| US9541990B2 (en) * | 2015-04-21 | 2017-01-10 | Cypress Semiconductor Corporation | Asynchronous transceiver for on-vehicle electronic device |
| US10361838B2 (en) | 2017-07-27 | 2019-07-23 | Texas Instruments Incorporated | Two-wire communication interface system |
| CN109697282B (zh) * | 2017-10-20 | 2023-06-06 | 阿里巴巴集团控股有限公司 | 一种语句的用户意图识别方法和装置 |
| CN107679000B (zh) * | 2017-11-02 | 2023-08-08 | 四川易冲科技有限公司 | 一种接收端信号占空比自适应调整的电路和方法 |
| JP2019092123A (ja) * | 2017-11-16 | 2019-06-13 | パナソニックＩｐマネジメント株式会社 | 通信装置、子機、通信システム、及びプログラム |
| DE102018200931A1 (de) * | 2018-01-22 | 2019-07-25 | Robert Bosch Gmbh | Verfahren zum Aktivieren einer Recheneinheit mittels einer Schaltungsanordnung in Reaktion auf ein Aktivierungssignal |
| WO2020024199A1 (en) * | 2018-08-02 | 2020-02-06 | Texas Instruments Incorporated | High speed flexled digital interface |
| EP3627247B1 (en) * | 2018-09-18 | 2023-04-05 | KNORR-BREMSE Systeme für Nutzfahrzeuge GmbH | Control architecture for a vehicle |
| DE102018220398A1 (de) * | 2018-11-28 | 2020-05-28 | Robert Bosch Gmbh | Verfahren zum Abschalten einer Kommunikation und korrespondierende Kommunikationsanordnung |
| US10530344B1 (en) * | 2019-04-30 | 2020-01-07 | Texas Instruments Incorporated | Multi-phase multi-frequency pulse width modulation |
| CN110262315B (zh) * | 2019-05-27 | 2021-03-12 | 山东省科学院自动化研究所 | 一种工业机器人多个can节点协同学习参数的方法及系统 |
| EP3761568B1 (en) * | 2019-07-01 | 2023-05-31 | Volvo Car Corporation | Method of controlling communication over a local interconnect network bus |
| DE102020128430A1 (de) * | 2019-11-28 | 2021-06-02 | Infineon Technologies Ag | Feldbussystem mit umschaltbarer slew-rate |
| CN114762296B (zh) * | 2019-12-16 | 2023-07-14 | 华为技术有限公司 | 一种紧急呼叫方法、装置及系统 |
| JP7038934B2 (ja) * | 2020-03-17 | 2022-03-18 | 三菱電機株式会社 | ネットワーク検査システムおよびネットワーク検査方法 |
| CN111404658B (zh) * | 2020-03-26 | 2021-07-16 | 上海交通大学 | 亚稳态校正方法 |
| DE102020205278A1 (de) * | 2020-04-27 | 2021-10-28 | Robert Bosch Gesellschaft mit beschränkter Haftung | Kommunikationssteuereinrichtung und Sende-/Empfangseinrichtung für eine Teilnehmerstation eines seriellen Bussystems und Verfahren zur Kommunikation in einem seriellen Bussystem |
| CN114356833A (zh) * | 2021-12-21 | 2022-04-15 | 上海交通大学 | 一种跨时钟域数据传输中亚稳态风险规避方法和电路 |
| TWI796902B (zh) * | 2021-12-27 | 2023-03-21 | 新唐科技股份有限公司 | 校正方法及校正系統 |
| US20240120908A1 (en) * | 2022-10-11 | 2024-04-11 | AyDeeKay LLC dba Indie Semiconductor | Local Interconnected Network Bus Repeater Delay Compensation |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001222474A (ja) * | 2000-02-07 | 2001-08-17 | Internatl Business Mach Corp <Ibm> | 信号出力装置、ドライバ回路、信号伝送システム、および信号伝送方法 |
| JP2002156422A (ja) * | 2000-11-17 | 2002-05-31 | Advantest Corp | 半導体試験装置 |
| JP2007503789A (ja) * | 2003-05-27 | 2007-02-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 長いオンチップバスの動作 |
| JP2014030125A (ja) * | 2012-07-31 | 2014-02-13 | Denso Corp | トランシーバ |
Family Cites Families (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5133064A (en) * | 1987-04-27 | 1992-07-21 | Hitachi, Ltd. | Data processing system generating clock signal from an input clock, phase locked to the input clock and used for clocking logic devices |
| US5132990A (en) | 1990-11-05 | 1992-07-21 | Ncr Corporation | High speed data synchronizer |
| JPH05130094A (ja) * | 1991-11-06 | 1993-05-25 | Fujitsu Ltd | クロツク乗換回路 |
| JPH06112782A (ja) * | 1992-09-30 | 1994-04-22 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
| US7924783B1 (en) | 1994-05-06 | 2011-04-12 | Broadcom Corporation | Hierarchical communications system |
| JP2666708B2 (ja) * | 1993-12-24 | 1997-10-22 | 日本電気株式会社 | データ転送装置 |
| US5602878A (en) | 1994-09-23 | 1997-02-11 | Intel Corporation | Method of delivering stable data across an asynchronous interface |
| JPH08330932A (ja) * | 1995-05-29 | 1996-12-13 | Fujitsu Ltd | 同期回路制御装置 |
| JPH0964855A (ja) * | 1995-08-22 | 1997-03-07 | Fujitsu Ltd | 遅延挿脱回路及び該回路を備えるデータ通信装置 |
| AU9798698A (en) | 1997-10-10 | 1999-05-03 | Rambus Incorporated | Method and apparatus for fail-safe resynchronization with minimum latency |
| US8155256B2 (en) | 2000-10-23 | 2012-04-10 | Texas Instruments Incorporated | Method and apparatus for asynchronous clock retiming |
| JP2002300009A (ja) * | 2001-04-02 | 2002-10-11 | Hitachi Ltd | Ｄ型フリップフロップ回路装置 |
| KR20040002383A (ko) | 2001-04-27 | 2004-01-07 | 미쯔비시 지도샤 고교 가부시끼가이샤 | 차량용 다중통신 장치 |
| KR100557550B1 (ko) * | 2001-12-21 | 2006-03-03 | 주식회사 하이닉스반도체 | 클럭 동기 회로 |
| US6794912B2 (en) * | 2002-02-18 | 2004-09-21 | Matsushita Electric Industrial Co., Ltd. | Multi-phase clock transmission circuit and method |
| JP4122204B2 (ja) * | 2002-09-27 | 2008-07-23 | 松下電器産業株式会社 | 同期回路 |
| US20040218705A1 (en) | 2003-01-30 | 2004-11-04 | International Business Machines Corporation | Phase rotator, phase rotation method and clock and data recovery receiver incorporating said phase rotator |
| JP2005109955A (ja) | 2003-09-30 | 2005-04-21 | Matsushita Electric Ind Co Ltd | 非同期通信回路 |
| DE602004012966T2 (de) | 2004-05-03 | 2009-05-07 | Freescale Semiconductor Inc. (n.d.Ges.d. Staates Delaware), Austin | Verfahren und Vorrichtung zur Knotenaufwachung in einem seriellen Datenbus |
| JP4252561B2 (ja) * | 2005-06-23 | 2009-04-08 | 富士通マイクロエレクトロニクス株式会社 | クロック発生回路及びクロック発生方法 |
| CN101479974A (zh) | 2006-06-30 | 2009-07-08 | Nxp股份有限公司 | 提供不间断数据流的异步数据fifo |
| US7928781B2 (en) * | 2006-12-04 | 2011-04-19 | Micron Technology, Inc. | Fast measurement initialization for memory |
| JP2008160500A (ja) * | 2006-12-25 | 2008-07-10 | Sony Corp | データ転送装置及びデータ転送方法 |
| US7701272B2 (en) * | 2007-05-31 | 2010-04-20 | Micron Technology, Inc. | Method and apparatus for output data synchronization with system clock |
| JP2009195602A (ja) * | 2008-02-25 | 2009-09-03 | Fujinon Corp | 電子通信システム及び内視鏡システム |
| JP2010098351A (ja) * | 2008-10-14 | 2010-04-30 | Toshiba Corp | 半導体集積回路 |
| KR101022674B1 (ko) * | 2008-12-05 | 2011-03-22 | 주식회사 하이닉스반도체 | 지연고정루프회로 및 그 동작방법 |
| JP2011055112A (ja) | 2009-08-31 | 2011-03-17 | Denso Corp | 通信システムおよび通信装置 |
| JP2011235770A (ja) | 2010-05-11 | 2011-11-24 | Autonetworks Technologies Ltd | 車載用制御装置 |
| CN102075167B (zh) * | 2010-11-22 | 2014-03-12 | 西安电子科技大学 | 时钟调整电路和时钟电路的调整方法 |
| US20120327942A1 (en) * | 2011-06-27 | 2012-12-27 | Denso Corporation | Communication network system |
| JP5800752B2 (ja) * | 2012-04-25 | 2015-10-28 | 三菱電機株式会社 | 信号源同期回路 |
| US9288777B2 (en) * | 2012-05-11 | 2016-03-15 | Apple Inc. | Methods and apparatus for synchronizing clock signals in a wireless system |
| US9112721B2 (en) | 2012-05-28 | 2015-08-18 | Freescale Semiconductor, Inc. | System and methods for enabling a controller area network (CAN) device to operate in different power modes based upon the payload of a wake-up message |
| JP2014069592A (ja) | 2012-09-27 | 2014-04-21 | Mitsubishi Motors Corp | 車載機器の遠隔操作システム |
| KR20140069978A (ko) * | 2012-11-30 | 2014-06-10 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이의 듀티비 보정 방법 |
| KR102148806B1 (ko) * | 2013-10-07 | 2020-08-28 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그를 포함하는 반도체 시스템 |
| CN103943079B (zh) * | 2014-03-06 | 2016-05-18 | 京东方科技集团股份有限公司 | 一种显示系统中数据传输的方法及相关装置 |
| JP6371111B2 (ja) * | 2014-05-16 | 2018-08-08 | ザインエレクトロニクス株式会社 | 受信装置 |
| US9541990B2 (en) * | 2015-04-21 | 2017-01-10 | Cypress Semiconductor Corporation | Asynchronous transceiver for on-vehicle electronic device |
-
2015
- 2015-09-25 US US14/865,676 patent/US9541990B2/en active Active
-
2016
- 2016-02-18 CN CN201910095328.9A patent/CN109597790B/zh active Active
- 2016-02-18 CN CN201680001900.5A patent/CN106797307B/zh active Active
- 2016-02-18 DE DE112016001863.0T patent/DE112016001863B4/de active Active
- 2016-02-18 WO PCT/US2016/018411 patent/WO2016171785A1/en active Application Filing
- 2016-02-18 JP JP2016569426A patent/JP6235736B2/ja active Active
- 2016-12-09 US US15/374,529 patent/US9971731B2/en active Active
-
2017
- 2017-10-25 JP JP2017206543A patent/JP6640171B2/ja active Active
-
2018
- 2018-03-30 US US15/941,549 patent/US10394749B2/en active Active
-
2019
- 2019-07-09 US US16/506,396 patent/US11036671B2/en active Active
- 2019-12-25 JP JP2019234472A patent/JP7017552B2/ja active Active
-
2021
- 2021-06-14 US US17/347,282 patent/US20210357353A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001222474A (ja) * | 2000-02-07 | 2001-08-17 | Internatl Business Mach Corp <Ibm> | 信号出力装置、ドライバ回路、信号伝送システム、および信号伝送方法 |
| JP2002156422A (ja) * | 2000-11-17 | 2002-05-31 | Advantest Corp | 半導体試験装置 |
| JP2007503789A (ja) * | 2003-05-27 | 2007-02-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 長いオンチップバスの動作 |
| JP2014030125A (ja) * | 2012-07-31 | 2014-02-13 | Denso Corp | トランシーバ |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2016171785A1 (en) | 2016-10-27 |
| US10394749B2 (en) | 2019-08-27 |
| DE112016001863B4 (de) | 2019-09-19 |
| CN109597790B (zh) | 2022-10-11 |
| JP2018057000A (ja) | 2018-04-05 |
| US9971731B2 (en) | 2018-05-15 |
| CN109597790A (zh) | 2019-04-09 |
| US9541990B2 (en) | 2017-01-10 |
| JP6640171B2 (ja) | 2020-02-05 |
| US20190391953A1 (en) | 2019-12-26 |
| JP2017526994A (ja) | 2017-09-14 |
| US20170199840A1 (en) | 2017-07-13 |
| CN106797307A (zh) | 2017-05-31 |
| US20210357353A1 (en) | 2021-11-18 |
| JP6235736B2 (ja) | 2017-11-22 |
| DE112016001863T5 (de) | 2018-01-11 |
| JP7017552B2 (ja) | 2022-02-08 |
| US20160314092A1 (en) | 2016-10-27 |
| CN106797307B (zh) | 2019-02-01 |
| US11036671B2 (en) | 2021-06-15 |
| US20180276179A1 (en) | 2018-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7017552B2 (ja) | 車載電子装置 | |
| US9413566B2 (en) | Signal transmission circuit | |
| US10651952B2 (en) | Transceiver for communication and method for controlling communication | |
| US10127186B2 (en) | Subscriber station for a bus system and method for reducing line-conducted emissions in a bus system | |
| CN104348689B (zh) | Lin总线模块 | |
| KR20170086608A (ko) | 버스 시스템용 가입자국, 그리고 버스 시스템을 위한 송신 신호의 타이밍 조정 방법 | |
| JP5825305B2 (ja) | 通信システム | |
| US10698473B2 (en) | Method and apparatus for reducing ethernet power consumption for vehicles | |
| JP7232348B2 (ja) | 通信装置及び通信システム | |
| JP6618714B2 (ja) | デジタルフィルタ、通信装置、電子機器、通信システム、車両 | |
| KR101715319B1 (ko) | 카운터의 오버플로우 신호를 이용한 차량 통신 송수신기용 딜레이 타이머 회로 | |
| CN117631634A (zh) | 用于激光雷达的唤醒/休眠控制系统、方法以及激光雷达 | |
| JP2019110379A (ja) | 受信回路、伝送回路、及びシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200122 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210216 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20210513 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20210715 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210727 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211130 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20211228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220127 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7017552 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |