JP6609299B2 - アンテナパッケージ構造、その製造方法および通信装置 - Google Patents

アンテナパッケージ構造、その製造方法および通信装置 Download PDF

Info

Publication number
JP6609299B2
JP6609299B2 JP2017244809A JP2017244809A JP6609299B2 JP 6609299 B2 JP6609299 B2 JP 6609299B2 JP 2017244809 A JP2017244809 A JP 2017244809A JP 2017244809 A JP2017244809 A JP 2017244809A JP 6609299 B2 JP6609299 B2 JP 6609299B2
Authority
JP
Japan
Prior art keywords
layer
metal
metal pattern
integrated circuit
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017244809A
Other languages
English (en)
Other versions
JP2019114840A (ja
Inventor
蒋靜▲ブン▼
管延城
梁嘉仁
余建徳
Original Assignee
國家中山科學研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國家中山科學研究院 filed Critical 國家中山科學研究院
Publication of JP2019114840A publication Critical patent/JP2019114840A/ja
Application granted granted Critical
Publication of JP6609299B2 publication Critical patent/JP6609299B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/28—Combinations of substantially independent non-interacting antenna units or systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q5/00—Arrangements for simultaneous operation of antennas on two or more different wavebands, e.g. dual-band or multi-band arrangements
    • H01Q5/10—Resonant antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6688—Mixed frequency adaptations, i.e. for operation at different frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/247—Supports; Mounting means by structural association with other equipment or articles with receiving set with frequency mixer, e.g. for direct satellite reception or Doppler radar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/526—Electromagnetic shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q5/00—Arrangements for simultaneous operation of antennas on two or more different wavebands, e.g. dual-band or multi-band arrangements
    • H01Q5/30—Arrangements for providing operation on different wavebands
    • H01Q5/307—Individual or coupled radiating elements, each element being fed in an unspecified way

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Geometry (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、アンテナ、特に、アンテナパッケージ構造、アンテナパッケージ構造の製造方法及び通信装置に関する。
アンテナは、通信装置の重要な構成要素であり、無線周波数信号を放射することができる。アンテナシステム（すなわちフロントエンド）とチップシステム（すなわちバックエンド）とを電気的に接続する従来の接続方法はワイヤボンディングであり、アンテナは基板上に配置されたアンテナとチップ上に配置された別のアンテナとを含む。しかし、ワイヤボンディングは、無線周波数信号の消費電力を大幅に増加させるだけでなく、高品質の入出力を得るために電極パッドによって大きなスペースを占める。
ワイヤボンディングの使用を減らすため、アンテナをパッケージ構造内に集積するための設計が、公開された論文が（Ka Fai Chang、Rui Li、Cheng Jin、Tech Guan Lim、Soon Wee Ho、How "アンテナ集積パッケージを備えた77GHzの自動車用レーダセンサ"、IEEE、コンポーネント、パッケージング及び製造技術、第４巻、第２号、2014年2月）記載されている。しかしながら、パッケージ構造は、マルチバンドアンテナとシステムとを電気的に接続する積層パッケージ構造ではなく、現在の製造工程と比較して、パッケージ構造の製造工程が安定していない。例えば、モールドコンパウンドビアは不一致であり、反りの影響により非接触ジョイントが生じる。
本発明の目的は、広い空間を占めることなく、軽量で薄型で小型のアンテナパッケージ構造を提供することにある。
本発明の別の目的は、隣接チャネル干渉などの異なる周波数帯域の干渉を解決することができるアンテナパッケージ構造を提供することである。
本発明の別の目的は、上記アンテナパッケージ構造の製造方法を提供することにある。
本発明の他の目的は、上記のアンテナパッケージ構造を用いた通信装置を提供することであり、通信装置は、第１周波数信号を受信し、第１周波数信号のメッセージ情報を伝達する第２周波数信号を出力する周波数信号を生成する。通信デバイスは、盗聴者が第１の周波数信号のメッセージ情報を盗聴することができないように、周波数変換デバイスまたは暗号化された通信デバイスとすることができる。
上記の目的を少なくとも達成するために、本開示は、アンテナパッケージ構造を提供し、第１の誘電材料層と、第１の誘電材料層の開口内に形成された第１の金属パターンとを含む第１の再分配層と、少なくとも１つの金属ビアと少なくとも１つの金属ピラー、集積回路チップと、モールディング層とを含む第１の再配線層上に形成された集積回路層とを備え、前記モールディング層は第１の再配線層上に配置された金属ビア、金属ピラー及び集積回路チップによって形成された開口部を充填するために使用され、金属ピラーは集積回路チップ及び前記第１の金属パターンのうちの１つと電気的に接続され、第２の金属パターンは前記集積回路層上に形成され、第２の誘電体材料層と第２の誘電体材料層の開口内に形成された第２の金属パターンとを含む第２の再分配層を備える、さらに前記金属ビアは、第２の金属パターンのうちの１つと電気的に接続され、第１の誘電体層と第１の誘電体層の開口部に形成された第３の金属パターンとを有する第１のアンテナユニット層を有し、第３の金属パターンのうちの少なくとも１つは、前記第２の金属パターンのうちの１つと電気的に接続され、前記第３の金属パターンは、第１のアンテナユニットを形成する。
本開示の一実施形態では、集積回路チップは、集積回路チップの集積回路上に配置された第２のアンテナユニットを含む。
本開示の一実施形態では、アンテナパッケージ構造は第１のアンテナユニット層と第２の再配線層との間に形成され、第２の誘電体層を含む第１のシールド層と、前記第４の金属パターンは、前記第３の金属パターンと前記第２の金属パターンの一部とに電気的に接続されていることを特徴とする。
本開示の一実施形態では、アンテナパッケージ構造は、第１の保護層上に配置された第１の保護層と、前記第１のアンテナユニット層上に形成された第２の保護層と、バンプボールを介して基板上に実装されていることを特徴とする請求項１に記載のアンテナパッケージ構造にあるバンプボールで構成される。
本開示の一実施形態では、第１のアンテナユニットは、多入力多出力位相アンテナである。
本開示の一実施形態では、集積回路チップは、金属ビアの高さと同じか、あるいは金属ビアの高さよりも低い高さを有する。
本開示の一実施形態では、アンテナパッケージ構造は、第２の誘電体層と、第２の誘電体層の開口部に形成された第４の金属パターンとを含む第２のアンテナユニット層をさらに備え、前記第４の金属パターンは、前記第１の金属パターンと電気的に連結され、前記第４の金属パターンは、第２アンテナユニットを形成し、前記第１アンテナ素子層上に前記第１の再分配層が形成される。
本開示の一実施形態では、アンテナパッケージ構造は、第１のアンテナユニット層と第２の再配線層との間に形成され、第３の誘電体層と、その第３の誘電体層の開口部に形成され、前記第３の金属パターンと前記第２の金属パターンの一部とに電気的に接続される第５の金属パターンとを含む第１のシールド層と、そして前記第２のアンテナ層と前記第１の再配線層との間に形成された、第４の誘電体層と前記第４の誘電体層の開口部に形成された第６の金属パターンとを含み、前記第６の金属パターンは、前記第４の金属パターンと前記第１の金属パターンの一部とに電気的に連結される第２のシールド層とで構成される。
本開示の一実施形態では、アンテナパッケージ構造は、第１の保護層上に配置された第１の保護層と、前記第１のアンテナユニット層上に形成された第２の保護層と、バンプボールを介して基板上に実装されるアンテナパッケージ構造がある、バンプボールとで構成される。
本開示の一実施形態では、第２のアンテナユニットは、多入力多出力位相アンテナである。
少なくとも上記目的を達成するために、本発明は、アンテナパッケージ構造の製造方法である；第１の暫定基板に第１の接着層を提供するステップと;前記第１の接着層上に第１の誘電体層を形成する段階と、前記第１の誘電体層の開口部に第１の金属パターンを形成する段階;前記第１の金属パターンのうちの１つの上に少なくとも１つの金属ビアを形成するステップと、;第１の金属パターンの一部に少なくとも１つの金属ピラーを形成し、金属ピラー上に集積回路チップを配置するステップ;金属ピラー、金属ビア及び集積回路チップを覆うようにモールディング層が形成され、;モールディング層、金属ビア、金属ピラー及び集積回路チップを含む集積回路チップ層を形成するために、モールディング層を薄くして金属ビアを露出させる段階と、前記集積回路チップ層上に第２の誘電体層と第２の金属パターンとを含む第１の再配線層を形成するステップと、前記第２の誘電体材料層の開口部に第２の再配線層を形成するステップがあり;前記第１の誘電体層の開口部に形成された第１の誘電体層及び第３の金属パターンを含み、前記第３の金属パターンの少なくとも１つは、前記第３の金属パターンは第１のアンテナ部を形成し、;前記第１のアンテナ部層上に第１の保護層を形成して第１の積層構造を形成する段階;前記第１の積層構造を第２の仮基板上に第２の接着層を用いて接着するステップと、前記第１の仮基板を前記第１の接着層で除去するステップ、;そして処理された第１の誘電体材料層および処理された第１の金属パターンを含む第２の再分配層を形成するステップ；前記第２の再配線層上に第２の保護層を形成する工程;前記第２の保護層上にバンプボールを形成して第２の積層構造を形成する段階と、第２の積層構造を下向きにして前記バンプボールを介して基板上に搭載する工程と、を含み、；集積回路チップは、集積回路チップの集積回路上に配置された第２のアンテナユニットを含むことを特徴とする半導体装置の製造方法を含む。
本発明の一実施形態に係るアンテナパッケージ構造の製造方法は、第１のアンテナユニット層が形成される前に、第１の再配線層上に第１シールド層を形成する。ここでは前記第１のシールド層は、第２の誘電体層と、前記第２の誘電体層の開口部に形成された第４の金属パターンとを含み、前記第４の金属パターンは、前記第３の金属パターン及び前記第２の金属パターンの一部と電気的に連結される。
本発明の一実施形態に係るアンテナパッケージ構造の製造方法は、前記第２の保護層を形成する前に、前記第２の再配線層上に第２のアンテナユニット層を形成する段階と、前記第２のアンテナ部層は、第２の誘電体層と、前記第２の誘電体層の開口部に形成された第４の金属パターンとを含み、前記第４の金属パターンのうちの少なくとも１つは、前記第１の金属パターンのうちの１つと電気的に接続され、前記第４の金属パターンは第１のアンテナ部を形成する。
本開示の一実施形態における、アンテナパッケージ構造の製造方法は、第１のアンテナユニット層を形成する前に、第１の再配線層上に第１のシールド層を形成する工程と、第１のシールド層は第３誘電体層と第３誘電体層の開口部に形成された第５の金属パターンとを含み、第５の金属パターンは第３の金属パターン及び前記第２の金属パターンの一部と電気的に連結される；そして、第２のアンテナユニット層を形成する前に、第２の再配線層上に第２のシールド層を形成する工程と、第２のシールド層は第４の誘電体層と、第４の誘電体層の開口部に形成された第６の金属パターンとを含み、第６の金属パターンは第４の金属パターンと第１の金属パターンの一部とに電気的に連結されることを特徴とする。
上記目的を達成するために、本発明の通信装置は、アンテナパッケージ構造であって、第１の誘電材料層と、第１の誘電材料層の開口内に形成された第１の金属パターンとを含む第１の再分配層と、少なくとも１つの金属ビアと少なくとも１つの金属ピラー、集積回路チップと、モールディング層とを含む第１の再配線層上に形成された集積回路層とが備わり、モールディング層は前記第１の再配線層上に配置された金属ビア、金属ピラー及び集積回路チップによって形成された開口部を充填するために使用され、金属ビアは第１の金属パターンのうちの１つと電気的に接続され、金属ピラーは集積回路チップ及び前記第１の金属パターンのうちの１つに電気的に接続される；そして集積回路層上に形成され、第２の誘電体材料層と前記第２の誘電体材料層の開口内に形成された第２の金属パターンとを含む第２再分配層と、前記金属ビアは第２の金属パターンのうちの１つと電気的に接続され、第１の誘電体層と第１の誘電体層の開口部に形成された第３の金属パターンとを有する第１のアンテナユニット層とを備え、第３の金属パターンの少なくとも１つは、第２の金属パターンの１つと電気的に接続され第３の金属パターンは第１のアンテナ部を形成する、そして集積回路は処理回路であり、集積回路チップは集積回路上に第２のアンテナユニットを有し、あるいは、集積回路チップは、第２のアンテナユニットを有していないが、アンテナパッケージ構造は；第２の誘電体層と、第２の誘電体層の開口部に形成された第４の金属パターンとを有する第２のアンテナユニット層と、第４の金属パターンのうちの少なくとも１つは第１の金属パターンに電気的に接続され、第４の金属パターンは第２のアンテナ部を形成し、第１の再配線層は第２のアンテナユニット層に形成される。
本開示の一実施形態では、通信デバイスは、暗号化された通信デバイスまたは周波数変換デバイスである。
要約すると、上記のアンテナパッケージ構造は、高いコスト効率、高い可撓性、高いスケーラビリティ、小さな体積、薄い厚さ及び軽量の利点を有し、周波数のような通信装置を実現するために使用され得る変換装置または暗号化された通信装置である。
本開示の一実施形態によるアンテナパッケージ構造の断面図である。 本開示の別の一実施形態によるアンテナパッケージ構造の断面図である。 本開示の別の一実施形態によるアンテナパッケージ構造の断面図である。 本開示の一実施形態によるアンテナパッケージ構造の製造方法のステップの製品断面図である。 本開示の一実施形態によるアンテナパッケージ構造の製造方法のステップの製品断面図である。 本開示の一実施形態によるアンテナパッケージ構造の製造方法のステップの製品断面図である。 本開示の一実施形態によるアンテナパッケージ構造の製造方法のステップの製品断面図である。 本開示の一実施形態によるアンテナパッケージ構造の製造方法のステップの製品断面図である。 本開示の一実施形態によるアンテナパッケージ構造の製造方法のステップの製品断面図である。 本開示の一実施形態によるアンテナパッケージ構造の製造方法のステップの製品断面図である。 本開示の一実施形態によるアンテナパッケージ構造の製造方法のステップの製品断面図である。 本開示の一実施形態によるアンテナパッケージ構造の製造方法のステップの製品断面図である。 本開示の一実施形態によるアンテナパッケージ構造の製造方法のステップの製品断面図である。 本開示の一実施形態によるアンテナパッケージ構造の製造方法のステップの製品断面図である。 本開示の一実施形態によるアンテナパッケージ構造の製造方法のステップの製品断面図である。 本開示の一実施形態によるアンテナパッケージ構造の製造方法のステップの製品断面図である。 本開示の一実施形態によるアンテナパッケージ構造の製造方法のステップの製品断面図である。 本開示の一実施形態によるアンテナパッケージ構造の製造方法のステップの製品断面図である。 本開示の別の一実施形態によるアンテナパッケージ構造の製造方法のステップの製品断面図である。 本開示の別の一実施形態によるアンテナパッケージ構造の製造方法のステップの製品断面図である。 本開示の別の一実施形態によるアンテナパッケージ構造の製造方法のステップの製品断面図である。 本開示の別の一実施形態によるアンテナパッケージ構造の製造方法のステップの製品断面図である。 本開示の別の一実施形態によるアンテナパッケージ構造の製造方法のステップの製品断面図である。 本開示の別の一実施形態によるアンテナパッケージ構造の製造方法のステップの製品断面図である。 本開示の別の一実施形態によるアンテナパッケージ構造の製造方法のステップの製品断面図である。 本開示の別の一実施形態によるアンテナパッケージ構造の製造方法のステップの製品断面図である。 本開示の別の一実施形態によるアンテナパッケージ構造の製造方法のステップの製品断面図である。 本開示の別の一実施形態によるアンテナパッケージ構造の製造方法のステップの製品断面図である。 本開示の別の一実施形態によるアンテナパッケージ構造の製造方法のステップの製品断面図である。 本開示の別の一実施形態によるアンテナパッケージ構造の製造方法のステップの製品断面図である。 本開示の別の一実施形態によるアンテナパッケージ構造の製造方法のステップの製品断面図である。 本開示の別の一実施形態によるアンテナパッケージ構造の製造方法のステップの製品断面図である。 本開示の別の一実施形態によるアンテナパッケージ構造の製造方法のステップの製品断面図である。 本開示の一実施形態によるアンテナパッケージ構造を使用する通信デバイスのブロック図である。
本開示の目的、特徴および効果を、審査官が容易に理解できるように、本開示の詳細な説明のために添付の図面とともに実施形態が提供される。
第５世代（5G）移動通信システムは、異種ネットワーク、MIMO（Multiple Input Multiple Output）及びビーム形成制御、及びマイクロ波の採用の技術特性を有する。5G移動通信システムは、3つの周波数帯域をサポートするマルチモードモジュール用のチャネルを採用する。さらに、3次元集積回路（3D IC）の積層パッケージ技術は良好に開発されており、異種集積およびマイクロシステムの開発は非常に重要である。
したがって、本発明の目的は、高周波チップ（論理回路とメモリを有する）とアンテナユニットとを積層構造で一体化することができるアンテナパッケージ構造を提供することである。これにより、効率性、高い柔軟性、高いスケーラビリティ、小さな体積、薄い厚さおよび軽量さを確保するというアドバンテージを提供する。さらに、アンテナユニットは、異なる周波数帯域の干渉を排除するように設計することができ、ビーム形成のためのアンテナアレイとすることができる。
図１を参照。図１は、本開示の一実施形態によるアンテナパッケージ構造の断面図である。アンテナパッケージ構造1は、アンテナユニット（複数の金属パターン122によって形成されたアンテナを含む）と集積回路チップ100とを一体化したものであり、3D IC積層パッケージ構造であり、コスト効率が高く、高いスケーラビリティ、小さい体積、薄い厚さおよび軽量を実現する。アンテナパッケージ構造1は、C4バンプなどの複数のバンプボール101を介して基板上にさらに実装することができる。
具体的には、アンテナパッケージ構造1は、保護層102,108と、再配線層103,105と、シールド層106、アンテナユニット層107と、集積回路層104とを備えている。再配線層103は、保護層102は、酸化シリコン（SiO2）層または窒化シリコン（Si3N4）層などのパッシベーション層であり、本開示はパッシベーション層の材料を限定しない。
再配線層103は、複数の金属パターン110と誘電体層109とからなり、金属パターン110は、誘電体層109の開口部に配置される。金属パターン110は、銅（Cu）、金（Au）、銀（Ag）、チタン（Ti）のうちのいずれか一つであり、これに限定されない。誘電材料層109は、ポリイミド（PI）誘電材料層またはポリベンゾオキサゾール（PBO）誘電材料層のような光抵抗またはポリマー層とすることができ、本開示はこれに限定されない。
集積回路層104は、再配線層103上に配置され、金属ビア117、金属ピラー111、成形層116、および集積チップ100のうちの少なくとも１つを含む。成形層116は、集積回路チップ100、金属ピラー111および金属ビア117によって形成される複数の開口部を充填する。集積回路チップ100は、金属ビア117と金属ピラー111との間に配置されているが、本発明はこれに限定されるものではない。
集積回路チップ100は、電極パッド113と、集積回路114と、アンテナユニット112と、半導体材料115とを含む。集積回路114および電極パッド113は、半導体材料115によって覆われ得る。再配線層103の金属パターン110の一部は金属ビア117に電気的に接続され、再配線層103の金属パターン110の他の部分は金属ピラー111を介して集積回路チップ100の電極パッド113に電気的に接続される。アンテナユニット112は集積回路114上に配置され、アンテナユニット112はアンテナオンチップ方式を有し、アンテナ112はビーム形成のため。
本発明の実施形態において、集積回路チップ100の高さは、金属ビア117の高さと同一であり、本発明はこれに限定されるものではない。金属ビア117、金属ピラー111、アンテナ部112及び電極パッド113は、銅（Cu）、金（Au）、銀（Ag）またはチタン（Ti）で形成することができ、そこに。モールディング層116はモールディングコンパウンドまたはモールドアンダーフィル（MUF）で形成されているが、これに限定されるものではない。半導体材料115は、SiウェハまたはSi基板などのシリコン（Si）またはIII/V族であってもよく、本開示はこれに限定されない。
再配線層105は、集積回路層00上に配置されている。再配線層105は、複数の金属パターン119と誘電体層118とからなり、金属パターン119は、誘電体層118の開口部に配置されている。金属パターン119の一部は金属ビア117に電気的に接続されている。金属パターン119は、銅（Cu）、金（Au）、銀（Ag）またはチタン（Ti）で形成することができる。誘電材料層118は、ポリイミド（PI）誘電材料層またはポリベンゾオキサゾール（PBO）誘電材料層とすることができ、本開示はこれに限定されない。
シールド層106は、再配線層105上に配置されている。シールド層106は、複数の金属パターン121と誘電体層120とからなり、金属パターン121は、誘電体層120の開口部に配置される。金属パターン121は、金属パターン119の一部に電気的に接続され、シールドされるように接地される。金属パターン121は、銅（Cu）、金（Au）、銀（Ag）またはチタン（Ti）で形成することができる。誘電体層120は、ポリイミド（PI）層またはポリベンゾオキサゾール（PBO）層、誘電体層、または化学蒸着（CVD）によって形成されるような他の誘電体層であり得る。
シールド層106の上には、アンテナユニット層107が配置されている。アンテナユニット層107は、複数の金属パターン122と、誘電体層123の開口部に配置された誘電体層123とから構成されている金属パターン122は、金属パターン121に電気的に接続されている。金属パターン122は、アンテナユニット層107のアンテナユニットを構成し、MIMO（multiple input multiple output）位相アンテナなどのビーム形成のための平面アンテナアレイとすることができる。
金属パターン122は、銅（Cu）、金（Au）、銀（Ag）またはチタン（Ti）で形成することができる。誘電体層123は、ポリイミド（PI）層またはポリベンゾオキサゾール（PBO）層、誘電体層、または化学蒸着（CVD）によって形成されるような他の誘電体層であり得る。
保護層108は、アンテナユニット層107上に形成されている。保護層108は、パッシベーション層であり、（SiO2）層または窒化シリコン（Si3N4）層のような他の材料から形成されてもよく、本開示はパッシベーション層の材料を限定するものではない。
本実施形態では、アンテナ部112と、金属パターン122で形成されたアンテナ部とをパッケージングして、小型化されたシステムインパッケージ（SiP）を形成し、集積回路チップ100に１つのアンテナ部112を配置し、金属パターン122によって形成された他の１つのアンテナユニットは、集積回路チップ100の上に配置される。アンテナ部112は、第１の周波数の第１の周波数信号を放射し、金属パターン122によって形成されたアンテナ部は、第２の周波数の第２の周波数信号を放射する。周波数が高くなるほど、アンテナのサイズが小さくなるので、第１周波数と第２周波数はそれぞれ例えば60GHzと28〜38GHzである。また、アンテナ部112と金属パターン122で形成されたアンテナ部は、集積回路チップ100の両面にパッケージされ、異なる周波数帯域の干渉を除去することができる。
集積回路114は、フィルタ、変調器、復調器、増幅器、エンコーダ、デコーダ、暗号化回路、暗号解読回路および復号器を含む回路のような任意のタイプの処理回路とすることができることに留意されたい。さらに、実際の用途に依存して、集積回路チップ100は、アンテナユニット112を有さなくてもよい。
また、集積回路チップ100の高さは、金属ビア117の高さと同じに限定されるものではない。図２を参照する。図２、図２は、本開示の別の一実施形態によるアンテナパッケージ構造の断面図である。アンテナパッケージ構造1と2の違いは、集積回路チップ100'（または半導体材料115'）が金属ビア117の高さよりも低い高さを有し、成形層116が集積回路チップ100’を覆うことである。
いくつかの状況では、集積回路チップはアンテナユニットを有さなくてもよく、実際のアプリケーションはマルチバンド周波数動作を要求する。したがって、本開示はまた、2つのアンテナユニット層を有するアンテナパッケージ構造を提供する。図２を参照する。図３、図３は、本開示の別の一実施形態によるアンテナパッケージ構造の断面図である。アンテナパッケージ構造3は、C4バンプなどの複数のバンプボール101を介して基板上にさらに実装することができる。
具体的には、アンテナパッケージ構造3は、保護層102,108と、再配線層103,105と、シールド層124,106と、アンテナユニット層125,107と、集積回路層104とを備えている。アンテナユニット層125の上に保護層102の詳細が示されているので、重複する説明は省略する。
アンテナユニット層125は、保護層102の上に配置されている。アンテナユニット層125は、複数の金属パターン129と、誘電体層128の開口部に配置された誘電体層128とによって形成されている金属パターン129は、アンテナユニット層125のアンテナ部を構成し、MIMO（Multiple Input Multiple Output）位相アンテナなどのビーム形成のための平面アンテナアレイであってもよい。
シールド層124は、アンテナユニット層125上に配置される。シールド層124は、複数の金属パターン127と、誘電体層126の開口部に配置された誘電体層126とによって形成される。金属パターン127は、アンテナユニット層125のアンテナ部を形成する金属パターン129と電気的に連結される。金属パターン127は接地されてシールドされる。
前記金属パターン127,129は、銅（Cu）、金（Au）、銀（Ag）またはチタン（Ti）で形成することができる。誘電体層126および128は、ポリイミド（PI）層またはポリベンゾオキサゾール（PBO）層、誘電体材料層または他の誘電体層とすることができ、化学蒸着（CVD）によって形成されたものなどであり、本開示はこれに限定されない。
再配線層103は、シールド層124上に配置され、複数の金属パターン110と誘電体層109とで形成されている。金属パターン110の一部は、シールド層124の金属パターン127と電気的に接続されている。再分配層103の厚さは、図2の上記の実施形態において示されている。したがって、重複する説明は省略する。
集積回路層104は、再配線層103上に配置され、集積回路層104は、金属ビア117、金属ピラー111、成形層116、および集積チップ100''の少なくとも１つを含む。集積チップ100"は、その上またはその中にアンテナユニットを有していないことに留意されたい。集積回路層104および集積チップ100''の他の詳細は、図２の上記の実施形態に示されている。したがって、重複する説明は省略する。
再配線層105は集積回路層100上に配置され、シールド層106は再配線層105上に配置され、アンテナユニット層107はシールド層106上に配置され、保護層108はアンテナユニット層107とを備えている。再分配層105、遮蔽層106、アンテナユニット層107および保護層108の詳細は、図１の上記の実施形態で示されている。したがって、重複する説明は省略する。
本実施形態では、金属パターン122,129で形成されたアンテナ部をパッケージ化して、システムインパッケージ（SiP）を小型化する。金属パターン122および129によってそれぞれ形成されたアンテナユニットは、第１および第２の周波数の第１および第２の周波数信号を放射する。第１及び第２の周波数は、例えば60GHz及び28〜38GHzである。また、金属パターン122,129によって形成されたアンテナ部は、集積回路チップ100の両側にパッケージされ、異なる周波数帯域の干渉を排除することができる。
さらに、集積回路チップ100''の高さは、金属ビア117の高さと同じであることに限定されない。別の一実施形態では、集積回路チップ100"は、高さメタルビア117のうちの１つを含み、モールディング層116は、集積回路チップ100''を覆う。
さらに、図１のアンテナパッケージ構造1の製造方法は、図１に示されている。図４Ａ〜図４Ｏを参照。図４Ａ〜図４Ｏは、本開示の一実施形態によるアンテナパッケージ構造の製造方法のステップの製品断面図である。まず、図４Ａにおいて、グルー層401を有する仮キャリアー基板400が提供され、誘電体材料層402が、グルー層401を介して仮キャリアー基板400上に接着される、仮キャリアー基板400は、Siまたは本発明はこれに限定されるものではない。
別ウィンドウ（タブ）の大きな表示で見る次に、図４Ｂに示すように、グルー層401上に誘電体材料層402'を塗布により形成し、露光及び現像によりパターニングして複数の開口部を形成する。次に、図４Ｃに示すように、金属パターン110'が誘電体層402'の開口に形成される。なお、金属パターン110'の形成は、例えば、Ti/Cuシード層の形成、Cuメッキ、残留誘電体であるCu及びTiの除去を含む工程であり、これに限定されるものではない。
次に、図４Ｅに示すように、金属ビア117間の金属パターン110'上に金属ピラー111を形成した後、集積回路114上にアンテナユニット112を配置した集積回路チップ1001（例えば高周波集積回路チップ）を金属集積回路114及び電極パッド113を覆うモールド材料115''を金属ピラー111を介して金属ビア117の間のパターン110'に接続する。これにより、集積回路チップ100の電極パッド113は、金属ピラー111を介して金属パターン110'の部分に電気的に接続される。
本実施形態では、集積回路チップ1001の高さは、金属ビア117の高さよりも高いため、本開示はこれに限定されない。他の一実施形態では、集積回路チップ1001の高さは金属ビア117の高さよりも低い。さらに、アンテナユニット112は実際にはオンチップアンテナであり、アンテナパッケージ構造の小型化および小型化に役立つ。
次に、図４Ｆに示すように、金属ピラー111、集積回路チップ1001および金属ビア117を覆うように、例えばモールドコンパウンドまたはモールドアンダーフィル（MUF）からなる成形層116'を形成する。図４Ｇに示すように、金属ビア117を露出させるために、成形層116'を薄くする（研削または化学的機械研磨（CMP）プロセスなど）。半導体材料115'の部分も薄くして半導体材料115を露出させ、集積回路集積回路チップ100が内蔵された集積回路層104が形成される。他の一実施形態では、半導体材料115''の部分を薄くすることはできない。
次に、図４Ｈに示すように、集積回路層104上に再配線層105を形成する。なお、集積回路層104上に誘電体層118を形成した後、誘電体層118に複数の開口を形成する。金属パターン119は誘電材料層118の開口部にあり、金属パターン119の一部は金属ビア117に電気的に接続されている。
次に、図４Ｉに示すように、再配線層105上に遮光層106を形成する。なお、再配線層105上に誘電体層120を形成した後、誘電体層120に複数の開口部を形成する。そして、金属パターン121は誘電体層120の開口部にあり、金属パターン121は金属パターン119の一部に電気的に接続されている。
別ウィンドウ（タブ）の大きな表示で見る図４Ｊに示すように、シールド層106上には、アンテナユニット層107が形成されている。なお、シールド層106上に誘電体層123が形成され、誘電体層123には複数の開口が形成されている。そして、金属パターン122は誘電体層123の開口部にあり、金属パターン122は金属パターン121に電気的に接続されている。金属パターン122は、特定の放射フィールドを有し、多入力多出力（MIMO）送信を行うように制御することができる平面アンテナアレイを形成するためのアンテナとすることができる。
次に、図４Ｋに示すように、アンテナユニット層107上に保護層108を形成し、第１の積層構造を形成する。次に、次に、図４Ｌに示すように、グルー層401を有する仮基板400を除去して、第１の積層構造を下にしてグルー層404によって仮基板403に接着させ、保護層108をグルー層404上に配置する。
次に、図４Ｍに示すように、集積回路層104上に再配線層103を形成した後、再配線層103上に金属ビア117と電気的に接続されたパッシベーション層102を形成し、金属パターン110の一部は金属ビア117に電気的に接続されている。なお、誘電体層109は、元の誘電体層402'の代わりに形成された後、誘電体層109の複数の開口部が形成され、次に誘電体層の開口部に金属パターン110が形成される再配線層103を形成することができるように、金属パターン110'を置き換える。
図４Ｎに示すように、パッシベーション層102上にバンプボール101を形成して第２の積層構造を形成する。次に、グルー層404および仮基板403を除去し、第２の積層構造体を図５に示すように下向きにする。4O。図２を参照する。図４Ｏに示すように、バンプボール101を介して基板に実装可能なマルチバンドアンテナパッケージ1が形成される。
なお、図２のアンテナパッケージ構造2の製造方法は、集積回路チップ1001の高さが高さよりも低く、図４の実施形態によって推測することができる。金属ビア117およびチップモールド材料115'は薄くされていない。
さらに、図３のアンテナパッケージ構造3の製造方法を以下に示す。図５Ａ〜図５Ｏは、本開示の別の一実施形態によるアンテナパッケージ構造の製造方法のステップの製品断面図である。なお、図５Ａ〜図５Ｄの詳細は、図４Ａ〜図４Ｄと同様であるので、重複する説明は省略する。
図４Ｅと図５Ｅとの間の相違点は、集積回路1001'がオンチップアンテナ（すなわち、アンテナユニット112）を有さないことである。図５Ｆ〜図５Ｎの詳細は、図４Ｆ〜図４Ｎと同様であるため、重複する説明は省略する。
図５Ｍにおいて、再配線層103の形成は、図４Ｍと同様であるので、重複する説明は省略する。次に、再配線層103上にシールド層124を形成する。なお、再配線層103上に誘電体層126を形成した後、誘電体層126に複数の開口部を形成する。その後、金属パターン127誘電層126の開口内にあり、金属パターン127は、金属パターン110の部分に電気的に接続されている。
次にシールド層124上にはアンテナユニット層125が形成されている。なお、シールド層124上には誘電体層128が形成され、誘電体層128には複数の開口が形成されている。金属パターン129は、誘電体層128の開口部にあり、金属パターン129は、金属パターン127に電気的に接続されている。金属パターン129は、別の１つの平面アンテナアレイを形成するためのアンテナとすることができ、MIMO（Multiple Input Multiple Output）伝送を行うことができる。そして、アンテナユニット層107上に保護層102を形成する。
次に、図５Ｎに示すように、パッシベーション層102上にバンプボール101を形成して第２の積層構造を形成する。次に、図５Ｏに示すように、グルー層404および仮基板403を除去し、第２の積層構造を下にする。図５Ｏを参照すると、バンプボール101を介して基板に実装可能なアンテナパッケージ構造3が形成されている。
さらに、図６を参照すると、図６は、本開示の一実施形態によるアンテナパッケージ構造を使用する通信デバイスのブロック図である。通信装置6は、集積回路が処理回路62であり、2つのアンテナユニットがそれぞれ第１および第２のアンテナユニット61および63である、上記のアンテナパッケージ構造の１つによって実装することができる。通信機器6は、実際の需要に応じて、暗号化通信機器であってもよいし、周波数変換機器であってもよく、本発明はこれに限定されない。
第１のアンテナユニット61は、第１の周波数信号を受信するために使用することができる。処理回路62は、第１の周波数信号を処理するために、フィルタ、変調器、復調器、増幅器、エンコーダ、デコーダ、暗号化回路、解読回路などの少なくとも１つを含む。そして、第２のアンテナ部63は、処理された第１周波数信号に基づいて第２周波数信号を出力する。通信装置6が周波数変換装置である場合、第１の周波数は第２の周波数と同じではない。通信装置6が暗号化された通信装置である場合、第１の周波数は第２の周波数と同じであっても異なっていてもよい。
結論として、提供されたアンテナパッケージ構造は、積層構造の無線周波数チップ（論理回路とメモリを有する）とアンテナユニットとを一体化することができ、コスト効率が高く、高い柔軟性、高いスケーラビリティ、小さな体積、薄い厚さおよび軽量。さらに、アンテナユニットは、異なる周波数帯域の干渉を排除するように設計することができ、ビーム形成のためのアンテナアレイとすることができる。
さらに、提供されたアンテナパッケージ構造を使用して、第１の周波数信号の周波数を変換して第２の周波数信号を生成する通信デバイスを実施し、盗聴者が第１の周波数信号のメッセージ情報を盗聴することができないようにすることができる。
本開示は、特定実施形態によって説明されているが、特許請求範囲に記載された本開示の範囲および精神から逸脱することなく、多くの変更および変形が可能である。

Claims (8)

  1. アンテナパッケージ構造には以下が含まれる：
    第１の誘電材料層と、前記第１の誘電材料層の開口内に形成された第１の金属パターンとを含む第１の再分配層と;
    少なくとも１つの金属ビア、少なくとも１つの金属ピラーと、集積回路チップ、モールディング層とを含む第１の再配線層上に形成された集積回路層と、前記モールディング層は、前記第１の再配線層上に配置された金属ビア、金属ピラー及び集積回路チップによって形成された開口部を充填するために使用され、金属ビアは第１の金属パターンの１つに電気的に接続される；
    前記金属ピラーは、前記集積回路チップ及び前記第１の金属パターンのうちの１つに電気的に接続され
    集積回路層上に形成され、第２の誘電体材料層と、前記第２の誘電体材料層の開口内に形成された第２の金属パターンとを含む、第２の再分配層と、前記金属ビアは、前記第２の金属パターンのうちの１つと電気的に接続され、
    第１の誘電体層と、前記第１の誘電体層の開口部に形成された第３の金属パターンとを有する第１のアンテナユニット層と、第３の金属パターンのうちの少なくとも１つは、第２の金属パターンの１つに電気的に接続され、第３の金属パターンは第１のアンテナユニットを形成する、そして;
    集積回路チップは、集積回路チップの集積回路上に配置された第２のアンテナユニットを含む。
  2. 請求項１に記載のアンテナパッケージ構造においては以下が含まれる:
    第１のアンテナユニット層と第２の再配線層との間に形成された第１のシールド層と、第２の誘電体層と、第２の誘電体層の開口部に形成された第４の金属パターンとを備え、第４の金属パターンは、第３の金属パターンと第２の金属パターンの一部とに電気的に接続され;
    第１の保護層と、前記第１の再配線層は、前記第１の保護層上に配置され;
    請求項１のアンテナユニット層上に形成された第２の保護層と、そして
    アンテナパッケージ構造は、バンプボールを介して基板上に実装される。
  3. 請求項１に記載のアンテナパッケージ構造には以下で構成される:第２の誘電体層と、前記第２の誘電体層の開口部に形成された第４の金属パターンとを有する第２のアンテナユニット層と、前記第４の金属パターンのうちの少なくとも１つは前記第１の金属パターンのうちの１つと電気的に接続され、前記第４の金属パターンは第２のアンテナ部を形成し、前記第２のアンテナユニット層上に前記第１の再配線層を形成する
    第１のアンテナユニット層と前記第２の再配線層との間に形成された第１のシールド層と、第３の誘電体層と、前記第３の誘電体層の開口部に形成された第５の金属パターンとを備え、前記第５の金属パターンは、前記第３の金属パターン及び前記第２の金属パターンの一部と電気的に連結され、そして
    第２のアンテナ層と第１の再配線層との間に形成された第２シールド層と、第４の誘電体層と、前記第４の誘電体層の開口部に形成された第６の金属パターンとを備え、前記第６の金属パターンは第４の金属パターンと第１の金属パターンの一部とに電気的に連結されることを特徴とする。
  4. 請求項３に記載のアンテナパッケージ構造において備えるものは;
    第１の保護層と、前記第１の再配線層は、第１の保護層上に配置され;
    前記第１のアンテナユニット層に形成された第２の保護層、そして;
    バンプボール、アンテナパッケージ構造は、バンプボールを介して基板上に実装される。
  5. 請求項３に記載のアンテナパッケージ構造において、第２のアンテナユニットは多入力多出力位相アンテナである。
  6. アンテナパッケージ構造の製造方法には以下が備わる:
    第１の暫定基板に第１の接着層を提供する;
    第１の接着層上に第１の誘電体層を形成する段階と、前記第１の誘電体層の開口部に第１の金属パターンを形成する段階;
    第１の金属パターンのうちの１つの上に少なくとも１つの金属ビアを形成する;
    第１の金属パターンの一部に少なくとも１つの金属ピラーを形成し、金属ピラー上に集積回路チップを配置する；
    金属ピラー、金属ビア及び集積回路チップを覆うようにモールディング層が形成され;
    モールディング層、金属ビア、金属ピラー及び集積回路チップを含む集積回路チップ層を形成するように、モールディング層を薄くして金属ビアを露出させる;
    集積回路チップ層上に第１の再分配層を形成するステップと、前記第１の再配線層は、第２の誘電体材料層と、前記第２の誘電体材料層の開口部に形成された第２の金属パターンとを含み;
    第１の再配線層上に第１のアンテナユニット層を形成する工程と、第１のアンテナ部層は第１の誘電体層と前記第１の誘電体層の開口部に形成された第３の金属パターンとを含み、第３の金属パターンのうちの少なくとも１つは前記第２の金属パターンに電気的に接続され、前記第３の金属パターンは第１のアンテナ部を形成する;
    第１のアンテナ部層上に第１の保護層を形成して第１の積層構造を形成する段階;
    第１の積層構造を第２の仮基板上に第２の接着層を用いて接着するステップと、第１の仮基板を第１の接着層で除去するステップ;
    第１の誘電体層及び第１の金属パターンを加工して第２の再配線層を形成する段階と、第２の再分配層は、処理された第１の誘電体材料層および処理された第１の金属パターンを含む;
    第２の再配線層上に第２の保護層を形成する工程と;
    第２の保護層上にバンプボールを形成、すなわち第２の積層構造を形成する段階；そして
    第２の積層構造を下向きにして、第２の接着剤層を有する第２の仮基板を除去し、前記第２の積層構造体をバンプボールを介して基板上に搭載する工程を含み、;
    集積回路チップは、集積回路チップの集積回路上に配置された第２のアンテナユニットを含む。
  7. 通信装置には以下が備えられる:
    アンテナパッケージ構造であって:
    第１の誘電材料層と、前記第１の誘電材料層の開口内に形成された第１の金属パターンとを含む第１の再分配層と;
    少なくとも１つの金属ビアと、少なくとも１つの金属ピラーと、集積回路チップと、モールディング層とを含む第１の再配線層上に形成された集積回路層と、前記モールディング層は、前記第１の再配線層上に配置された金属ビア、金属ピラー及び集積回路チップによって形成された開口部を充填するために使用され、前記金属ピラーは、前記集積回路チップ及び前記第１の金属パターンのうちの１つに電気的に接続される;
    集積回路層上に形成された第２の再分配層と、第２の誘電体層と、前記第２の誘電体層の開口部に形成された第２の金属パターンを備え、前記金属ビアは、前記第２の金属パターンのうちの１つと電気的に接続され、そして
    第１の誘電体層と、前記第１の誘電体層の開口部に形成された第３の金属パターンとを有する第１のアンテナユニット層と、前記第３の金属パターンのうちの少なくとも１つは、前記第２の金属パターンに電気的に接続され、前記第３の金属パターンは、第１のアンテナ部を形成し、;
    集積回路は処理回路であり、集積回路チップは集積回路上に第２のアンテナユニットを有する。
  8. 請求項７に記載の通信装置は、暗号化された通信装置または周波数変換装置である。
JP2017244809A 2017-12-19 2017-12-21 アンテナパッケージ構造、その製造方法および通信装置 Active JP6609299B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US15/846,966 US10424550B2 (en) 2017-12-19 2017-12-19 Multi-band antenna package structure, manufacturing method thereof and communication device

Publications (2)

Publication Number Publication Date
JP2019114840A JP2019114840A (ja) 2019-07-11
JP6609299B2 true JP6609299B2 (ja) 2019-11-20

Family

ID=63173987

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017244809A Active JP6609299B2 (ja) 2017-12-19 2017-12-21 アンテナパッケージ構造、その製造方法および通信装置
JP2017245097A Active JP6609301B2 (ja) 2017-12-19 2017-12-21 アンテナパッケージ構造、その製造方法および通信装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017245097A Active JP6609301B2 (ja) 2017-12-19 2017-12-21 アンテナパッケージ構造、その製造方法および通信装置

Country Status (5)

Country Link
US (3) US10424550B2 (ja)
EP (1) EP3503288B1 (ja)
JP (2) JP6609299B2 (ja)
KR (1) KR102034391B1 (ja)
CN (1) CN109935579B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11670629B2 (en) 2020-08-03 2023-06-06 Samsung Electronics Co., Ltd. Semiconductor package

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI663701B (zh) 2017-04-28 2019-06-21 矽品精密工業股份有限公司 電子封裝件及其製法
US10424550B2 (en) 2017-12-19 2019-09-24 National Chung Shan Institute Of Science And Technology Multi-band antenna package structure, manufacturing method thereof and communication device
WO2019163580A1 (ja) * 2018-02-20 2019-08-29 株式会社村田製作所 半導体装置及び半導体装置の製造方法
US10854951B2 (en) * 2018-03-16 2020-12-01 Sj Semiconductor (Jiangyin) Corporation Antenna package structure and antenna packaging method
US10886594B2 (en) * 2018-03-16 2021-01-05 Sj Semiconductor (Jiangyin) Corporation Packaging structure and packaging method for antenna
US10593635B2 (en) * 2018-03-27 2020-03-17 Nxp B.V. Multi-die and antenna array device
US11114391B2 (en) * 2018-05-09 2021-09-07 Sj Semiconductor (Jiangyin) Corporation Antenna package structure and antenna packaging method
US11043730B2 (en) * 2018-05-14 2021-06-22 Mediatek Inc. Fan-out package structure with integrated antenna
US11223116B2 (en) * 2018-06-29 2022-01-11 Qualcomm Incorporated Glass ceramic antenna package
US11081453B2 (en) * 2018-07-03 2021-08-03 Mediatek Inc. Semiconductor package structure with antenna
CN110797293A (zh) * 2018-08-01 2020-02-14 矽品精密工业股份有限公司 封装堆叠结构及其制法暨封装结构
KR102145218B1 (ko) * 2018-08-07 2020-08-18 삼성전자주식회사 팬-아웃 반도체 패키지
US10971461B2 (en) * 2018-08-16 2021-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
DE102019121191B4 (de) 2018-08-16 2022-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtung und herstellungsverfahren
US11615998B2 (en) * 2018-09-12 2023-03-28 Intel Corporation Thermal management solutions for embedded integrated circuit devices
KR102066904B1 (ko) * 2018-09-18 2020-01-16 삼성전자주식회사 안테나 모듈
US11322450B2 (en) * 2018-10-18 2022-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package and method of forming the same
US10720399B2 (en) * 2018-10-25 2020-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor package and manufacturing method of semicondcutor package
US10796976B2 (en) * 2018-10-31 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
KR102639441B1 (ko) * 2018-11-09 2024-02-22 삼성전자주식회사 반도체 패키지 및 이에 이용되는 전자파 차폐 구조물
CN109473404A (zh) * 2018-12-06 2019-03-15 麦堆微电子技术（上海）有限公司 一种微波芯片封装结构
US10825782B2 (en) * 2018-12-27 2020-11-03 Micron Technology, Inc. Semiconductor packages and associated methods with solder mask opening(s) for in-package ground and conformal coating contact
US12015191B2 (en) * 2019-02-08 2024-06-18 Texas Instruments Incorporated Antenna-on-package integrated circuit device
TWI718011B (zh) * 2019-02-26 2021-02-01 日商長瀨產業股份有限公司 嵌入式半導體封裝及其方法
TWI707408B (zh) 2019-04-10 2020-10-11 力成科技股份有限公司 天線整合式封裝結構及其製造方法
CN111816645A (zh) * 2019-04-10 2020-10-23 力成科技股份有限公司 天线整合式封装结构及其制造方法
US10964652B2 (en) * 2019-04-18 2021-03-30 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11018422B2 (en) 2019-06-21 2021-05-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
CN112151459B (zh) * 2019-06-26 2023-03-24 庆鼎精密电子（淮安）有限公司 封装电路结构及其制作方法
CN110379778A (zh) * 2019-07-23 2019-10-25 杭州晶通科技有限公司 一种低损耗无线射频芯片封装及与之配合的pcb
CN112310615B (zh) * 2019-07-31 2023-03-28 庆鼎精密电子（淮安）有限公司 天线模组及其制备方法
CN110534485B (zh) * 2019-07-31 2021-10-15 江苏中科智芯集成科技有限公司 一种集成天线的封装方法及封装结构
CN110620106B (zh) * 2019-08-22 2021-04-13 上海先方半导体有限公司 一种晶圆级天线封装结构及制备方法
CN112505971A (zh) * 2019-09-16 2021-03-16 群创光电股份有限公司 电子装置及其制造方法
CN112768446A (zh) * 2019-10-21 2021-05-07 珠海零边界集成电路有限公司 一种集成芯片及其制备方法
US11133245B2 (en) * 2019-10-25 2021-09-28 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
US11201386B2 (en) * 2019-10-31 2021-12-14 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
CN112908977A (zh) * 2019-11-19 2021-06-04 富泰华工业（深圳）有限公司 封装天线、封装天线阵列及封装天线的制作方法
CN111128909A (zh) * 2019-12-10 2020-05-08 中国电子科技集团公司第五十八研究所 一种射频系统微型封装结构及其制备方法
CN110993588B (zh) * 2019-12-13 2021-07-30 青岛歌尔智能传感器有限公司 芯片模组及其制作方法和电子设备
KR20210083830A (ko) * 2019-12-27 2021-07-07 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
KR20210087351A (ko) 2020-01-02 2021-07-12 삼성전자주식회사 반도체 패키지
KR20210099244A (ko) 2020-02-03 2021-08-12 삼성전자주식회사 반도체 장치 및 그의 제조 방법
US11205627B2 (en) * 2020-02-12 2021-12-21 Advanced Semiconductor Engineering, Inc. Semiconductor device package including emitting devices and method of manufacturing the same
KR20210105255A (ko) * 2020-02-18 2021-08-26 삼성전자주식회사 반도체 패키지, 및 이를 가지는 패키지 온 패키지
CN111642060B (zh) * 2020-05-28 2022-11-22 青岛歌尔微电子研究院有限公司 通讯模组及其制作方法
US11515274B2 (en) * 2020-05-28 2022-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
KR20210148571A (ko) * 2020-06-01 2021-12-08 주식회사 이피지 양극접합을 적용한 멀티 어레이 적층형 안테나
US11756904B2 (en) * 2020-06-08 2023-09-12 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11508665B2 (en) 2020-06-23 2022-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Packages with thick RDLs and thin RDLs stacked alternatingly
US11562936B2 (en) * 2020-08-31 2023-01-24 Amkor Technology Singapore Holding Pte. Ltd. Electrionic devices with interposer and redistribution layer
CN112038779B (zh) * 2020-09-08 2023-05-16 日月光半导体制造股份有限公司 天线半导体封装装置及其制造方法
CN113130420B (zh) * 2021-03-19 2024-10-18 南通越亚半导体有限公司 一种嵌埋封装结构及其制造方法
KR20220158123A (ko) * 2021-05-20 2022-11-30 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조방법
EP4095904A1 (en) * 2021-05-25 2022-11-30 Nxp B.V. Grounding assembly for a semiconductor device
CN113571872A (zh) * 2021-07-27 2021-10-29 安徽安努奇科技有限公司 一种内匹配芯片天线及其制造方法
US11915994B2 (en) * 2021-08-12 2024-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure comprising a semiconductor die with a thermoelectric structure and manufacturing method thereof
CN113808957B (zh) * 2021-09-17 2024-05-03 成都奕成集成电路有限公司 芯片封装方法、芯片封装结构及电子设备
CN116130454A (zh) * 2021-11-12 2023-05-16 深南电路股份有限公司 一种线路板的制备方法以及线路板

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100590183B1 (ko) 1999-06-25 2006-06-14 삼성전자주식회사 복수의 디코더를 이용하여 ｐｉｐ를 구현하는 디지털방송수신기
JP2004260329A (ja) * 2003-02-24 2004-09-16 Alps Electric Co Ltd 車載用アンテナ装置
US7615856B2 (en) * 2004-09-01 2009-11-10 Sanyo Electric Co., Ltd. Integrated antenna type circuit apparatus
US20060202269A1 (en) * 2005-03-08 2006-09-14 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and electronic appliance having the same
US8783577B2 (en) * 2005-03-15 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device having the same
EP1919101A3 (en) * 2006-11-02 2009-08-19 LG Telecom, Ltd. Small-sized radio frequency type repeater
JP2010004457A (ja) * 2008-06-23 2010-01-07 Sumitomo Electric Ind Ltd アンテナ一体型無線中継装置
WO2010076187A2 (en) * 2008-12-30 2010-07-08 Stmicroelectronics S.R.L. Integrated electronic device with transceiving antenna and magnetic interconnection
KR101427701B1 (ko) * 2011-05-23 2014-08-07 주식회사 아모그린텍 내장형 안테나 및 그 제조방법
KR101434003B1 (ko) * 2011-07-07 2014-08-27 삼성전기주식회사 반도체 패키지 및 그 제조 방법
CN103258817B (zh) * 2012-09-20 2016-08-03 日月光半导体制造股份有限公司 半导体封装结构及其制造方法
US9431369B2 (en) * 2012-12-13 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Antenna apparatus and method
US9461355B2 (en) * 2013-03-29 2016-10-04 Intel Corporation Method apparatus and material for radio frequency passives and antennas
JP6279754B2 (ja) * 2013-12-09 2018-02-14 インテル コーポレイション パッケージングされたダイ用のセラミック上アンテナ
US9608334B2 (en) 2014-03-31 2017-03-28 Nxp B.V. Radar antenna system
US9991239B2 (en) * 2014-09-18 2018-06-05 Intel Corporation Method of embedding WLCSP components in e-WLB and e-PLB
JP6299878B2 (ja) * 2014-10-07 2018-03-28 株式会社村田製作所 高周波通信モジュール及び高周波通信装置
JP6429680B2 (ja) * 2015-03-03 2018-11-28 パナソニック株式会社 アンテナ一体型モジュール及びレーダ装置
TWI655719B (zh) * 2015-08-12 2019-04-01 矽品精密工業股份有限公司 電子模組
EP3171403A3 (en) * 2015-11-17 2017-09-13 MediaTek Inc. Fan-out package structure including antenna
JP2017183653A (ja) * 2016-03-31 2017-10-05 スナップトラック・インコーポレーテッド 高周波用多層配線基板とその製造方法
US10032722B2 (en) * 2016-05-31 2018-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package structure having am antenna pattern and manufacturing method thereof
US10269732B2 (en) * 2016-07-20 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Info package with integrated antennas or inductors
US10312203B2 (en) * 2016-12-13 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with antenna element
DE102017200124A1 (de) * 2017-01-05 2018-07-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wafer Level Packages mit integrierter oder eingebetteter Antenne
US10354964B2 (en) * 2017-02-24 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated devices in semiconductor packages and methods of forming same
US10937719B2 (en) * 2017-03-20 2021-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
US10177095B2 (en) * 2017-03-24 2019-01-08 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
US10410940B2 (en) * 2017-06-30 2019-09-10 Intel Corporation Semiconductor package with cavity
KR102019354B1 (ko) * 2017-11-03 2019-09-09 삼성전자주식회사 안테나 모듈
US10424550B2 (en) * 2017-12-19 2019-09-24 National Chung Shan Institute Of Science And Technology Multi-band antenna package structure, manufacturing method thereof and communication device
KR102086364B1 (ko) * 2018-03-05 2020-03-09 삼성전자주식회사 반도체 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11670629B2 (en) 2020-08-03 2023-06-06 Samsung Electronics Co., Ltd. Semiconductor package
US12068302B2 (en) 2020-08-03 2024-08-20 Samsung Electronics Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
EP3503288A1 (en) 2019-06-26
CN109935579B (zh) 2020-10-16
US10096558B1 (en) 2018-10-09
US10424550B2 (en) 2019-09-24
CN109935579A (zh) 2019-06-25
JP2019114851A (ja) 2019-07-11
JP2019114840A (ja) 2019-07-11
US20190189572A1 (en) 2019-06-20
JP6609301B2 (ja) 2019-11-20
US20190333883A1 (en) 2019-10-31
KR102034391B1 (ko) 2019-10-18
US10566299B2 (en) 2020-02-18
EP3503288B1 (en) 2021-07-21
KR20190074193A (ko) 2019-06-27

Similar Documents

Publication Publication Date Title
JP6609299B2 (ja) アンテナパッケージ構造、その製造方法および通信装置
TWI708363B (zh) 封裝、半導體封裝及封裝結構的形成方法
US11069657B2 (en) Chip package having die structures of different heights and method of forming same
US12062640B2 (en) Semiconductor device and manufacturing method thereof
TWI579977B (zh) 使用引線架體以形成用於半導體晶粒的垂直互連的通過密封物的開口之半導體裝置和方法
US7553752B2 (en) Method of making a wafer level integration package
US11348886B2 (en) Integrated fan-out package
US20180301418A1 (en) Package structure and manufacturing method thereof
TW201737431A (zh) 晶片封裝體
US10074628B2 (en) System-in-package and fabrication method thereof
TW201401391A (zh) 半導體裝置及其製造方法
US11817410B2 (en) Integrated circuit package and method
US11342321B2 (en) Manufacturing method of package on package structure
US20240250046A1 (en) Semiconductor device and method of manufacture
TWI775145B (zh) 多晶片封裝件及其製造方法
US12107056B2 (en) Semiconductor device package and the method of manufacturing the same
EP4210166A2 (en) Semiconductor package with integrated antenna and shielding pillars
US20220328952A1 (en) Semiconductor structures and method of forming the same
WO2022064678A1 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190515

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190829

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20190829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190829

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190920

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20190924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191025

R150 Certificate of patent or registration of utility model

Ref document number: 6609299

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250