CN116130454A - 一种线路板的制备方法以及线路板 - Google Patents

一种线路板的制备方法以及线路板 Download PDF

Info

Publication number
CN116130454A
CN116130454A CN202111342453.9A CN202111342453A CN116130454A CN 116130454 A CN116130454 A CN 116130454A CN 202111342453 A CN202111342453 A CN 202111342453A CN 116130454 A CN116130454 A CN 116130454A
Authority
CN
China
Prior art keywords
chip
plastic package
package body
preset position
medium layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111342453.9A
Other languages
English (en)
Inventor
朱凯
缪桦
黄立湘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shennan Circuit Co Ltd
Original Assignee
Shennan Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shennan Circuit Co Ltd filed Critical Shennan Circuit Co Ltd
Priority to CN202111342453.9A priority Critical patent/CN116130454A/zh
Priority to PCT/CN2021/142197 priority patent/WO2023082443A1/zh
Publication of CN116130454A publication Critical patent/CN116130454A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本申请公开了一种线路板的制备方法以及线路板，该制备方法包括：获取到待加工板材，待加工板材包括层叠设置的第一封装基板、第一芯片与被动元件以及第一塑封体；在第一塑封体远离第一封装基板的一侧表面上沉积金属，以形成第一导体薄膜；去除第一封装基板；在第一塑封体远离第一导体薄膜的一侧表面上贴附第一干膜，并使第一塑封体上的第一预设位置裸露；在第一预设位置进行钻孔处理，钻穿第一塑封体直至第一导体薄膜，以形成第一盲孔；在第一盲孔中灌注导电物质，以形成第一连接柱。本申请能够在提升互连铜柱质量的情况下，提升制备效率以及降低制备成本。

Description

一种线路板的制备方法以及线路板
技术领域
本申请涉及线路板加工技术领域，特别是涉及一种线路板的制备方法以及线路板。
背景技术
随着5G技术发展，电子设备的多功能化以及小型化要求越来越高，需要集成封装在一起的芯片种类和数量也日益提高，这就需要三维(3D)堆叠封装在塑封层制作导通互连的结构。现有的3D封装，尤其是目前广泛采用的扇出型封装的制程可以分为三大类：(1)diefirst face down(先在载体上贴装芯片(die)，且芯片焊盘朝下)；(2)die first face up(先在载体上贴装芯片，且芯片焊盘朝上)；(3)die last face down(先在载体上制作RDL(重新布线层)，再将芯片通过回流焊焊接在RDL上)。由于扇出型封装倾向于在集成芯片的同时，也要集成被动元件(例如电容、电阻、电感等)，然后在器件顶部封装存储芯片，这种情况下，由于被动元件的尺寸公差较大，只能采用die first face down制程或die lastface down制程。
在die first face down制程中，被动元件在塑封层的一侧表面共面，另一侧表面留出塑封层空间来兼容被动元件的尺寸公差，如果要实现导通互连，就需要进行盲孔填孔。在die last face down制程中，被动元件和芯片一起被焊接在RDL上，在贴芯片前，对贴装芯片的载板表面进行金属化，以制备种子层，然后在该表面贴厚干膜(比后续塑封形成的塑封层厚)，继而曝光显影利用镀铜柱的方法形成铜柱，接着再倒装芯片并进行塑封，并在塑封完成后进行研磨，以露出铜柱表面。
然而，盲孔电镀填孔时，盲孔的孔底、孔壁以及塑封层的表面均有种子层，故盲孔的孔底、孔壁以及塑封层的表面均会镀铜，其中，不仅塑封层表面的镀铜层需要额外的研磨工序去除，而且一旦孔壁的镀铜速度大于孔底的镀铜速度，就会形成空洞，影响铜柱的质量，从而导致产品的可靠性及良率较低。而在超高铜柱电镀中，由于干膜壁和表面都没有种子层，镀铜层必须从底部向上生长，因此镀铜可靠性高，但是超厚干膜的成本较高，且针对超厚干膜的曝光以及显影技术也较为复杂，从而导致制备成本高。
发明内容
本申请主要解决的技术问题是提供一种线路板的制备方法以及线路板，能够解决现有技术中实现塑封层导通互连时存在的产品良率低或制备成本高的问题。
为解决上述技术问题，本申请采用的第一技术方案是提供一种线路板的制备方法，包括：获取到待加工板材，待加工板材包括层叠设置的第一封装基板、第一芯片与被动元件以及第一塑封体，第一塑封体位于第一芯片与被动元件周围，并覆盖第一封装基板、第一芯片以及被动元件；在第一塑封体远离第一封装基板的一侧表面上沉积金属，以形成第一导体薄膜；去除第一封装基板，并在第一导体薄膜上贴附第二封装基板；在第一塑封体远离第一导体薄膜的一侧表面上贴附第一干膜，并使第一塑封体上的第一预设位置裸露；在第一预设位置进行钻孔处理，钻穿第一塑封体直至第一导体薄膜，以形成第一盲孔；在第一盲孔中灌注导电物质，以形成第一连接柱。
其中，在第一盲孔中灌注导电物质，以形成第一连接柱的步骤后，包括：去除第一干膜；获取到绝缘材料，在第一塑封体以及第一连接柱上压合绝缘材料，以形成第一绝缘介质层；研磨第一绝缘介质层，直至露出第一连接柱。
其中，研磨第一绝缘介质层，直至露出第一连接柱的步骤后，还包括：对第一绝缘介质层上的第二预设位置进行开窗处理，以在第一绝缘介质层上形成至少一个第一开窗口；其中，第一开窗口与第一芯片的芯片焊盘以及被动元件的引脚对应。
其中，对第一绝缘介质层上的第二预设位置进行开窗处理，以在第一绝缘介质层上形成至少一个第一开窗口的步骤后，还包括：在第一绝缘介质层上贴附第二干膜，并使第一绝缘介质层上的第三预设位置裸露；对贴附有第二干膜的待加工板材进行整板电镀，以在第三预设位置形成第一导电线路。
其中，对贴附有第二干膜的待加工板材进行整板电镀，以在第三预设位置形成第一导电线路的步骤后，还包括：获取到绝缘材料，在第一绝缘介质层以及第一导电线路上压合绝缘材料，以形成第二绝缘介质层；对第二绝缘介质层上的第四预设位置进行开窗处理，以在第二绝缘介质层上形成至少一个第二开窗口；在第二绝缘介质层上贴附第三干膜，并使第二绝缘介质层上的第五预设位置裸露；对贴附有第三干膜的待加工板材进行整板电镀，以在第五预设位置形成第二导电线路；重复以上增层步骤，直至获得所需要的层数。
其中，重复以上增层步骤，直至获得所需要的层数的步骤后，还包括：去除第二封装基板，并在最外侧的绝缘介质层上贴附第三封装基板；在第一导体薄膜上贴附第四干膜，并对第一导体薄膜进行蚀刻，以在第一导体薄膜上形成第三导电线路；在第三导电线路远离第一塑封体的一侧表面上贴装第二芯片。
其中，在第一塑封体靠近第三导电线路的一侧表面上贴装第二芯片的步骤后，还包括：获取到塑封材料，在第一塑封体、第三导电线路以及第二芯片上压合塑封材料，以形成第二塑封体；对第二塑封体上的第七预设位置进行钻孔处理，直至露出第三导电线路远离第一塑封体的一侧表面，以形成第二盲孔；在第二塑封体远离第二芯片的一侧表面上贴附第五干膜，并使第二塑封体上的第八预设位置裸露；对贴附有第五干膜的待加工板材进行整板电镀，以在第八预设位置形成第四导电线路；重复以上增层步骤，直至获得所需要的层数，以获得线路板。
其中，获取到待加工板材，待加工板材包括层叠设置的第一封装基板、第一芯片与被动元件以及第一塑封体，第一塑封体位于第一芯片与被动元件周围，并覆盖第一封装基板、第一芯片以及被动元件的步骤，包括：获取到第一封装基板，在第一封装基板的一侧表面上贴装第一芯片与被动元件；获取到塑封材料，在第一封装基板、第一芯片以及被动元件上压合塑封材料，以形成第一塑封体。
其中，获取到第一封装基板，在第一封装基板的一侧表面上贴装第一芯片与被动元件的步骤，具体包括：获取到第一封装基板，对第一封装基板的一侧表面上进行涂布，以依次形成第一释放层以及第一粘接层；在第一粘接层上贴装第一芯片与被动元件。
为解决上述技术问题，本申请采用的第二技术方案是提供一种线路板，线路板由上述的线路板的制备方法制成。
本申请的有益效果是：区别于现有技术，本申请提供一种线路板的制备方法以及线路板，在对第一封装基板、第一芯片以及被动元件进行塑封后，在第一塑封体远离第一封装基板的一侧表面上沉积金属，能够形成第一导体薄膜。去除第一封装基板，并在第一导体薄膜上贴附第二封装基板，能够提高第一塑封体的机械强度，避免第一塑封体在后续钻孔时变形。进一步地，在第一塑封体远离第一导体薄膜的一侧表面上贴附第一干膜，并使第一塑封体上的第一预设位置裸露，在第一预设位置进行钻孔处理，钻穿第一塑封体直至第一导体薄膜，以形成第一盲孔，能够使第一导体薄膜直接作为后续电镀铜柱的种子层，由于第一盲孔的孔壁没有种子层，因而在第一盲孔中灌注导电物质并形成第一连接柱时，孔壁不会镀铜，铜柱只会从孔底生成，从而保证了第一连接柱的质量，继而提高了产品的可靠性以及良率。进一步地，由于可以直接在第一塑封体上钻孔以形成盲孔，因而无需使用厚干膜，只需要正常厚度的干膜来开窗，能够降低干膜的获取成本和加工难度，从而提升制备效率以及降低制备成本。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请线路板的制备方法一实施方式的流程示意图；
图2是获取S11中待加工板材的方法一实施方式的流程示意图；
图3是S11中获取的待加工板材一实施方式的结构示意图；
图4是S12中获取的待加工板材一实施方式的结构示意图；
图5是S13中获取的待加工板材一实施方式的结构示意图；
图6是S14中获取的待加工板材一实施方式的结构示意图；
图7是S15中获取的待加工板材一实施方式的结构示意图；
图8是S16中获取的待加工板材一实施方式的结构示意图；
图9是研磨后露出第一连接柱的待加工板材一实施方式的结构示意图；
图10是设置有第一开窗口的待加工板材一实施方式的结构示意图；
图11是设置有第一导电线路的待加工板材一实施方式的结构示意图；
图12是本申请在设置有第一导电线路的待加工板材上进行增层操作的方法一实施方式的流程示意图；
图13是S25中获取的待加工板材一实施方式的结构示意图；
图14是本申请在待加工板材上封装存储芯片的方法一实施方式的流程示意图；
图15是本申请线路板一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，均属于本申请保护的范围。
在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上文清楚地表示其他含义，“多种”一般包含至少两种，但是不排除包含至少一种的情况。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
应当理解，本文中使用的术语“包括”、“包含”或者其他任何变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
请参阅图1，图1是本申请线路板的制备方法一实施方式的流程示意图。如图1所示，在本实施方式中，该方法包括：
S11：获取到待加工板材，待加工板材包括层叠设置的第一封装基板、第一芯片与被动元件以及第一塑封体，第一塑封体位于第一芯片与被动元件周围，并覆盖第一封装基板、第一芯片以及被动元件。
本实施方式中，第一芯片包括处理器、FPGA(现场可编程逻辑门阵列)、MCU(微控制单元)等逻辑处理芯片。其中，第一芯片可以为单个或者多个芯片，当为多个芯片时，可以为同类或不同类芯片。
本实施方式中，被动元件包括电容、电阻、电感等。
具体地，请参阅图2，图2是获取S11中待加工板材的方法一实施方式的流程示意图。如图2所示，在本实施方式中，该方法包括：
S111：获取到第一封装基板，在第一封装基板的一侧表面上贴装第一芯片与被动元件。
本实施方式中，获取到第一封装基板后，对第一封装基板的一侧表面上进行涂布，以依次形成第一释放层(release layer)以及第一粘接层(adhesive layer)，并在第一粘接层上贴装第一芯片与被动元件。
S112：获取到塑封材料，在第一封装基板、第一芯片以及被动元件上压合塑封材料，以形成第一塑封体。
本实施方式中，塑封材料可以为树脂、塑料、膜料、液态环氧等绝缘物质，本申请对此不作限定。
具体地，请参阅图3，图3是S11中获取的待加工板材一实施方式的结构示意图。如图3所示，待加工板材100包括层叠设置的第一封装基板101、第一释放层1011、第一粘接层1012、第一芯片20与被动元件30以及第一塑封体40，第一塑封体40位于第一芯片20与被动元件30周围，并覆盖第一粘接层1012、第一芯片20以及被动元件30。
其中，第一芯片20包括芯片焊盘21，被动元件30包括引脚31。
其中，被动元件30包括电容、电阻、电感等，由于被动元件30的尺寸不一致，为了实现互连，其引脚31必须共面，第一塑封体40远离第一芯片20的一面留有空间用于兼容被动元件30的尺寸公差。
S12：在第一塑封体远离第一封装基板的一侧表面上沉积金属，以形成第一导体薄膜。
本实施方式中，对第一塑封体远离第一封装基板的一侧表面进行金属化，以形成第一导体薄膜，是为后续形成的铜柱制备种子层。
具体地，请参阅图4，图4是S12中获取的待加工板材一实施方式的结构示意图。如图4所示，待加工板材200包括层叠设置的第一封装基板101、第一释放层1011、第一粘接层1012、第一芯片20与被动元件30、第一塑封体40以及第一导体薄膜50，第一塑封体40位于第一芯片20与被动元件30周围，并覆盖第一粘接层1012、第一芯片20以及被动元件30。
S13：去除第一封装基板，并在第一导体薄膜上贴附第二封装基板。
本实施方式中，去除第一封装基板的同时去除第一释放层以及第一粘接层。
可以理解地，去除第一封装基板是为了在第一塑封体靠近第一芯片的一侧表面上钻孔以形成盲孔，且形成的盲孔直接以第一导体薄膜作为孔底及种子层，方便后续电镀铜。
进一步地，在第一导体薄膜远离第一塑封体的一侧表面上涂布第二释放层，获取到第二封装基板，并在第二封装基板上涂布第二粘接层，将第二封装基板通过第二粘接层与待加工板材的第二释放层键合在一起。
可以理解地，贴附第二封装基板可以提高第一塑封体的机械强度，从而避免第一塑封体在后续钻孔时变形。
具体地，请参阅图5，图5是S13中获取的待加工板材一实施方式的结构示意图。如图5所示，待加工板材300包括层叠设置的第一芯片20与被动元件30、第一塑封体40、第一导体薄膜50、第二释放层1021、第二粘接层1022以及第二封装基板102，第一塑封体40位于第一芯片20与被动元件30周围，并覆盖第一芯片20以及被动元件30。
S14：在第一塑封体远离第一导体薄膜的一侧表面上贴附第一干膜，并使第一塑封体上的第一预设位置裸露。
本实施方式中，第一预设位置包括第一盲孔以及孔口的外围位置。在其他实施方式中，第一预设位置也可以只包括第一盲孔的位置，本申请对此不作限定。
本实施方式中，第一干膜用于在后续钻孔时保护第一芯片以及被动元件不受损害。
其中，第一干膜包括抗蚀膜、光刻胶等。
具体地，请参阅图6，图6是S14中获取的待加工板材一实施方式的结构示意图。如图6所示，待加工板材400包括层叠设置的第一干膜103、第一芯片20与被动元件30、第一塑封体40、第一导体薄膜50、第二释放层1021、第二粘接层1022以及第二封装基板102，第一塑封体40位于第一芯片20与被动元件30周围，并覆盖第一芯片20以及被动元件30。其中，第一干膜103完全覆盖第一芯片20与被动元件30远离第一导体薄膜50的一侧表面以及第一塑封体40上除第一预设位置1030外的地方。其中，第一预设位置1030是指待加工板材400上所有待形成的第一盲孔以及孔口外围位置。
S15：在第一预设位置进行钻孔处理，钻穿第一塑封体直至第一导体薄膜，以形成第一盲孔。
在一个具体的实施方式中，利用等离子体(PLASMA)对第一预设位置进行腐蚀，以形成第一盲孔，此时第一干膜为抗蚀膜。
在又一个具体的实施方式中，利用激光钻孔的方式对第一预设位置进行钻孔，以形成第一盲孔，此时第一干膜可以为光刻胶。
可以理解地，由于可以直接在第一塑封体上钻孔以形成盲孔，因而无需使用厚干膜，只需要正常厚度的干膜来开窗，能够降低干膜的获取成本和加工难度，从而提升制备效率以及降低制备成本。
具体地，请参阅图7，图7是S15中获取的待加工板材一实施方式的结构示意图。如图7所示，待加工板材500包括层叠设置的第一干膜103、第一芯片20与被动元件30、第一塑封体40、第一导体薄膜50、第二释放层1021、第二粘接层1022以及第二封装基板102，第一塑封体40位于第一芯片20与被动元件30周围，并覆盖第一芯片20以及被动元件30。待加工板材500上设置有第一盲孔1032，其中，第一盲孔1032贯穿第一塑封体40，且第一盲孔1032的孔底由第一导体薄膜50构成。
S16：在第一盲孔中灌注导电物质，以形成第一连接柱。
本实施方式中，在第一盲孔中灌注金属铜，以形成导通铜柱。
可以理解地，由于第一盲孔的孔底是之前形成的第一导体薄膜，故无需对第一盲孔进行金属化，可以直接进行电镀铜。更重要的是，由于第一盲孔的孔壁没有种子层，因而在第一盲孔中灌注导电物质时，孔壁不会镀铜，铜柱只会从孔底生成，避免了铜柱中空洞的形成，从而保证了第一连接柱的质量，继而提高了线路板的可靠性以及良率。
具体地，请参阅图8，图8是S16中获取的待加工板材一实施方式的结构示意图。如图8所示，待加工板材600包括层叠设置的第一干膜103、第一芯片20与被动元件30、第一塑封体40、第一导体薄膜50、第二释放层1021、第二粘接层1022以及第二封装基板102，第一塑封体40位于第一芯片20与被动元件30周围，并覆盖第一芯片20以及被动元件30。待加工板材600上设置有第一连接柱1033，其中，第一连接柱1033贯穿第一塑封体40与第一干膜103，且第一连接柱1033的柱底由第一导体薄膜50构成。
进一步地，形成第一连接柱后，去除第一干膜，获取到绝缘材料，在第一塑封体以及第一连接柱上压合绝缘材料，以形成第一绝缘介质层，并研磨第一绝缘介质层，直至露出第一连接柱。
其中，绝缘材料可以为树脂、塑料、膜料、液态环氧等绝缘物质，本申请对此不作限定。
具体地，请参阅图9，图9是研磨后露出第一连接柱的待加工板材一实施方式的结构示意图。如图9所示，待加工板材700包括层叠设置的第一绝缘介质层104、第一芯片20与被动元件30、第一塑封体40、第一导体薄膜50、第二释放层1021、第二粘接层1022以及第二封装基板102，第一塑封体40位于第一芯片20与被动元件30周围，并覆盖第一芯片20以及被动元件30。待加工板材700上设置有第一连接柱1033，其中，第一连接柱1033贯穿第一塑封体40与第一绝缘介质层104，且第一连接柱1033的柱底由第一导体薄膜50构成。
进一步地，为了实现多层互连，本实施方式还需要在第一绝缘介质层上形成导电线路。具体地，对第一绝缘介质层上的第二预设位置进行开窗处理，以在第一绝缘介质层上形成至少一个第一开窗口，其中，第一开窗口与第一芯片以及被动元件的引脚对应。
本实施方式中，在形成第一开窗口后，采用化学镀铜的方式或溅射钛/铜的方式在第一绝缘介质层远离第一芯片的一侧表面以及第一开窗口的孔壁上均形成导电种子层，以便后续电镀铜。
在另一实施方式中，在形成第一开窗口后，采用黑孔、黑影或氧化石墨烯等碳吸附的方式在第一绝缘介质层远离第一芯片的一侧表面以及第一开窗口的孔壁上均形成导电种子层，以便后续电镀铜。
在又一实施方式中，在形成第一开窗口后，采用导电高分子聚合物涂覆的方式在第一绝缘介质层远离第一芯片的一侧表面以及第一开窗口的孔壁上均形成导电种子层，以便后续电镀铜。
在另一实施方式中，还可以先在第一绝缘介质层远离第一芯片的一侧表面贴附一层铜箔，以在第一绝缘介质层的表面形成导电种子层；该铜箔可以在第一绝缘介质层制作时一起贴附，也可以在绝缘材料加工时贴附；然后在第一预设位置进行开窗处理，并对第一开窗口进行孔化处理。其中，孔化处理包括化学镀铜、黑孔、黑影、氧化石墨烯涂覆、导电聚合物涂覆处理。通过对第一开窗口进行孔化处理，以在孔的孔壁上覆盖一层导电材质，便于后续对其填孔电镀。
可以理解地，第一开窗口与第一芯片的芯片焊盘以及被动元件的引脚对应，方便第一芯片以及被动元件与其余层通过第一开窗口进行互连。
具体地，请参阅图10，图10是设置有第一开窗口的待加工板材一实施方式的结构示意图。如图10所示，待加工板材800包括层叠设置的第一绝缘介质层104、第一芯片20与被动元件30、第一塑封体40、第一导体薄膜50、第二释放层1021、第二粘接层1022以及第二封装基板102，第一塑封体40位于第一芯片20与被动元件30周围，并覆盖第一芯片20以及被动元件30。待加工板材800上设置有第一连接柱1033，其中，第一连接柱1033贯穿第一塑封体40与第一绝缘介质层104，且第一连接柱1033的柱底由第一导体薄膜50构成。其中，第一绝缘介质层104上设置有多个第一开窗口1041，且第一开窗口1041与第一芯片20的芯片焊盘21以及被动元件30的引脚31对应。
进一步地，在第一绝缘介质层上贴附第二干膜，并使第一绝缘介质层上的第三预设位置裸露。对贴附有第二干膜的待加工板材进行整板电镀，以在第三预设位置形成第一导电线路。
其中，第三预设位置为需要形成第一导电线路的位置。
其中，第二干膜为抗镀感光膜。抗镀感光膜是一种高分子的化合物，它通过特定光源的照射后能够产生一种聚合反应(由单体合成聚合物的反应过程)形成一种稳定的物质附着于板面上，从而达到阻挡电镀的功能。
本实施方式中，第一导电线路不仅包括第三预设位置形成的电镀镀层，还包括第一绝缘介质层表面由于被电镀镀层覆盖而未被蚀刻的导电种子层。
具体地，对贴附有第二干膜的待加工板材进行整板电镀，在第三预设位置形成镀层后，褪去第二干膜，并对镀层以及第一绝缘介质层表面除第三预设位置外的导电种子层进行蚀刻，以使第三预设位置的导电种子层与第三预设位置的电镀镀层共同形成第一导电线路。
其中，第一开窗口处形成有第二连接柱，第一芯片以及被动元件通过第二连接柱与第一导电线路互连。
具体地，请参阅图11，图11是设置有第一导电线路的待加工板材一实施方式的结构示意图。如图11所示，待加工板材900包括层叠设置的第一导电线路61、第一绝缘介质层104、第一芯片20与被动元件30、第一塑封体40、第一导体薄膜50、第二释放层1021以及第二封装基板102第二释放层1021、第二粘接层1022以及第二封装基板102，第一塑封体40位于第一芯片20与被动元件30周围，并覆盖第一芯片20以及被动元件30。待加工板材900上设置有第一连接柱1033，其中，第一连接柱1033贯穿第一塑封体40与第一绝缘介质层104，且第一连接柱1033的柱底由第一导体薄膜50构成。其中，第一开窗口1041处形成有第二连接柱1042，第一芯片20以及被动元件30通过第二连接柱1042与第一导电线路61互连。
进一步地，为了获取所需要的层数，还需要进行增层操作。具体地，请参阅图12，图12是本申请在设置有第一导电线路的待加工板材上进行增层操作的方法一实施方式的流程示意图。如图12所示，本实施方式中，具体增层操作如下：
S21：获取到上述设置有第一导电线路的待加工板材。
S22：获取到绝缘材料，在第一绝缘介质层以及第一导电线路上压合绝缘材料，以形成第二绝缘介质层。
其中，绝缘材料可以为树脂、塑料、膜料、液态环氧等绝缘物质，本申请对此不作限定。
S23：对第二绝缘介质层上的第四预设位置进行开窗处理，以在第二绝缘介质层上形成至少一个第二开窗口。
本实施方式中，在形成第二开窗口后，还需要在绝缘介质层表面制作导电种子层，并对第二开窗口进行孔化处理。绝缘介质层表面制作导电种子层以及第二开窗口孔化处理的方法详见上文，在此不再赘述。
S24：在第二绝缘介质层上贴附第三干膜，并使第二绝缘介质层上的第五预设位置裸露；对贴附有第三干膜的待加工板材进行整板电镀，以在第五预设位置形成第二导电线路。
其中，第五预设位置为需要形成第二导电线路的位置。
其中，第三干膜为抗镀感光膜。
本实施方式中，第二导电线路不仅包括第五预设位置形成的电镀镀层，还包括第二绝缘介质层表面未被蚀刻的导电种子层。具体的蚀刻过程详见上文，此处不再赘述。
本实施方式中，第二开窗口处形成有第三连接柱，第一导电线路通过第三连接柱与第二导电线路互连。
S25：重复以上增层步骤，直至获得所需要的层数。
本实施方式中，继续获取绝缘材料，在第二绝缘介质层以及第二导电线路上压合绝缘材料，以形成第三绝缘介质层，并对第三绝缘介质层上的第六预设位置进行开窗处理，以在第三绝缘介质层上形成至少一个第三开窗口。
具体地，请参阅图13，图13是S25中获取的待加工板材一实施方式的结构示意图。如图13所示，待加工板材1000包括层叠设置的第三绝缘介质层106、第二导电线路62、第二绝缘介质层105、第一导电线路61、第一绝缘介质层104、第一芯片20与被动元件30、第一塑封体40、第一导体薄膜50、第二释放层1021、第二粘接层1022以及第二封装基板102，第一塑封体40位于第一芯片20与被动元件30周围，并覆盖第一芯片20以及被动元件30。待加工板材1000上设置有第一连接柱1033，其中，第一连接柱1033贯穿第一塑封体40与第一绝缘介质层104，且第一连接柱1033的柱底由第一导体薄膜50构成。其中，第一开窗口1041处形成有第二连接柱1042，第一芯片20以及被动元件30通过第二连接柱1042与第一导电线路61互连。其中，第二开窗口1051处形成有第三连接柱1052，第一导电线路61通过第三连接柱1052与第二导电线路62互连。
本实施方式中，为了实现3D封装，还需要将存储芯片封装在待加工板材中。具体地，请参阅图14，图14是本申请在待加工板材上封装存储芯片的方法一实施方式的流程示意图。如图14所示，本实施方式中，具体封装方法如下：
S31：获取到上述设置有多层导电线路的待加工板材。
S32：去除第二封装基板，并在最外侧的绝缘介质层上贴附第三封装基板。
本实施方式中，去除第二封装基板的同时去除第二释放层以及第二粘接层。
进一步地，在第三绝缘介质层远离第二导电线路的一侧表面上涂布第三释放层，获取到第三封装基板，并在第三封装基板上涂布第三粘接层，将第三封装基板通过第三粘接层与待加工板材的第三释放层键合在一起。
可以理解地，去除第二封装基板是为了对第一导电薄膜进行蚀刻以及贴装存储芯片，继而对存储芯片进行塑封，以形成第二塑封体。
可以理解地，贴附第三封装基板可以提高第二塑封体的机械强度，从而避免第二塑封体在后续钻孔时变形。
S33：在第一导体薄膜上贴附第四干膜，并对第一导体薄膜进行蚀刻，以在第一导体薄膜上形成第三导电线路。
本实施方式中，第四干膜为抗蚀感光膜。
S34：在第三导电线路远离第一塑封体的一侧表面上贴装第二芯片。
本实施方式中，第二芯片包括存储芯片。
其中，第二芯片通过半导体键合金线与第三导电线路电连接。
S35：获取到塑封材料，在第一塑封体、第三导电线路以及第二芯片上压合塑封材料，以形成第二塑封体。
本实施方式中，第二塑封体位于第二芯片周围，并覆盖第二芯片、第三导电线路以及第一塑封体。
本实施方式中，塑封材料可以为树脂、塑料、膜料、液态环氧等绝缘物质，本申请对此不作限定。
S36：对第二塑封体上的第七预设位置进行钻孔处理，直至露出第三导电线路远离第一塑封体的一侧表面，以形成第二盲孔。
本实施方式中，在形成第二盲孔后，采用化学镀铜的方式或溅射钛/铜的方式在第二塑封体远离第三导电线路的一侧表面以及第二盲孔的孔壁上均形成导电种子层，以便后续电镀铜。
在另一实施方式中，在形成第二盲孔后，采用黑孔、黑影或氧化石墨烯等碳吸附的方式在第二塑封体远离第三导电线路的一侧表面以及第二盲孔的孔壁上均形成导电种子层，以便后续电镀铜。
在又一实施方式中，在形成第二盲孔后，采用导电高分子聚合物涂覆的方式在第二塑封体远离第三导电线路的一侧表面以及第二盲孔的孔壁上均形成导电种子层，以便后续电镀铜。
S37：在第二塑封体远离第二芯片的一侧表面上贴附第五干膜，并使第二塑封体上的第八预设位置裸露；对贴附有第五干膜的待加工板材进行整板电镀，以在第八预设位置形成第四导电线路。
其中，第八预设位置为需要形成第四导电线路的位置。
其中，第五干膜为抗镀感光膜。
本实施方式中，第四导电线路不仅包括第八预设位置形成的电镀镀层，还包括第二塑封体表面未被蚀刻的导电种子层。具体的蚀刻过程详见上文，此处不再赘述。
本实施方式中，第二盲孔处形成有第四连接柱，第四导电线路通过第四连接柱与第三导电线路互连。
S38：重复以上增层步骤，直至获得所需要的层数，以获得线路板。
本实施方式中，继续获取绝缘材料，在第二塑封体以及第四导电线路上压合绝缘材料，以形成第四绝缘介质层，并对第四绝缘介质层上的第九预设位置进行开窗处理，以在第四绝缘介质层上形成至少一个第四开窗口。
进一步地，去除第三封装基板的同时去除第三释放层以及第三粘接层，以获取线路板。
具体地，请参阅图15，图15是本申请线路板一实施方式的结构示意图。如图15所示，线路板1100包括层叠设置的第三绝缘介质层106、第二导电线路62、第二绝缘介质层105、第一导电线路61、第一绝缘介质层104、第一芯片20与被动元件30、第一塑封体40、第三导电线路63、第二芯片70、第二塑封体42、第四导电线路64以及第四绝缘介质层107。第一塑封体40位于第一芯片20与被动元件30周围，并覆盖第一芯片20以及被动元件30。第二塑封体42位于第二芯片70周围，并覆盖第二芯片70、第三导电线路63以及第一塑封体40。线路板1100上设置有第一连接柱1033，其中，第一连接柱1033贯穿第一塑封体40与第一绝缘介质层104，且第一连接柱1033的柱底由第三导电线路63构成。其中，第一开窗口1041处形成有第二连接柱1042，第一芯片20以及被动元件30通过第二连接柱1042与第一导电线路61互连。其中，第二开窗口1051处形成有第三连接柱1052，第一导电线路61通过第三连接柱1052与第二导电线路62互连。线路板1100上还设置有第四连接柱422，其中，第四连接柱422贯穿第二塑封体42，第四导电线路64通过第四连接柱422与第三导电线路互连。其中，第二芯片70通过半导体键合金线71与第三导电线路63互连。
区别于现有技术，本申请虽然沿用die first face down制程，但相对现有技术中缺陷较多的电镀填深盲孔，本实施方式通过预先形成第一导电薄膜，并使第一导体薄膜直接作为第一盲孔的孔底，能够直接作为后续电镀第一连接柱的种子层，且由于第一盲孔的孔壁没有种子层，因而在第一盲孔中灌注导电物质并形成第一连接柱时，孔壁不会镀铜，铜柱只会从孔底生成，从而保证了第一连接柱的质量，继而提高了产品的可靠性以及良率。进一步地，由于可以直接在第一塑封体上钻孔以形成第一盲孔，因而无需使用厚干膜，只需要正常厚度的干膜来开窗，能够降低干膜的获取成本和加工难度，从而提升制备效率以及降低制备成本。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种线路板的制备方法，其特征在于，包括：
获取到待加工板材，所述待加工板材包括层叠设置的第一封装基板、第一芯片与被动元件以及第一塑封体，所述第一塑封体位于所述第一芯片与所述被动元件周围，并覆盖所述第一封装基板、所述第一芯片以及所述被动元件；
在所述第一塑封体远离所述第一封装基板的一侧表面上沉积金属，以形成第一导体薄膜；
去除所述第一封装基板，并在所述第一导体薄膜上贴附第二封装基板；
在所述第一塑封体远离所述第一导体薄膜的一侧表面上贴附第一干膜，并使所述第一塑封体上的第一预设位置裸露；
在所述第一预设位置进行钻孔处理，钻穿所述第一塑封体直至所述第一导体薄膜，以形成第一盲孔；
在所述第一盲孔中灌注导电物质，以形成第一连接柱。
2.根据权利要求1所述的线路板的制备方法，其特征在于，所述在所述第一盲孔中灌注导电物质，以形成第一连接柱的步骤后，包括：
去除所述第一干膜；
获取到绝缘材料，在所述第一塑封体以及所述第一连接柱上压合所述绝缘材料，以形成第一绝缘介质层；
研磨所述第一绝缘介质层，直至露出所述第一连接柱。
3.根据权利要求2所述的线路板的制备方法，其特征在于，所述研磨所述第一绝缘介质层，直至露出所述第一连接柱的步骤后，还包括：
对所述第一绝缘介质层上的第二预设位置进行开窗处理，以在所述第一绝缘介质层上形成至少一个第一开窗口；其中，所述第一开窗口与所述第一芯片的芯片焊盘以及所述被动元件的引脚对应。
4.根据权利要求3所述的线路板的制备方法，其特征在于，所述对所述第一绝缘介质层上的第二预设位置进行开窗处理，以在所述第一绝缘介质层上形成至少一个第一开窗口的步骤后，还包括：
在所述第一绝缘介质层上贴附第二干膜，并使所述第一绝缘介质层上的第三预设位置裸露；
对贴附有所述第二干膜的待加工板材进行整板电镀，以在所述第三预设位置形成第一导电线路。
5.根据权利要求4所述的线路板的制备方法，其特征在于，所述对贴附有所述第二干膜的待加工板材进行整板电镀，以在所述第三预设位置形成第一导电线路的步骤后，还包括：
获取到所述绝缘材料，在所述第一绝缘介质层以及所述第一导电线路上压合所述绝缘材料，以形成第二绝缘介质层；
对所述第二绝缘介质层上的第四预设位置进行开窗处理，以在所述第二绝缘介质层上形成至少一个第二开窗口；
在所述第二绝缘介质层上贴附第三干膜，并使所述第二绝缘介质层上的第五预设位置裸露；对贴附有所述第三干膜的待加工板材进行整板电镀，以在所述第五预设位置形成第二导电线路；
重复以上增层步骤，直至获得所需要的层数。
6.根据权利要求5所述的线路板的制备方法，其特征在于，所述重复以上增层步骤，直至获得所需要的层数的步骤后，还包括：
去除所述第二封装基板，并在最外侧的绝缘介质层上贴附第三封装基板；
在所述第一导体薄膜上贴附第四干膜，并对所述第一导体薄膜进行蚀刻，以在所述第一导体薄膜上形成第三导电线路；
在所述第三导电线路远离所述第一塑封体的一侧表面上贴装第二芯片。
7.根据权利要求6所述的线路板的制备方法，其特征在于，所述在所述第一塑封体靠近所述第三导电线路的一侧表面上贴装第二芯片的步骤后，还包括：
获取到塑封材料，在所述第一塑封体、所述第三导电线路以及所述第二芯片上压合所述塑封材料，以形成第二塑封体；
对所述第二塑封体上的第七预设位置进行钻孔处理，直至露出所述第三导电线路远离所述第一塑封体的一侧表面，以形成第二盲孔；
在所述第二塑封体远离所述第二芯片的一侧表面上贴附第五干膜，并使所述第二塑封体上的第八预设位置裸露；
对贴附有第五干膜的待加工板材进行整板电镀，以在所述第八预设位置形成第四导电线路；
重复以上增层步骤，直至获得所需要的层数，以获得所述线路板。
8.根据权利要求1所述的线路板的制备方法，其特征在于，所述获取到待加工板材，所述待加工板材包括层叠设置的第一封装基板、第一芯片与被动元件以及第一塑封体，所述第一塑封体位于所述第一芯片与所述被动元件周围，并覆盖所述第一封装基板、所述第一芯片以及所述被动元件的步骤，包括：
获取到所述第一封装基板，在所述第一封装基板的一侧表面上贴装所述第一芯片与所述被动元件；
获取到塑封材料，在所述第一封装基板、所述第一芯片以及所述被动元件上压合所述塑封材料，以形成所述第一塑封体。
9.根据权利要求8所述的线路板的制备方法，其特征在于，所述获取到所述第一封装基板，在所述第一封装基板的一侧表面上贴装所述第一芯片与所述被动元件的步骤，具体包括：
获取到所述第一封装基板，对所述第一封装基板的一侧表面上进行涂布，以依次形成第一释放层以及第一粘接层；
在所述第一粘接层上贴装所述第一芯片与所述被动元件。
10.一种线路板，其特征在于，所述线路板由权利要求1～9中任一项所述的线路板的制备方法制成。
CN202111342453.9A 2021-11-12 2021-11-12 一种线路板的制备方法以及线路板 Pending CN116130454A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111342453.9A CN116130454A (zh) 2021-11-12 2021-11-12 一种线路板的制备方法以及线路板
PCT/CN2021/142197 WO2023082443A1 (zh) 2021-11-12 2021-12-28 一种线路板的制备方法以及线路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111342453.9A CN116130454A (zh) 2021-11-12 2021-11-12 一种线路板的制备方法以及线路板

Publications (1)

Publication Number Publication Date
CN116130454A true CN116130454A (zh) 2023-05-16

Family

ID=86294259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111342453.9A Pending CN116130454A (zh) 2021-11-12 2021-11-12 一种线路板的制备方法以及线路板

Country Status (2)

Country Link
CN (1) CN116130454A (zh)
WO (1) WO2023082443A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9431319B2 (en) * 2014-08-01 2016-08-30 Linear Technology Corporation Exposed, solderable heat spreader for integrated circuit packages
CN106098662B (zh) * 2015-04-27 2019-02-19 精材科技股份有限公司 半导体电镀系统
CN106611747A (zh) * 2015-10-21 2017-05-03 力成科技股份有限公司 模封互连基板及其制造方法
CN107958896A (zh) * 2017-12-07 2018-04-24 中芯长电半导体（江阴）有限公司 具有天线结构的双面塑封扇出型封装结构及其制备方法
US10424550B2 (en) * 2017-12-19 2019-09-24 National Chung Shan Institute Of Science And Technology Multi-band antenna package structure, manufacturing method thereof and communication device

Also Published As

Publication number Publication date
WO2023082443A1 (zh) 2023-05-19

Similar Documents

Publication Publication Date Title
US9406658B2 (en) Embedded component device and manufacturing methods thereof
KR100591216B1 (ko) 집적 장치를 갖는 마이크로 전자 기판
US6586822B1 (en) Integrated core microelectronic package
JP2592038B2 (ja) 半導体チップ実装方法および基板構造体
KR20010020468A (ko) 순차적으로 적층된 집적회로 패키지
EP3836209B1 (en) Component carrier and method of manufacturing the same
JP2013514637A (ja) 導体構造要素及び導体構造要素を製造するための方法
CN108934122B (zh) 内置电子部件的印刷电路板
US6097101A (en) Package for semiconductor device having frame-like molded portion and producing method of the same
CN107195617A (zh) 基于不同高度铜柱的三维封装结构及其制造方法
CN116130454A (zh) 一种线路板的制备方法以及线路板
WO2014107108A1 (en) Through-polymer via (tpv) and method to manufacture such a via
TWI790880B (zh) 一種封裝機構及其製備方法
KR20230087367A (ko) 다중 소자 분층 임베디드 패키지 구조 및 이의 제조 방법
JP7058310B2 (ja) 集積パッシブデバイスパッケージ構造及びその製造方法、基板
CN113130420A (zh) 一种嵌埋封装结构及其制造方法
CN113299564A (zh) 一种板级扇出柔性封装基板的封装结构及其制备方法
CN213755117U (zh) 一种多元件同槽封装的集成电路构件
CN216288317U (zh) 一种封装机构
CN214154937U (zh) 一种不同朝向元件封装的集成电路构件
CN113270327B (zh) 主被动器件垂直叠层嵌埋封装结构及其制作方法
CN211150552U (zh) 一种嵌入式微系统集成大板扇出型封装结构
CN211428156U (zh) 一种降低三维异构物理连接的封装结构
KR20240083012A (ko) 소자 패키지 기판 구조 및 이의 제조 방법
JP2024028179A (ja) 素子埋め込みパッケージ構造の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination