JP6592270B2 - デバイスの製造方法 - Google Patents
デバイスの製造方法 Download PDFInfo
- Publication number
- JP6592270B2 JP6592270B2 JP2015084843A JP2015084843A JP6592270B2 JP 6592270 B2 JP6592270 B2 JP 6592270B2 JP 2015084843 A JP2015084843 A JP 2015084843A JP 2015084843 A JP2015084843 A JP 2015084843A JP 6592270 B2 JP6592270 B2 JP 6592270B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- bonding
- electrode
- lid
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00349—Creating layers of material on a substrate
- B81C1/00357—Creating layers of material on a substrate involving bonding one or several substrates on a non-temporary support, e.g. another substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/07—Interconnects
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Micromachines (AREA)
Description
前記第1基板の接合面に、前記電極となる導電層を形成する工程と、
前記第2基板の接合面に、前記第2基板の接合面よりも窪んだ凹形状部を形成する工程と、
前記導電層と前記凹形状部とで非接合領域が形成されるように、前記第1基板と前記第2基板とを接合する工程と、
前記基板接合工程後に、前記第2基板の前記非接合領域に対応する部分の少なくとも一部を除去して、前記第2基板を貫通させる工程と、を有し、
前記凹形状部の少なくとも一部は、前記第2基板の端部に達していることを特徴とする。
電極PAD14の材料は、比抵抗の小さい材料が用いられ、例えば、金やアルミニウムなどの金属が用いられる。
電極基板21として、厚さ0.7mmの合成石英基板27の上に電極22とSiO2保護膜23とが形成されたものを用いる(図5(a))。
蓋となる基板24には厚さ0.7mmの合成石英基板を用いる。接合後に電極開口部となる部分に非接合領域25となる凹形状部26を深さ20μm形成する(図5(b))。蓋となる基板24に流路を形成する場合、流路と非接合領域25を同時に形成してもよい。
電極基板21と蓋となる基板24の双方の接合面の表面を真空中でイオンガンにて活性化し、電極部22と非接合領域25が重なり合うように、電極基板21と蓋となる基板24の位置を調整し、加圧し接合を行う(図5(c))。
ダイシングブレードの切り込み深さを非接合領域25には到達するが保護膜23には到達しない高さに調整し(図5(d))、基板24に貫通孔を形成するために非接合領域25上の蓋となる基板24をダイシングにより除去し、開口部を形成する(図5(e))。
保護膜23に覆われた電極22を露出させるために、ドライエッチングにて除去する(図5(f))。
電極基板21として、厚さ0.7mmの合成石英基板27の上に金電極22とSiO2保護膜23とが形成されたものを用いる。接合前に金電極22上の保護膜23をドライエッチングにて除去して凹形状部26を形成する(図7(a))。この部分が接合後に非接合領域25となる。図7に示されるように、電極基板21には、金電極22が接合面側(保護膜23のある側)に凹ませて形成されている。
蓋となる基板24には厚さ0.7mmの合成石英基板を用いる(図7(b))。蓋となる基板24に流路を形成する場合は、流路のみ形成する。
実施例1と同様に電極基板21と蓋となる基板24をイオンガンにて活性化し、接合を行う(図7(c))。
ダイシングブレードの切り込み深さを非接合領域25には到達するが金電極22には到達しない高さに調整し(図7(d))、基板24に貫通孔を形成するために非接合領域25上の蓋となる基板24をダイシングにより除去し、開口部を形成する(図7(e))。
電極基板21として、厚さ0.7mmの合成石英基板27の上に金電極22とSiO2保護膜23とが形成されたものを用いる。金電極22上の保護膜23はドライエッチングにて除去して凹形状部26を形成する(図9(a))。保護膜23を除去した部分が後に非接合部25となる。図9に示されるように、電極基板21には、金電極22が接合面側(保護膜23のある側)に凹ませて形成されている。
蓋となる基板24には厚さ0.7mmの合成石英基板を用いる。接合後に電極開口部となる部分に非接合部25となる凹形状部26を形成する(図9(b))。蓋となる基板24に流路を形成する場合、流路と非接合部25を同時に形成してもよい。
電極基板21と蓋となる基板24をイオンガンにて活性化し、接合を行う。この際、電極部22と非接合部25が重なり合うように、電極基板21と蓋となる基板24の位置を調整し、接合する(図9(c))。
ダイシングブレードの切り込み深さを非接合領域25には到達するが金電極22には到達しない高さに調整し(図9(d))、基板24に貫通孔を形成するために非接合領域25上の蓋となる基板24の不要部をダイシングにより除去し、開口部を形成する(図9(e))。
11 電極基板
12 蓋となる基板
13 接合後の基板
14 電極PAD
15 開口部
16 非接合領域を形成しない、蓋となる基板
17 非接合領域を形成した、蓋となる基板
18 非接合領域
19 電極上の不要部
20 接合基板
21 電極基板
22 電極PAD
23 保護膜
24 蓋となる基板
25 非接合領域
26 凹形状部
27 石英基板
Claims (5)
- 第1基板と第2基板とがそれぞれの接合面で接合され、且つ前記第2基板に貫通孔を有し、且つ前記第1基板の接合面に電極を有するデバイスの製造方法であって、
前記第1基板の接合面に、前記電極となる導電層を形成する工程と、
前記第2基板の接合面に、前記第2基板の接合面よりも窪んだ凹形状部を形成する工程と、
前記導電層と前記凹形状部とで非接合領域が形成されるように、前記第1基板と前記第2基板とを接合する工程と、
前記基板接合工程後に、前記第2基板の前記非接合領域に対応する部分の少なくとも一部を除去して、前記第2基板を貫通させる工程と、を有し、
前記凹形状部の少なくとも一部は、前記第2基板の端部に達しているデバイスの製造方法。 - 前記第1基板の接合面に前記凹形状部を形成する工程をさらに有することを特徴とする請求項1に記載のデバイスの製造方法。
- 前記第2基板の接合面に前記凹形状部を形成する工程をさらに有することを特徴とする請求項1に記載のデバイスの製造方法。
- 前記第1基板と前記第2基板の両基板の接合面に前記凹形状部を形成することを特徴とする請求項1に記載のデバイスの製造方法。
- 前記接合基板に前記デバイスを複数形成し、前記第2基板の前記非接合領域に対応する部分の少なくとも一部を除去して、前記第2基板を貫通させる工程の後に、切断を行って前記デバイスの複数のチップに分離する工程を含むことを特徴とする請求項1〜4のいずれか一項に記載のデバイスの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015084843A JP6592270B2 (ja) | 2015-04-17 | 2015-04-17 | デバイスの製造方法 |
US15/083,995 US9868633B2 (en) | 2015-04-17 | 2016-03-29 | Production process for device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015084843A JP6592270B2 (ja) | 2015-04-17 | 2015-04-17 | デバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016203277A JP2016203277A (ja) | 2016-12-08 |
JP6592270B2 true JP6592270B2 (ja) | 2019-10-16 |
Family
ID=57128473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015084843A Expired - Fee Related JP6592270B2 (ja) | 2015-04-17 | 2015-04-17 | デバイスの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9868633B2 (ja) |
JP (1) | JP6592270B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10197907A (ja) | 1996-11-14 | 1998-07-31 | Nikon Corp | エレクトロクロミック素子 |
JP2007248281A (ja) | 2006-03-16 | 2007-09-27 | Matsushita Electric Ind Co Ltd | 電極チップ及びその製造方法 |
JP2012186729A (ja) * | 2011-03-07 | 2012-09-27 | Seiko Instruments Inc | ウエハおよびパッケージ製品の製造方法 |
US9464950B2 (en) * | 2013-11-15 | 2016-10-11 | Rosemount Aerospace Inc. | Capacitive pressure sensors for high temperature applications |
DE102014202220B3 (de) * | 2013-12-03 | 2015-05-13 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur Herstellung eines Deckelsubstrats und gehäustes strahlungsemittierendes Bauelement |
US9263366B2 (en) * | 2014-05-30 | 2016-02-16 | International Business Machines Corporation | Liquid cooling of semiconductor chips utilizing small scale structures |
US20160159642A1 (en) * | 2014-12-09 | 2016-06-09 | Freescale Semiconductor, Inc. | Stress isolated mems device with asic as cap |
-
2015
- 2015-04-17 JP JP2015084843A patent/JP6592270B2/ja not_active Expired - Fee Related
-
2016
- 2016-03-29 US US15/083,995 patent/US9868633B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20160304339A1 (en) | 2016-10-20 |
JP2016203277A (ja) | 2016-12-08 |
US9868633B2 (en) | 2018-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4588753B2 (ja) | 電子素子パッケージの製造方法および電子素子パッケージ | |
JP5034947B2 (ja) | 圧電振動デバイス | |
JP5107539B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US7829993B2 (en) | Semiconductor apparatus | |
JP5129005B2 (ja) | 圧電振動子及び圧電素子の製造方法並びに圧電振動子の製造方法 | |
TWI508240B (zh) | Laminated wiring board | |
TWI538267B (zh) | Crystal Oscillator | |
TWI640161B (zh) | 電子裝置及電子裝置的製造方法 | |
JP6592270B2 (ja) | デバイスの製造方法 | |
JP5262136B2 (ja) | 電子部品の製造方法 | |
US11390519B2 (en) | Method for manufacturing a MEMS sensor | |
JP5072555B2 (ja) | 電子素子パッケージ | |
JP2009088699A (ja) | 圧電デバイスの製造方法、及び圧電デバイス | |
JP5546363B2 (ja) | 半導体装置および半導体装置の製造方法 | |
CN111725078A (zh) | 具有排出路径的半导体装置及其制造方法 | |
JP2022034898A (ja) | 半導体装置の製造方法および半導体装置 | |
JP5046875B2 (ja) | 半導体装置の製造方法 | |
JP5901991B2 (ja) | 電子部品パッケージ及びその製造方法 | |
JP5955024B2 (ja) | Memsモジュール及びその製造方法 | |
TW201705412A (zh) | 微電子構件裝置的製造方法及微電子構件裝置 | |
JP2007220780A (ja) | 半導体デバイスの製造方法 | |
JP2007245588A (ja) | デバイス用基板の製造方法 | |
JP2009118143A (ja) | 水晶デバイスとその製造方法 | |
JP2015198162A (ja) | 半導体装置の製造方法 | |
JP6449620B2 (ja) | 水晶振動子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20171214 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20180126 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180403 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190528 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190920 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6592270 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |