JP2016203277A - デバイスの製造方法 - Google Patents

デバイスの製造方法 Download PDF

Info

Publication number
JP2016203277A
JP2016203277A JP2015084843A JP2015084843A JP2016203277A JP 2016203277 A JP2016203277 A JP 2016203277A JP 2015084843 A JP2015084843 A JP 2015084843A JP 2015084843 A JP2015084843 A JP 2015084843A JP 2016203277 A JP2016203277 A JP 2016203277A
Authority
JP
Japan
Prior art keywords
substrate
bonding
electrode
lid
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015084843A
Other languages
English (en)
Other versions
JP6592270B2 (ja
Inventor
和徳 菊池
Kazunori Kikuchi
和徳 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2015084843A priority Critical patent/JP6592270B2/ja
Priority to US15/083,995 priority patent/US9868633B2/en
Publication of JP2016203277A publication Critical patent/JP2016203277A/ja
Application granted granted Critical
Publication of JP6592270B2 publication Critical patent/JP6592270B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/00357—Creating layers of material on a substrate involving bonding one or several substrates on a non-temporary support, e.g. another substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Micromachines (AREA)

Abstract

【課題】２枚の基板を接合した接合基板の一方の基板に開口部を設けた構造を有するデバイスを製造する方法において、一枚の基板上により多くのデバイスを配置することができ、一枚の基板からより多数のチップを取得することができてより安価にチップを製造可能な方法を提供する。
【解決手段】第１基板と第２基板とがそれぞれの接合面で接合され、且つ前記第２基板に貫通孔を有するデバイスの製造方法であって、前記第１基板の接合面および前記第２基板の接合面の少なくとも一方の接合面よりも窪んだ凹形状部による非接合領域を有した状態で、前記第１基板と前記第２基板とを接合する工程と、前記第２基板の前記非接合領域に対応する部分の少なくとも一部を貫通させる工程と、を有するデバイスの製造方法。
【選択図】図３

Description

本発明は、２枚の基板を接合して形成した構造体からなり、電気配線取り出し部などの開口部を有するデバイスの製造方法に関する。
近年、圧力センサーや加速度センサーなどのＭＥＭＳやマイクロ流体デバイスなどの機能デバイスの製造において、半導体プロセスを用いて基板上に構造体を複数配置し、チップ化することにより、大量生産を可能としている。前記構造体を作製するうえで、少なくとも一方の基板に検出素子を配置した２枚の基板を接合する手法が多く用いられている。ここで、前記検出素子と外部を接続するための電極ＰＡＤを露出する必要がある。電極ＰＡＤを露出させる方法として、上下基板をずらして接合する方法（特許文献１）や、開口部が存在する蓋となる基板を電極基板と接合する方法（特許文献２）が開示されている。
特開平１０−１９７９０７号公報 特開２００７−２４８２８１号公報
図１で従来技術における課題を説明する。図１は、（ａ１）、（ａ２）で表される基板と、（ｂ１）、（ｂ２）で表される基板とを接合し、（ｃ１）、（ｃ２）で表される接合基板に構造体が得られることを示している。なお、図１（ａ１）、（ｂ１）、（ｃ１）は、一枚の基板上に構造体を複数作製する工程を表す平面図であり、図１（ａ２）、（ｂ２）、（ｃ２）は、その中の一つの構造体を作製する工程を表す断面図である（以下、図３においてこれと同様）。このような構造体が、電気配線があるＭＥＭＳやマイクロ流体デバイスの場合、電気配線と電源等の外部機器との導通をとるための電極ＰＡＤ１４が必要である。この電極ＰＡＤ１４が電極基板１１の蓋となる基板１２との接合面側に配置されている場合（図１（ａ１）、（ａ２））、蓋となる基板１２には電極ＰＡＤ１４とコンタクトを取るための、開口部１５を形成する必要がある（図１（ｂ１）、（ｂ２））。この開口部１５を基板端部まで形成すると基板１２の剛性が弱くなり、基板を搬送、移載する際に基板破壊に至ることがある。このため、基板端部には剛性を保つために開口部の無いエリアを設ける必要がある、すなわち基板端部まで機能デバイスを配置できず、一基板からのチップ取り数が制限されるなど基板の利用効率を上げられない問題がある。
本発明は、上記従来技術における問題点に鑑みてなされたものであり、２枚の基板を接合した接合基板上に、一方の基板に開口部を設けた構造を有するデバイスを製造する方法において、一枚の基板上により多くのデバイスを配置することができ、それによって一枚の基板からより多数のチップを取得することができてより安価にチップを製造可能なデバイスの製造方法を提供することを目的とする。
上記課題を解決するための本発明のデバイスの製造方法は、第１基板と第２基板とがそれぞれの接合面で接合され、且つ前記第２基板に貫通孔を有するデバイスの製造方法であって、前記第１基板の接合面および前記第２基板の接合面の少なくとも一方の接合面よりも窪んだ凹形状部による非接合領域を有した状態で、前記第１基板と前記第２基板とを接合する工程と、前記第２基板の前記非接合領域に対応する部分の少なくとも一部を貫通させる工程と、を有することを特徴とする。
本発明のデバイスの製造方法によれば、接合前に蓋となる基板に開口部を形成する必要がなく、基板の剛性を確保することにより、基板の保持、搬送、移載の際に基板が破壊する問題が解消され、基板端までチップを配置することができるので、１枚の基板からより多数のチップを取得することができ、安価なチップが提供可能となる。
従来の製造工程の模式図である。 非接合領域を設けない場合と設けた場合との模式図である。 本発明の製造方法の模式図である。 従来工程と本発明工程のプロセスフローである。 実施例１の模式図である。 実施例１のプロセスフローである。 実施例２の模式図である。 実施例２のプロセスフローである。 実施例３の模式図である。 実施例３のプロセスフローである。
本発明のデバイスの製造方法は、第１基板と第２基板とがそれぞれの接合面で接合され、且つ前記第２基板に貫通孔を有するデバイスの製造方法であって、前記第１基板の接合面および前記第２基板の接合面の少なくとも一方の接合面よりも窪んだ凹形状部による非接合領域を有した状態で、前記第１基板と前記第２基板とを接合する工程と、前記第２基板の前記非接合領域に対応する部分の少なくとも一部を貫通させる工程と、を有することを特徴とする。
本発明の一実施形態による製造方法においては、２枚の基板の一部に凹部を形成し、接合後でも基板間に非接合領域を設け、接合後、電極ＰＡＤと対向する基板の当該部を除去することにより、電極ＰＡＤ部を露出させる。図２（ａ）に非接合領域を設けない場合の模式図、図２（ｂ）に非接合領域を設けた場合の模式図を示す。非接合領域１８を設けない場合（図２（ａ））では、接合後に除去する不要部１９と電極部１４が接合されてしまい、不要部１９が除去出来ない。非接合領域１８を設けた場合（図２（ｂ））では、接合後に除去する不要部１９と電極部１４の間に非接合領域１８が存在するために、上記不要部１９と上記電極部１４が接合されない。そのため、不要部１９を機械加工することにより除去し、開口部を形成することが可能となる。
上記のような本発明の構成とすることにより、接合前に蓋となる基板に開口部を形成する必要がなく、基板の剛性を確保することにより、基板の保持、搬送、移載の際に基板が破壊する問題が解消され、基板端までチップを配置することができ、チップの取り個数を増加することが出来る。
図３に本発明工程の模式図を示す。電極基板１１（第１基板）の接合面側に構造物として複数の電極ＰＡＤ１４が配置され（図３（ａ１）、（ａ２））、蓋となる基板１７（第２基板）の接合面側の、後に形成する貫通孔に対応する部分に非接合領域１８となる凹形状部１０が形成されている（図３（ｂ１）、（ｂ２））。
電極基板１１と蓋となる基板１７の材料は、デバイスを使用する温度、デバイスで使用する試料や薬品への耐性やコンタミ影響の無いもの、光学的特性等、使用条件に合ったものを選択する。例えば、高い温度で使用する場合は、ガラス、シリコン、金属等の材料から選択することが可能である。耐食性、耐アルカリ性、耐酸性を確保する必要がある場合は、ガラスやシリコンから選択するのが好適である。さらに、温度が高くない場合には、樹脂材料の選択も可能である。
電極ＰＡＤ１４の材料は、比抵抗の小さい材料が用いられ、例えば、金やアルミニウムなどの金属が用いられる。
凹形状部１０による非接合領域１８を有した状態で、電極基板１１と蓋となる基板１７を接合し、接合基板２０を作成する（図３（ｃ１）、（ｃ２））。接合手法としては基板材料に応じて熱接合、常温接合、陽極接合等が用いられる。図３においては、凹形状部１０が蓋となる基板１７に形成されているが、電極ＰＡＤ１４と蓋となる基板１７の間に非接合領域１８を形成するために、電極基板１１もしくは蓋となる基板１７、またはその両方に接合面よりも窪んだ凹形状部を形成する。凹形状部の形成にはドライエッチング、ウェットエッチングまたはダイシング加工、レーザー加工、ミリング加工、ブラスト加工などの加工方法を用いることが可能であり、またこれに限定するものではない。非接合領域１８の上側の当該領域に対応する部分は、電極を露出させために取り除く必要がある不要部１９となる（図３（ｄ１）、（ｄ２））。
次に電極取り出し部を形成するために、蓋となる基板１７を加工し、不要部１９を除去して、非接合領域１８に対応する部分の少なくとも一部を貫通させる（図３（ｅ１）、（ｅ２））。不要部１９の加工にはダイシング加工、レーザー加工、ミリング加工、ブラスト加工などの加工方法が用いられる。そのほかに蓋となる基板１７の材質によってはドライエッチングやウェットエッチング、またはイオンミリング等を用いて除去することも可能である。このようにして電極開口部が形成された接合基板２０には、構造物（電極ＰＡＤ１４）が開口された構造のデバイスが複数形成され、これにダイシング加工やレーザー加工を施すことにより切断し、複数のチップに分離することも可能である。
図４（ａ）に従来の製法のプロセスフロー、図４（ｂ）に本発明の製法のプロセスフローを示す。従来プロセスでは基板を接合する前に開口部を形成した基板を電極基板に貼り付けて作製するが、本発明では基板を接合した後に必要部分を開口する加工を施す事を特徴としている。また、本実施形態は外部との電気的接続のために電極ＰＡＤ部を開口する事例で説明するが、開口部を形成する目的はこれに限定されるものではない。開口部を形成することにより接合した基板の一部を露出させることができ、例えばＭＥＭＳデバイスなどで外部から機械的にアクセスする必要のある構造や、外部からの観測などで光学的なアクセスが必要な構造に対しても有効な手法である。
以下にマイクロ流体デバイスについて実施例を示し、本発明をさらに具体的に説明する。図５に実施例１の模式図を示す。
（電極基板）
電極基板２１として、厚さ０．７ｍｍの合成石英基板２７の上に電極２２とＳｉＯ２保護膜２３とが形成されたものを用いる（図５（ａ））。
（蓋となる基板）
蓋となる基板２４には厚さ０．７ｍｍの合成石英基板を用いる。接合後に電極開口部となる部分に非接合領域２５となる凹形状部２６を深さ２０μｍ形成する（図５（ｂ））。蓋となる基板２４に流路を形成する場合、流路と非接合領域２５を同時に形成してもよい。
（基板接合）
電極基板２１と蓋となる基板２４の双方の接合面の表面を真空中でイオンガンにて活性化し、電極部２２と非接合領域２５が重なり合うように、電極基板２１と蓋となる基板２４の位置を調整し、加圧し接合を行う（図５（ｃ））。
（開口部加工）
ダイシングブレードの切り込み深さを非接合領域２５には到達するが保護膜２３には到達しない高さに調整し（図５（ｄ））、基板２４に貫通孔を形成するために非接合領域２５上の蓋となる基板２４をダイシングにより除去し、開口部を形成する（図５（ｅ））。
（保護膜除去）
保護膜２３に覆われた電極２２を露出させるために、ドライエッチングにて除去する（図５（ｆ））。
図６に実施例１のフローを示す。実施例１は非接合部２５を蓋となる基板２４に設けるものである。
以下に実施例２を示す。図７は実施例２の模式図である。
（電極基板）
電極基板２１として、厚さ０．７ｍｍの合成石英基板２７の上に金電極２２とＳｉＯ２保護膜２３とが形成されたものを用いる。接合前に金電極２２上の保護膜２３をドライエッチングにて除去して凹形状部２６を形成する（図７（ａ））。この部分が接合後に非接合領域２５となる。図７に示されるように、電極基板２１には、金電極２２が接合面側（保護膜２３のある側）に凹ませて形成されている。
（蓋となる基板）
蓋となる基板２４には厚さ０．７ｍｍの合成石英基板を用いる（図７（ｂ））。蓋となる基板２４に流路を形成する場合は、流路のみ形成する。
（基板接合）
実施例１と同様に電極基板２１と蓋となる基板２４をイオンガンにて活性化し、接合を行う（図７（ｃ））。
（開口部加工）
ダイシングブレードの切り込み深さを非接合領域２５には到達するが金電極２２には到達しない高さに調整し（図７（ｄ））、基板２４に貫通孔を形成するために非接合領域２５上の蓋となる基板２４をダイシングにより除去し、開口部を形成する（図７（ｅ））。
図８に実施例２のフローチャートを示す。実施例２は非接合部２５を電極基板２１の保護膜２３を除去し設けるものである。
以下に実施例３を示す。図９は実施例３の模式図である。
（電極基板）
電極基板２１として、厚さ０．７ｍｍの合成石英基板２７の上に金電極２２とＳｉＯ２保護膜２３とが形成されたものを用いる。金電極２２上の保護膜２３はドライエッチングにて除去して凹形状部２６を形成する（図９（ａ））。保護膜２３を除去した部分が後に非接合部２５となる。図９に示されるように、電極基板２１には、金電極２２が接合面側（保護膜２３のある側）に凹ませて形成されている。
（蓋となる基板）
蓋となる基板２４には厚さ０．７ｍｍの合成石英基板を用いる。接合後に電極開口部となる部分に非接合部２５となる凹形状部２６を形成する（図９（ｂ））。蓋となる基板２４に流路を形成する場合、流路と非接合部２５を同時に形成してもよい。
（基板接合）
電極基板２１と蓋となる基板２４をイオンガンにて活性化し、接合を行う。この際、電極部２２と非接合部２５が重なり合うように、電極基板２１と蓋となる基板２４の位置を調整し、接合する（図９（ｃ））。
（開口部加工）
ダイシングブレードの切り込み深さを非接合領域２５には到達するが金電極２２には到達しない高さに調整し（図９（ｄ））、基板２４に貫通孔を形成するために非接合領域２５上の蓋となる基板２４の不要部をダイシングにより除去し、開口部を形成する（図９（ｅ））。
図１０に実施例３のフローチャートを示す。実施例３は非接合部２５を電極基板２１と蓋となる基板２４との両基板に設けるものである。
本発明は、２枚の基板を接合して形成されるデバイスで基板上に複数配置され外部と電気的に接続する、あるいは外部と機械的に接続する、あるいは光学的に接続するための構造を形成する方法に関するのもので、ＭＥＭＳ、マイクロ流体デバイス、電子部品の製造に利用することが出来る。
１０ 凹形状部
１１ 電極基板
１２ 蓋となる基板
１３ 接合後の基板
１４ 電極ＰＡＤ
１５ 開口部
１６ 非接合領域を形成しない、蓋となる基板
１７ 非接合領域を形成した、蓋となる基板
１８ 非接合領域
１９ 電極上の不要部
２０ 接合基板
２１ 電極基板
２２ 電極ＰＡＤ
２３ 保護膜
２４ 蓋となる基板
２５ 非接合領域
２６ 凹形状部
２７ 石英基板

Claims (5)

  1. 第１基板と第２基板とがそれぞれの接合面で接合され、且つ前記第２基板に貫通孔を有するデバイスの製造方法であって、前記第１基板の接合面および前記第２基板の接合面の少なくとも一方の接合面よりも窪んだ凹形状部による非接合領域を有した状態で、前記第１基板と前記第２基板とを接合する工程と、前記第２基板の前記非接合領域に対応する部分の少なくとも一部を貫通させる工程と、を有するデバイスの製造方法。
  2. 前記第１基板の接合面に前記凹形状部を形成する工程をさらに有することを特徴とする請求項１に記載のデバイスの製造方法。
  3. 前記第２基板の接合面に前記凹形状部を形成する工程をさらに有することを特徴とする請求項１に記載のデバイスの製造方法。
  4. 前記第１基板と前記第２基板の両基板の接合面に前記凹形状部を形成することを特徴とする請求項１に記載のデバイスの製造方法。
  5. 前記接合基板に前記デバイスを複数形成し、前記第２基板の前記非接合領域に対応する部分の少なくとも一部を貫通させる工程の後に、切断を行って前記デバイスの複数のチップに分離する工程を含むことを特徴とする請求項１〜４のいずれか一項に記載のデバイスの製造方法。
JP2015084843A 2015-04-17 2015-04-17 デバイスの製造方法 Expired - Fee Related JP6592270B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015084843A JP6592270B2 (ja) 2015-04-17 2015-04-17 デバイスの製造方法
US15/083,995 US9868633B2 (en) 2015-04-17 2016-03-29 Production process for device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015084843A JP6592270B2 (ja) 2015-04-17 2015-04-17 デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2016203277A true JP2016203277A (ja) 2016-12-08
JP6592270B2 JP6592270B2 (ja) 2019-10-16

Family

ID=57128473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015084843A Expired - Fee Related JP6592270B2 (ja) 2015-04-17 2015-04-17 デバイスの製造方法

Country Status (2)

Country Link
US (1) US9868633B2 (ja)
JP (1) JP6592270B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10197907A (ja) 1996-11-14 1998-07-31 Nikon Corp エレクトロクロミック素子
JP2007248281A (ja) 2006-03-16 2007-09-27 Matsushita Electric Ind Co Ltd 電極チップ及びその製造方法
JP2012186729A (ja) * 2011-03-07 2012-09-27 Seiko Instruments Inc ウエハおよびパッケージ製品の製造方法
US9464950B2 (en) * 2013-11-15 2016-10-11 Rosemount Aerospace Inc. Capacitive pressure sensors for high temperature applications
DE102014202220B3 (de) * 2013-12-03 2015-05-13 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung eines Deckelsubstrats und gehäustes strahlungsemittierendes Bauelement
US9263366B2 (en) * 2014-05-30 2016-02-16 International Business Machines Corporation Liquid cooling of semiconductor chips utilizing small scale structures
US20160159642A1 (en) * 2014-12-09 2016-06-09 Freescale Semiconductor, Inc. Stress isolated mems device with asic as cap

Also Published As

Publication number Publication date
US20160304339A1 (en) 2016-10-20
US9868633B2 (en) 2018-01-16
JP6592270B2 (ja) 2019-10-16

Similar Documents

Publication Publication Date Title
JP4588753B2 (ja) 電子素子パッケージの製造方法および電子素子パッケージ
JP5034947B2 (ja) 圧電振動デバイス
JP5107539B2 (ja) 半導体装置および半導体装置の製造方法
JP4955349B2 (ja) 半導体装置
JP2007173915A (ja) 圧電デバイスユニット及びその製造方法
JP2008218744A (ja) 半導体装置の製造方法
JP5285467B2 (ja) 圧電振動子の製造方法
TWI640161B (zh) 電子裝置及電子裝置的製造方法
JP6592270B2 (ja) デバイスの製造方法
JP5262136B2 (ja) 電子部品の製造方法
JP5072555B2 (ja) 電子素子パッケージ
US11390519B2 (en) Method for manufacturing a MEMS sensor
JP2009088699A (ja) 圧電デバイスの製造方法、及び圧電デバイス
CN111725078A (zh) 具有排出路径的半导体装置及其制造方法
JP5546363B2 (ja) 半導体装置および半導体装置の製造方法
JP5901991B2 (ja) 電子部品パッケージ及びその製造方法
JP2007184810A (ja) 圧電振動子の製造方法
JP2015139012A (ja) 水晶振動子及びその製造方法
JP2007220780A (ja) 半導体デバイスの製造方法
JP5955024B2 (ja) Ｍｅｍｓモジュール及びその製造方法
JP2014150363A (ja) 圧電デバイス及びその製造方法
JP2009201067A (ja) 水晶振動子及び水晶振動子の製造方法
JP2009118143A (ja) 水晶デバイスとその製造方法
TW201705412A (zh) 微電子構件裝置的製造方法及微電子構件裝置
JP6744078B2 (ja) 水晶振動子

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20171214

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190920

R151 Written notification of patent or utility model registration

Ref document number: 6592270

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees