JP6586556B2 - スパッタ装置用電源装置 - Google Patents

Description

本発明は、スパッタ装置においてプラズマを生成するために用いられる電源装置に関する。

半導体の成膜工程などに用いられるスパッタ装置においては、ターゲットと基板（被成膜対象物）との間に供給された電力によってアルゴン等のガスが電離してプラズマが生成され、主としてこのプラズマ中のイオンの作用によってターゲットからそのターゲット物質が叩き出され、該物質の粒子が基板に到達して基板表面に被膜を形成する。スパッタ装置としては、陰極であるターゲットと陽極である基板との間に、直流電圧を印加する直流（ＤＣ）スパッタ装置や、陰極と陽極との間に高周波電圧を印加する高周波（ＲＦ）スパッタ装置が広く利用されている。

直流スパッタ装置は、絶縁性のターゲットが使用できないなどの制約はあるものの、高周波スパッタ装置に比べて装置構造が簡単であり、また比較的低温のプラズマを利用できるため基板表面の損傷を抑えられる、といった利点がある。一方で、直流スパッタ装置はアーク放電が比較的発生し易く、それに起因する成膜不良が発生することがある。直流パルススパッタ装置はこうした点を改良したものであり、直流電圧をスイッチングすることで生成したパルス状の電圧を陰極−陽極間に印加する、或いは、直流電圧の印加中にその直流電圧とは逆極性の電圧をパルス状に陰極−陽極間に印加する。こうしたパルス状電圧の印加により、ターゲット表面の帯電を抑制し、アーク放電の発生を抑えることができる。

上述した直流スパッタ装置や直流パルススパッタ装置ではいずれも、陰極と陽極との間に印加する電圧によって、チャンバ内の空間にグロー放電を生起してプラズマを形成する。チャンバ内でプラズマの生成を開始するには着火（「点火」又は「点灯」といわれることもあるが、本明細書では「着火」という）が必要であり、通常、着火時には、陰極−陽極間に−１０００Ｖ〜−１５００Ｖ程度の高電圧が印加される。そして、着火した後、つまりプラズマ放電が開始された後には、陰極−陽極間の印加電圧は、−２００Ｖ〜−８００Ｖ程度の相対的に低いプラズマ電圧に保たれる。このように、着火時にはプラズマ放電を維持するときに比べて高い電圧を印加する必要がある。着火するまでは電源側から陰極及び陽極をみるとハイインピーダンス状態であって出力電流が流れにくいため、その電流容量はプラズマ放電の維持時に比べて小さくてよい。一方、着火後、プラズマ放電を維持するときには、電圧は相対的に低くなり、電源側からみた負荷インピーダンスが下がるため、数Ａ以上の大きな電流を供給する必要がある。

即ち、直流スパッタ装置には、安定プラズマ状態に至るまでは高電圧を印加して着火を促し、着火したあとの定常的なプラズマ放電動作時には大電流を供給可能である電源装置が必要である。こうした要求に応えるために、直流スパッタ装置に使用される電源装置として、プラズマ放電を維持するための電力を供する主電源と、プラズマを生成するための着火動作を行う着火用電源とを並列に接続した構成の装置が従来知られている（特許文献１参照）。

図４は従来のスパッタ装置用電源装置の一例の概略構成図である。この電源装置の正極出力端６ａはスパッタ装置のチャンバ１００内に配置された陽極１０１に、負極出力端６ｂは同じくチャンバ１００内に配置された陰極１０２に接続されている。即ち、陽極１０１、陰極１０２を含むチャンバ１００内空間全体が本電源装置の負荷１０３である。

本電源装置は主電源１と着火用電源２とを備える。主電源１は交流電力を直流電力に変換するＡＣ−ＤＣコンバータなどを含んで構成される。着火用電源２は主電源１と同様にＡＣ−ＤＣコンバータなどを含む構成とすることもできるが、その搬送電力が小さいことから、主電源１における一部の回路を利用してそれに別の回路を追加したり、多出力制御回路用電源の一部の出力回路を利用したりした簡素化された構成が採られることが多い。主電源１と着火用電源２の正極出力端はいずれも接地されるとともに、本電源装置の正極出力端６ａに接続されている。着火用電源２の負極出力端は半導体スイッチング素子の一種である電力用ＭＯＳＦＥＴ３及び抵抗４を介して主電源１の負極出力端及び負極出力端６ｂに接続されている。また、本電源装置の正極出力端６ａと負極出力端６ｂとの間には内部負荷である抵抗５が接続されている。電力用ＭＯＳＦＥＴ３のゲート端子には図示しない制御回路からゲート駆動電圧であるオン／オフ制御信号ＣＮＴが入力される。

本電源装置の起動時、主電源１及び着火用電源２はいずれも起動され、電力用ＭＯＳＦＥＴ３は導通状態とされる。したがって、いずれも運転状態である主電源１と着火用電源２とが並列に接続された状態となる。このとき、着火用電源２の出力電圧Ｖps2は主電源１の出力電圧Ｖps1よりも高いので、出力端６ａ、６ｂからチャンバ１００内の陽極１０１−陰極１０２間には着火用電源２の出力電圧Ｖps2に基づく出力電圧Ｖoが印加される。この出力電圧Ｖoは例えば−１５００Ｖ程度である。減圧されたチャンバ１００内にはアルゴンなどの不活性ガスが供給されており、このガスの分子は高電圧によって電離してイオンが生成され、微小な暗電流が流れる暗放電状態となる。そして、さらにイオン密度が高くなるとグロー放電が始まり、プラズマ放電開始状態つまり着火状態となる。

着火状態になると負荷１０３のインピーダンス（抵抗）は急激に下がり、電流が流れ易くなる。着火用電源２と電力用ＭＯＳＦＥＴ３との間に設けられている抵抗４はこの着火に伴って急激に流れる電流を制限し、負荷１０３つまりはチャンバ１００内の陽極１０１及び陰極１０２の損傷を防止する。また、抵抗４はスパーク等の異常放電の発生を抑制する機能を有する。図示しない検知方法によって着火状態が検知されると適宜の時間後にオン／オフ制御信号ＣＮＴがオフされ電力用ＭＯＳＦＥＴ３はターンオフし、着火用電源２は出力端６ａ、６ｂから切り離される。それ以降は、主電源１から陽極１０１−陰極１０２間の負荷１０３に、プラズマ状態を安定的に維持するための電力が供給される。

主電源１の外部出力特性は定電流特性又は定電力特性であり、フィードバック制御による定電流制御又は定電力制御が行われる。また、構成を簡素化し低コスト化を図るために、着火用電源２の外部出力特性は上記電流制限用の抵抗４による電圧垂下特性である。ここで抵抗４の抵抗値を例えば１００[kΩ]とした場合の電圧垂下は１００[V/mA]である。

上記従来の電源装置において、着火動作開始の際に出力端６ａ、６ｂから負荷１０３に印加される電圧Ｖoは、次の(1)式に示すように、着火用電源２の出力電圧Ｖps2を抵抗４の抵抗値Ｒ1と、内部負荷である抵抗５の抵抗値Ｒ2、及び着火動作開始時における負荷１０３の抵抗値Ｒ0の並列抵抗値とで分圧したものとなる。
Ｖo＝｛（Ｒ2//Ｒ0）／（Ｒ1＋Ｒ2//Ｒ0）｝×Ｖps2 …(1)
即ち、(1)式から、着火動作開始時に所定の出力電圧Ｖoにするには、着火用電源２の出力電圧Ｖps2を上記抵抗の分圧比に応じて出力電圧Ｖoに対して増嵩しなければならない。
着火してプラズマ放電状態になると負荷１０３の抵抗値Ｒ0は急激に下がり、主電源１において設定された出力電流Ｉoが流れる。それにより、出力電圧Ｖoは、(2)式に示すように、抵抗５の抵抗値Ｒ2と着火後のプラズマ放電時の負荷１０３の抵抗値Ｒ0との並列合成抵抗値に主電源１からの出力電流Ｉoを乗じたものとなる。
Ｖo＝Ｉo×（Ｒ0//Ｒ2） …(2)
(2)式において、着火後のプラズマ放電時ではＲ0＜＜Ｒ2であるからＲ2は無視できる。抵抗４に生じる電圧Ｒvは着火用電源２の出力電圧Ｖps2と出力電圧Ｖoとの差分であり、該抵抗４に流れる着火用電源２の出力電流Ｉps2は、電圧Ｒvを抵抗４の抵抗値Ｒ1で除したものである。また、抵抗４による消費電力Ｒwは電圧Ｒvと電流Ｉps2との積である。

例えば、着火動作開始時においてＶps2を１８００[Ｖ]、Ｒ1を１００[kΩ]、Ｒ2を１[MΩ]、Ｒoを１[MΩ]とすると、(1)式より、Ｖoは１５００[Ｖ]であり、抵抗４に生じる電圧Ｒvは３００[Ｖ]、電流Ｉps2は３[mA]であり、消費電力Ｒwは０．９[Ｗ]である。着火後のプラズマ放電時における主電源１の出力電流Ｉoを１０[Ａ]、Ｒ0を７０[Ω]とすると、(2)式より、Ｖoは７００[Ｖ]であり、抵抗４に生じる電圧Ｒvは１１００[Ｖ]、電流Ｉps2は１１[mA]、消費電力Ｒwは１２．１[Ｗ]である。また、動作条件により出力電圧Ｖoが２００[Ｖ]になった場合には消費電力Ｒwは２５．６[Ｗ]である。即ち、負荷１０３の抵抗値Ｒ0が下がり出力電圧Ｖoの値が低下するほど抵抗４の両端電圧Ｒvは上昇し、該抵抗４に流れる電流Ｉps2も増加するので抵抗４の消費電力Ｒwは増大する。図５は電圧Ｖps2と電流Ｉps2との関係を示したものであり、上述した従来の電源装置では図５中に一点鎖線で示す関係になる。

上記従来の電源装置は構成が簡素であるという利点はあるものの、上記説明したように、内部負荷である抵抗５や着火動作開始時における負荷１０３の抵抗値Ｒ0の影響のために着火用電源２の出力電圧Ｖps2を増嵩しなければならず、それだけ着火用電源の電圧容量を大きくしておく必要がある。また、着火してプラズマ放電状態になったときの負荷電圧Ｖoの値による着火用電源２の出力電流Ｉps2の変動や、抵抗４での消費電力Ｒwの増大、それに伴う該抵抗４の占有体積の増大が問題となる。さらにまた、負荷１０３の抵抗値Ｒ0は使用するチャンバ１００の種類（形状や大きさなど）や着火動作開始時の電圧などに依存し変動するため、着火動作開始の際の出力電圧Ｖoが必ずしも目的とする値にならないという問題もある。

特開平９−２７９３３７号公報

本発明は上記課題を解決するためになされたものであり、その主たる目的は、着火動作開始時における出力電圧が出力端に並列に接続されている抵抗の影響を受けず、また着火後のプラズマ放電状態での負荷電圧に依らず着火用電源の出力電流が略一定であり、各素子での消費電力の低減を図ることができるとともに、構成が簡単であって小形化及び低コスト化も可能であるスパッタ装置用電源装置を提供することにある。

上記課題を解決するためになされた本発明の第１の態様は、スパッタ装置のチャンバ内にプラズマを生成するために、該チャンバ内に配設された一対の電極間に電圧を印加するスパッタ装置用電源装置において、
a)定常的なプラズマ維持のために前記一対の電極間に所定の電流を供給する主電源部と、
b)その出力端が後記電流制限回路を介して前記主電源部の出力端に並列に接続され、プラズマ着火を行うために所定の高電圧を生成する着火用電源部と、
c)オフ動作時に前記着火用電源部の出力端を前記主電源部の出力端から切り離す半導体スイッチング素子、及び、該半導体スイッチング素子のソース端子に直列に接続された電流帰還用の抵抗、から成り、前記着火用電源部の出力端と前記主電源部の出力端との間に接続された直列回路と、前記抵抗の前記半導体スイッチング素子と接続される側とは反対側の端部と該半導体スイッチング素子のゲート端子との間に、該半導体スイッチング素子をオン／オフ動作させるオン／オフ制御の機能を含む所定の電流制御用電圧を与える電圧入力部と、を含む、電流帰還バイアス回路である電流制限回路と、
を備え、前記電流制限回路において前記電圧入力部は、プラズマを着火させる際に、前記抵抗の前記半導体スイッチング素子と接続される側とは反対側の端部と該半導体スイッチング素子のゲート端子との間に、所定の電流制御用電圧を入力することで前記半導体スイッチング素子をオンさせ、着火して前記直流回路に流れる電流が増加したときに、前記所定の電流制御用電圧の入力を継続して、前記抵抗の電圧降下の増加に伴う前記半導体スイッチング素子のゲート端子−ソース端子間電圧の低下により該半導体スイッチング素子を定電流動作させるようにし、プラズマ放電が開始されると前記所定の電流制御用電圧の入力を停止して前記半導体スイッチング素子をオフさせることを特徴としている。

本発明に係るスパッタ装置用電源装置では、起動時に、少なくとも着火用電源部が運転状態とされ、半導体スイッチング素子のゲート端子（制御端子）に所定の電流制御用電圧が印加されて該素子はオン状態となる。これによって、着火用電源部の出力端から出力された電圧はチャンバ内の一対の電極間に印加される。このとき、着火用電源部、チャンバ内の一対の電極、電流制限回路における半導体スイッチング素子及び抵抗、を含む電流経路が形成される。また、電流制限回路における半導体スイッチング素子のゲート端子には、上記抵抗にあって半導体スイッチング素子と接続される側とは反対側の端部に対して所定の電流制御用電圧が印加される。

チャンバ内でプラズマ放電が生起される（つまりは着火する）前には、負荷つまりはチャンバ内空間に流れる電流は僅かである。そのため、電流制限回路の抵抗における電圧降下は小さいから、上記所定の電流制御用電圧がほぼそのまま半導体スイッチング素子のゲート端子−ソース端子間電圧となる。そのため、着火前の状態では半導体スイッチング素子はオン状態になる。このとき、上記電流経路を形成するオン状態である半導体スイッチング素子のドレイン端子−ソース端子間電圧は充分に小さく、また上述したように電流制限回路の抵抗における電圧降下も小さいから、着火用電源の出力端に現れる電圧とほぼ同じ電圧をチャンバ内の一対の電極間に印加することができる。

着火用電源から一対の電極間に印加される電圧によってチャンバ内のガスの電離が進み、着火すると負荷（チャンバ内空間）のインピーダンス（抵抗）が急激に下がり電流が増大する。すると、電流制限回路の抵抗における電圧降下が増大し、電流制御用電圧に対しその分だけ減じた電圧値が、半導体スイッチング素子のゲート端子−ソース端子間電圧である電流帰還バイアスの下で動作し、それによって、半導体スイッチング素子は上記電流制御用電圧から上記ゲート端子−ソース端子間電圧を減じたものを該抵抗で除した電流値で定電流動作する。これによって、負荷のインピーダンスが下がっても半導体スイッチング素子での電流増加分による消費電力の増加はなく、また、過剰な電流が流れることが回避され、チャンバ内の一対の電極が損傷することを防止することができる。

本発明に係るスパッタ装置用電源装置において、半導体スイッチング素子としては電力用のＭＯＳＦＥＴ又はＩＧＢＴ（この場合には上述したドレイン端子をコレクタ端子、ソース端子をエミッタ端子に置き換える）を用いることができる。また、上記所定の電流制御用電圧としては、従来の装置において用いていたゲート駆動電圧であるオン／オフ制御信号をそのまま用いてもよい。また、上記電流制限回路としては特に、電流帰還抵抗の電圧降下が所定の基準電圧になるように比較を行い、その誤差電圧を増幅して半導体スイッチ素子のゲート端子に電流制御用電圧を与えるように、制御ループを構成するようにしてもよい。

上記第１の態様は主電源部と着火用電源部とが並列に接続されていたが、それらを直列に接続した構成とすることもできる。即ち、上記課題を解決するためになされた本発明の第２の態様は スパッタ装置のチャンバ内にプラズマを生成するために、該チャンバ内に配設された一対の電極間に電圧を印加するスパッタ装置用電源装置において、
a)定常的なプラズマ維持のために前記一対の電極間に所定の電流を供給する主電源部と、
b)その出力端が後記電流制限回路を介して又は直接的に前記主電源部の出力端に直列に接続され、プラズマ着火を行うために所定の高電圧を生成する着火用電源部と、
c)オフ動作時に前記着火用電源部の出力端を前記主電源部の出力端から切り離す半導体スイッチング素子、及び、該半導体スイッチング素子のソース端子に直列に接続された電流帰還用の抵抗、から成り、前記着火用電源部の出力端と前記主電源部の出力端との間に接続された、又は、前記着火用電源部の出力端と後記ダイオードの一端との間に接続された直列回路と、前記抵抗の前記半導体スイッチング素子と接続される側とは反対側の端部と該半導体スイッチング素子のゲート端子との間に、該半導体スイッチング素子をオン／オフ動作させるオン／オフ制御の機能を含む所定の電流制御用電圧を与える電圧入力部と、を含む、電流帰還バイアス回路である電流制限回路と、
d)前記電流制限回路と前記着火用電源部との直列回路と並列に接続され、着火前の前記着火用電源部の出力端の電圧が高い状態では逆バイアスされるダイオードと、
を備え、前記電流制限回路において前記電圧入力部は、プラズマを着火させる際に、前記抵抗の前記半導体スイッチング素子と接続される側とは反対側の端部と該半導体スイッチング素子のゲート端子との間に、所定の電流制御用電圧を入力することで前記半導体スイッチング素子をオンさせ、着火して前記直流回路に流れる電流が増加したときに、前記所定の電流制御用電圧の入力を継続して、前記抵抗の電圧降下の増加に伴う前記半導体スイッチング素子のゲート端子−ソース端子間電圧の低下により該半導体スイッチング素子を定電流動作させるようにし、プラズマ放電が開始されると前記所定の電流制御用電圧の入力を停止して前記半導体スイッチング素子をオフさせることを特徴としている。

本発明に係るスパッタ装置用電源装置によれば、上述した従来の電源装置において用いていた高抵抗値である限流抵抗の代わりに電流制限回路による定電流動作を行うようにしたので、着火によるプラズマ放電時の負荷電圧に左右されることなく着火用電源の出力電流が一定となる。これにより、負荷のインピーダンス（抵抗）が下がった場合でも、チャンバ内の一対の電極が損傷することを防止し、スパーク等の異常放電の発生を抑制することができる。また、着火前における電流制限回路による電圧降下は充分に小さいので、チャンバ内空間のインピーダンス（抵抗）に拘わらず、着火用電源の出力電圧とほぼ同じ電圧値の出力電圧をチャンバ内の一対の電極に印加することができ、それによって確実にプラズマ放電を生起させることができる。

また本発明に係るスパッタ装置用電源装置によれば、従来の電源装置において必要であった着火用電源の出力電圧の増嵩は不要となる。従来の電源装置における主な電力損失は限流抵抗での電力消費であったが、本発明に係る装置での主な電力損失は半導体スイッチング素子での電力消費であり、上述のように着火用電源における出力電圧の増嵩分及びプラズマ放電時に最小電圧になる場合の出力電流の変動増加分がなくなるので、半導体スイッチング素子での電力消費は抑えられ、電力損失は小さくなる。その結果、放熱等のスペースを考慮しても回路素子は小形で済み、装置の小形化及び低コスト化を図ることができる。

本発明の一実施例である直流スパッタ装置用電源装置の要部の構成図。 図１に示した電源装置における電流制限回路の変形例を示す図。 本発明の他の実施例である直流スパッタ装置用電源装置の要部の構成図。 従来の直流スパッタ装置用電源装置の要部の構成図。 本発明に係る電源装置及び従来の電源装置における外部出力特性の比較図。

本発明の一実施例である直流スパッタ装置用電源装置について、添付図面を参照して説明する。
図１は本実施例の直流スパッタ装置用電源装置における要部の構成図である。図４に示した従来の直流スパッタ装置用電源装置と同じ構成要素には同じ符号を付してある。

本電源装置は従来装置と同様に主電源１と着火用電源２とを備える。この着火用電源２の負極出力端と主電源１の負極出力端との間には、電力用ＭＯＳＦＥＴ７０及び抵抗７１を含む電流制限回路７が設けられている。より詳しく述べると、電流制限回路７において、電力用ＭＯＳＦＥＴ７０のソース端子と着火用電源２の負極出力端との間には抵抗７１が接続されている。制御回路（図示せず）からの電流制御用電圧信号ＣＮＴの正極側信号線は電力用ＭＯＳＦＥＴ７０のゲート端子に接続され、該信号ＣＮＴの負極側信号線は着火用電源２の負極出力端に接続されている。即ち、電力用ＭＯＳＦＥＴ７０のゲート端子−ソース端子間領域と抵抗７１との直列回路が接続されている。抵抗７１は電流帰還用抵抗である。

本実施例の電源装置における着火時の動作を説明する。
本電源装置が起動されると、主電源１及び着火用電源２は起動される。また、制御回路から所定の電流制御用電圧信号ＣＮＴが電力用ＭＯＳＦＥＴ７０のゲート端子−ソース端子間に入力され、該電力用ＭＯＳＦＥＴ７０はオン状態となる。ただし、着火用電源２に遅れて主電源１を起動しても構わない。

電力用ＭＯＳＦＥＴ７０がオン状態であって抵抗７１に電流が流れると、その抵抗７１の両端間に電圧降下が生じる。このため、電力用ＭＯＳＦＥＴ７０のゲート端子−ソース端子間電圧は、電流制御用電圧信号ＣＮＴよりも抵抗７１による電圧降下分だけ下がり、電力用ＭＯＳＦＥＴ７０は電流帰還バイアスの下で動作する。即ち、電流制御用電圧信号ＣＮＴの電圧値をＶz、抵抗７１の抵抗値がＲ3、流れる電流がＩps2であるとすると、電力用ＭＯＳＦＥＴ７０のゲート端子−ソース端子間電圧Ｖgsは次の(3)式となる。
Ｖgs＝Ｖz−Ｒ3×Ｉps2 …(3)

電流制御用電圧信号ＣＮＴの電圧値Ｖzが電力用ＭＯＳＦＥＴ７０のゲート閾値電圧よりも大きく、Ｒ3×Ｉps2が充分に小さければ、ゲート端子−ソース端子間電圧Ｖgsはゲート閾値電圧を超え電力用ＭＯＳＦＥＴ７０はオン状態を維持する。陽極１０１−陰極１０２間に着火用の高電圧が印加されることでガスの電離が進行し、やがて着火してグロー放電状態に移行すると、負荷１０３のインピーダンス（抵抗）が急激に下がる。すると、負荷１０３を通して流れる電流つまり抵抗７１に流れる電流Ｉps2が増加するので、抵抗７１の電圧降下であるＲ3×Ｉps2が増加して電力用ＭＯＳＦＥＴ７０のゲート端子−ソース端子間電圧Ｖgsが下がる。これにより、その電圧Ｖgsと抵抗７１の電圧降下であるＲ3×Ｉps2を加算した電圧値が電流制御用電圧信号ＣＮＴの電圧値Ｖzになるように、電力用ＭＯＳＦＥＴ７０のドレイン端子と負荷１０３とを通して流れる電流つまり抵抗７１に流れる電流Ｉps2が制御される。即ち、電力用ＭＯＳＦＥＴ７０は該素子自体の電流飽和特性によって、(4)式により定まる所定の電流値で以て定電流動作する。
Ｉps2＝（Ｖz−Ｖgs）／Ｒ3 …(4)
この状態では着火用電源２のみでグロー放電状態を安定に保持できるので、これ以降任意の時点で主電源１の起動を行ってもよい。

着火してプラズマ放電状態となったことが何らかの方法で検知されると、制御回路はそれから任意の時間経過後にオン／オフ制御機能を併せ持つ電流制御用電圧信号ＣＮＴをオフ状態にする。これによって、電力用ＭＯＳＦＥＴ７０はターンオフし、着火用電源２は出力端６ａ、６ｂから切り離される。それ以降は、主電源１から陽極１０１−陰極１０２間の負荷１０３に対し、プラズマ状態を安定に維持するための電力が供給される。

既述の従来装置における数値例に準じ、本実施例の電源装置における具体的な数値例を挙げる。
例えば着火動作開始時の出力電圧Ｖoを１５００[Ｖ]、内部負荷である抵抗５の抵抗値Ｒ2を１[MΩ]、負荷１０３の抵抗値Ｒ0を１[MΩ]とすると、Ｉps2＝１５００[Ｖ]/（１[MΩ]//１[MΩ]）＝３[mA]である。このときゲート端子−ソース端子間電圧Ｖgsは電力用ＭＯＳＦＥＴ７０のゲート閾値電圧よりも充分に大きく、ドレイン端子−ソース端子間電圧Ｖds対ドレイン電流Ｉd特性から、着火用電源２の出力電流Ｉps2＝Ｉd＝３[mA]であるときのドレイン端子−ソース端子間電圧Ｖdsはゼロに近い。抵抗７１の電圧降下も無視できるので、これにより着火用電源２の出力電圧Ｖps2は出力電圧Ｖoと等しいものになる。着火しグロー放電状態に移行したときにおける所定の電流Ｉps2を１１[mA]とすれば、電力用ＭＯＳＦＥＴ７０のゲート端子−ソース端子間電圧Ｖgs対ドレイン電流Ｉd特性から、Ｉd＝１１[mA]に対応するゲート端子−ソース端子間電圧Ｖgsは６[Ｖ]である。抵抗７１の抵抗値Ｒ3を０．８[kΩ]とすれば、(4)式より電流制御用電圧信号ＣＮＴの電圧値ＶzはＶz＝６[Ｖ]＋１１[mA]×０．８[kΩ]＝１４．８[Ｖ]である。
即ち、電流制御用電圧信号ＣＮＴの電圧値を１４．８[Ｖ]とすれば、ここで使用している電力用ＭＯＳＦＥＴ７０でのゲート端子−ソース端子間電圧Ｖgs＝６[Ｖ]におけるＩd値１１[mA]という電流飽和特性によって、ドレイン端子−ソース端子間電圧Ｖdsの値に関係なく負荷１０３の抵抗値Ｒ0の影響を受けずに定電流制御される。このときの電力用ＭＯＳＦＥＴの消費電力Ｑwは(5)式となる。
Ｑw＝Ｖds×Ｉps2 …(5)

着火後のプラズマ放電状態での出力電圧Ｖoを７００[Ｖ]とした場合、着火用電源２の出力電圧Ｖps2が１５００[Ｖ]、抵抗７１の電圧降下であるＲ3×Ｉps2が８．８[Ｖ]であることから、電力用ＭＯＳＦＥＴ７０のドレイン端子−ソース端子間電圧Ｖdsは７９１[Ｖ]である。このとき、電力用ＭＯＳＦＥＴ７０の消費電力Ｑwは(5)式より８．７[Ｗ]である。また、出力電圧Ｖoが２００[Ｖ]である場合には電力用ＭＯＳＦＥＴ７０の消費電力Ｑwは１４．２[Ｗ]である。したがって、従来装置における電流制限用抵抗での消費電力と比較して、１４．２[Ｗ]／２５．６[Ｗ]＝０．５５、つまり約１／２に低減することができる。本実施例の電源装置における電圧Ｖps2と電流Ｉps2との関係を図５中に実線で示す。

本実施例の電源装置では、従来装置における抵抗４に相当する電流制限用抵抗は設けられておらず、着火動作開始時における電力用ＭＯＳＦＥＴ７０のドレイン端子−ソース端子間電圧Ｖdsはゼロに近く抵抗７１の電圧降下も無視できるので、着火用電源２の出力電圧Ｖps2は出力電圧Ｖoとほぼ等しくなり、着火用電源２の出力電圧Ｖps2の増嵩は不要である。また、着火後のグロー放電状態への移行時には電流制御用電圧信号ＣＮＴの電圧値により定まる所定の電流値で定電流制御が行われるので、負荷１０３のインピーダンス（抵抗値）Ｒ0の影響を受けることなく着火用電源２の出力電流Ｉps2はほぼ一定である。また、電力を消費する主たる素子は抵抗４から電力用ＭＯＳＦＥＴ７０に移り、最大で１／２程度に消費電力を低減することができる。発熱する電力用ＭＯＳＦＥＴ７０の冷却は、着火用電源２又は主電源１を構成する半導体素子を冷却する放熱器に該電力用ＭＯＳＦＥＴ７０を取り付けることで行うことができる。したがって、消費電力を効率よく熱放散しつつ省スペース化を図ることができる。さらにまた、電力消費量が３０[Ｗ]近い抵抗４が無くなるので、その点でも省スペース化とコスト低減が図れる。

図２（ａ）〜（ｃ）はいずれも電流制限回路７の変形例を示す図である。
図２（ａ）に示す回路では、抵抗７２と可変抵抗７３とにより電流制御用電圧信号ＣＮＴの電圧値Ｖzを分圧するとともに可変し、着火用電源２の出力電流Ｉps2を調整可能としている。
図２（ｂ）に示す回路では、電流制御用電圧信号ＣＮＴの電圧値Ｖzが非安定である場合でも、ツェナーダイオード７４によってその安定化を図るようにしている。なお、抵抗７５はツェナーダイオード７４にツェナー電流を流すものである。ツェナーダイオード７４のツェナー電圧を選択することによって着火用電源２の出力電流Ｉps2を調整することができる。
図２（ｃ）に示す回路では、図２（ｂ）に示した回路におけるツェナーダイオード７４に代えて、シャントレギュレータ７６を用いてゲート端子−ソース端子間電圧の安定化を図っている。即ち、この回路では、電流帰還用抵抗７１による電圧降下がシャントレギュレータ７６のＲ（Reference）端子とＡ（Anode）端子間に入力され、その電圧が該シャントレギュレータ７６の内部基準電圧値になるように、内蔵された制御素子（バイポーラトランジスタ等）が制御されてシャントレギュレータ７６のＫ（Cathode）端子とＡ端子間の抵抗が変化する。電流制御用電圧信号ＣＮＴの電圧値Ｖzは抵抗７５とシャントレギュレータ７６のＫ端子−Ａ端子間抵抗とで分圧されて、電力用ＭＯＳＦＥＴ７０のゲート端子−ソース端子間に印加される。シャントレギュレータ７６としては市販のＩＣを使用することができ、その内部基準電圧値を適宜に選択することで着火用電源２の出力電流Ｉps2を調整することができる。
なお、図１、図２（ａ）〜（ｃ）に示す回路では、本発明における半導体スイッチング素子として電力用ＭＯＳＦＥＴ７０を用いているが、これをＩＧＢＴに置き換えることも可能である。その場合には、ドレイン端子をコレクタ端子、ソース端子をエミッタ端子と読み替えればよい。

図３は本発明の他の実施例である直流スパッタ装置用電源装置の要部の構成図である。
図１に示した電源装置では、電流制限回路７を介し並列に接続された主電源１と着火用電源２とが負荷１０３に接続されていたが、この図３に示した電源装置では、主電源１と着火用電源２とが直列に接続され、それが電流制限回路７を介して負荷１０３に接続されている。電流阻止用のダイオード８は着火用電源２及び電流制限回路７の直列回路と並列に接続され、着火動作開始時点では着火用電源２の出力電圧Ｖps2で逆バイアスされ、回路から実質的に切り離される。そして、着火して負荷１０３のインピーダンス（抵抗）が急激に下がり、出力電圧Ｖoが主電源１の出力電圧Ｖps1よりもダイオード８の順方向電圧降下分だけ下がった時点で該ダイオード８は導通し、主電源１から負荷１０３に電力が供給される。この構成では、着火動作開始時に、主電源１と着火用電源２とを同時に起動しなければならないものの、着火用電源２の出力電圧Ｖps2を主電源１の出力電圧Ｖps1の分だけ少なくすることができる。なお、電流制限回路７の動作自体は図１に示した実施例と同じである。

また上記各実施例や変形例は本発明を直流スパッタ装置用電源装置に適用したものであるが、主電源から供給される直流電力を半導体スイッチング素子等によって所定周波数でオン・オフすることでパルス状の電圧を陽極−陰極間に印加したり、さらには、そのパルス状電圧のオフ期間中の少なくとも一部期間に主電源の出力電圧（上記例のように通常は負極性）とは逆極性（通常は正極性）の電圧を陽極−陰極間に印加したりする直流パルススパッタ装置用の電源装置にも本発明を適用可能であることは明白である。

さらにまた、上記実施例及び変形例はいずれも本発明の一例にすぎず、本発明の趣旨の範囲でさらに適宜変形、修正、追加を行っても本願特許請求の範囲に包含されることは当然である。

１…主電源
２…着火用電源
５、７１、７２、７５…抵抗
６ａ…正極出力端
６ｂ…負極出力端
７…電流制限回路
７０…電力用ＭＯＳＦＥＴ
７３…可変抵抗
７４…ツェナーダイオード
７６…シャントレギュレータ
８…ダイオード
１００…チャンバ
１０１…陽極
１０２…陰極
１０３…負荷

Claims (3)

1. スパッタ装置のチャンバ内にプラズマを生成するために、該チャンバ内に配設された一対の電極間に電圧を印加するスパッタ装置用電源装置において、
   a)定常的なプラズマ維持のために前記一対の電極間に所定の電流を供給する主電源部と、
   b)その出力端が後記電流制限回路を介して前記主電源部の出力端に並列に接続され、プラズマ着火を行うために所定の高電圧を生成する着火用電源部と、
   c)オフ動作時に前記着火用電源部の出力端を前記主電源部の出力端から切り離す半導体スイッチング素子、及び、該半導体スイッチング素子のソース端子に直列に接続された電流帰還用の抵抗、から成り、前記着火用電源部の出力端と前記主電源部の出力端との間に接続された直列回路と、前記抵抗の前記半導体スイッチング素子と接続される側とは反対側の端部と該半導体スイッチング素子のゲート端子との間に、該半導体スイッチング素子をオン／オフ動作させるオン／オフ制御の機能を含む所定の電流制御用電圧を与える電圧入力部と、を含む、電流帰還バイアス回路である電流制限回路と、
   を備え、前記電流制限回路において前記電圧入力部は、プラズマを着火させる際に、前記抵抗の前記半導体スイッチング素子と接続される側とは反対側の端部と該半導体スイッチング素子のゲート端子との間に、所定の電流制御用電圧を入力することで前記半導体スイッチング素子をオンさせ、着火して前記直流回路に流れる電流が増加したときに、前記所定の電流制御用電圧の入力を継続して、前記抵抗の電圧降下の増加に伴う前記半導体スイッチング素子のゲート端子−ソース端子間電圧の低下により該半導体スイッチング素子を定電流動作させるようにし、プラズマ放電が開始されると前記所定の電流制御用電圧の入力を停止して前記半導体スイッチング素子をオフさせることを特徴とするスパッタ装置用電源装置。
2. スパッタ装置のチャンバ内にプラズマを生成するために、該チャンバ内に配設された一対の電極間に電圧を印加するスパッタ装置用電源装置において、
   a)定常的なプラズマ維持のために前記一対の電極間に所定の電流を供給する主電源部と、
   b)その出力端が後記電流制限回路を介して又は直接的に前記主電源部の出力端に直列に接続され、プラズマ着火を行うために所定の高電圧を生成する着火用電源部と、
   c)オフ動作時に前記着火用電源部の出力端を前記主電源部の出力端から切り離す半導体スイッチング素子、及び、該半導体スイッチング素子のソース端子に直列に接続された電流帰還用の抵抗、から成り、前記着火用電源部の出力端と前記主電源部の出力端との間に接続された、又は、前記着火用電源部の出力端と後記ダイオードの一端との間に接続された直列回路と、前記抵抗の前記半導体スイッチング素子と接続される側とは反対側の端部と該半導体スイッチング素子のゲート端子との間に、該半導体スイッチング素子をオン／オフ動作させるオン／オフ制御の機能を含む所定の電流制御用電圧を与える電圧入力部と、を含む、電流帰還バイアス回路である電流制限回路と、
   d)前記電流制限回路と前記着火用電源部との直列回路と並列に接続され、着火前の前記着火用電源部の出力端の電圧が高い状態では逆バイアスされるダイオードと、
   を備え、前記電流制限回路において前記電圧入力部は、プラズマを着火させる際に、前記抵抗の前記半導体スイッチング素子と接続される側とは反対側の端部と該半導体スイッチング素子のゲート端子との間に、所定の電流制御用電圧を入力することで前記半導体スイッチング素子をオンさせ、着火して前記直流回路に流れる電流が増加したときに、前記所定の電流制御用電圧の入力を継続して、前記抵抗の電圧降下の増加に伴う前記半導体スイッチング素子のゲート端子−ソース端子間電圧の低下により該半導体スイッチング素子を定電流動作させるようにし、プラズマ放電が開始されると前記所定の電流制御用電圧の入力を停止して前記半導体スイッチング素子をオフさせることを特徴とするスパッタ装置用電源装置。
3. 請求項１又は２に記載のスパッタ装置用電源装置であって、
   前記半導体スイッチング素子は電力用のＭＯＳＦＥＴであることを特徴とするスパッタ装置用電源装置。

Images